CN104009068A - 高压快速恢复沟槽二极管 - Google Patents
高压快速恢复沟槽二极管 Download PDFInfo
- Publication number
- CN104009068A CN104009068A CN201410057462.7A CN201410057462A CN104009068A CN 104009068 A CN104009068 A CN 104009068A CN 201410057462 A CN201410057462 A CN 201410057462A CN 104009068 A CN104009068 A CN 104009068A
- Authority
- CN
- China
- Prior art keywords
- contact zone
- district
- layer
- trench diode
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 238000007667 floating Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims description 27
- 238000002513 implantation Methods 0.000 claims description 21
- 238000002360 preparation method Methods 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 5
- 239000013039 cover film Substances 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 abstract 1
- 238000002347 injection Methods 0.000 description 19
- 239000007924 injection Substances 0.000 description 19
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000002277 temperature effect Effects 0.000 description 2
- 229910001199 N alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明的各个方面提出了高压快速恢复沟槽二极管及其制备方法。该器件具有至少穿过顶部P-层和N-势垒层延伸的沟槽。导电材料沉积在沟槽中，电介质材料内衬导电材料和沟槽侧壁之间的沟槽。重掺杂P-区形成在沟槽之间的顶部P-层的顶部。浮动N-区形成在P-区下方。浮动N-区的宽度等于或大于P-区宽度。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。
Description
技术领域
本发明涉及半导体二极管。确切地说，本发明是关于基于高压沟槽的二极管。
背景技术
图1A表示二极管的反向恢复特性。一开始，二极管沿正向传导电流。一旦开始反向恢复，正向电流就开始降低，最终开始反向传导。反向电流在ta时间内持续增大，一直增大到反向恢复电流Irm为止。然后，在tb时间内，反向电流大致降低至0。这时二极管可以闭锁电流反向流动。ta和tb时间内的反向电流可以除去器件中建立起来的电荷，同时在正向状态下接通。曲线下方的阴影区表示需要除去的电荷的总量（反向恢复电流Qrr）。因此，为了减少所需的恢复时间，必须降低Irm和Qrr的值。然而，如果反向电流朝着反向恢复时间的后期降低得过快，那么偏离的电路电感可能会引起整个器件的电压增大。柔软值S测量的是tb/ta，有助于确定偏离电路电感是否会过大。一般来说，柔软值大于1.0的器件在反向恢复时，不会因偏离电路电感的问题对器件造成损伤。
二极管的Qrr主要受器件注入效率的影响。注入效率较高的二极管通常具有较高的Qrr。因此，尝试降低Qrr的原有技术主要在于降低注入效率。通过减少二极管中的载流子寿命，可以降低注入效率。确切地说，通过电子辐射、质子辐射、氦辐射和/或在二极管的硅中扩散金或铂等处理工艺，可以实现上述目的。然而，这些工艺也会导致二极管中的漏电流增大，并且在高温时反向恢复性能有所降低。
于2011年1月31日存档的美国专利申请号12/931,429（公开号2012193676A1）的专利，特此引用，其中提出了多种降低注入效率的可选方案。图1B表示这种二极管的一个示例。首先，对顶部P-层109进行轻掺杂。由于只有很少一部分电荷载流子可用，因此轻掺杂降低了器件顶部的注入效率。在顶部P-层109以下增加一个重掺杂N-势垒层108，可以进一步降低顶部的注入效率。此外，除去器件的半导体衬底，可以降低器件底部的注入效率。作为示例，通过背部研磨，可以除去半导体衬底。然而，顶部P-层109的掺杂浓度降低的程度受到穿通约束和接触金属112与顶部P-层109之间欧姆接触品质的限制。因此，有必要通过降低注入效率来改善反向恢复性能，同时保持与顶部P-层109之间良好的欧姆接触以及很低的漏电流。
发明内容
本发明通过降低注入效率来改善反向恢复性能，同时保持与顶部P-层之间良好的欧姆接触以及很低的漏电流。
一种沟槽二极管，包括：
一个第一导电类型的外延层；
一个第一导电类型的势垒层，其形成在外延层的顶面上方；
一个第二导电类型的顶层，其形成在势垒层的顶面上方；
一个或多个沟槽，其穿过顶层和势垒层，其特征在于，导电材料沉积在沟槽中，内衬沟槽的电介质材料在导电材料和沟槽的侧壁之间；
一个接触区，其形成在顶层的顶部，所述的接触区为第二导电类型，所述接触区的掺杂浓度大于所述顶层的掺杂浓度；
一个电浮动区，其形成在接触区下方，所述电浮动区为第一导电类型；以及
一个电极，用于接触接触区、顶层和导电材料。
所述势垒层的掺杂浓度大于外延层的掺杂浓度。
还包括一个缓冲层，其形成在外延层的底面以下，所述的缓冲层为第一导电类型。
欧姆接触层形成在所述缓冲层的底面上。
一部分所述的顶层将接触区一个或多个沟槽分隔开。
所述接触区以条形平行于一个或多个沟槽延伸。
所述接触区是独立的岛，形成在两个或多个沟槽之间。
所述独立岛形成在一个或多个沟槽中心，构成一个封闭式晶胞结构。
所述封闭式晶胞结构是一个方形结构。
所述封闭式晶胞结构是一个六角形结构。
所述接触区形成在一个或多个沟槽中的其中一个沟槽的邻近。
所述接触区以条形平行于一个或多个沟槽延伸。
所述接触区以条形垂直于一个或多个沟槽延伸。
所述第一导电类型为N-型，第二导电类型为P-型。
一种快速恢复沟槽二极管的制备方法，其特点是，该方法包括：
制备一个第一导电类型的外延层；
在外延层上方制备一个第一导电类型的势垒层，其中势垒层的掺杂浓度大于外延层的掺杂浓度；
在势垒层上方，制备一个第二导电类型的顶层；
制备一个或多个沟槽，至少穿过顶层和势垒层延伸；
在一个或多个沟槽中沉积导电材料，并用电介质材料内衬在沟槽的导电材料和沟槽的侧壁之间；
在顶层的顶部，制备一个第二导电类型的接触区，其中接触区的掺杂浓度大于顶层的掺杂浓度；
在接触区下方，制备一个第一导电类型的电浮动区；并且
在顶层上方，制备一个导电接触层，其中接触层电连接到接触区、顶层以及导电材料。
所述电浮动区的宽度为WF，所述接触区的宽度为WC， 所述WF至少和WC一样大。
所述WF大于WC。
所述电浮动区是利用第一掩膜制成的，接触区是利用第二掩膜制成的。
所述电浮动区和接触区是通过一个单独的掩膜形成的。
所述电浮动区是通过带角度的离子注入形成的，所述接触区是通过垂直离子注入形成的。
所述的电浮动区是通过垂直离子注入形成的，所述接触区是通过垂直离子注入形成的。
附图说明
图1A表示二极管的反向恢复性能。
图1B表示原有技术的沟槽二极管器件。
图2A-2B表示依据本发明的各个方面，带有N和P-区的沟槽二极管剖面图。
图3A表示依据本文提出的原有技术的沟槽二极管的各个方面，带有N和P-区的沟槽二极管中空穴浓度的对比图。
图3B表示依据本文提出的原有技术的沟槽二极管的各个方面，带有N和P-区的沟槽二极管中电子浓度的对比图。
图3C表示依据本发明的各个方面，带有N和P-区的沟槽二极管中空穴浓度的温度效应对比图。
图3D表示依据本发明的各个方面，带有N和P-区的沟槽二极管中电子浓度的温度效应对比图。
图4A-4E表示依据本发明的各个方面，制备带有N和P-区的沟槽二极管的工艺流程。
图5A-5F表示依据本发明的各个方面，带有N和P-区的沟槽二极管的各种器件布局的俯视图。
图6A和6B表示依据本发明的各个方面，带有不同接触金属和结构的N和P-区的沟槽二极管。
图6C和6D表示图6A和6B中沿线6C和6D的载流子浓度的图形表示。
具体实施方式
尽管为了解释说明，以下详细说明包含了许多具体细节，但是本领域的技术人员应明确以下细节的各种变化和修正都属于本发明的范围。因此，提出以下本发明的典型实施例，并没有使所声明的方面损失任何普遍性，也没有提出任何局限。在下文中，带有N型外延层和P-型顶层的器件用于解释说明。利用相同的工艺，就可以制备导电类型相反的器件。
依据本发明的各个方面，提出了高压快速恢复的沟槽二极管及其制备方法。器件具有沟槽，至少穿过顶部P-层和N-势垒层延伸。N-势垒层的掺杂浓度高于N-漂流层。导电材料沉积在沟槽中，电介质材料内衬导电材料和沟槽侧壁之间的沟槽中。重掺杂P-区形成在顶部P-层的顶部中每对沟槽之间。浮动N-区形成在P-区下方。浮动N-区和P-区宽度相等，或大于P-区宽度。
可以通过离子注入，形成P-区和N-区。本发明的各个方面包括，通过一个单独的掩膜，制备N和P-区。作为示例，使用一个单独的掩膜，通过垂直于顶面器件的离子注入或带角度的离子注入，制备N-区，通过注入能量较低的、垂直于顶面器件的离子注入，制备P-区。
本发明的各个方面包括，N和P-区集中在两个沟槽之间的器件布局。N和P-区集中在两个沟槽之间的器件包括N和P-区是平行于沟槽的连续条纹，或形成在沟槽之间的独立岛。其他方面包括N和P-区形成在沟槽附近的器件布局。本发明的其他方面提出了与沟槽交叉的N和P-区。作为示例，N和P-区穿过沟槽之间的台面结构延伸，与沟槽直角交叉。本发明的其他方面提出了封闭式晶胞器件布局。作为示例，但不作为局限，封闭式晶胞器件布局包括交叉沟槽，形成方形封闭式晶胞或六角形封闭式晶胞。
图2A表示依据本发明的一个方面，一种高压快速恢复的沟槽二极管200的剖面图。二极管200形成在外延生长的半导体材料中。外延生长层的第一层为重N-型掺杂缓冲层206。作为示例，但不作为局限，缓冲层206的掺杂浓度约在1e15cm-3和1e16cm-3之间。N-型掺杂漂流区207形成在缓冲层206上方。作为示例，但不作为局限，漂流区207的掺杂浓度约在1e13cm-3和1e14cm-3之间。重掺杂势垒层208形成在漂流区207上方。作为示例，但不作为局限，势垒层208的掺杂浓度约在1e15cm-3和1e16cm-3之间。最后，顶部P-层209在势垒层208上方。使顶部P-层的掺杂浓度应降至最低，以减小器件的注入效率。作为示例，但不作为局限，顶部P-层的掺杂浓度约在1e15cm-3和1e16cm-3之间。由于电荷的平衡可以降低器件的注入效率，因此应优化配置顶部P-层209的掺杂浓度和势垒层208的掺杂浓度，使总体的N-电荷和P-电荷相互平衡。作为示例，但不作为局限，N-型掺杂物可以是磷、砷或锑，P-型掺杂物可以是硼或BF2。
所形成的一个或多个沟槽215穿过顶部P-层209和势垒层208。沟槽215延伸的深度至少和势垒层208一样，还可选择延伸到外延层207中。每个沟槽都内衬电介质沟槽内衬材料213，例如，但不局限于二氧化硅。每个沟槽的剩余部分用导电材料214填充，例如，但不局限于多晶硅。为了改善器件的欧姆接触，可以在顶部P-层209的顶面上形成一个宽度为WP的重掺杂P-区211。P-区211的掺杂浓度高于顶部P-层的掺杂浓度，以制备欧姆接触较好的接触金属212。作为示例，但不作为局限，P-区211的掺杂浓度约在1e18cm-3和1e19cm-3之间。作为示例，但不作为局限，用于形成P-区211的掺杂物可以是硼或BF2。
P-区211的高掺杂浓度提供额外的电荷载流子，会使器件200的注入效率增大。因此，为了避免注入效率的增大，要在P-区211下方形成一个宽度为WN的电浮动N-区210。N-区210的宽度WN可以等于或大于P-区211的宽度WP。N-区210的宽度WN至少与P-区211的宽度WP相等，可以确保N-区210屏蔽整个P-区211，并且防止额外的电荷载流子注入到器件中。作为示例，N-区210的掺杂浓度约在1e17cm-3和1e18cm-3之间。作为示例，但不作为局限，用于形成N-区210的掺杂物可以是磷、砷或锑。
器件200注入效率的降低参见图3A-3B。图3A-3B表示带有和不带有N-区注入时，接通状态下的载流子浓度。在深度约为1微米处或更深处，传导调制使得载流子浓度高于垂直水平。必须通过降低注入效率，减小该区域的载流子浓度。图3A表示带有和不带有N-区的器件中，空穴密度与器件深度的对比图。虚线表示不带有N-区351的沟槽二极管的空穴密度，实线表示基本类似的沟槽二极管增加了N-区352后的空穴密度。如图3A所示，P-区的顶部大约位于0.25微米处；N-区的顶部大约位于0.50微米处；N-区的底部大约位于1.0微米处；顶部P-层的底部大约从2.25微米处开始。如图所示，带有N-区352的沟槽二极管的载流子浓度低于不带有N-区351的沟槽二极管的载流子浓度。图3B表示相同器件的电子浓度。不带N-区351的沟槽二极管用虚线表示，带有N-区352的沟槽二极管用实线表示。除了N-区之外，带有N-区352的沟槽二极管的载流子浓度具有较低的电荷载流子浓度。因此，带有N-区的沟槽二极管352的Qrr值较低。另外，带有N-区的沟槽二极管352的Irm低于不带N-区的类似沟槽二极管351的Irm。确切地说，带有N-区的沟槽二极管352具有3安培的Irm，不带有N-区的沟槽二极管351具有5安培的Irm。沟槽二极管352的Qrr和Irm越低，恢复时间越快。
参见图2A，接触金属212形成在器件200的裸露顶面上方。作为示例，但不作为局限，接触金属212可以是钨。接触金属212最好与沟槽导电材料214、P-区211和顶部P-层209形成电接触。P-区211的欧姆接触尺寸应尽可能的小，同时仍然可以产生很低的正向电压VF。根据器件的使用情况，在VF和QRR之间存在一个取舍关系。在一些应用中，VF可以高达2.5V，以便实现快速开关。其他应用情况要求的VF较低。
图6A-6D表示与所有的三个部分形成接触的重要性。图6A表示器件600与图2A所示的器件200基本相同，图6B表示器件600’除了绝缘层619防止接触层612与顶部P-层609电接触之外，其他都与器件600基本相同。图6C和6D表示器件600和600’的沟槽二极管器件的载流子浓度对比图。在图6C和6D中，标有空心圆的线611h表示器件600中的空穴浓度，标有空心菱形的线611c表示器件600中的电子浓度。在图6C和6D中，标有实心圆的线662h表示器件600’中的空穴浓度，标有实心菱形的线662c表示器件600’中的电子浓度。
图6C表示在图6A和6B中每个器件600、600’的一部分沿线6C的载流子浓度。在这些器件中，如图6C所示，P-区611的最右边位于沿X-轴约3.2微米处，顶部P-层609的最右边位于沿X-轴约3.8微米处。如图所示，器件600的载流子浓度低于器件600’的载流子浓度。图6D表示在图6A和6B中每个器件600、600’的一部分沿线6C的载流子浓度。参见图6D所示的X-轴，P-区611的顶部位于约0.3微米处，P-区611的底部位于约0.5微米处。N-区610的底部位于约1.0微米处。如图所示，器件600的载流子浓度低于器件600’的载流子浓度。线6C和6D上较低的载流子浓度制备的二极管Irm较低（器件600的Irm约为器件600’的Irm的20%）。另外，器件600的Qrr值比器件600’小一个数量级。确切地说，器件600’的Qrr比器件600Qrr大约15倍。Qrr和Irm的大幅降低缩短了恢复时间。
依据本发明的各个方面，高压快速恢复沟槽二极管在高温下也能够良好地运行。图3C的线371表示器件200在27℃时的空穴浓度，线372表示器件200在150℃时的空穴浓度。类似地，在图3D中，线373表示器件200在27℃时的电子浓度，线374表示器件200在150℃时的电子浓度。虽然电荷载流子的浓度略微升高，但是不会对Irm或Qrr产生很大的影响。确切地说，当温度从27℃升至150℃时，器件200的Irm升高约20%，器件200的Qrr升高约10%。另外，温度升高会使柔软值S增大，但是不会降至1.0以下。作为示例，在27℃时器件200的柔软值为2.44，在150℃时其柔软值为1.36。此外，温度升高还会使器件的VF值从2.8V升至4.0V。这说明温度系数为正值，这对于并行开关应用来说非常关键。
图2B表示依据本发明的另一方面，一种高压快速恢复的二极管。如图2B所示的器件201除了N-区210和P-区211的位置之外，其他都与图2A所示的器件200类似。区210和211不再位于两个沟槽215之间居中的位置，而是形成在沟槽215周围。N-区210的宽度1/2WN等于或大于P-区211的宽度1/2WP。
依据本发明的各个方面，提出了制备高压快速恢复的沟槽二极管方法。图4A-4E表示器件结构400在各个不同的制备阶段的剖面图，下面结合这些图来详细说明制备方法。
在图4A中，器件400具有三个外延生长层406、407和408。外延生长层可以生长在半导体衬底（图中没有表示出）上。可以选择部分或全部除去半导体衬底。作为示例，但不作为局限，可以通过背部研磨工艺除去半导体衬底。最下面的外延层406为重N-掺杂缓冲层。作为示例，缓冲层406的掺杂浓度约在1e15cm-3和1e16cm-3之间。形成在缓冲层406上方的外延层407为N-掺杂漂流区。作为示例，但不作为局限，漂流区407的掺杂浓度约在1e13cm-3和1e14cm-3之间。最上面的外延层408为重N-掺杂势垒层。作为示例，但不作为局限，势垒层408的掺杂浓度约在1e15cm-3和1e16cm-3之间。
在图4B中，顶部P-层409形成在势垒层408顶部。作为示例，但不作为局限，顶部P-层409的掺杂浓度约在1e15cm-3和1e16cm-3之间。顶部P-层可以作为一个额外的外延层，生长在势垒层408上方。当利用外延生长制备顶部P-层409时，必须在器件400中制备沟槽415之前，制备该层。还可选择，通过全面注入P-型掺杂物，制备顶部P-层409。如果通过注入，形成顶部P-层409，那么注入过程可以在器件400中制备沟槽415之前或之后进行均可。
在图4C中，利用沟槽掩膜，在器件400中形成一个或多个沟槽415。沟槽415延伸的深度等于或小于势垒层408的底面深度。然后用电介质沟槽衬里413内衬沟槽415。作为示例，但不作为局限，可以用氧化物内衬沟槽。然后，用多晶硅等导电材料414填充沟槽415。
在图4D中，浮动N-区410和P-区411形成在顶部P-层409顶部。P-区411形成在N-区410上方，P-区411的宽度WP应等于或小于N-区410的宽度WN。另外，P-区411的顶面应与顶部P-层409的顶面共面。作为示例，N-区410的掺杂浓度约在1e17cm-3和1e18cm-3之间，P-区411的掺杂浓度约在1e18cm-3和1e19cm-3之间。
依据本发明的某些方面，利用一个掩膜制备两个区410、411。在一个掩膜的方法中，可以通过N-型掺杂物的高能垂直离子注入制备N-区410。使用同一个掩膜，通过低能垂直离子注入制备P-区411。为了进一步控制注入效率，通过N-型掺杂物带角度的离子注入制备N-区410。在一定角度下注入N-掺杂物，使N-区宽度WN比P-区宽度WP略宽。使用一个掩膜和垂直离子注入，制备P-区411。因此，P-区411被局限在顶部P-层的区域，顶部P-层通过掩膜裸露出来。还可选择，通过垂直离子注入制备N-区410，然后进行扩散工艺。N-型掺杂物将扩散并延伸N-区410的宽度WN。此后，利用同一个掩膜，通过垂直离子注入制备P-区411。
本发明的其他方面还提出可以利用两个掩膜制备N-区410和P-区411。通过垂直离子注入N-型掺杂物，与第一掩膜相结合，制备N-区410。通过垂直离子注入P-型掺杂物，与第二掩膜相结合，制备P-区411。第二掩膜的开口要小于第一掩膜的开口，从而确保N-区的宽度大于P-区的宽度。
N-区410和P-区411形成之后，在器件400的顶面上方形成一个导电接触层412。导电接触层应与导电材料414、顶部P-层409和P-区411相接触。另外，底部接头405形成在缓冲层406的底面上。
图5A-5F表示依据本发明的各个方面，除去导电接触层后的沟槽二极管顶面的俯视图。在每个俯视图中，N-区511的边界用虚线表示，是为了说明N-区511形成在器件的顶面下方。
图5A表示器件500的俯视图，器件500与图2A所示的器件200基本类似。如图所示，N-区510的宽度大于P-区511。另外，这两个区都是平行于沟槽515的连续条形。
图5B表示器件501的俯视图，器件501与图2B所示的器件201基本类似。如图所示，N-区510和P-区511都在沟槽515附近。这两个区都是平行于沟槽515的连续条形。
图5C表示依据本发明的其他方面，器件502的俯视图。器件502除了P-区511和N-区510作为一系列独立的岛形成，而不是平行于沟槽512的连续条形之外，其他都与器件501基本类似。
图5D表示本发明的其他方面，器件503的俯视图。器件503除了P-区511和N-区510垂直于沟槽515的条形之外，其他都与器件500基本类似。N-区510和P-区511波形宽度都穿过沟槽515之间的整个台面结构延伸。然而，N-区510的长度等于或大于P-区511的长度。
图5E-5F表示本发明的其他方面提出了封闭式晶胞结构。在封闭式晶胞结构中，配置沟槽515每隔一定间隔相互交叉。如图5E所示，器件504具有沟槽，交叉形成方形封闭式晶胞结构。依据本发明的其他方面，P-区511和N-区510以岛的形式，形成在每个封闭式晶胞中心。在图5F中，器件结构504’除了沟槽515交叉形成六角形封闭式晶胞结构之外，其他都与器件504基本类似。
尽管以上是本发明的较佳实施例的完整说明，但是也有可能使用各种可选、修正和等效方案。因此，本发明的范围不应局限于以上说明，而应由所附的权利要求书及其全部等效内容决定。本方法中所述步骤的顺序并不用于局限进行相关步骤的特定顺序的要求。任何可选件（无论首选与否），都可与其他任何可选件（无论首选与否）组合。在以下权利要求中，除非特别声明，否则不定冠词“一个”或“一种”都指下文内容中的一个或多个项目的数量。除非在指定的权利要求中用“意思是”特别指出，否则所附的权利要求书应认为是包括意义及功能的限制。
Claims (21)
1.一种沟槽二极管，包括：
一个第一导电类型的外延层；
一个第一导电类型的势垒层，其形成在外延层的顶面上方；
一个第二导电类型的顶层，其形成在势垒层的顶面上方；
一个或多个沟槽，其穿过顶层和势垒层，其特征在于，导电材料沉积在沟槽中，内衬沟槽的电介质材料在导电材料和沟槽的侧壁之间；
一个接触区，其形成在顶层的顶部，所述的接触区为第二导电类型，所述接触区的掺杂浓度大于所述顶层的掺杂浓度；
一个电浮动区，其形成在接触区下方，所述电浮动区为第一导电类型；以及
一个电极，用于接触接触区、顶层和导电材料。
2.如权利要求1所述的沟槽二极管，其特征在于，所述势垒层的掺杂浓度大于外延层的掺杂浓度。
3.如权利要求1所述的沟槽二极管，其特征在于，还包括一个缓冲层，其形成在外延层的底面以下，所述的缓冲层为第一导电类型。
4.如权利要求3所述的沟槽二极管，其特征在于，欧姆接触层形成在所述缓冲层的底面上。
5.如权利要求1所述的沟槽二极管，其特征在于，一部分所述的顶层将接触区一个或多个沟槽分隔开。
6.如权利要求5所述的沟槽二极管，其特征在于，所述接触区以条形平行于一个或多个沟槽延伸。
7.如权利要求5所述的沟槽二极管，其特征在于，所述接触区是独立的岛，形成在两个或多个沟槽之间。
8.如权利要求7所述的沟槽二极管，其特征在于，所述独立岛形成在一个或多个沟槽中心，构成一个封闭式晶胞结构。
9.如权利要求8所述的沟槽二极管，其特征在于，所述封闭式晶胞结构是一个方形结构。
10.如权利要求9所述的沟槽二极管，其特征在于，所述封闭式晶胞结构是一个六角形结构。
11.如权利要求1所述的沟槽二极管，其特征在于，所述接触区形成在一个或多个沟槽中的其中一个沟槽的邻近。
12.如权利要求11所述的沟槽二极管，其特征在于，所述接触区以条形平行于一个或多个沟槽延伸。
13.如权利要求11所述的沟槽二极管，其特征在于，所述接触区以条形垂直于一个或多个沟槽延伸。
14.如权利要求1所述的沟槽二极管，其特征在于，所述第一导电类型为N-型，第二导电类型为P-型。
15.一种快速恢复沟槽二极管的制备方法，其特征在于，该方法包括：
制备一个第一导电类型的外延层；
在外延层上方制备一个第一导电类型的势垒层，其中势垒层的掺杂浓度大于外延层的掺杂浓度；
在势垒层上方，制备一个第二导电类型的顶层；
制备一个或多个沟槽，至少穿过顶层和势垒层延伸；
在一个或多个沟槽中沉积导电材料，并用电介质材料内衬在沟槽的导电材料和沟槽的侧壁之间；
在顶层的顶部，制备一个第二导电类型的接触区，其中接触区的掺杂浓度大于顶层的掺杂浓度；
在接触区下方，制备一个第一导电类型的电浮动区；并且
在顶层上方，制备一个导电接触层，其中接触层电连接到接触区、顶层以及导电材料。
16.如权利要求15所述的方法，其特征在于，所述电浮动区的宽度为WF，所述接触区的宽度为WC， 所述WF至少和WC一样大。
17.如权利要求16所述的方法，其特征在于，所述WF大于WC。
18.如权利要求15所述的方法，其特征在于，所述电浮动区是利用第一掩膜制成的，接触区是利用第二掩膜制成的。
19.如权利要求15所述的方法，其特征在于，所述电浮动区和接触区是通过一个单独的掩膜形成的。
20.如权利要求19所述的方法，其特征在于，所述电浮动区是通过带角度的离子注入形成的，所述接触区是通过垂直离子注入形成的。
21.如权利要求19所述的方法，其特征在于，所述的电浮动区是通过垂直离子注入形成的，所述接触区是通过垂直离子注入形成的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/776,497 US8710585B1 (en) | 2013-02-25 | 2013-02-25 | High voltage fast recovery trench diode |
| US13/776,497 | 2013-02-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104009068A true CN104009068A (zh) | 2014-08-27 |
| CN104009068B CN104009068B (zh) | 2017-03-15 |
Family
ID=50514217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410057462.7A Active CN104009068B (zh) | 2013-02-25 | 2014-02-20 | 高压快速恢复沟槽二极管 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8710585B1 (zh) |
| CN (1) | CN104009068B (zh) |
| TW (1) | TWI509814B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104659112A (zh) * | 2015-03-09 | 2015-05-27 | 江苏中科君芯科技有限公司 | 降低动态损耗的沟槽式二极管结构 |
| CN105762198A (zh) * | 2014-12-18 | 2016-07-13 | 江苏宏微科技股份有限公司 | 沟槽式快恢复二极管及其制备方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8951867B2 (en) | 2012-12-21 | 2015-02-10 | Alpha And Omega Semiconductor Incorporated | High density trench-based power MOSFETs with self-aligned active contacts and method for making such devices |
| US8753935B1 (en) | 2012-12-21 | 2014-06-17 | Alpha And Omega Semiconductor Incorporated | High frequency switching MOSFETs with low output capacitance using a depletable P-shield |
| US8809948B1 (en) | 2012-12-21 | 2014-08-19 | Alpha And Omega Semiconductor Incorporated | Device structure and methods of making high density MOSFETs for load switch and DC-DC applications |
| US9105494B2 (en) | 2013-02-25 | 2015-08-11 | Alpha and Omega Semiconductors, Incorporated | Termination trench for power MOSFET applications |
| US8710585B1 (en) * | 2013-02-25 | 2014-04-29 | Alpha And Omega Semiconductor Incorporated | High voltage fast recovery trench diode |
| US9293559B2 (en) | 2013-07-31 | 2016-03-22 | Alpha And Omega Semiconductor Incorporated | Dual trench-gate IGBT structure |
| JP6032337B1 (ja) * | 2015-09-28 | 2016-11-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10388781B2 (en) | 2016-05-20 | 2019-08-20 | Alpha And Omega Semiconductor Incorporated | Device structure having inter-digitated back to back MOSFETs |
| JP7476129B2 (ja) * | 2021-03-12 | 2024-04-30 | 株式会社東芝 | 半導体装置及び半導体回路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101661960A (zh) * | 2008-08-26 | 2010-03-03 | 万国半导体股份有限公司 | 底部阳极肖特基二极管的结构与形成方法 |
| CN101908558A (zh) * | 2009-06-04 | 2010-12-08 | 三菱电机株式会社 | 半导体装置 |
| CN102208454A (zh) * | 2010-03-31 | 2011-10-05 | 比亚迪股份有限公司 | 快速恢复二极管 |
| US20120193676A1 (en) * | 2011-01-31 | 2012-08-02 | Alpha Omega Semiconductor Incorp. | Diode structures with controlled injection efficiency for fast switching |
| US20120228700A1 (en) * | 2011-03-09 | 2012-09-13 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4982244A (en) | 1982-12-20 | 1991-01-01 | National Semiconductor Corporation | Buried Schottky clamped transistor |
| JP3850054B2 (ja) * | 1995-07-19 | 2006-11-29 | 三菱電機株式会社 | 半導体装置 |
| US7345342B2 (en) | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US7405452B2 (en) * | 2004-02-02 | 2008-07-29 | Hamza Yilmaz | Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics |
| US7544545B2 (en) * | 2005-12-28 | 2009-06-09 | Vishay-Siliconix | Trench polysilicon diode |
| US20080272429A1 (en) * | 2007-05-04 | 2008-11-06 | Icemos Technology Corporation | Superjunction devices having narrow surface layout of terminal structures and methods of manufacturing the devices |
| US8710585B1 (en) * | 2013-02-25 | 2014-04-29 | Alpha And Omega Semiconductor Incorporated | High voltage fast recovery trench diode |
-
2013
- 2013-02-25 US US13/776,497 patent/US8710585B1/en active Active
-
2014
- 2014-02-20 CN CN201410057462.7A patent/CN104009068B/zh active Active
- 2014-02-24 TW TW103105998A patent/TWI509814B/zh active
- 2014-03-26 US US14/226,639 patent/US8907414B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101661960A (zh) * | 2008-08-26 | 2010-03-03 | 万国半导体股份有限公司 | 底部阳极肖特基二极管的结构与形成方法 |
| CN101908558A (zh) * | 2009-06-04 | 2010-12-08 | 三菱电机株式会社 | 半导体装置 |
| CN102208454A (zh) * | 2010-03-31 | 2011-10-05 | 比亚迪股份有限公司 | 快速恢复二极管 |
| US20120193676A1 (en) * | 2011-01-31 | 2012-08-02 | Alpha Omega Semiconductor Incorp. | Diode structures with controlled injection efficiency for fast switching |
| US20120228700A1 (en) * | 2011-03-09 | 2012-09-13 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105762198A (zh) * | 2014-12-18 | 2016-07-13 | 江苏宏微科技股份有限公司 | 沟槽式快恢复二极管及其制备方法 |
| CN104659112A (zh) * | 2015-03-09 | 2015-05-27 | 江苏中科君芯科技有限公司 | 降低动态损耗的沟槽式二极管结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8710585B1 (en) | 2014-04-29 |
| CN104009068B (zh) | 2017-03-15 |
| TWI509814B (zh) | 2015-11-21 |
| US20140239436A1 (en) | 2014-08-28 |
| US8907414B2 (en) | 2014-12-09 |
| TW201434161A (zh) | 2014-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104009068A (zh) | 高压快速恢复沟槽二极管 | |
| CN103247681B (zh) | 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet | |
| US9536875B2 (en) | Semiconductor device | |
| CN103035691B (zh) | 逆导型igbt半导体器件及其制造方法 | |
| CN103579345B (zh) | 高压场平衡金属氧化物场效应晶体管 | |
| US8933506B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| TWI399815B (zh) | 具有優化的可製造性的垂直功率裝置的高壓結構及方法 | |
| CN104347424B (zh) | 具有单元沟槽结构和接触点的半导体器件及其制造方法 | |
| JP5531620B2 (ja) | 半導体装置 | |
| US9685523B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| TWI469347B (zh) | 帶有溝槽-氧化物-奈米管超級接面之元件結構及製備方法 | |
| US20090114969A1 (en) | Silicon carbide semiconductor device and related manufacturing method | |
| CN203690306U (zh) | 半导体器件及半导体器件结构 | |
| US10868173B2 (en) | Semiconductor device having an edge termination area with trench electrodes at different electric potentials, and method for manufacturing thereof | |
| CN105702676A (zh) | 与mosfet集成的增强型耗尽积累/反转通道器件 | |
| CN103887174A (zh) | 用于负载开关和直流-直流器件的高密度mosfet的器件结构及其制备方法 | |
| JP6705944B2 (ja) | パワーデバイス及びその製造方法 | |
| CN103972288A (zh) | 超结沟槽式金属氧化物半导体场效应晶体管及其制备方法 | |
| CN105122458A (zh) | 半导体装置及其制造方法 | |
| US7154177B2 (en) | Semiconductor device with edge structure | |
| KR20150084854A (ko) | 개선된 트렌치 보호를 갖는 트렌치 기반 디바이스 | |
| CN106024863A (zh) | 一种高压功率器件终端结构 | |
| CN103887308A (zh) | 集成肖特基二极管的超势垒整流器及其制备方法 | |
| CN105006489A (zh) | 半导体二极管 | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200428 Address after: Ontario, Canada Patentee after: World semiconductor International Limited Partnership Address before: 475 oakmead Park Road, Sunnyvale, California 94085, USA Patentee before: Alpha and Omega Semiconductor Inc. |