CN103988442A - 具有全双工和半双工模式的封装上输入/输出集群的接口 - Google Patents

具有全双工和半双工模式的封装上输入/输出集群的接口 Download PDF

Info

Publication number
CN103988442A
CN103988442A CN201180075707.3A CN201180075707A CN103988442A CN 103988442 A CN103988442 A CN 103988442A CN 201180075707 A CN201180075707 A CN 201180075707A CN 103988442 A CN103988442 A CN 103988442A
Authority
CN
China
Prior art keywords
chip
cluster
interface
equipment
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180075707.3A
Other languages
English (en)
Other versions
CN103988442B (zh
Inventor
T.P.托马斯
S.S.库利克
R.B.奥斯博恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103988442A publication Critical patent/CN103988442A/zh
Application granted granted Critical
Publication of CN103988442B publication Critical patent/CN103988442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/023—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明描述了用于控制芯片上网络上的业务的设备和系统。设备的实施例包括在第一芯片上用于与第二芯片耦合的单端传送电路和单端接收电路，传送电路具有阻抗匹配并且缺乏均衡，接收电路缺乏均衡，传送电路和接收电路具有静态可配置的特征并且组织在集群中，其中，集群具有用于可配置特征的不同配置的相同物理层电路设计，可配置特征包括半双工模式和全双工模式，其中，第一芯片和第二芯片在相同封装上，并且其中用于将第一芯片和第二芯片耦合的多个传导线路是匹配的。

Description

具有全双工和半双工模式的封装上输入/输出集群的接口
 
技术领域
本发明的实施例涉及输入/输出体系结构和接口。更具体地说，本发明的实施例涉及高带宽封装上输入/输出体系结构和接口。
背景技术
在使用常规输入/输出(I/O)接口的芯片之间的高带宽互连要求相当大的功率和芯片面积。因此，在要求大幅降低的功耗和/或更小芯片面积的应用中，这些常规I/O接口不合需要。
常规I/O接口至少部分由于其相当大的功率和芯片面积要求而限制了可配置性和可缩放性。
常规I/O接口具有根据接口的要求而设计和定制的物理层。因此，具有不同配置的常规I/O接口要求不同物理层设计。为每个不同接口定制物理层设计要求相当长的时间和相当大的努力。
附图说明
根据下面提供的详细描述和本发明的各种实施例的附图，将可更全面地理解本发明的实施例，然而，它们不应视为将本发明限于这些特定实施例，而是只为了便于解释和理解。
图1是在至少两个芯片之间具有封装上输入/输出(OPIO)接口的多芯片封装(MCP)的一个实施例的框图。
图2是组织为集群用于主从OPIO接口配置的传送和接收电路的实施例的框图。
图3是组织为集群用于主从OPIO接口配置的传送和接收电路的实施例的另一框图。
图4是组织为集群用于对等(P2P) OPIO接口配置的传送和接收电路的实施例的框图。
图5是物理层接口的一个实施例的图。
图6是电子系统的一个实施例的框图。
具体实施方式
集群的封装上I/O (OPIO)可用于提供可定制接口，以便耦合芯片和一个或更多个其它芯片而不要求用于具有不同配置的特征的接口的自定义设计的物理层。例如，OPIO可用于在相同封装上耦合处理器和另一处理器，或者耦合处理器和存储器芯片。其它示例包括使用可缩放的集群的OPIO接口以便耦合CPU和高速缓冲存储器或不同类型的其它非存储器芯片。耦合的芯片和OPIO接口例如能够在多芯片封装(MCP)中或者在3D堆叠配置中。
OPIO电路可组织成可缩放扩展集群，每个集群使用相同物理层设计以满足不同接口连接要求。在一个实施例中，集群是共享转发的时钟信号的数据传送器或接收器的群组。在一个实施例中，可配置接口特征包括以下的一项或更多项：带宽、全双工和半双工模式、频率、数据的串行化的级别、2级脉冲调幅(2-PAM)和4级脉冲调幅(4-PAM)及对称或不对称传送和接收带宽。在一个实施例中，为不同接口使用相同OPIO集群的广泛范围的灵活性至少部分是由于在耦合的芯片之间的近距离。在一个实施例中，灵活性至少部分是由于接收电路具有可随着在芯片之间距离和/或数据率增大而禁用或启用（作为弱或完全匹配端接）的可编程端接，从而允许要求在芯片之间不同距离、带宽和功率使用的配置。
在一个实施例中，用于每个集群的相同物理层设计用于具有不同接口连接要求的OPIO接口，从而允许用于不同芯片接口的OPIO集群的再使用。OPIO集群的使用例如能够消除与自定义设计的接口相关联的时间、努力和费用。例如，相同物理层设计可用于要求半双工模式的接口和要求全双工模式的接口。
图1是在至少两个芯片之间具有封装上输入/输出(OPIO)接口的多芯片封装(MCP)的一个实施例的框图。图1的示例示出带有接口的两个芯片；然而，封装内任何数量的芯片能够使用本文中所述技术互连。
封装100可以是可包含多个集成电路芯片的任何类型的封装。在图1的示例中，封装100包含芯片120和芯片140。这些芯片例如可以是处理器、存储器芯片（例如，eDRAM、DRAM、堆叠的DRAM、闪存、PCM等）、图形处理器等。
在一个实施例中，芯片120包括OPIO传送器125和OPIO接收器130。类似地，芯片140包括OPIO传送器145和OPIO接收器150。传送器125与接收器150耦合，并且传送器145与接收器130耦合。如将在相对于图2-4的本申请的以下部分中所述的，传送电路和接收电路可组织成可缩放集群。例如，在一个实施例中，OPIO传送器125和接收器130和OPIO传送器145和接收器150组织为可缩放集群（图1中未示出）。
在一个实施例中，在芯片120与芯片140之间的间隙175相对小。在一个实施例中，间隙175不到20毫米。在一个实施例中，间隙175不到10毫米。在一个实施例中，间隙175不到1.5毫米。在其它实施例中，间隙175可不到1.5毫米。通常，间隙175越小，在芯片之间可提供的带宽越大。
在一个实施例中，在传送器125与接收器150之间及在传送器145与接收器130之间的接口是单端的相对高速的接口。在一个实施例中，接口是在芯片120与芯片140之间的CMOS接口。在一个实施例中，传送器125和145是阻抗匹配的CMOS传送器，并且不提供端接或均衡。在一个实施例中，传送器125和145是阻抗匹配的CMOS传送器，并且提供极弱的端接和无均衡。
在一个实施例中，为信号的集群传送转发的时钟信号。转发的时钟信号可以是或不是差分的。在一个实施例中，在传送器与接收器之间提供长度匹配的路由选择。在一个实施例中，为在芯片120与140之间的接口提供最小静电放电(ESD)保护（和70伏一样小）。
在一个实施例中，无或弱接收器端接以及无均衡的CMOS传送器和接收器的使用能够降低I/O功率。由于精心的长度匹配的路由选择降低时钟功率，因此，能够实现带有每信号集群的转发的时钟和无每引脚偏差补偿（de-skew）的简化计时。因此，本文中所述体系结构以极低功率、面积和等待时间在芯片之间提供高带宽。
本文中的体系结构也能够扩展成带有完全ESC保护用于更低数据率的小形状因素移动应用的密闭离散封装。多级（例如，M-PAM）信令能够在更高数据率用于抑制时钟频率。
图2是组织为集群用于主从OPIO接口配置的传送和接收电路的实施例的框图。主从接口配置可例如用于耦合处理器和存储器。
配置200-203中的每个包括表示电路的集群的框。例如，配置200包括四个数据集群：标记为“Tx”（传送集群）或“Rx”（接收集群）、标记为“请求”的请求集群、标记为“边带”的边带集群及标记为“PLL”的时钟生成器。
在一个实施例中，集群的OPIO接口可以多种方式配置以便耦合具有不同连接要求的不同芯片，并且相同物理层设计可用于不同接口中的每个。例如，集群的OPIO接口可耦合要求不同协议（例如，存储器和非存储器协议、主从和对等协议）的芯片；具有可配置带宽、全双工和半双工模式、频率、串行化的级别、脉冲调幅的级别（例如，2-PAM或4-PAM）；具有对称或不对称数量的传送和接收集群等。在一个实施例中，接口在芯片的引导时间或运行时间可动态配置。一个或更多个接口特征的动态配置可例如经控制寄存器和边带信令实现。
配置的数据集群200-203被分成传送集群（标记为“Tx”）和接收集群（标记为“Rx”），示出用于在全双工模式中操作的实施例。在全双工模式中，耦合两个或更多个芯片的一些传导线专用于传送，并且一些线路专用于接收，从而允许数据的传送和接收同时进行。
在一个实施例中，接收和传送电路组织在N个集群中，N个集群的每个集群包括M个数据比特，其中，N和M可配置成动态更改芯片之间接口的带宽。在一个实施例中，为N个数据集群的每个集群使用相同物理层设计，可为精细颗粒度带宽缩放静态配置数据集群的数量(N)和每个数据集群中数据比特的数量(M)。
配置200-203中的每个包括单个请求集群，其例如包括用于传递命令和地址信息的电路。一个或更多个请求集群可用于存储器应用。例如，在包括处理器的芯片与包括存储器的芯片之间的接口连接电路可包括请求集群。
在一些实施例中，每个数据集群可包括一个或更多个ECC比特、一个或更多个转发的时钟信号和/或一个或更多个有效比特。在一个这样的实施例中，一个或更多个ECC比特用于检错和纠错。在一个实施例中，一个或更多个有效比特用于指示传送数据的有效性。
数据（带有或不带有ECC比特、有效比特或其它开销或控制比特）、命令比特和地址比特可被串行化和/或分组。在一个实施例中，此类串行化将连接线的数量（例如，带有封装上迹线的C4突起或硅通孔(TSV)）和/或硅面积最小化。取决于应用，能够更改串行化或反串行化的程度（例如，用于MCP的44:1:4和用于TSV的2:1:2，这可具有更高I/O密度）。
在一个实施例中，OPIO集群的接口能够在具有相等或不等数量的Tx和Rx集群的全双工模式中操作。配置200、201和203示出具有相等数量的Tx和Rx集群（即，对称Tx和Rx）的全双工模式。配置202示出不等数量的Tx和Rx集群（即，不对称Tx和Rx）。用于传送和接收的非对称带宽可改进在一些接口中的性能或者改进用于一些应用或业务模式的性能。
在一个实施例中，边带集群用于“握手”信号和其它低速信号。握手信号例如在初始化过程中用于建立通信和/或确定接口配置、状态和/或准备状态。
在一个实施例中，OPIO接口的数据率在宽广的范围内完全可缩放。例如，数据率可在0-24 GT/s之间缩放。在极低频率，DLL可设成具有最大延迟。
在一个实施例中，多个存储器装置（例如，堆叠的DRAM或NVM）可耦合到相同OPIO链路。在一个此类实施例中，逻辑芯片（未示出）能够用于将多个更低带宽连接（例如，使用宽I/O的硅通孔(TSV)）组合到单个高带宽OPIO接口中。在另一实施例中，通过在处理器的顶部上直接堆叠DRAM或NVM芯片，并且为TSV连接（而不是例如宽I/O）使用OPIO接口用于更高带宽，可不要求另外的逻辑芯片。
图3是组织为集群用于主从OPIO接口配置的传送和接收电路的实施例的另一框图。配置300和301示出具有包括收发器（例如，用于传送和接收的连接到相同输入/输出垫（pad）的电路）的数据集群的半双工模式。在半双工模式中，相同传导线用于传送和接收。在一个实施例中，带有总线回转的半双工模式可用于在每个方向上不要求同时带宽和/或在任一方向上要求用于给定数量的传导线的最大带宽利用的接口或应用。对于半双工配置，在每个方向上花费的时间量影响带宽。
在一个实施例中，集群的OPIO接口电路可静态配置成使用相同物理层设计支持全双工模式或半双工模式。在另一实施例中，可动态配置全双工模式或半双工模式（例如，在芯片的引导或运行时间期间）。
图4是组织为集群用于对等(P2P) OPIO接口配置（例如，用于耦合处理器和另一处理器或芯片集的接口）的传送和接收电路的实施例的框图。配置400包括具有传送器和接收器的两个数据集群及控制集群。控制集群可例如可包括用于初始化两个或更多个耦合的芯片的握手控制。如上所述，集群可静态或动态配置，并且不同接口配置使用相同物理层电路设计。
图5是物理层接口的一个实施例的图。图5的物理层接口可提供上面相对于图1所述的接口。芯片500和芯片550驻留在单个封装中，并且如上所述物理定位使得它们之间有相对小的间隙。
图5的示例提供从芯片500到芯片550的传送。类似的物理层接口可用于从芯片550传送到芯片500。图5的示例提供4:1复用机制，该机制是可选的，并且可为某些实施例被消除，或者基于例如相比于内部时钟信号的传送速度等，其它复用比率可得到支持。
在一个实施例中，复用器510将来自4N个线路的信号和在F GHz的时钟信号接收作为输入。在一个实施例中，复用器510由来自2F GHz锁相环(PLL) 520的时钟信号驱动。
在一个实施例中，来自2F GHz PLL 520的信号也提供到缓冲器535以便通过传送线545传送到芯片550。在一个实施例中，每N个数据信号的集群只发送一个此类转发的时钟信号，其中，N能够是一个或更多个比特（例如，N=1、8、16、32数据比特）。复用器510将要提供到缓冲器530的4N个信号复用到N个线路以便通过传送线540传送到芯片550。
芯片550上的缓冲器560接收来自传送线545上的2F GHz时钟信号。类似地，缓冲器555通过传送线540接收来自N个线路的信号。在一个实施例中，来自缓冲器560的2F GHz信号驱动数字或模拟延迟锁定环(DLL) 580，这又驱动采样器570。
采样器570使用时钟的两个边缘通过2F GHz时钟信号将来自N个线路的接收自缓冲器555的信号锁存到2N个线路，信号被发送到也由DLL 580驱动的去复用器590。去复用器590从4N个线路和由芯片500上复用器510原来收到的F GHz时钟信号恢复信号。因此，来自4N个线路的信号可通过传送线540和545从芯片500传送到芯片550。
图6是电子系统的一个实施例的框图。图6所示电子系统旨在表示某个范围的电子系统（有线或无线），例如包括平板装置、智能电话、台式计算机系统、膝上型计算机系统、服务器等。备选电子系统可包括更多、更少和/或不同的组件。
图6所示一个或更多个组件可利用本文中所述OPIO体系结构互连。例如，多个处理器芯片可互连，或者处理器和高速缓冲存储器或动态随机存取存储器，等等。
电子系统600包括传递信息的总线605或其它通信装置，以及耦合到可处理信息的总线605的处理器610。电子系统600可包括多个处理器和/或协处理器。电子系统600还可包括耦合到总线605的随机存取存储器(RAM)或其它动态存储装置620（称为存储器），并且可存储可由处理器610执行的信息和指令。存储器620也可用于在处理器610执行指令期间存储临时变量或其它中间信息。
电子系统600也可包括可存储用于处理器（610）的静态信息和指令的耦合到总线605的只读存储器(ROM)和/或其它静态存储装置630。数据存储装置640可耦合到总线605以存储信息和指令。诸如磁盘或光盘及对应驱动器的数据存储装置640可耦合到电子系统600。
电子系统600也可经总线605耦合到能够是任何类型的显示装置的显示装置650以便向用户显示信息，例如，触摸屏。输入装置660可以是任何类型的接口和/或装置以允许用户提供输入到电子系统600。输入装置可包括硬按钮和/或软按钮、话音或扬声器输入，以便传递信息和命令选择到处理器610。
电子系统600可还包括可用于支持由电子系统600提供的功能性的传感器670。传感器670可例如包括陀螺仪、邻近度传感器、光传感器等。任何数量的传感器和传感器类型均可得到支持。
电子系统600还可包括网络接口680以提供到诸如局域网等网络的接入。网络接口680例如可包括具有天线685的无线网络接口，天线685可表示一个或更多个天线。网络接口680例如也可包括有线网络接口以便经网络电缆687与远程装置进行通信，网络电缆687例如可以是以太网电缆、同轴电缆、光纤电缆、串行电缆或并行电缆。
在一个实施例中，网络接口680例如可通过符合IEEE 802.11b和/或IEEE 802.11g和/或IEEE 802.11n标准，提供到局域网的接入，和/或无线网络接口例如可通过符合蓝牙标准，提供到个人区域网络的接入。其它无线网络接口和/或协议也能够得到支持。
IEEE 802.11b对应于1999年12月16日批准的名称为“局域网和城域网，第11部分：无线LAN媒体接入控制(MAC)和物理层(PHY)规范：2.4 GHz频带中的高速物理层扩展”的IEEE Std. 802.11b-1999及相关文档。IEEE 802.11g对应于2003年6月27日批准的名称为“局域网和城域网，第11部分：无线LAN媒体接入控制(MAC)和物理层(PHY)规范，修改4：2.4 GHz频带中的进一步更高速率扩展”的IEEE Std. 802.11g-2003及相关文档。蓝牙协议在Bluetooth Special Interest Group, Inc. Associated于2001年2月22日发布的“蓝牙系统的规范：核心，版本1.1”中描述，并且蓝牙标准的以前或后续版本也可得到支持。
作为经无线LAN标准的通信的附加或替代，网络接口680可使用例如时分多址(TDMA)协议、全球移动通信系统(GSM)协议、码分多址(CDMA)协议和/或任何其它类型的无线通信协议来提供通信。
说明书中对“一个实施例”或“一实施例”的引用指结合该实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。在说明书中各个位置出现的短语“在一个实施例中”不一定全部指同一实施例。
虽然本发明已根据几个实施例进行描述，但本领域的技术人员将认识到本发明不限于所述实施例，而是可以通过在随附权利要求的精神和范围内的修改和变化来实践本发明。描述因此要视为说明性的而不是限制性的。

Claims (20)

1. 一种设备，包括：
在第一芯片上用于与第二芯片耦合的单端传送电路和单端接收电路，所述传送电路具有阻抗匹配并且缺乏均衡，所述接收电路缺乏均衡，所述传送电路和所述接收电路具有静态可配置的特征并且组织在集群中，其中所述集群具有用于所述可配置特征的不同配置的相同物理层电路设计，所述可配置特征包括半双工模式和全双工模式，其中所述第一芯片和所述第二芯片在相同封装上，并且其中用于耦合所述第一芯片和所述第二芯片的多个传导线路是匹配的。
2. 如权利要求1所述的设备，其中所述可配置特征在所述第一芯片和所述第二芯片的运行时间期间可动态配置。
3. 如权利要求2所述的设备，其中所述可配置特征还包括在所述第一芯片与所述第二芯片之间的接口的带宽，其中通过配置所述集群的数量和所述集群中的每个的数据比特的数量，所述带宽是可配置的。
4. 如权利要求2所述的设备，其中所述可配置特征还包括用于检错和纠错的ECC比特和用于指示数据在所述集群中的每个中有效的有效比特。
5. 如权利要求2所述的设备，其中所述可配置特征还包括对称和不对称的接收和传送带宽。
6. 如权利要求2所述的设备，其中所述可配置特征还包括2级脉冲调幅(2-PAM)和4级脉冲调幅(4-PAM)。
7. 如权利要求2所述的设备，其中所述集群中的每个还包括转发的时钟信号，以及其中所述可配置特征还包括所述转发的时钟信号的频率。
8. 如权利要求7所述的设备，其中所述可配置特征还包括所述转发的时钟信号的单端或差分特性。
9. 如权利要求2所述的设备，其中所述可配置特征还包括数据串行化的程度。
10. 如权利要求2所述的设备，其中所述接收电路具有可编程的端接。
11. 如权利要求2所述的设备，还包括：
组织为集群，用于经边带信号初始化所述接口的电路。
12. 如权利要求2所述的设备，其中所述可配置特征包括用于在所述第一芯片与所述第二芯片之间通信的协议，包括主从协议和对等协议。
13. 如权利要求12所述的设备，还包括组织为集群，用于传递命令、控制信息和对所述主从协议的请求中的至少一个的电路。
14. 一种系统，包括：
全向天线；以及
在第一芯片上用于与第二芯片耦合的单端传送电路和单端接收电路，所述传送电路具有阻抗匹配并且缺乏均衡，所述接收电路缺乏均衡，
所述传送电路和所述接收电路具有静态可配置的特征并且组织在集群中，其中所述集群具有用于所述可配置特征的不同配置的相同物理层电路设计，所述可配置特征包括半双工模式和全双工模式，其中所述第一芯片和所述第二芯片在相同封装上，以及其中用于耦合所述第一芯片和所述第二芯片的多个传导线路是匹配的。
15. 如权利要求14所述的系统，其中所述可配置特征在所述第一芯片和所述第二芯片的运行时间期间可动态配置。
16. 如权利要求15所述的系统，其中所述可配置特征还包括在所述第一芯片与所述第二芯片之间的接口的带宽，其中通过配置所述集群的数量和所述集群中的每个的数据比特的数量，所述带宽是可配置的。
17. 如权利要求15所述的系统，其中所述集群中的每个还包括转发的时钟信号，以及其中所述可配置特征还包括：
所述转发的时钟信号的频率；
所述转发的时钟信号的单端或差分特性；
用于检错和纠错的ECC比特和用于指示数据在所述集群中的每个中有效的有效比特；
对称和不对称的接收和传送带宽；
2级脉冲调幅(2-PAM)和4级脉冲调幅(4-PAM)；
数据的串行化的程度；以及
用于在所述第一芯片与所述第二芯片之间通信的协议，包括主从协议和对等协议。
18. 如权利要求14所述的系统，其中所述接收电路具有可编程的端接。
19. 如权利要求14所述的系统，还包括：
组织为集群，用于经边带信号初始化所述接口的电路。
20. 如权利要求14所述的系统，还包括组织为集群，用于传递命令、控制信息和对所述主从协议的请求中的至少一个的电路。
CN201180075707.3A 2011-12-22 2011-12-22 用于互连封装内芯片的设备及系统 Active CN103988442B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/066981 WO2013095542A1 (en) 2011-12-22 2011-12-22 On-package input/output clustered interface having full and half-duplex modes

Publications (2)

Publication Number Publication Date
CN103988442A true CN103988442A (zh) 2014-08-13
CN103988442B CN103988442B (zh) 2016-08-24

Family

ID=48669183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180075707.3A Active CN103988442B (zh) 2011-12-22 2011-12-22 用于互连封装内芯片的设备及系统

Country Status (5)

Country Link
US (1) US8902956B2 (zh)
CN (1) CN103988442B (zh)
DE (1) DE112011105991T5 (zh)
TW (1) TWI475811B (zh)
WO (1) WO2013095542A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107634777A (zh) * 2016-07-14 2018-01-26 基萨系统公司 多协议非接触式通信
CN113056787A (zh) * 2018-10-23 2021-06-29 美光科技公司 具有端接关闭模式的多电平接收器
TWI792795B (zh) * 2021-12-22 2023-02-11 凌陽科技股份有限公司 具自動切換功能之小晶片系統及其訊號溝通方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514066B1 (en) 2015-09-09 2016-12-06 Motorola Solutions, Inc. Reconfigurable interface and method of configuring a reconfigurable interface
US20170187419A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Shielded bundle interconnect
KR102422456B1 (ko) 2017-12-22 2022-07-19 삼성전자주식회사 데이터 송수신 장치, 이를 포함하는 반도체 패키지 및 데이터 송수신 방법
KR102482896B1 (ko) 2017-12-28 2022-12-30 삼성전자주식회사 이종 휘발성 메모리 칩들을 포함하는 메모리 장치 및 이를 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040045015A1 (en) * 2002-08-29 2004-03-04 Kazem Haji-Aghajani Common interface framework for developing field programmable device based applications independent of target circuit board
US6944691B1 (en) * 2001-07-26 2005-09-13 Cypress Semiconductor Corp. Architecture that converts a half-duplex bus to a full-duplex bus while keeping the bandwidth of the bus constant
CN101997565A (zh) * 2009-08-17 2011-03-30 索尼公司 用于无线电装置中自适应阻抗匹配的匹配电路
CN102034797A (zh) * 2009-09-10 2011-04-27 Nxp股份有限公司 阻抗优化的芯片系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963746A (en) * 1990-11-13 1999-10-05 International Business Machines Corporation Fully distributed processing memory element
US6745268B1 (en) * 2000-08-11 2004-06-01 Micron Technology, Lnc. Capacitive multidrop bus compensation
US7817727B2 (en) * 2006-03-28 2010-10-19 GlobalFoundries, Inc. Hybrid output driver for high-speed communications interfaces
US8554136B2 (en) * 2008-12-23 2013-10-08 Waveconnex, Inc. Tightly-coupled near-field communication-link connector-replacement chips
US8736328B2 (en) * 2011-12-22 2014-05-27 Intel Corporation Low power, jitter and latency clocking with common reference clock signals for on-package input/output interfaces
US9536863B2 (en) * 2011-12-22 2017-01-03 Intel Corporation Interconnection of a packaged chip to a die in a package utilizing on-package input/output interfaces
CN103999011B (zh) * 2011-12-22 2018-01-16 英特尔公司 用于时钟选通的机制
CN103999010B (zh) * 2011-12-22 2016-11-09 英特尔公司 分布式静电放电保护设备、系统以及平板计算装置
US9444509B2 (en) * 2012-09-27 2016-09-13 Intel Corporation Non-blocking power management for on-package input/output architectures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6944691B1 (en) * 2001-07-26 2005-09-13 Cypress Semiconductor Corp. Architecture that converts a half-duplex bus to a full-duplex bus while keeping the bandwidth of the bus constant
US20040045015A1 (en) * 2002-08-29 2004-03-04 Kazem Haji-Aghajani Common interface framework for developing field programmable device based applications independent of target circuit board
CN101997565A (zh) * 2009-08-17 2011-03-30 索尼公司 用于无线电装置中自适应阻抗匹配的匹配电路
CN102034797A (zh) * 2009-09-10 2011-04-27 Nxp股份有限公司 阻抗优化的芯片系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107634777A (zh) * 2016-07-14 2018-01-26 基萨系统公司 多协议非接触式通信
US11044070B2 (en) 2016-07-14 2021-06-22 Keyssa Systems, Inc. Multi-protocol contactless communication
CN113056787A (zh) * 2018-10-23 2021-06-29 美光科技公司 具有端接关闭模式的多电平接收器
US11531632B2 (en) 2018-10-23 2022-12-20 Micron Technology, Inc. Multi-level receiver with termination-off mode
TWI792795B (zh) * 2021-12-22 2023-02-11 凌陽科技股份有限公司 具自動切換功能之小晶片系統及其訊號溝通方法

Also Published As

Publication number Publication date
US20130322556A1 (en) 2013-12-05
DE112011105991T5 (de) 2014-09-11
WO2013095542A1 (en) 2013-06-27
CN103988442B (zh) 2016-08-24
TWI475811B (zh) 2015-03-01
US8902956B2 (en) 2014-12-02
TW201347428A (zh) 2013-11-16

Similar Documents

Publication Publication Date Title
CN103988442B (zh) 用于互连封装内芯片的设备及系统
KR101599656B1 (ko) 온-패키지 입/출력 인터페이스들을 이용한 패키지 내의 다이에 대한 패키징된 칩의 인터커넥션
US7954001B2 (en) Nibble de-skew method, apparatus, and system
CN104169828B (zh) 高带宽通信装置和系统
KR101789945B1 (ko) 온-패키지 입/출력 아키텍처
CN103999008B (zh) 计算装置、平板计算设备和计算系统
CN104541255B (zh) 用于封装上的输入/输出架构的非阻塞功率管理
US9535865B2 (en) Interconnection of multiple chips in a package
CN103999011B (zh) 用于时钟选通的机制
CN103988191B (zh) 边带初始化
US10261539B2 (en) Separate clock synchronous architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant