CN113056787A - 具有端接关闭模式的多电平接收器 - Google Patents
具有端接关闭模式的多电平接收器 Download PDFInfo
- Publication number
- CN113056787A CN113056787A CN201980075923.4A CN201980075923A CN113056787A CN 113056787 A CN113056787 A CN 113056787A CN 201980075923 A CN201980075923 A CN 201980075923A CN 113056787 A CN113056787 A CN 113056787A
- Authority
- CN
- China
- Prior art keywords
- receivers
- mode
- signal
- channel
- access operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2293—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Transceivers (AREA)
- Power Sources (AREA)
Abstract
描述了用于具有各种操作模式(例如,裸片上端接模式、端接关闭模式等)的多电平接收器的方法、系统和装置。不同的模式可用于通过信道接收不同类型的信令。每一模式可对应于使用被配置用于所述不同类型的信令的相应一组接收器。例如,一种装置可以包含用于接收第一类型信号的第一组接收器(例如,所述信道被有源地端接)和用于接收第二类型信号的第二组接收器(例如,所述信道非端接)。当基于用于通信的信令类型与另一装置通信时,可以启用所述第一组接收器或所述第二组接收器(例如,通过针对对应模式选择接收器路径)。
Description
交叉引用
本专利申请要求布洛克斯(Brox)等人于2019年9月23日提交的题为“具有端接关闭模式的多电平接收器(MULTI-LEVEL RECEIVER WITH TERMINATION-OFF MODE)”的第16/579,362号美国专利申请和布洛克斯(Brox)等人于2018年10月23日提交的题为“具有端接关闭模式的多电平接收器(MULTI-LEVEL RECEIVER WITH TERMINATION-OFF MODE)”的第62/749,468号美国临时专利申请的优先权,所述申请中的每一者均转让给本受让人。
背景技术
下文大体上涉及包含至少一个存储器装置的系统,更具体地,涉及具有端接关闭模式的多电平接收器。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。例如,二进制装置最经常存储两个状态中的一个,经常由逻辑1或逻辑0表示。在其它装置中,可存储两个以上状态。为了存取所存储信息,装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息,装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。例如FeRAM的非易失性存储器可维持其所存储逻辑状态很长一段时间,即使无外部电源存在也是这样。例如DRAM的易失性存储器装置除非被外部电源周期性地刷新,否则可随时间推移而丢失其所存储状态。
存储器装置可以包含用于与系统内的其它装置(例如,控制器)进行信息通信的各种信道。需要用于选择装置接收器以确保有效且高效地从其它装置接收数据的程序。
附图说明
图1示出如本文描述的支持具有端接关闭模式的多电平接收器的系统的实例。
图2示出如本文描述的支持具有端接关闭模式的多电平接收器的存储器裸片的实例。
图3A示出如本文描述的支持具有端接关闭模式的多电平接收器的眼图的实例。
图3B示出如本文描述的支持具有端接关闭模式的多电平接收器的另一眼图的实例。
图4示出如本文描述的支持具有端接关闭模式的多电平接收器的存储器系统的实例。
图5示出如本文描述的支持具有端接关闭模式的多电平接收器的接收器系统的实例。
图6示出如本文描述的支持具有端接关闭模式的多电平接收器的装置。
图7示出如本文描述的支持具有端接关闭模式的多电平接收器的一或多种方法的流程图。
具体实施方式
存储器装置可以使用不同类型的信令在一或多个通信信道上与另一装置(例如,用于存储器装置的主机装置,例如图形处理单元(GPU)、通用GPU(GPGPU)、中央处理单元(CPU)或其它装置)通信。此类信道可以将存储器装置的引脚与另一装置的引脚耦合。例如,信道可以是数据信道并且可以将存储器装置的数据引脚(例如,数据(DQ)引脚)与另一装置的对应引脚耦合。信道可以是单向的或双向的,并且存储器装置可以充当用于某些存取操作(例如,用于读取操作)的传输装置或充当用于某些存取操作(例如,用于写入操作)的接收装置,或两者,其中另一装置对应地充当用于某些存取操作的接收装置或传输装置。
在一些情况下,可以使用多电平信令(例如,根据包含(3)三个或更多个电平的方案调制的信号,所述方案例如是具有四(4)个符号的脉冲幅度调制(PAM)(PAM4))或使用二进制电平信令(例如,根据包含两(2)个电平的方案调制的信号,所述方案例如是不归零(NRZ))通过信道传送数据。另外,多电平信令可与使用信道的有源端接的高带宽通信相关联,而二进制电平信令可能不使用端接信道并且可能与低速通信和低功耗相关联。因此,系统可以受益于由端接多电平信令提供的吞吐量,同时还获得由非端接二进制电平信令提供的功耗降低的优点。
如本文所公开的,可能希望在同时利用多电平信令的系统内提供用于二进制信令的非端接操作模式。由于可以避免端接电流和产生例如中间电压电平的电流的开销,因此非端接模式可以使存储器系统的功耗降低。另外,端接模式可以实现使用多电平信令的高吞吐量通信。因而,接收器系统可被划分为用于根据所选模式接收不同类型的信令的多种类型的接收器。
例如,一组接收器可被配置用于使用高性能模式的多电平信令,而另一组接收器可被配置用于处于消耗相对较少功率的低性能模式的二进制电平信令。通过使用这些不同模式,存储器系统中的装置可以区分用于通过信道进行传送的不同类型的信号。此外,可以单独地调整接收器系统的不同组接收器。例如,与多电平信令相关联的一组接收器可以针对速度和电压敏感性(例如,使用偏移校准技术)调整,而与二进制电平信令相关联的一组接收器可以针对降低的功耗调整。
本文在图1的上下文中以示例性存储器系统层级描述本公开的特征,并且在图2的上下文中关于示例性存储器装置进一步描述本公开的特征。在图3A和3B中提供针对不同类型的信号的眼图的实例,然后在图4中描述示例性存储器系统。另外,在图5的上下文中描述配置有用于相应类型信令的不同组接收器的接收器系统。进一步分别通过图6和7的框图和流程图示出并参考这些图描述本公开的这些和其它特征,其涉及具有端接关闭模式以实现提高存储器系统中的通信效率的多电平接收器。
图1示出根据本文公开的方面的利用一或多个存储器装置的系统100的实例。系统100可以包含外部存储器控制器105、存储器装置110以及使外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可以包含一或多个存储器装置,但为易于描述,可将所述一或多个存储器装置描述为单个存储器装置110。
系统100可以包含电子装置的各方面,例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可以是便携式电子装置的实例。系统100可以是计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等的实例。存储器装置110可以是被配置成存储用于系统100的一或多个其它组件的数据的系统组件。在一些实例中,系统100被配置成用于使用基站或存取点与其它系统或装置进行双向无线通信。在一些实例中,系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。
系统100的至少部分可以是主机装置的实例。此类主机装置可以是使用存储器来执行过程的装置的实例,所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它固定或便携式电子装置等。在一些情况下,主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下,外部存储器控制器105可被称为主机或主机装置。在一些实例中,系统100是图形卡。
在一些情况下,存储器装置110可以是被配置成与系统100的其它组件通信并提供可供系统100使用或参考的物理存储器地址/空间的独立装置或组件。存储器装置110可被配置成与至少一或多种不同类型的系统100合作。系统100的组件与存储器装置110之间的信令可用于支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的相异封装、系统100与存储器装置110之间的时钟信令和同步、定时惯例和/或其它因素。
存储器装置110可被配置成存储用于系统100的组件的数据。在一些情况下,存储器装置110可充当系统100的从属型装置(例如,对系统100通过外部存储器控制器105提供的命令作出响应及执行所述命令)。此类命令可以包含用于存取操作的存取命令,例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可以包含支持用于数据存储的所要或指定容量的两个或更多个存储器裸片160(例如,存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或封装(也被称为多芯片存储器或封装)。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可以使用总线140彼此电子连通。
处理器120可被配置成控制系统100的至少部分。处理器120可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或其可以是这些类型的组件的组合。在此类情况下,处理器120可以是CPU、GPU、GPGPU或芯片上系统(SoC)的实例,以及其它实例。
BIOS组件125可以是包含作为固件操作的BIOS的软件组件,它可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流,所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可以包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可以是任何输入装置或输出装置,或用于这类装置的接口,其可以集成到系统100中或与所述系统集成。实例可以包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口,或外围卡插槽,例如外围组件互连(PCI)或加速图形端口(AGP)插槽。外围组件130可以是本领域技术人员理解为外围设备的其它组件。
I/O控制器135可管理处理器120和外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与所述系统集成的外围设备。在一些情况下,I/O控制器135可表示到外部外围组件的物理连接或端口。
输入145可以表示系统100外部的装置或信号,其将信息、信号或数据提供到系统100或其组件。这可以包含用户接口或与其它装置或在其它装置之间的接口。在一些情况下,输入145可以是经由一或多个外围组件130与系统100介接的外围装置,或可以由I/O控制器135管理。
输出150可以表示在系统100外部的装置或信号,其被配置成从系统100或其任何组件接收输出。输出150的实例可以包含显示器、音频扬声器、印刷装置或印刷电路板上的另一处理器等。在一些情况下,输出150可以是经由一或多个外围组件130与系统100介接的外围装置,或可以由I/O控制器135管理。
系统100的组件可由经设计以执行其功能的通用或专用电路构成。这可以包含被配置成执行本文公开的功能的各种电路元件,例如,导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。
存储器装置110可以包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可以包含本地存储器控制器165(例如,本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如,存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如,网格),其中每一存储器单元被配置成存储至少一个位的数字数据。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。
存储器装置110可以是二维(2D)存储器单元阵列的实例,也可以是三维(3D)存储器单元阵列的实例。例如,2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如,存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中,多个存储器裸片160-N可以堆叠在彼此的顶部上。在一些情况下,3D存储器装置中的存储器裸片160-N可被称为层面、层级、层或裸片。3D存储器装置可包含任何数量的堆叠存储器裸片160-N(例如,二连、三连、四连、五连、六连、七连、八连)。相比于单个2D存储器装置,这可增加可以定位在衬底上的存储器单元的数量,继而可以降低制造成本或增加存储器阵列的性能,或这两者。在某一3D存储器装置中,不同层面可共享至少一个公共存取线,使得一些层面可以共享字线、数字线和/或板线中的至少一个。
装置存储器控制器155可以包含被配置成控制存储器装置110的操作的电路或组件。因而,装置存储器控制器155可以包含使存储器装置110能执行命令的硬件、固件和软件,且可被配置成接收、传输或执行关于存储器装置110的命令、数据或控制信息。装置存储器控制器155可被配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下,存储器装置110可以从外部存储器控制器105接收数据和/或命令。例如,存储器装置110可以接收指示存储器装置110将代表系统100的组件(例如,处理器120)存储某些数据的写入命令,或接收指示存储器装置110将把存储于存储器裸片160中的某些数据提供到系统100的组件(例如,处理器120)的读取命令。在一些情况下,装置存储器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可以包含用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制及发射信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。
本地存储器控制器165(例如,存储器裸片160的本地)可被配置成控制存储器裸片160的操作。而且,本地存储器控制器165可被配置成与装置存储器控制器155通信(例如,接收及传输数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文描述的存储器装置110的操作。在一些情况下,存储器装置110不包含装置存储器控制器155,且本地存储器控制器165或外部存储器控制器105可执行本文描述的各种功能。因此,本地存储器控制器165可被配置成与装置存储器控制器155通信,与其它本地存储器控制器165通信,或直接与外部存储器控制器105或处理器120通信。
外部存储器控制器105可被配置成实现系统100的组件(例如,处理器120)与存储器装置110之间的信息、数据和/或命令的传送。外部存储器控制器105可以充当系统100的组件与存储器装置110之间的联络,使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如,读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下,外部存储器控制器105可以包含生成公共(源)系统时钟信号的系统时钟。在一些情况下,外部存储器控制器105可以包含生成公共(源)数据时钟信号的公共数据时钟。
在一些实例中,外部存储器控制器105可以针对存取操作使用不同类型的信令。例如,存取操作(例如,对应于高速数据传输速率,例如3D游戏或其它处理器密集型操作)可以利用具有支持第一存取操作的带宽参数的调制方案的第一信令类型。类似地,不同的存取操作(例如,在装置不执行复杂计算时执行的读取或写入操作)可以使用可以有利于装置处的功率节省的第二信令类型。在任一情况下,外部存储器控制器105可以确定可针对相应存取操作使用哪一类型的信令。外部存储器控制器105还可以为每种类型的信令确定对应的模式,其中第一模式可以启用(例如,在外部存储器控制器105处,或在存储器装置110处,或两者处)被配置成接收第一信令类型的一组接收器,并且第二模式可以启用(例如,在外部存储器控制器105处,或在存储器装置110处,或两者处)被配置成接收第二信令类型的另一组接收器。可以使用与通过信道发送的信令类型相对应的一组接收器来执行存取操作,同时可以禁用未使用的一组接收器,从而提供功率节省。
在一些情况下,外部存储器控制器105或系统100的其它组件或其在本文描述的功能可由处理器120实施。例如,外部存储器控制器105可以是由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部,但是在一些情况下,外部存储器控制器105或其在本文描述的功能可由存储器装置110实施。例如,外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下,外部存储器控制器105可分布在处理器120和存储器装置110上,使得外部存储器控制器105的部分由处理器120实施,且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地,在一些情况下,本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在所述处理器中)执行。装置存储器控制器155或本地存储器控制器165可以在存储器装置110启用不同组接收器。例如,基于外部存储器控制器105所选的特定模式,装置存储器控制器155或本地存储器控制器165可以确定哪个模式(以及哪个信令类型)用于存取操作(例如,写入操作)并且可以启用对应一组接收器。
系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中,信道115可实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可以包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如,导体)。例如,信道115可以包含第一端子,所述第一端子包含外部存储器控制器105处的一或多个引脚或衬垫以及存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例,且引脚可被配置成充当信道的部分。
在一些情况下,端子的引脚或衬垫可以是信道115的信号路径的一部分。额外信号路径可与信道的端子耦合以用于在系统100的组件内路由信号。例如,存储器装置110可以包含信号路径(例如,存储器装置110或其组件内部的信号路径,例如在存储器裸片160内部的信号路径),所述信号路径将信号从信道115的端子路由到存储器装置110的各个组件(例如,装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)。
信道115(和相关联的信号路径和端子)可专用于传送特定类型的信息。在一些情况下,信道115可以是聚合信道且因此可以包含多个单独的信道。例如,数据信道190可以是x4(例如,包含四个信号路径)、x8(例如,包含八个信号路径)、x16(包含十六个信号路径)等。
在一些情况下,信道115可以包括电端接的导电线。例如,与信道115耦合的装置(例如,存储器装置110、外部存储器控制器105)可以包含与对应于信道的导电线的特性阻抗匹配的组件。例如,组件(例如,在导电线的末端)可以包含一组电阻器(例如,端接电阻器),以匹配线路的阻抗,从而防止信号反射回传输装置并引起干扰。在一些情况下,组件的电压可保持在恒定值以实现导电线的有源电端接。在一些情况下,外部存储器控制器105可以控制系统100内的一个或多个信道115的有源端接。一个或多个信道115的端接可以被称为裸片上端接。在其它情况下,信道115可以包括非端接导电线,其可基于通过信道115传输的信令的类型。
在一些情况下,信道115可以包含一或多个命令及地址(CA)信道186。CA信道186可被配置成在外部存储器控制器105与存储器装置110之间传送命令,包含与命令相关联的控制信息(例如,地址信息)。例如,CA信道186可以包含关于所需数据的地址的读取命令。在一些情况下,CA信道186可寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下,CA信道186可以包含八个或九个信号路径。
在一些情况下,信道115可以包含一或多个时钟信号(CK)信道188。CK信道188可被配置成在外部存储器控制器105与存储器装置110之间传送一或多个公共时钟信号。每一时钟信号可被配置成在高状态与低状态之间振荡,且协调外部存储器控制器105及存储器装置110的动作。在一些情况下,时钟信号可以是差分输出(例如,CK_t信号及CK_c信号)且可相应地配置CK信道188的信号路径。在一些情况下,时钟信号可以是单端的。在一些情况下,时钟信号可以是1.5GHz信号。CK信道188可以包含任何数量的信号路径。在一些情况下,时钟信号CK(例如,CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或者存储器装置110的其它系统范围内的操作的定时参考。时钟信号CK因此可不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可以由系统时钟生成,所述系统时钟可以包含一或多个硬件组件(例如,振荡器、晶体、逻辑门、晶体管等)。
在一些情况下,信道115可以包含一或多个DQ信道190。数据信道190可被配置成在外部存储器控制器105与存储器装置110之间传送数据和/或控制信息。例如,数据信道190可传送将写入到存储器装置110的信息(例如,双向)或从存储器装置110读取的信息。数据信道190可传送可使用多种不同调制方案(例如,NRZ、PAM4)进行调制的信号。在一些情况下,信道115可以包含可专用于其它目的的一或多个其它信道192。这些其它信道192可以包含任何数量的信号路径。
在一些情况下,其它信道192可以包含一或多个写入时钟信号(WCK)信道。虽然WCK中的‘W’在名义上可以代表“写入”,但写入时钟信号WCK(例如,WCK_t信号和WCK_c信号)可以提供通常用于存储器装置110的存取操作的时序参考(例如,用于读取和写入操作两者的时序参考)。因此,写入时钟信号WCK也可以被称为数据时钟信号WCK。WCK信道可被配置成在外部存储器控制器105与存储器装置110之间传送公共数据时钟信号。数据时钟信号可被配置成协调外部存储器控制器105和存储器装置110的存取操作(例如,写入操作或读取操作)。在一些情况下,写入时钟信号可以是差分输出(例如,WCK_t信号和WCK_c信号),并且WCK信道的信号路径可以相应地予以配置。WCK信道可以包含任何数量的信号路径。数据时钟信号WCK可以由数据时钟生成,所述数据时钟可以包含一或多个硬件组件(例如,振荡器、晶体、逻辑门、晶体管等)。
信道115可以使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可以包含总线、点对点连接、纵横开关、例如硅内插件等高密度内插件,或形成于有机衬底中的信道,或其某一组合。例如,在一些情况下,信号路径可以至少部分地包含高密度内插件,例如硅内插件或玻璃内插件。
可以使用各种不同的调制方案来调制在信道115上传送的信号。在一些情况下,可以使用二进制符号(或二进制级)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。二进制符号调制方案可以是M进制调制方案的实例,其中M等于二。二进制符号调制方案的每一符号可被配置成表示一个位的数字数据(例如,符号可以表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于NRZ、单极编码、双极编码、曼彻斯特(Manchester)编码、具有两个符号的脉冲幅度调制(PAM)(例如,PAM2)等。
在一些情况下,可以使用多符号(或多电平)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。多符号调制方案可以是M进制调制方案的实例,其中M大于或等于三。多符号调制方案的每一符号可被配置成表示多于一个位的数字数据(例如,符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM4、PAM8等、正交幅度调制(QAM)、正交相移键控(QPSK)等。多符号信号或PAM4信号可以是使用以下调制方案来调制的信号:所述调制方案包含用以对多于一个位的信息进行编码的至少三个电平。多符号调制方案和符号可替代地被称为非二进制、多位或高阶调制方案和符号。
在一些情况下,装置利用通过相应调制方案提供的不同类型的信号可能是有益的。例如,多电平调制方案可与在外部存储器控制器105与存储器装置110之间传送的数据的增加的吞吐量相关联,而二进制电平调制相对于多电平信令可与较低功耗相关联。此外,多电平信令可与用于在装置之间传送数据的有源端接传输线相关联,而二进制电平信令可与相对于使用端接传输线发送的信令提供较大数据眼的非端接线相关联。因而,被配置成使用不同端接状态在信道115上接收不同类型的信号的接收器系统可以提供装置之间的增强通信,并且允许在高吞吐量模式与功率节省模式之间进行动态切换。
如本文描述,系统100可支持使用接收器电路系统,其包含用于第一类型信令(例如,多电平信令)的第一组接收器和用于第二类型信令(例如,二进制电平信令)的第二组接收器。装置可以基于不同的信令模式而启用这些不同组接收器,其中信令模式可以指示用于通信的信令类型(以及用于启用的对应一组接收器)。例如,外部存储器控制器105可以识别高速存取操作,所述高速存取操作将利用有源端接信道上的多电平信令。外部存储器控制器105可以向存储器装置110传输执行存取操作(例如,写入操作)的命令,并且外部存储器控制器105可以另外向存储器装置110传输指示与多电平信令相对应的第一模式的位。存储器装置110可以确定来自所接收位的信令的类型,并相应地启用第一组接收器在写入操作期间通过信道115接收数据,其中信道115可被有源地端接。可以在相同的模式下执行额外的存取操作。
在稍后的某个时间,外部存储器控制器105可能不再需要执行高速存取操作,并且可以切换到用于将数据传送到存储器装置110的二进制电平信令,例如,以节省电池电力。因而,外部存储器控制器105可以传输执行另一写入操作的命令和指示对应于二进制电平信令的第二模式的另一位。存储器装置110可以再次确定用于写入操作的信令类型,并且启用第二组接收器以在写入操作期间通过信道115接收数据,其中信道115可以是非端接的。因此,存储器装置可以利用具有为相应类型的信令配置的不同类型的接收器的同一接收器系统,并且可以使用不同模式来为用于存取操作的信令类型选择对应接收器路径(和相应传输线端接)。
应注意,上述实例不限于存储器装置110处的接收器路径选择。其它装置,例如外部存储器控制器105,可以根据不同模式为不同类型的信令自适应地选择不同的接收器路径。也就是说,描述为由存储器装置110执行的接收器选择操作也可以由外部存储器控制器105执行,反之亦然。例如,外部存储器控制器105可以确定与所使用的信令类型相对应的模式(例如,基于正在运行的应用程序或用于读取操作的带宽参数,或两者),并且可以存储指示所述模式的位。存储器装置110可以基于所选模式将信令传输到外部存储器控制器105,并且外部存储器控制器105可以选择启用被配置用于对应类型的信令的一组接收器的接收器路径。
通过利用具有专用于不同类型信令的各种分区的接收器系统,装置可以动态地接收根据不同调制方案调制的数据,所述不同调制方案可与信道上的不同端接方案相关联,并且各自提供各种优点。例如,使用非端接信道进行低速(和低功率)存取操作可以使接收器能因数据眼的大小而更准确地识别在信道上接收的数据。替代地,可以通过在端接信道上使用多电平信令来实现高速存取操作。通过针对这些不同类型的信令利用同一接收器系统(例如,与同一信道115耦合)的不同接收器路径,系统100实现增强的通信,其提供准确且有效的数据接收、功率节省和高速传输数据的能力。
图2示出根据本公开的各种实例的存储器裸片200的实例。存储器裸片200可以是参考图1描述的存储器裸片160的实例。在一些情况下,存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可以包含一或多个可编程以存储不同逻辑状态的存储器单元205。每一存储器单元205可以是可编程的以存储两个或更多个状态。例如,存储器单元205可被配置成每次存储一个位的数字逻辑(例如,逻辑0和逻辑1)。在一些情况下,单个存储器单元205(例如,多电平存储器单元)可被配置成一次存储多于一个位的数字逻辑(例如,逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可以存储表示电容器中的可编程状态的电荷。DRAM架构可以包含电容器,所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中,其它存储装置和组件也是可能的。例如,可使用非线性电介质材料。
可通过激活或选择例如字线210和/或数字线215等存取线而在存储器单元205上执行例如读取和写入等操作。在一些情况下,数字线215也可被称为位线。在不损失理解或操作的情况下,对存取线、字线和位线或其类似物的引用是可互换的。激活或选择字线210或数字线215可以包含向相应线施加电压。
存储器裸片200可以包含布置成网格状图案的存取线(例如,字线210和数字线215)。存储器单元205可定位于字线210和数字线215的相交点处。通过偏置字线210和数字线215(例如,对字线210或数字线215施加电压),可在其相交点处存取单个存储器单元205。
可以通过行解码器220或列解码器225来控制对存储器单元205的存取。例如,行解码器220可以从本地存储器控制器260接收行地址,并基于接收到的行地址来激活字线210。列解码器225可以从本地存储器控制器260接收列地址且可以基于所接收列地址来激活数字线215。例如,存储器裸片200可以包含标记为WL_1至WL_M的多个字线210以及标记为DL_1至DL_N的多个数字线215,其中M和N取决于存储器阵列的大小。因此,通过激活字线210和数字线215,例如WL_1和DL_3,可以存取其相交处的存储器单元205。呈二维或三维配置的字线210和数字线215的相交可以被称为存储器单元205的地址。
存储器单元205可以包含逻辑存储组件,例如电容器230和开关组件235。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的第一节点可与开关组件235耦合,且电容器230的第二节点可与电压源240耦合。在一些情况下,电压源240可以是单元板参考电压,例如Vpl,或可接地,例如Vss。在一些情况下,电压源240可以是与板线驱动器耦合的板线的实例。开关组件235可以是选择性地建立或撤销建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。
选择或取消选择存储器单元205可以通过激活或去激活开关组件235来实现。电容器230可以使用开关组件235与数字线215电子连通。例如,当开关组件235被去激活时,电容器230可与数字线215分离,并且当开关组件235被激活时,电容器230可与数字线215耦合。在一些情况下,开关组件235是晶体管,且其操作可通过将电压施加到晶体管栅极来控制,其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下,开关组件235可以是p型晶体管或n型晶体管。字线210可与开关组件235的栅极电子连通,且可基于施加到字线210的电压而激活/去激活开关组件235。
字线210可以是与存储器单元205电子连通的导电线,其用以对存储器单元205执行存取操作。在一些架构中,字线210可与存储器单元205的开关组件235的栅极电子连通,且可被配置成控制存储器单元的开关组件235。在一些架构中,字线210可与存储器单元205的电容器的节点电子连通,且存储器单元205可不包含开关组件。
数字线215可以是连接存储器单元205与感测组件245的导电线。在一些架构中,存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。例如,字线210和存储器单元205的开关组件235可被配置成耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中,存储器单元205可与数字线215电子连通(例如,恒定)。
感测组件245可被配置成检测存储器单元205的电容器230上存储的状态(例如,电荷),且基于所存储状态确定存储器单元205的逻辑状态。在一些情况下,由存储器单元205存储的电荷可能极小。因此,感测组件245可以包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可检测在读取操作期间数字线215的电荷的小改变,且可基于检测到的电荷生成对应于逻辑状态0或逻辑状态1的信号。在读取操作期间,存储器单元205的电容器230可以输出信号(例如,释放电荷)到其对应的数字线215。所述信号可以使数字线215的电压改变。感测组件245可被配置成将跨越数字线215从存储器单元205接收的信号与参考信号250(例如,参考电压)进行比较。感测组件245可以基于所述比较确定存储器单元205的所存储状态。例如,在二进制信令中,如果数字线215具有比参考信号250高的电压,则感测组件245可确定存储器单元205的存储状态是逻辑1,而如果数字线215具有比参考信号250低的电压,则感测组件245可确定存储器单元205的存储状态是逻辑0。感测组件245可以包含各种晶体管或放大器以检测和放大信号的差。存储器单元205的检测到的逻辑状态可经由列解码器225作为输出255输出。在一些情况下,感测组件245可以是另一组件(例如,列解码器225、行解码器220)的一部分。在一些情况下,感测组件245可与行解码器220或列解码器225电子连通。
本地存储器控制器260可经由各种组件(例如,行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1描述的本地存储器控制器165的实例。在一些情况下,行解码器220、列解码器225和感测组件245中的一或多个可与本地存储器控制器260处于相同位置。本地存储器控制器260可被配置成从外部存储器控制器105(或参考图1描述的装置存储器控制器155)接收命令和/或数据,将命令和/或数据转换为可由存储器裸片200使用的信息,对存储器裸片200执行一或多个操作,且响应于执行所述一或多个操作将数据从存储器裸片200传送到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可生成行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可以生成和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说,本文论述的所施加电压或电流的幅度、形状或持续时间可经调整或变化,且针对在操作存储器裸片200中论述的各种操作可以是不同的。
在一些情况下,本地存储器控制器260可以执行选择用于接收数据的不同接收器路径(例如,用于写入一或多个存储器单元205)的功能。例如,存储器裸片200的接收器可被配置用于通过信道发送的相应类型的信令,并且可以用于从外部存储器控制器105接收数据。因而,本地存储器控制器260可以确定与特定类型的信令相关联的模式,并且可以启用用于特定类型的信令的一组接收器。在一些情况下,位(例如,模式寄存器位)可以向本地存储器控制器260指示哪个模式正用于存取操作,其中所述位可以指示本地存储器控制器260要发送以启用与所选模式相对应的一组接收器的信令(例如,使能信令)。
在一些情况下,本地存储器控制器260可被配置成对存储器裸片200的一或多个存储器单元205执行写入操作(例如,编程操作)。在写入操作期间,存储器裸片200的存储器单元205可经编程以存储所需逻辑状态。在一些情况下,可以在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可以识别将执行写入操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如,目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如,对字线210或数字线215施加电压),以存取目标存储器单元205。本地存储器控制器260可在写入操作期间对数字线215施加特定信号(例如,电压)以在存储器单元205的电容器230中存储特定状态(例如,电荷),所述特定状态(例如,电荷)可指示所需逻辑状态。在一些情况下,不同模式可以启用一些接收器路径,用于从控制器接收以写入到一或多个存储器单元205。在一些方面,可以用一种类型的信令(例如,PAM4信令、NRZ信令)配置写入操作,使用所述信令发送数据到存储器裸片200,并且本地存储器控制器260可以基于所述类型的信令(和相关联的模式)选择对应一组接收器。
在一些情况下,本地存储器控制器260可被配置成在存储器裸片200的一或多个存储器单元205上执行读取操作(例如,感测操作)。在读取操作期间,可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况下,可在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可以识别将执行读取操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如,目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如,将电压施加到字线210或数字线215),以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线将信号传递到感测组件245。感测组件245可以放大信号。本地存储器控制器260可以触发感测组件245(例如,锁存感测组件),且由此将从存储器单元205接收的信号与参考信号250进行比较。基于所述比较,感测组件245可以确定存储在存储器单元205上的逻辑状态。作为读取操作的部分,本地存储器控制器260可以将存储在存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器155)。
在一些情况下,作为读取操作的部分,外部存储器控制器105可以基于用于从存储器裸片200传输数据的信令类型启用一组接收器(例如,通过特定接收器路径)。例如,外部存储器控制器105可以针对读取操作配置一种类型的信令(例如,PAM4信令、NRZ信令),并且可以因此通过信道115接收此类信令。因而,可以在外部存储器控制器105处针对用于在读取操作期间将在一或多个存储器单元205处感测到的数据传送到外部存储器控制器105的信令类型配置一组接收器。
在一些存储器架构中,存取存储器单元205可能使存储在存储器单元205中的逻辑状态降级或毁坏。例如,在DRAM架构中执行的读取操作可以使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可以执行重写操作或刷新操作以将存储器单元恢复到其原始逻辑状态。本地存储器控制器260可以在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下,重写操作可被视为读取操作的部分。另外,激活单个存取线(例如,字线210)可干扰存储在与所述存取线电子通信的一些存储器单元中的状态。因此,可对可能尚未被存取的一或多个存储器单元执行重写操作或刷新操作。
图3A和3B分别示出眼图301和302的实例,其支持如本文公开的具有端接关闭模式的多电平接收器。眼图301和302可以描绘叠加的数据传输,并且可以图示如参考图1-2描述的系统100和存储器裸片200的方面的实施方案。眼图301可以表示根据包含三个或更多个电平305的方案调制的信号(例如,多电平信号)。
例如,眼图301可用于指示高速传输中的信号质量,并且可表示信号的四个符号(例如,‘00’、‘01’、‘10’和‘11’)。四个符号中的每一个可由不同的电压幅度(例如,电压电平305-a、305-b、305-c和305-d)表示。在其它实例中,眼图301可表示PAM信号(例如,PAM4信号),其可用于在存储器装置(例如,如参考图1描述的存储器装置110)中传送数据。眼图301可用于提供信号的健康和完整性的视觉指示,并且可进一步指示数据信号的噪声容限。噪声容限可以例如指信号超过电压电平305的理想边界的量。在本实例中,眼图301示出四个相异的电压电平305(例如,第一电压电平305-a、第二电压电平305-b、第三电压电平305-c和第四电压电平305-d)或可以例如使用PAM4信令进行传送(例如,通过导体)的符号。
为了生成眼图301和302,示波器或其它计算装置可以根据样本周期310(例如,单位间隔或位周期)对数字信号进行采样。采样周期310可以由与所测量信号的传输相关联的时钟来定义。示波器或其它计算装置可以在采样周期310期间测量信号的电压电平以形成迹线315。噪声和其它因素可导致从信号测量的迹线315偏离一组理想阶跃函数。通过叠加多个迹线315,可以确定关于所测量信号的各种特性。例如,眼图301和302可用于识别通信信号的不同特性,例如抖动、串扰、失真、电磁干扰(EMI)、信号丢失、信噪比(SNR)、其它特性或其组合。闭合眼可指示有噪声的和/或不可预测的信号。
眼图301和302的‘眼’可以指迹线315之间的空间,并且可以包含宽度(例如宽度320)和开口(例如开口330)。关于眼图301,当信号会聚到多个电压电平305-a到305-d中的一个时,电压电平305-a到305-d之间不含迹线315的区域因此可被称为眼图301的眼。眼图中的每只眼可以具有基于所测量信号的特性的唯一宽度320。可以使用各种编码和解码技术来修改所测量信号的宽度320。
为了在对信号进行解码时区分不同电压电平305,相应参考电压340可位于由迹线315表示的不同电压电平305之间。例如,低电平参考电压340-a可位于第一电压电平305-a与第二电压电平305-b之间;中等电平参考电压340-b可位于第二电压电平305-b与第三电压电平305-c之间;且高电平参考电压340-c可位于第三电压电平305-c与第四电压电平305-d之间。当解码时,可以在采样周期310的中间附近出现的采样时间将由迹线表示的信号与参考电压340进行比较。与每一参考电压相关联的眼越小,在检测中引入错误的可能性就越大。因而,接收器可理想地使用最小电压差(相对于参考电压340)来区分特定信号是高于还是低于参考电压340。但实际上,例如,由于交叉耦合、噪声、不稳定电压等,数据眼可能更小。因此,如果打算传送第一电压电平305-a的信号在低电平参考电压340-a之上沉降,或者在出现采样时间时无意地越过低电平参考电压340-a之上,则可以检测到错误(例如,不正确的值)。结果,当实际上用信号发送第一电压电平305-a,接收器可确定用信号发送第二电压电平305-b。
在一些情况下,眼图301可以表示通过接地端接传输线的多电平信令。例如,眼图301的三个数据眼可在参考电压340的电平周围居中,且第一电压电平305-a可保持在零伏或接近零伏。因而,接收此类信令的装置可能必须解析相对较小的电压(例如,约几十毫伏),其中第一电压电平305-a与第四电压电平305-d之间的绝对电压与其它类型的调制方案或非接地端接的其它方案相比也可能相对较小(例如,约几百毫伏)。尽管此类多电平调制方案和相关联端接可以支持高速数据传输,但是这些方案对于低速数据传输可能不是有效的,特别是在期望将装置(例如由电池供电的移动装置)的功耗保持在最小的情况下。
图3B的眼图302可以表示根据包含两个电压电平305(例如,二进制电平信号)的方案调制的信号。眼图302可用于指示高速传输中的信号质量,并且可表示信号的两个符号(例如,‘0’和‘1’)。两个符号中的每一个可由不同的电压幅度(例如,电压电平305-e和305-f)表示。在其它实例中,眼图302可表示二进制电平信号(例如,NRZ信号),其可用于在存储器装置(例如,如参考图1描述的存储器装置110)中传送数据。另外,由眼图302表示的二进制电平单频可以对应于通过非端接传输线的数据传输。例如,NRZ信令可以在没有有源端接的信道上传输。
类似于眼图301,当解码时,可以在采样周期310的中间附近出现的采样时间将由迹线315-b表示的信号与参考电压340-d进行比较。然而,如可由眼图302观察到的,开口330-b和用于非端接二元电平信令的眼的整体大小可相对大于眼图301的开口330-a和用于多电平信令的眼。因此,与二进制电平信令相关联的相对较大的眼可以提供用于识别所接收信号的正确值的不那么严格的分辨率参数(与多电平信令相比)。此外,可以通过使用眼图302的非端接二进制电平信令来避免用于形成例如中间PAM4电平(例如,第二电压电平305-b和第三电压电平305-c)的端接电流的开销。因此,二进制电平信令相比多电平信令与更低功耗相关联,并且可理想地用于当可能不需要以高速(例如,基于当前运行的应用程序)与存储器装置进行数据通信时以及用于最小化功耗时。
如本文所讨论的,装置可以包含接收器系统,其被配置成接收根据不同调制方案调制的各种类型的信号,例如NRZ和PAM4信号。装置可以基于例如应用程序或存取操作的带宽参数在不同的调制/信令类型之间选择性地切换。装置还可以包含同一接收器系统内的不同接收器类型,以提供不同类型的信令的有效接收,其中一种或另一种类型的接收器的使用可以由指示使用所述类型的信令的相应模式控制。
图4示出如本文公开的支持具有端接关闭模式的多电平接收器的存储器系统400的实例。存储器系统400可以包含外部存储器控制器405、存储器装置410、信道415、第一信令接口420和第二信令接口435。外部存储器控制器405、信道415和存储器装置410可以分别是图1和2的外部存储器控制器105、信道115和存储器装置110或存储器裸片200的方面的实例。在一些情况下,存储器系统400可以支持使用对应于在外部存储器控制器405与存储器装置410之间传送的不同类型的信令的不同模式(例如,利用信道的有源端接的第一模式和不利用信道的有源端接的第二模式)。
第一信令接口420可以生成和/或解码使用多个信道415传送的信号。在一些情况下,第一信令接口420可与和信道415耦合的每一组件相关联。第一信令接口420可被配置成生成和/或解码多电平信号、二进制信号或二者(例如,同时)。在一些情况下,第一信令接口420可以包含在外部存储器控制器405内。
在一些情况下,第一信令接口420可被配置成选择性地生成和/或解码不同类型的信号(例如,NRZ信号、PAM4信号、PAM8信号等)。可以基于存储器系统400的操作环境使用不同类型的信号。例如,二进制信令可以使用比多电平信令更少的功率,并且可以在功耗是性能的驱动考虑因素时使用。可用于确定应使用哪一类型的信令的其它性能因素可以包含时钟考虑因素、数据选通(DQS)考虑因素、电路能力、带宽考虑因素、抖动考虑因素或其组合。在一些情况下,第一信令接口420可被配置成实施译码功能,例如错误检测程序、错误校正程序、数据总线反转程序或其组合。第一信令接口420可以包含第一驱动器425和接收器430。
第一驱动器425可被配置成基于包含多个位的逻辑状态生成多电平信号。例如,第一驱动器425可使用PAM信令技术来生成具有对应于逻辑状态的幅度的信号。第一驱动器425可被配置成使用单个输入线接收数据。在一些情况下,第一驱动器425可以包含用于第一数据位(例如,最高有效位)的第一输入线和用于第二数据位(例如,最低有效位)的第二输入线。在一些情况下,第一驱动器425可被配置成生成二进制信号(例如,NRZ信号)。第一驱动器425可被称为多腿驱动器。在一些实例中,第一驱动器425包含运算放大器。
接收器430可以包含被配置成确定由使用多个信道415接收的多电平信号表示的逻辑状态的一或多个接收器。例如,接收器430可以包含被配置成确定所接收的多电平信号的幅度的一组接收器。基于所确定的幅度,接收器430可以确定由多电平信号表示的逻辑状态。接收器430可被配置成使用单个输出线输出数据。在一些情况下,接收器430可以包含用于第一数据位(例如,最高有效位)的第一输出线和用于第二数据位(例如,最低有效位)的第二输出线。另外,接收器430可以包含被配置成解码二进制信号(例如,NRZ信号)的一组接收器。
第二信令接口435可以与第一信令接口420类似地配置且类似地操作。在一些情况下,第二信令接口可以包含在存储器装置410中。第二信令接口435可以包含第二驱动器440和接收器445。在一些情况下,第二驱动器440和接收器445可以与第一驱动器425和接收器430类似地配置且类似地操作。例如,接收器445可以包含被配置用于多电平信令的一组接收器和被配置用于二进制信令的一组接收器。
在一些情况下,存储器系统400可以使用端接传输线操作。例如,通过信道415传送的数据可以使用高带宽信令(例如,其具有满足阈值的带宽参数)来发送,并且可以根据支持增加的带宽传输的多电平调制方案(例如PAM4信令)来调制。在此类情况下,用于传输数据的信道415可以被有源地端接,其中端接线可以用于减少来自在信道415上传输的信号的干扰。信道415可以包含与对应于信道415的导电线的特性阻抗匹配的组件,其可防止信号向传输装置反射并引起干扰。信道415可以保持在端接的电压电平,并且例如在低电平(‘0’)或高电平(‘1’)下被有源地驱动。
在一些方面,可能希望使用不同类型的信令通过信道415传输信号。例如,存储器系统400可能并不总是需要传输高带宽信令。存储器系统400可改为在与具有低于阈值的带宽参数的信令(例如二进制电平(例如,NRZ)信令)相关联的低速(和低功率)模式下操作。在一些情况下,二进制电平信令的使用可能与非端接传输线相关联。例如,为了实现最小功耗(例如,低于阈值的功耗),可以通过使用非端接传输线来避免在有源端接信道中使用的附加电流。此外,二进制电平信令可以固有地提供更大的数据眼,使得有源端接可能是不必要的。当不运行与高带宽操作相关联的计算密集型操作时,二进制电平信令同样可以对应于装置中的操作。
因此,系统可以受益于多电平信令提供的吞吐量,同时还可以获得二进制信令提供的降低功耗的优势。作为说明性实例,存储器系统400可以是膝上型计算机的组件。当计算机通电时,可能不存在任何正在运行的利用存储器系统400的高速存取操作的计算密集型应用程序。例如,操作系统和Web浏览器应用程序可能不会对存储器系统400提出重大需求,并且执行的任何存取操作可以利用支持最小功耗并延长计算机电池寿命的信令(例如,NRZ信令)。在稍后的时间,用户可以打开实时呈现3D图形的应用程序,例如3D视频游戏,其可以对存储器系统400提出增加的计算需求。可以使用信道415上进行的更高带宽操作,并且存储器系统400可以动态地切换到支持此类高速操作的不同类型的信令。
结果,并且如本文所公开的,可能希望在利用多电平信令的系统内提供用于二进制信令的非端接操作模式。由于可以避免端接电流和产生例如中间PAM4电平的电流的开销,因此非端接模式可以使存储器系统400的功耗降低。在一些情况下,接收器系统可被划分为多种类型的接收器。例如,一个部分可被配置用于在高性能模式中具有三个不同参考电平的小摆幅PAM4信令。另一部分可被配置用于低性能模式中的NRZ信令。通过使用不同模式,存储器系统400中的装置可以区分用于通过信道415进行通信的不同类型的信号。此外,可以单独地调整接收器系统的不同类型的接收器。例如,与PAM4信令相关联的一组接收器可以针对速度和电压敏感性(例如,使用偏移校准技术)调整,而与NRZ信令相关联的一组接收器可以针对降低的功耗调整。
在一些情况下,外部存储器控制器405可以基于一些系统级信息(例如,存取操作的带宽、正在运行的一组应用程序)来决定在用于不同信令(和信道415的不同端接状态)的不同模式之间切换。外部存储器控制器405可以使用所述信息来确定用于存取操作的模式。外部存储器控制器405还可以对寄存器位编程,以向存储器装置410指示用于存取操作的所确定模式。在此类情况下,外部存储器控制器405可以相应地向存储器装置410传输指示存取操作的命令,并且还可以发送指示用于存取操作的模式(和信令)的经编程寄存器位。
在接收到存取命令的指示时,存储器装置410可以读取寄存器位以确定模式。例如,寄存器位可以指示第一模式(例如,使用PAM4信令的高性能模式),并且如果当前在第二模式(例如,使用NRZ信令的低性能模式)下操作,存储器装置410可以切换到第一模式并启用被配置成接收与第一模式相关联的信令(例如,PAM4)的对应一组接收器。寄存器位可以启用存储器装置410以向接收器445传输使能信令,基于所指示模式启用被配置用于接收信令的一组接收器。在一些方面,不同模式之间的切换可能相对不经常发生。因而,外部存储器控制器405可以确定使用特定模式,并且在一段时间内使用同一模式执行一或多个存取操作。因此,用信号发送寄存器位可比用信号发送执行存取操作的命令的频率低。
接收器的启用可由在存取操作期间接收数据的装置来执行。例如,外部存储器控制器可能不具有直接启用存储器装置410的接收器的能力(例如,外部存储器控制器405可能不知道存储器装置410的哪些接收器445要启用以进行存取操作)。相反,外部存储器控制器405可以确定它想要例如向存储器装置410写入数据或从存储器装置410读取数据。因此,存储器装置可以确定当其将接收数据时要启用哪些接收器445。指示要使用不同模式的寄存器位可以基于要用于存取操作的模式通知存储器装置410要启用哪一组接收器445。因而,存储器装置可基于寄存器位并响应于接收到写入/存取命令而启用特定接收器路径。
在一些情况下,外部存储器控制器405可以为自身而对寄存器位进行编程。例如,寄存器位可以存储在外部存储器控制器405处,以指示何时切换模式以及改变例如第一驱动器425(例如,用于写入操作)或一组接收器430(例如,用于读取操作)或两者所使用的信令类型。寄存器位可以存储在外部存储器控制器405的模式寄存器中,并且可以指示存储器系统400内的当前操作模式。
在一些情况下,可以默认地启用特定模式和对应一组接收器。例如,使用被配置用于NRZ信令的接收器的低性能模式可以是存储器系统400中的默认模式。因此,当外部存储器控制器405启用高性能模式时,可以禁用低性能模式(和对应接收器)以利于被配置用于PAM4的一组接收器。在其它实例中,可以默认地启用高性能模式。在任何情况下,一次可启用一组接收器,并且当正使用第一模式接收第一信令类型时,可去激活与第二模式(和不同类型的信令)相关联的一组接收器以节省功率。替代地,在存储器系统400中可以同时去激活这两种模式,其中可以不启用不同组接收器。例如,在存储器装置410使用第二驱动器440将数据驱动到控制器的情况下(例如,在读取操作期间),可以去激活接收器445以节省存储器装置410处的功率。
图5示出如本文公开的支持具有端接关闭模式的多电平接收器的接收器系统500的实例。接收器系统500可以包含在例如如参考图1-4描述的控制器(例如,外部存储器控制器105、装置存储器控制器155、本地存储器控制器165、本地存储器控制器260或其组合)或存储器装置(例如,存储器装置110)或其组件等装置中。例如,如参考图4描述的,接收器系统500可以是外部存储器控制器405或存储器装置410或两者的组件。接收器系统500可以支持对在信道上接收的相应类型的信令使用不同组接收器。
例如,接收器系统500可以包含第一组接收器505和第二组接收器510。在本实例中,第一组接收器505可被配置成经由输入515接收多电平(例如,PAM4)信令,并且第二组接收器510可被配置成经由同一输入515接收二进制电平(例如,NRZ)信令。也就是说,接收器系统500可以被分成两个独立的分支,其中PAM4接收器分支可以在存储器系统处于高性能、高功率PAM4模式时被启用,且NRZ接收器分支可以在存储器系统处于低性能、低功率、NRZ模式时被启用。然而,应理解,不同的信令类型(例如,根据与本文描述的方案不同的方案调制的信号)可与接收器系统500一起使用,而所提供的实例是为了便于描述。
在一些实例中,输入515可以是对应于导电线的信道,其中接收器系统500(以及第一组接收器505和第二组接收器510)可与信道耦合以与另一装置通信。另外,多个接收器系统500可用于存储器装置中的并行信道。例如,如果装置中存在32个数据线,则可以在32个数据线中的每一者上使用接收器系统500。
第一组接收器505可以包含多个接收器520,其被配置成区分经由输入515接收的任何多电平信号的不同电压电平。第一组接收器505的每一接收器520可以使用最小电压差(关于参考电压525)来区分特定输入信号是高于还是低于参考电压525。例如,第一组接收器505的第一接收器520-a可利用第一参考电压525-a(VREF 0)来区分所接收的多电平信号的一部分是高于还是低于VREF 0,第二接收器可利用第二参考电压525-b(VREF 1)来区分所接收的多电平信号的一部分是高于还是低于VREF 1,依此类推。
第一组接收器505可以包含对接收器520的输出进行解码的电路系统。例如,多电平信号解码器530可以接收各自以不同参考电压525操作的接收器520的输出,并输出输出代码。如本实例示出具有四个电平的调制方案,三个接收器520可以例如针对四个不同的电压电平(例如,对应于‘00’、‘01’、‘10’和‘11’)评估三个相异的数据眼。因而,多电平信号解码器530可以基于所接收信号将接收器520的输出解码为2位输出码。
第二组接收器510还可以包含一或多个接收器535,用于区分所接收信号是高于还是低于参考电压540。例如,第二组接收器510可以被配置成用于二进制电平信令,并因此可以包含将经由输入515接收的二进制信号与参考电压540(VREF)进行比较的接收器535。在一些情况下,在第二组接收器510中使用的参考电压540可以不同于在第一组接收器505中使用的参考电压525。
在一些情况下,可通过接收器系统500内传输的信号来实现在对应于第一组接收器505和第二组接收器510的不同操作模式之间的选择。例如,对应于多电平信令的第一模式可用于存取操作,并且指示第一模式的信号(例如,使能PAM4)可经由第一使能线550-a在选择器545处接收。在此类情况下,选择器545可以确定第一模式将用于存取操作,并且可以相应地启用第一组接收器505的接收器520-a、520-b和520-c以经由输入515接收多电平信号。另外或替代地,对应于二进制电平信令的第二模式可用于另一存取操作。因而,指示第二模式的信令(例如,使能NRZ)可经由第二使能线550-b在选择器545处接收。选择器545因此可以启用第二组接收器510的接收器535以经由输入515接收二进制电平信令。在一些情况下,一次可以启用一组接收器。例如,如果启用了第一组接收器505,则可以禁用第二组接收器510,这可以降低接收器系统500的功耗。
在一些方面,经由使能线550发送的信号可由位(例如,模式寄存器位)的值控制,所述位可存储在实施接收器系统500的装置处。在一些情况下,位可由控制器(例如外部存储器控制器105)编程。在此类情况下,位可以指示是使用第一模式还是第二模式进行对应的存取操作。
在任何情况下,选择器545可以接收从第一组接收器505或第二组接收器510输出的信号(基于针对存取操作启用了哪一组接收器),并且可以经由输出555传输信号。例如,接收器系统500可以在存储器装置110中实施,并且作为写入操作的一部分传输的数据可以通过对应于第一组接收器505或第二组接收器510的接收器路径接收,且可以随后经由输出555发送到一或多个存储器单元。
图6示出如本文公开的支持具有端接关闭模式的多电平接收器的装置600的框图。装置600的功能可由如参考图1-4描述的控制器(例如,外部存储器控制器105、装置存储器控制器155、本地存储器控制器165、本地存储器控制器260、外部存储器控制器405)执行。另外或替代地,装置600的功能可由如参考图1-4描述的存储器装置(例如,存储器装置110、存储器装置410)执行。装置600可以包含第一组接收器605、第二组接收器610、处理器615、选择器620和模式寄存器625。这些模块中的每一者可以直接或间接地彼此通信(例如,经由一或多个总线)。
第一组接收器605可与用于存储器装置的信道耦合,且被配置成(例如,从存储器装置或控制器)接收根据包含三个或更多个电平(例如PAM4信令)的第一方案调制的第一信号。第二组接收器610可与信道耦合,且被配置成(例如,从存储器装置或控制器)接收根据包含两个电平(例如NRZ信令)的第二方案的第二信号。也就是说,装置600的不同组接收器可以耦合到同一输入(例如,对应于信道的导电线),并且每组接收器可以被配置成接收相应类型的信令。在一些情况下,当信道有源地端接时可以使用第一组接收器605,而当信道非有源地端接时可以使用第二组接收器610,其中可以在利用相应组接收器的不同模式之间动态地切换装置600。
在一些实例中,第一组接收器605可被配置成执行与参考电压相关联的偏移的校准。例如,接收器的电路系统可以包括互补金属氧化物半导体(CMOS)晶体管,其将所接收信号与参考电压进行比较(例如,类似于差分放大器)。尽管CMOS晶体管可以被制造成相同的,但是单个CMOS晶体管的固有特性和行为可以变化(这种效应可被称为蒙特卡罗变化)。因而,第一组接收器605的一或多个接收器可经历所接收信号的感测电压电平的变化,其可基于CMOS晶体管的面积。此变化可导致与参考电压(例如,参考图3A描述的参考电压340)的偏移,其影响接收器确定信号是高于还是低于参考电压的能力。然而,可以对第一组接收器605执行校准程序,以补偿由接收器电路系统产生的固有变化引起的偏移。例如,可以在信道上驱动校准信号,以使装置600能够检测与第一组接收器605中的每一者所使用的参考电压相关联的偏移。然后可以例如通过修改相关联的参考电压或修改接收器电路系统的一些其它特性来补偿(例如,抵消)偏移。随后可以使用用于检测通过信道接收的数据的参考电压电平执行至少部分地基于校准的存取操作。
另外,第二组接收器610可被配置成使设备的电力使用低于阈值。因为第二信号和第二组接收器610可用于装置600处的低功率操作(例如当装置600不执行计算密集型操作时),因此可以针对最小电力使用于调整第二组接收器。结果,并且由于使用可单独配置的相应组接收器,使用第一组接收器605检测所接收信号的值的分辨率和可靠性可通过偏移校准(或其它程序)来增强,而第二组接收器610可针对功耗进行调整,从而增强装置600的性能和效率。
处理器615可被配置成确定是使用用于接收第一信号的第一模式还是用于接收第二信号的第二模式。例如,装置600可以使用第一信号与另一装置通信,并且处理器615可以相应地确定使用第一模式(和第一组接收器605)从另一装置接收第一信号。另外或替代地,第二信号可用于存取操作,并且处理器615可确定使用第二模式(和第二组接收器610)来接收第二信号。
在一些实例中,处理器615可被配置成接收执行存取操作的命令并接收使用第一模式或第二模式进行存取操作的指示(例如,模式寄存器位)。在一些情况下,处理器615可被配置成基于所述命令和指示向第一组接收器605或第二组接收器610传输启用第一组接收器605或第二组接收器610的信号。在此类情况下,信号可以使得能够使用对应一组接收器通过信道接收相应类型的信令(例如,PAM4或NRZ信令)。处理器615可被配置成确定存取操作具有满足阈值的数据传输速率,并且基于具有满足阈值的数据传输速率的存取操作来确定是使用第一模式还是第二模式。例如,对于高速存取操作(例如,与3D图形渲染相关联的读取和写入操作),可以选择第一模式,而对于其它存取操作(例如当装置600不执行计算密集型任务时),可以选择第二模式。
选择器620可被配置成基于确定使用用于接收第一信号的第一模式或用于接收第二信号的第二模式而选择第一组接收器或第二组接收器进行存取操作。在一些情况下,选择器可被配置成根据位(例如,所存储模式寄存器位)选择第一组接收器或第二组接收器,其中所述选择可以包含基于要为存取操作接收的信令的类型启用第一组接收器605或第二组接收器610。
模式寄存器625可与处理器615耦合,且被配置成(例如,从控制器或另一装置)接收指示第一模式或第二模式的位。例如,装置600可以是存储器装置的实例,并且当存取操作的模式(例如,相对于先前的存取操作)已改变时,控制器可以向存储器装置提供寄存器位,其中存储器装置可以基于寄存器位而相应地启用一组接收器。
另外或替代地,模式寄存器625可被配置成存储指示使用第一模式还是第二模式的位,其中存储所述位是基于使用第一模式还是第二模式。例如,装置600可以是控制器的实例,并且可以确定将使用第一模式进行写入操作。因而,装置600可以在模式寄存器中存储指示将根据第一模式通过信道从存储器装置接收第一信令的位。
图7示出说明如本文公开的支持具有端接关闭模式的多电平接收器的方法700的流程图。方法700的操作可由例如如参考图1-6描述的控制器(例如,外部存储器控制器105、装置存储器控制器155、本地存储器控制器165、本地存储器控制器260或其组合)或存储器装置(例如,存储器装置110)或其组件等装置实施。例如,方法700的操作可由如参考图4描述的外部存储器控制器405或存储器装置410执行。装置可以执行一组指令来控制装置的功能元件执行本文描述的功能。另外或替代地,装置可以使用专用硬件来执行本文描述的功能的方面。
在705,对于与信道耦合的第一组接收器,装置可以识别用于接收根据包含三个或更多个电平的第一方案调制的第一信号的第一模式。例如,第一信号可以包括PAM4信令,并且第一组接收器可以包含被配置成通过信道接收PAM4信令的接收器。705的操作可以根据参考图1-6描述的方法来执行。
在710,对于与信道耦合的第二组接收器,装置可以识别用于接收根据包含两个电平的第二方案的第二信号的第二模式。也就是说,根据第二模式,第二组接收器可以被配置成接收与第一组接收器不同类型的信令。例如,第二组接收器可以包含被配置成通过信道接收NRZ信令的一或多个接收器。710的操作可以根据参考图1-6描述的方法来执行。
在715,装置可以确定是使用用于第一组接收器的第一模式还是用于第二组接收器的第二模式来通过信道进行存取操作。所述确定可基于存取操作中要使用的信令的类型,其中第一模式可用于接收例如PAM4信令。另外,第二模式可用于接收NRZ信令。在任何情况下,装置可以使用指示(例如存储在模式寄存器中的位)来确定可以通过信道接收哪一类型的信令以用于存取操作,并且装置可以相应地确定要使用的对应模式。715的操作可以根据参考图1-6描述的方法来执行。
在720,装置可以基于确定是使用第一模式还是第二模式来选择包括第一组接收器或第二组接收器的接收器路径以执行存取操作。接收器路径可以包含第一组接收器或第二组接收器,并且可以进行选择,使得基于所使用的信令的类型将一组接收器用于存取操作。720的操作可以根据参考图1-6描述的方法来执行。
在一些实例中,如本文描述的设备或装置可以执行一或多种方法,例如方法700。所述设备或装置可以包含特征、构件或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体),用于:对于与信道耦合的第一组接收器,识别用于接收根据包含三个或更多个电平的第一方案调制的第一信号的第一模式;对于与信道耦合的第二组接收器,识别用于接收根据包含两个电平的第二方案的第二信号的第二模式;确定是使用用于第一组接收器的第一模式还是用于第二组接收器的第二模式来通过信道进行存取操作;以及基于确定是使用第一模式还是第二模式来选择包含第一组接收器或第二组接收器的接收器路径以执行存取操作。
本文描述的方法700、设备和非暂时性计算机可读媒体的一些实例可进一步包含操作、特征、构件或指令,用于:接收通过信道执行存取操作的命令;接收指示使用第一模式或第二模式进行存取操作的位,其中确定是使用第一模式还是第二模式可以基于所述位;以及使用第一使能信号启用第一组接收器或使用第二使能信号启用第二组接收器,其中第一使能信号和第二使能信号可以基于所述位。
本文描述的方法700、设备和非暂时性计算机可读媒体的一些实例可进一步包含操作、特征、构件或指令,用于:接收通过信道执行存取操作的命令;基于接收到所述命令,识别使用第一模式或第二模式进行存取操作的指示,其中确定是使用第一模式还是第二模式可以基于所述指示;以及基于所述指示启用第一组接收器或第二组接收器。
在本文描述的方法700、设备和非暂时性计算机可读媒体的一些实例中,所述指示包含模式寄存器位的设置。本文描述的方法700、设备和非暂时性计算机可读媒体的一些实例可进一步包含操作、特征、构件或指令,用于:基于确定使用第一模式或第二模式而存储使用第一模式或第二模式的位;以及将指示使用第一模式或第二模式的所述位传输到存储器装置。
本文描述的方法700、设备和非暂时性计算机可读媒体的一些实例可进一步包含操作、特征、构件或指令,用于:基于选择包含第一组接收器或第二组接收器的接收器路径,使用第一组接收器接收第一信号或使用第二组接收器接收第二信号。本文描述的方法700、设备和非暂时性计算机可读媒体的一些实例可进一步包含操作、特征、构件或指令,用于:基于与存取操作相关联的带宽参数确定使用第一模式或第二模式,其中第一信号或第二信号可以基于带宽参数。
本文描述的方法700、设备和非暂时性计算机可读媒体的一些实例可进一步包含操作、特征、构件或指令,用于:基于确定使用第二模式进行存取操作而启用第二组接收器;以及基于确定使用第二模式进行存取操作且启用第二组接收器而避免启用第一组接收器。本文描述的方法700、设备和非暂时性计算机可读媒体的一些实例可进一步包含操作、特征、构件或指令,用于:基于确定使用第一模式而对第一组接收器中的每一者执行偏移校准,其中存取操作可以基于对第一组接收器中的每一者执行偏移校准。
本文描述的方法700、设备和非暂时性计算机可读媒体的一些实例可进一步包含操作、特征、构件或指令,用于:基于使用第二模式而确定与第二组接收器中的每一者所使用的可能低于阈值的电力相关联的配置,其中存取操作可以基于确定所述配置。本文描述的方法700、设备和非暂时性计算机可读媒体的一些实例可进一步包含操作、特征、构件或指令,用于:基于选择包含第一组接收器或第二组接收器的接收器路径而执行存取操作。
在本文描述的方法700、设备和非暂时性计算机可读媒体的一些实例中,第一模式可以与具有满足阈值的数据传输速率的存取操作相关联,并且其中第二模式可以与具有低于阈值的数据传输速率的存取操作相关联。在本文描述的方法700、设备和非暂时性计算机可读媒体的一些实例中,第一信号对应于信道的有源端接,并且其中第二信号对应于信道非端接。
在一些实例中,一种设备或装置可执行本文描述的功能的方面。所述设备或装置可以包含第一组接收器,其与信道耦合且被配置成接收根据包含三个或更多个电平的第一方案调制的第一信号;以及第二组接收器,其与信道耦合且被配置成接收根据包含两个电平的第二方案的第二信号。所述设备或装置可以包含处理器,其被配置成确定是使用用于接收第一信号的第一模式还是用于接收第二信号的第二模式;以及选择器,其被配置成基于确定使用用于接收第一信号的第一模式或用于接收第二信号的第二模式而选择第一组接收器或第二组接收器进行存取操作。
在一些实例中,处理器可被配置成接收执行存取操作的命令和使用第一模式或第二模式进行存取操作的指示;以及基于所述命令和指示向第一组接收器或第二组接收器传输启用第一组接收器或第二组接收器的信号。
在一些实例中,所述设备或装置可以包含模式寄存器,其与处理器耦合且被配置成从控制器接收指示第一模式或第二模式的位,其中选择器被配置成根据所述位选择第一组接收器或第二组接收器。所述设备或装置可以包含模式寄存器,其与处理器耦合且被配置成存储指示使用第一模式或第二模式的位,其中存储所述位是基于确定使用第一模式或第二模式。
在一些情况下,处理器可被配置成确定存取操作具有满足阈值的数据传输速率,并基于存取操作具有满足阈值的数据传输速率而确定是使用第一模式还是第二模式。在一些实例中,第一组接收器被配置成对参考电压与第一信号的第一电压之间的偏移执行校准,并且其中基于校准使用用于检测通过信道接收的数据的电压电平来执行存取操作。在一些实例中,第二组接收器被配置成使设备的电力使用低于阈值。
在一些实例中,设备或装置可以使用通用或专用硬件来执行本文所述功能的各个方面。例如,设备或装置可以包含第一组接收器、第二组接收器和与第一组接收器和第二组接收器耦合的用于存储器装置的信道。在一些情况下,所述设备或装置可以包含与第一组接收器、第二组接收器和信道耦合的控制器。在一些情况下,控制器可用于使设备或装置通过信道接收在存储器装置处执行存取操作的命令,并基于所述命令确定是使用用于利用第一组接收器接收根据包含三个或更多个电平的第一方案调制的第一信号的第一模式还是使用用于利用第二组接收器接收根据包含两个电平的第二方案的第二信号的第二模式,以及基于确定使用第一模式而启用第一组接收器在存储器装置处进行存取操作。
在一些实例中,控制器可进一步用于使设备接收指示使用第一模式进行存取操作的位。在一些情况下,控制器可进一步用于使设备基于确定使用第一模式而存储使用第一模式的指示,并基于所述指示传输启用第一组接收器进行存取操作的信号。
在一些实例中,控制器可进一步用于使设备基于使用第一模式进行存取操作而对参考电压与第一组接收器中的每一者的第二电压之间的偏移执行校准。在一些实例中,控制器可进一步用于使设备基于第一组接收器被启用而避免启用第二组接收器。
可使用多种不同技术和技艺中的任一个来表示本文描述的信息和信号。例如,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号;然而,所属领域的一般技术人员将理解,所述信号可表示信号总线,其中总线可具有多种位宽度。
如本文所使用,术语“虚拟接地”是指保持在大约零伏(0V)的电压下而不直接与接地耦合的电路节点。因此,虚拟接地的电压可能会暂时波动并返回到大约0V。可以使用例如由运算放大器和电阻器组成的分压器等各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“被虚拟接地”意味着连接到大约0V。
术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径,那么组件被视为彼此电子通信(或彼此导电接触,或彼此连接,或彼此耦合)。在任何给定时间,基于包含所连接组件的装置的操作,彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径,或所连接组件之间的导电路径可以是可以包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些情况下,可例如使用如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件,在开路关系中,信号当前无法通过导电路径在组件之间传送,在闭路关系中,信号能够通过导电路径在组件之间传送。当例如控制器等组件将其它组件耦合在一起时,组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路,则组件彼此隔离。例如,由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器隔离两个组件时,所述控制器实现以下改变:阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文所使用的术语“层”指几何结构的片层或片材,每一层可具有三个维度(例如,高度、宽度和深度)且可覆盖表面的至少一部分。例如,层可以是两个维度大于第三维度的三维结构,例如薄膜。层可以包含不同元件、组件和/或材料。在一些情况下,一个层可由两个或更多个子层组成。在附图中的一些中,出于说明的目的描绘三维层的二维。然而,所属领域的技术人员将认识到,层在本质上是三维的。
如本文所使用,术语“大体上”意指经修饰特征(例如由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。
如本文所使用,术语“电极”可指电导体,且在一些情况下,可用作到存储器单元或存储器阵列的其它组件的电触点。电极可以包含提供存储器阵列的元件或组件之间的导电路径的迹线、引线、导电线、导电层等。
如本文所使用的术语“光刻”可指使用光致抗蚀剂材料进行图案化并使用电磁辐射使此类材料暴露的工艺。例如,可通过例如在基底材料上旋转涂布光致抗蚀剂来在基底材料上形成光致抗蚀剂材料。可通过使光致抗蚀剂暴露于辐射而在光致抗蚀剂中产生图案。例如,图案可由在空间上描绘辐射在何处暴露光致抗蚀剂的光掩模界定。例如,可接着通过化学处理移除经暴露光致抗蚀剂区域,从而留下所需图案。在一些情况下,经暴露区可保留,且未暴露区可被移除。
如本文所使用,术语“短接”是指其中在组件之间通过启动所讨论的两个组件之间的单个中间组件来建立导电路径的组件之间的关系。例如,短接到第二组件的第一组件可在这两个组件之间的开关闭合时与第二组件交换信号。因此,短接可以是实现电子通信中的组件(或线)之间的电荷流动的动态操作。
本文中论述的装置,包含存储器阵列,可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下,衬底为半导体晶片。在其它情况下,衬底可以是绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOP),或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间,通过离子植入或通过任何其它掺杂方法执行掺杂。
本文论述的开关组件或晶体管可以表示场效应晶体管(FET),且包括包含源极、漏极和栅极的三端子装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可以是导电的,并且可以包括重掺杂的半导体区,例如简并半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型(例如,大部分载流子为信号),那么FET可以被称为n型FET。如果沟道是p型的(即,大部分载流子为电穴),那么FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如,将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时,晶体管可“接通”或“启动”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时,晶体管可“断开”或“去激活”。
本文结合附图阐述的描述内容描述了实例配置,且并不表示可以实施的或在权利要求书的范围内的所有实例。本文所用的术语“示例性”意指“充当实例、例子或说明”,而不是“优选”或“优于其它实例”。详细描述包含具体细节,以提供对所描述技术的理解。然而,可以在没有这些具特定细节的情况下实践这些技术。在一些情况下,以框图形式示出熟知结构和装置,以免混淆所描述实例的概念。
在附图中,类似组件或特征可以具有相同的参考标记。另外,可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记,那么描述适用于具有相同第一参考标记的类似组件中的任一者,与第二参考标记无关。
可使用多种不同技术和技艺中的任一个来表示本文描述的信息和信号。例如,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文公开内容所描述的各种说明性块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文描述的功能的其任何组合来实施或执行。通用处理器可以是微处理器,但在替代方案中,处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可以实施为计算装置的组合(例如DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器,或任何其它此类配置)。
本文描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施,那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施方案在本公开和所附权利要求书的范围内。例如,归因于软件的性质,本文描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征还可物理上位于各种位置处,包含经分布以使得功能的部分在不同物理位置处实施。并且,如本文所使用,包含在权利要求书中,项目的列表(例如,以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表,使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即,A和B和C)。另外,如本文所使用,短语“基于”不应理解为提及封闭条件集。例如,在不脱离本公开的范围的情况下,描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说,如本文所使用,短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可以是可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制,非暂时性计算机可读媒体可以包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置,或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且,适当地将任何连接称作计算机可读媒体。例如,如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件,那么所述同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文所使用,磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘,其中磁盘通常以磁性方式复制数据,而光盘使用激光以光学方式复制数据。以上各者的组合也包含在计算机可读媒体的范围内。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改,且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此,本公开不限于本文描述的实例和设计,而是被赋予与本文公开的原理及新颖特征一致的最宽范围。
Claims (25)
1.一种方法,其包括:
对于与信道耦合的第一组接收器,识别用于接收根据包含三个或更多个电平的第一方案调制的第一信号的第一模式;
对于与所述信道耦合的第二组接收器,识别用于接收根据包含两个电平的第二方案的第二信号的第二模式;
确定是使用用于所述第一组接收器的所述第一模式还是用于所述第二组接收器的所述第二模式来通过所述信道进行存取操作;以及
至少部分地基于确定是使用所述第一模式还是所述第二模式来选择包括所述第一组接收器或所述第二组接收器的接收器路径以执行所述存取操作。
2.根据权利要求1所述的方法,其进一步包括:
接收通过所述信道执行所述存取操作的命令;
接收指示所述第一模式或所述第二模式进行所述存取操作的位,其中确定是使用所述第一模式还是所述第二模式是至少部分地基于所述位;以及
响应于所述位,使用第一使能信号启用所述第一组接收器或使用第二使能信号启用所述第二组接收器。
3.根据权利要求1所述的方法,其进一步包括:
接收通过所述信道执行所述存取操作的命令;
至少部分地基于接收到所述命令,识别使用所述第一模式或所述第二模式进行所述存取操作的指示,其中确定是使用所述第一模式还是所述第二模式是至少部分地基于所述指示;以及
至少部分地基于所述指示启用所述第一组接收器或所述第二组接收器。
4.根据权利要求3所述的方法,其中所述指示包括模式寄存器位的设置。
5.根据权利要求1所述的方法,其进一步包括:
至少部分地基于所述确定使用所述第一模式或所述第二模式而存储使用所述第一模式或所述第二模式的位;以及
将指示使用所述第一模式或所述第二模式的所述位传输到存储器装置。
6.根据权利要求1所述的方法,其进一步包括:
至少部分地基于选择包括所述第一组接收器或所述第二组接收器的所述接收器路径,使用所述第一组接收器接收所述第一信号或使用所述第二组接收器接收所述第二信号。
7.根据权利要求1所述的方法,其进一步包括:
至少部分地基于与所述存取操作相关联的带宽参数确定使用所述第一模式或所述第二模式,其中所述第一信号或所述第二信号是至少部分地基于所述带宽参数。
8.根据权利要求1所述的方法,其进一步包括:
至少部分地基于确定使用所述第二模式进行所述存取操作而启用所述第二组接收器;以及
至少部分地基于确定使用所述第二模式进行所述存取操作且启用所述第二组接收器而避免启用所述第一组接收器。
9.根据权利要求1所述的方法,其进一步包括:
至少部分地基于确定使用所述第一模式而对所述第一组接收器中的每一者执行偏移校准,其中所述存取操作是至少部分地基于对所述第一组接收器中的每一者执行所述偏移校准。
10.根据权利要求1所述的方法,其进一步包括:
至少部分地基于使用所述第二模式而确定与所述第二组接收器中的每一者所使用的低于阈值的电力相关联的配置,其中所述存取操作至少部分地基于确定所述配置。
11.根据权利要求1所述的方法,其进一步包括:
至少部分地基于选择包括所述第一组接收器或所述第二组接收器的所述接收器路径而执行所述存取操作。
12.根据权利要求1所述的方法,其中所述第一模式与具有满足阈值的数据传输速率的存取操作相关联,并且其中所述第二模式与具有低于所述阈值的数据传输速率的存取操作相关联。
13.根据权利要求1所述的方法,其中所述第一信号对应于所述信道的有源端接,并且其中所述第二信号对应于所述信道非端接。
14.一种设备,其包括:
第一组接收器,其与用于存储器装置的信道耦合且被配置成从所述存储器装置接收根据包含三个或更多个电平的第一方案调制的第一信号;
第二组接收器,其与所述信道耦合且被配置成从所述存储器装置接收根据包含两个电平的第二方案的第二信号;
处理器,其被配置成确定是使用用于接收所述第一信号的第一模式还是用于接收所述第二信号的第二模式;以及
选择器,其被配置成至少部分地基于确定使用用于接收所述第一信号的所述第一模式或用于接收所述第二信号的所述第二模式而选择所述第一组接收器或所述第二组接收器在所述存储器装置处进行存取操作。
15.根据权利要求14所述的设备,其中所述处理器被配置成:
接收执行所述存取操作的命令和使用所述第一模式或所述第二模式进行所述存取操作的指示;以及
至少部分地基于所述命令和所述指示向所述第一组接收器或所述第二组接收器传输启用所述第一组接收器或所述第二组接收器的信号。
16.根据权利要求14所述的设备,其进一步包括:
模式寄存器,其与所述处理器耦合且被配置成从控制器接收指示所述第一模式或所述第二模式的位,其中所述选择器被配置成根据所述位选择所述第一组接收器或所述第二组接收器。
17.根据权利要求14所述的设备,其进一步包括:
模式寄存器,其与所述处理器耦合且被配置成存储指示使用所述第一模式或所述第二模式的位,其中存储所述位是至少部分地基于所述确定使用所述第一模式或所述第二模式。
18.根据权利要求14所述的设备,其中所述处理器被配置成:
确定所述存取操作具有满足阈值的数据传输速率;以及
至少部分地基于所述存取操作具有满足所述阈值的所述数据传输速率而确定是使用所述第一模式还是所述第二模式。
19.根据权利要求14所述的设备,其中所述第一组接收器被配置成对参考电压与所述第一信号的第一电压之间的偏移执行校准,并且其中至少部分地基于所述校准使用用于检测通过所述信道接收的数据的电压电平来执行所述存取操作。
20.根据权利要求14所述的设备,其中所述第二组接收器被配置成使所述设备的电力使用低于阈值。
21.一种设备,其包括:
第一组接收器;
第二组接收器;
用于存储器装置的信道,其与所述第一组接收器和所述第二组接收器耦合;以及
控制器,其与所述第一组接收器、所述第二组接收器和所述信道耦合,所述控制器可用于使所述设备:
通过所述信道接收在所述存储器装置处执行存取操作的命令;
至少部分地基于所述命令确定是使用用于利用所述第一组接收器接收根据包含三个或更多个电平的第一方案调制的第一信号的第一模式还是使用用于利用所述第二组接收器接收根据包含两个电平的第二方案的第二信号的第二模式;以及
至少部分地基于确定使用所述第一模式而启用所述第一组接收器在所述存储器装置处进行所述存取操作。
22.根据权利要求21所述的设备,其中所述控制器可进一步用于使所述设备进行以下操作:
接收指示使用所述第一模式进行所述存取操作的位。
23.根据权利要求21所述的设备,其中所述控制器可进一步用于使所述设备进行以下操作:
至少部分地基于所述确定使用所述第一模式而存储使用所述第一模式的指示;以及
至少部分地基于所述指示传输启用所述第一组接收器进行所述存取操作的信号。
24.根据权利要求21所述的设备,其中所述控制器可进一步用于使所述设备进行以下操作:
至少部分地基于使用所述第一模式进行所述存取操作而对参考电压与所述第一组接收器中的每一者的第二电压之间的偏移执行校准。
25.根据权利要求21所述的设备,其中所述控制器可进一步用于使所述设备进行以下操作:
至少部分地基于所述第一组接收器被启用而避免启用所述第二组接收器。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862749468P | 2018-10-23 | 2018-10-23 | |
US62/749,468 | 2018-10-23 | ||
US16/579,362 | 2019-09-23 | ||
US16/579,362 US11113212B2 (en) | 2018-10-23 | 2019-09-23 | Multi-level receiver with termination-off mode |
PCT/US2019/054331 WO2020086228A1 (en) | 2018-10-23 | 2019-10-02 | Multi-level receiver with termination-off mode |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113056787A true CN113056787A (zh) | 2021-06-29 |
Family
ID=70279215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980075923.4A Pending CN113056787A (zh) | 2018-10-23 | 2019-10-02 | 具有端接关闭模式的多电平接收器 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11113212B2 (zh) |
EP (1) | EP3871219A4 (zh) |
KR (1) | KR20210063435A (zh) |
CN (1) | CN113056787A (zh) |
WO (1) | WO2020086228A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3949133B1 (en) * | 2019-03-29 | 2024-04-10 | British Telecommunications public limited company | Dsl line interference susceptibility |
KR20210006120A (ko) * | 2019-07-08 | 2021-01-18 | 에스케이하이닉스 주식회사 | 데이터 저장 장치, 데이터 처리 시스템 및 이를 위한 가속 장치 |
US11416217B2 (en) | 2020-06-22 | 2022-08-16 | Micron Technology, Inc. | Split and duplicate ripple circuits |
KR20220019969A (ko) * | 2020-08-11 | 2022-02-18 | 삼성전자주식회사 | 메모리 시스템, 이의 구동 방법 및 이를 이용한 스토리지 장치 |
KR20220023896A (ko) | 2020-08-21 | 2022-03-03 | 삼성전자주식회사 | 메모리 장치, 그것을 제어하는 제어기, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 |
KR20220050683A (ko) | 2020-10-16 | 2022-04-25 | 삼성전자주식회사 | 고효율 입출력 인터페이스를 지원하는 메모리 장치 및 그것을 포함하는 메모리 시스템 |
CN112039606B (zh) * | 2020-11-06 | 2021-02-02 | 上海芯龙半导体技术股份有限公司 | 一种解码电路及芯片 |
KR20220099251A (ko) * | 2021-01-06 | 2022-07-13 | 삼성전자주식회사 | 멀티 레벨 신호 수신을 위한 수신기, 이를 포함하는 메모리 장치 및 이를 이용한 데이터 수신 방법 |
US11551730B2 (en) | 2021-01-26 | 2023-01-10 | Qualcomm Incorporated | Low power memory system using dual input-output voltage supplies |
KR102636020B1 (ko) | 2022-07-15 | 2024-02-08 | 고려대학교 산학협력단 | Zq 교정이 가능한 pam-4 송신기 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060107154A1 (en) * | 2004-10-29 | 2006-05-18 | Akash Bansal | Through-core self-test with multiple loopbacks |
CN1890913A (zh) * | 2003-12-08 | 2007-01-03 | 硅谷数模半导体有限公司 | 用于长程10和100Mbps以太网传输的信令和编码方法和装置 |
CN103988442A (zh) * | 2011-12-22 | 2014-08-13 | 英特尔公司 | 具有全双工和半双工模式的封装上输入/输出集群的接口 |
CN104322026A (zh) * | 2012-04-16 | 2015-01-28 | 英特尔公司 | 至少部分地生成和/或接收包括至少一个波形的信号 |
CN107210754A (zh) * | 2015-02-18 | 2017-09-26 | 伊图科技有限公司 | 多模式维特比解码器 |
US20180287829A1 (en) * | 2003-04-09 | 2018-10-04 | Rambus Inc. | Partial response receiver |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7124221B1 (en) | 1999-10-19 | 2006-10-17 | Rambus Inc. | Low latency multi-level communication interface |
US6502161B1 (en) | 2000-01-05 | 2002-12-31 | Rambus Inc. | Memory system including a point-to-point linked memory subsystem |
NZ513968A (en) | 2000-01-07 | 2001-09-28 | Konink Philips Electronics N | Method of converting a stream of databits of a binary information signal into a stream of databits of a constrained binary channel signal, device for encoding, signal comprising a stream of databits of a constrained binary channel signal, record carrier and device for decoding |
WO2009111174A1 (en) * | 2008-03-03 | 2009-09-11 | Rambus Inc. | Piecewise erasure of flash memory |
JP5264668B2 (ja) | 2009-09-29 | 2013-08-14 | 三菱電機株式会社 | 多値変調光送受信装置および多値変調光送受信方法 |
US9432298B1 (en) | 2011-12-09 | 2016-08-30 | P4tents1, LLC | System, method, and computer program product for improving memory systems |
US9237047B1 (en) * | 2015-04-17 | 2016-01-12 | Xilinx, Inc. | Circuits for and methods of receiving data in an integrated circuit |
-
2019
- 2019-09-23 US US16/579,362 patent/US11113212B2/en active Active
- 2019-10-02 KR KR1020217015174A patent/KR20210063435A/ko not_active Application Discontinuation
- 2019-10-02 CN CN201980075923.4A patent/CN113056787A/zh active Pending
- 2019-10-02 EP EP19876197.5A patent/EP3871219A4/en active Pending
- 2019-10-02 WO PCT/US2019/054331 patent/WO2020086228A1/en unknown
-
2021
- 2021-09-01 US US17/464,021 patent/US11531632B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180287829A1 (en) * | 2003-04-09 | 2018-10-04 | Rambus Inc. | Partial response receiver |
CN1890913A (zh) * | 2003-12-08 | 2007-01-03 | 硅谷数模半导体有限公司 | 用于长程10和100Mbps以太网传输的信令和编码方法和装置 |
US20060107154A1 (en) * | 2004-10-29 | 2006-05-18 | Akash Bansal | Through-core self-test with multiple loopbacks |
CN103988442A (zh) * | 2011-12-22 | 2014-08-13 | 英特尔公司 | 具有全双工和半双工模式的封装上输入/输出集群的接口 |
CN104322026A (zh) * | 2012-04-16 | 2015-01-28 | 英特尔公司 | 至少部分地生成和/或接收包括至少一个波形的信号 |
CN107210754A (zh) * | 2015-02-18 | 2017-09-26 | 伊图科技有限公司 | 多模式维特比解码器 |
Also Published As
Publication number | Publication date |
---|---|
EP3871219A4 (en) | 2022-03-02 |
EP3871219A1 (en) | 2021-09-01 |
US11113212B2 (en) | 2021-09-07 |
US20220058143A1 (en) | 2022-02-24 |
KR20210063435A (ko) | 2021-06-01 |
US20200125505A1 (en) | 2020-04-23 |
WO2020086228A1 (en) | 2020-04-30 |
US11531632B2 (en) | 2022-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11531632B2 (en) | Multi-level receiver with termination-off mode | |
CN112543976B (zh) | 用于多电平信令的驱动强度校准 | |
US12027231B2 (en) | Offset cancellation | |
US11721405B2 (en) | Multi-level signaling for a memory device | |
CN110853687B (zh) | 用于多电平单元的感测技术 | |
CN111312310A (zh) | 相位电荷共享 | |
US11500794B2 (en) | Training procedure for receivers associated with a memory device | |
CN113498540A (zh) | 用于存储器装置的源极线配置 | |
US11860731B2 (en) | Channel modulation for a memory device | |
CN112997158A (zh) | 用于错误校正的方法和装置 | |
CN113574600B (zh) | 接收侧串扰消除 | |
US10832769B2 (en) | Memory device with a charge transfer device | |
CN113168855A (zh) | 调适信道电流 | |
CN113826163A (zh) | 用于驱动多模信道的多电压操作 | |
CN113039533A (zh) | 灵活总线管理 | |
CN111383670A (zh) | 使用电荷转移装置的感测技术 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |