CN103917880A - 用于提取在被测器件与自动测试设备之间进行交换的信号的概念 - Google Patents

用于提取在被测器件与自动测试设备之间进行交换的信号的概念 Download PDF

Info

Publication number
CN103917880A
CN103917880A CN201180074738.7A CN201180074738A CN103917880A CN 103917880 A CN103917880 A CN 103917880A CN 201180074738 A CN201180074738 A CN 201180074738A CN 103917880 A CN103917880 A CN 103917880A
Authority
CN
China
Prior art keywords
pcb
circuit board
printed circuit
ate
test equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180074738.7A
Other languages
English (en)
Other versions
CN103917880B (zh
Inventor
乔斯·安东尼奥·艾尔维斯·莫瑞拉
马克·毛斯恩格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Verigy Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Verigy Singapore Pte Ltd filed Critical Verigy Singapore Pte Ltd
Publication of CN103917880A publication Critical patent/CN103917880A/zh
Application granted granted Critical
Publication of CN103917880B publication Critical patent/CN103917880B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供用于提取在被测器件(124)与自动测试设备(122)之间进行交换的信号的印刷电路板(100)。印刷电路板(100)包括多个第一端子(102)、多个第二端子(104)、多条传输线路(106)以及提取电路(108)。提取电路(108)电耦接到多条传输线路(106)中的一条传输线路并且被配置为提取通过该条传输线路(106)在被测器件(124)与自动测试设备(122)之间进行交换的信号以便提供提取的信号(110)，其中提取电路(108)包括电阻器(112)或电阻器网络，其中由于印刷电路板的存在而附加在通过该条传输线路在被测器件与自动测试设备之间进行交换的信号上的损耗小于6dB。

Description

用于提取在被测器件与自动测试设备之间进行交换的信号的概念
说明书
本发明的实施例涉及用于提取在被测器件与自动测试设备之间进行交换的信号的概念。本发明的一些实施例涉及一种探测在被测器件与自动测试设备引脚电子通道之间发射和接收的信号的方法。
如DDR4(DDR4＝双倍数据速率类型四)之类的高速内存应用可以使用自动测试设备(ATE)10来表征和测试。在初始表征步骤中，使用如图1a中所示的外部仪器30能够大大有助于测试工程师测量在自动测试设备10与被测器件(DUT)20之间进行交换的信号。此设置的挑战在于确保在探测点40处，信号完整性足够良好以便以高保真度测量在自动测试设备10与被测器件20之间进行交换的信号。同时，保证探测设置确实对被测器件20与自动测试设备10之间的信号完整性具有最小影响并且以此方式衰减来自自动测试设备10或被测器件20的信号也是重要的。然而，非常难以建立对被测器件20与自动测试设备10引脚电子之间的信号完整性具有最小影响的探测点40。
先前的解决方案包括探测到如图1b中所示的自动测试设备测试夹具印刷电路板(PCB)50上的被测器件20球栅阵列(BGA)的非背钻通孔(non-backdrilled vias)的背部。这种方法对于高速应用存在显著问题，因为通孔桩60对信号完整性具有显著影响并且无法移除探测电路。
此外，探测迹线和电路可以在被测器件20测试夹具PCB上实现，但是它们难以被移除，这意味着它们将始终对被测器件20到自动测试设备10性能有影响。它们还需要精心设计以为高速应用提供良好的信号完整性。
因此，本发明的目的在于提供一种用于提取在被测器件与自动测试设备之间进行交换的信号的改进的概念。
此目标通过根据权利要求1的印刷电路板、根据权利要求18的自动测试设备系统、根据权利要求19的方法以及根据权利要求20的计算机程序来解决的。
本发明的实施例提供一种用于提取在被测器件与自动测试设备之间进行交换的信号的印刷电路板。该印刷电路板包括多个第一端子、多个第二端子、多条传输线路以及提取电路。多个第一端子被配置为接触被测器件的套接口的端子。多个第二端子被配置为接触自动测试设备的测试夹具的端子，测试夹具的端子适合于接触被测器件的套接口的端子。多条传输线路被配置为连接多个第一端子和多个第二端子。提取电路电耦接到多条传输线路中的一条传输线路并且被配置为提取通过一条传输线路在被测器件与自动测试设备之间进行交换的信号以便提供提取的信号，其中由于印刷电路板的存在而附加在通过一条传输线路在被测器件与自动测试设备之间进行交换的信号上的损耗小于6dB。
在实施例中，包括多个第一端子和多个第二端子的印刷电路板可以被布置在被测器件与自动测试设备之间，以使得多个第一端子接触被测器件的套接口的端子并且多个第二端子接触自动测试设备的测试夹具的端子。印刷电路板包括连接多个第一端子和多个第二端子的多条传输线路，其中提取电路电耦接到多条传输线路中的一条传输线路并且被配置为提取通过该条传输线路在被测器件与自动测试设备之间进行交换的信号。提取电路包括电阻器或电阻器网络，其中由于存在印刷电路板而附加在通过该条传输线路在被测器件与自动测试设备之间进行交换的信号上的损耗小于6dB。
本发明的其他实施例提供一种包括被测器件、自动测试设备和印刷电路板的自动测试设备系统。被测器件包括具有端子的封装集成电路。自动测试设备包括具有端子的测试夹具和套接口，这些端子适合于接触封装的被测器件的端子。印刷电路板包括多个第一端子、多个第二端子、多条传输线路以及提取电路。多个第一端子被配置为接触被测器件的套接口的端子。多个第二端子被配置为接触自动测试设备的测试夹具的端子，测试夹具的端子适合于接触被测器件的套接口的端子。多条传输线路被配置为连接多个第一端子和多个第二端子。提取电路电耦接到多条传输线路中的一条传输线路并且被配置以提取通过一条传输线路在被测器件与自动测试设备之间进行交换的信号以便提供提取的信号，其中提取电路包括电阻器或电阻器网络，其中由于印刷电路板的存在而附加在通过一条传输线路在被测器件与自动测试设备之间进行交换的信号上的损耗小于6dB。印刷电路板被布置在被测器件的套接口与自动测试设备的测试夹具之间，以使得多个第一端子接触被测器件的套接口的端子并且多个第二端子接触自动测试设备的测试夹具的端子。
本发明的其他实施例提供一种通过印刷电路板提取在被测器件与自动测试设备之间进行交换的信号的方法。印刷电路板包括多个第一端子、多个第二端子、多条传输线路以及提取电路。多个第一端子被配置为接触被测器件的套接口的端子。多个第二端子被配置为接触自动测试设备的测试夹具的端子，测试夹具的端子适合于接触被测器件的套接口的端子。多条传输线路被配置为连接多个第一端子和多个第二端子。提取电路电耦接到多条传输线路中的一条传输线路并且被配置以提取通过一条传输线路在被测器件与自动测试设备之间进行交换的信号以便提供提取的信号，其中提取电路包括电阻器或电阻器网络，其中附加在被测器件与自动测试设备之间进行交换的信号上的损耗小于6dB。该方法包括将印刷电路板布置在被测器件的套接口与自动测试设备的测试夹具之间的步骤，以使得多个第一端子接触被测器件的套接口的端子并且多个第二端子接触自动测试设备的测试夹具的端子。
本文参照附图描述了本发明的实施例。
图1a示出了包括被测器件、自动测试设备和被测器件与自动测试设备之间的探测点的常见自动测试设备系统的框图。
图1b示出了包括被测器件、自动测试设备和被测器件与自动测试设备之间的探测点的常见自动测试设备系统的框图。
图2示出了根据本发明的实施例的印刷电路板的框图。
图3示出了根据本发明的实施例的自动测试设备系统的框图。
图4示出了根据本发明的实施例的被测器件和印刷电路板的框图。
图5示出了根据本发明的实施例的印刷电路板的顶部的说明性视图。
图6a示出了根据本发明的实现示例的用于高阻抗探测方法的探测垫的实现示例的说明性视图。
图6b示出了根据本发明的实现示例的用于同轴型探测方法的探测垫的实现示例的说明性视图。
图7示出了根据本发明的实施例的使用单个电阻器的可能探测实现方式的系统级视图的框图。
图8示出了图7中所示的自动测试设备系统的框图。
图9a示出了模拟图7和图8中所示的自动测试设备系统的示意图。
图9b示出了通过图9a中所示的模拟自动测试设备系统的示意图获得的图解模拟结果。
图10a示出了根据本发明的实施例的印刷电路板的顶部信号层和参考接地面的实现示例的说明性视图。
图10b示出了根据本发明的实施例的印刷电路板的顶部信号层和参考接地面的实现示例的说明性视图。
图11示出了根据本发明的实施例的使用电阻器网络的可能探测实现方式的系统级视图的框图。
图12示出了图11中所示的自动测试设备系统的框图。
图13a示出了模拟图11和图12中所示的自动测试设备系统的示意图。
图13b示出了通过图13a中所示的模拟自动测试设备系统的示意图获得的图解模拟结果。
图14a示出了根据本发明的实施例的印刷电路板的顶部信号层和参考接地面的实现示例的说明性视图。
图14b示出了根据本发明的实施例的印刷电路板的顶部信号层和参考接地面的实现示例的说明性视图。
图14c示出了根据本发明的实施例的印刷电路板的底部信号层和参考接地面的实现示例的说明性视图。
图15示出了图11和图12中所示的自动测试设备系统的等效电路。
具有同样或相同功能性的同样或相同元件在以下描述中由同样或相同参考标号表示。
在以下描述中，阐述多个细节以提供对本发明的实施例的更透彻的说明。然而，对本领域技术人员将显而易见的是，本发明的实施例可以在没有这些具体细节的情况下实施。在其他实例中，熟知结构和器件是以框图形式示出而非详细示出，以避免模糊本发明的实施例。此外，除非另有明确表明，下文描述的不同实施例的特征可以彼此组合。
图2示出了根据本发明的一个实施例的印刷电路板100的框图。印刷电路板100包括多个第一端子102、多个第二端子104、多条传输线路106以及提取电路108。多个第一端子102被配置为接触被测器件的套接口(socket)的端子。多个第二端子104被配置为接触自动测试设备的测试夹具的端子，自动测试设备的测试夹具的端子适合于接触被测器件的套接口的端子。多条传输线路106被配置为连接多个第一端子102和多个第二端子104。提取电路108电耦接到多条传输线路106中的一条传输线路并且被配置为提取通过一条传输线路106在被测器件与自动测试设备之间进行交换的信号以便提供提取的信号110。提取电路108包括电阻器(112)或电阻器网络，其中由于存在印刷电路板(100)而附加在通过一条传输线路在被测器件(124)与自动测试设备(122)之间进行交换的信号上的损耗小于6dB(或1dB、3dB或10dB)。
在实施例中，提取电路108的电阻器112或电阻器网络能够适合于一条传输线路106的阻抗，以使得通过一条传输线路106在被测器件124与自动测试设备122之间进行交换的信号的损耗小于10dB。例如，电阻器网络能够被设计为降低甚至最小化传输线路106上的附加插入损耗。此外，提取电路(108)能够包括被设计为降低对通过ATE引脚电子与DUT(124)之间的信号路径(106)在被测器件(124)与自动测试设备(122)之间进行交换的信号的完整性的影响的电阻器或电阻器网络。
换言之，图2示出根据本发明的实施例的印刷电路板100的框图。印刷电路板100包括多个第一端子102、多个第二端子104、多条传输线路106以及提取电路108。多个第一端子102被配置为接触被测器件的套接口的端子。多个第二端子104被配置为接触自动测试设备的测试夹具的端子，自动测试设备的测试夹具的端子适合于接触被测器件的套接口的端子。多条传输线路106被配置为连接多个第一端子102和多个第二端子104。提取电路108电耦接到多条传输线路106中的一条传输线路并且被配置为提取通过一条传输线路106在被测器件与自动测试设备之间进行交换的信号以提供提取的信号110。提取电路108包括适合于一条传输线路106的阻抗的电阻器112，以使得由于存在印刷电路板100而导致的通过一条传输线路106在被测器件与自动测试设备之间进行交换的信号的损耗小于6dB。
在实施例中，印刷电路板100可以布置(或嵌入，或插入)在被测器件与自动测试设备之间，以使得多个第一端子102接触被测器件的套接口的端子并且多个第二端子104接触自动测试设备的测试夹具的端子。为了提取在被测器件与自动测试设备之间进行交换的信号，印刷电路板100包括电耦接到多条传输线路106中的一条传输线路的提取电路108。提取电路108包括为了降低对通过一条传输线路106在被测器件与自动测试设备之间进行交换的信号的完整性的影响而进行设计的电阻器网络112。
在一些实施例中，由于印刷电路板100的阻抗不连续，从而通过一条传输线路106在被测器件124与自动测试设备122之间进行交换的信号的插入损耗能够小于6dB(或1dB、3dB、7dB或10dB)。换言之，本发明的实施例提供将ATE与DUT之间的插入损耗降低(甚至最小化)到小于6dB的单个电阻器或电阻器网络。
此外，由于存在印刷电路板，从而通过一条传输线路106在被测器件124与自动测试设备122之间进行交换的信号的回波损耗(return loss)能够小于-10dB(或-20dB、-30dB、-40dB或-50dB)。换言之，本发明的实施例提供将ATE和探测电路的DUT端口中的回波损耗降低(甚至最小化)到小于-20dB(或-10dB或-50dB)的单个电阻器或电阻器网络。
此外，提取电路108可以被配置为提供提取的信号110，以使得与通过一条传输线路(106)在被测器件124与自动测试设备122之间进行交换的信号相比提取的信号110的损耗小于20dB。换言之，本发明的实施例提供可以将探测点与测量仪器之间的插入损耗降低(甚至最小化)到小于20dB的单个电阻器或电阻器网络。
另外，提取电路108可以被配置为提供提取的信号110，以使得提取的信号110的回波损耗小于-4dB(或-7dB、-10dB或-20dB)。换言之，本发明的实施例提供可以将探测端口上的回波损耗降低(甚至最小化)到少于-10dB(或-4dB或-20dB)的单个电阻器或电阻器网络。
在实施例中，同时可以在提取的信号(110)上的损耗与提取的信号(110)上的噪声之间进行折中，因为更多损耗通常暗示较小的不连续性但需要提取的信号(110)的较高放大率，而这通常暗示提取的信号上的更多噪声。
在实施例中，通过一条传输线路106在被测器件与自动测试设备之间进行交换的信号对于以4Gbps运行的DDR4应用能够包括与对于数字信号具有介于DC和3倍基频之间的带宽的需要相对应的介于DC和6GHz之间的频率范围，或者对于以8Gbps运行的PCI Express3或GDDR5应用折中为介于DC和12GHz之间的频率范围。
为了避免失配和所产生的效应(例如，反射、损耗和/或失真)，多条传输线路106可以包括适合于自动测试设备和/或被测器件的(内部)阻抗的阻抗。例如，自动测试设备可以包括50Ω(或60Ω或70Ω或100Ω)的(内部)阻抗，其中多条传输线路106也可以包括适合于自动测试设备的阻抗的50Ω(或60Ω或70Ω或100Ω)的阻抗。自然地，被测器件也可以包括50Ω(或60Ω或70Ω或100Ω)的(内部)阻抗，其中多条传输线路106也可以包括适合于被测器件的阻抗的50Ω(或60Ω或70Ω或100Ω)的阻抗。此外，多条传输线路106的阻抗可以适合于自动测试设备和被测器件的(内部)阻抗，以使得多条传输线路106的阻抗、自动测试设备的阻抗和被测器件的阻抗包括相同值，例如，50Ω(或60Ω或70Ω或100Ω)。
在实施例中，多个第一端子102可以被布置在印刷电路板100的顶层114上，其中多个第二端子104可以被布置在印刷电路板100的与第一层114不同的底层116上。此外，多条传输线路106可以是连接布置在印刷电路板100的第一层114上的多个第一端子102和布置在印刷电路板100的底层116上的多个第二端子104的通孔106。另外，印刷电路板100的顶层114和/或底层116可以包括与非接地端子102和104和/或非接地传输线路106电隔离的填充接地面，其中填充接地面可以被配置为接触自动测试设备的接地电位(或接地端子)和/或被测器件的接地电位(或接地端子)。
以下，借助于包括印刷电路板100、自动测试设备和被测器件的自动测试设备系统120来描述根据本发明的概念的印刷电路板100的特征。
图3示出根据本发明的实施例的自动测试设备系统120的框图。自动测试设备系统120包括印刷电路板100(或探测插入器100)、自动测试设备122和被测器件124。如图3中所示，印刷电路板100(或探测插入器100)可以被插入在自动测试设备122与被测器件124之间，以使得多个第一端子102(例如，多个第一垫102)接触被测器件124的套接口126的端子并且多个第二端子104(例如，多个第二垫104)接触自动测试设备122的测试夹具128的端子，自动测试设备122的测试夹具128的端子适合于接触被测器件124的套接口126的端子。
换言之，本发明的实施例提供可以用于或插入如图3中所示的ATE测试夹具128印刷电路板与DUT套接口126之间的印刷电路板100(或可移除的插入器100或探测插入器100)。这可以保证由探测插入器100中的探测电路引起的不连续尽可能小并且通过一条传输线路106在被测器件124与自动测试设备122之间进行交换的信号的损耗被降低乃至尽可能小。
多个第一端子102被配置为非永久地接触被测器件124的套接口126的端子，其中多个第二端子104被配置为非永久地接触自动测试设备122的测试夹具128的端子，以使得印刷电路板100是可移除的。换言之，探测插入器100在不再需要时可以被移除。
根据本发明的概念的印刷电路板100(或探测插入器100)允许探测在被测器件124与自动测试设备122引脚电子之间进行交换的信号。这对于调试其应用的测试工程师来说是非常有用的。由此，印刷电路板100的小尺寸提供与探测的信号的信号完整性以及对在被测器件124与自动测试设备122引脚电子之间的信号完整性的影响有关的显著优势。此外，如已提及的，探测插入器100是可移除的，从而允许测试工程师在没有探测插入器的影响的情况下测试被测器件124。探测插入器100还可以在其他类似(或相同的)DUT测试夹具中再次使用。
图4示出了根据本发明的一个实施例的自动测试设备系统120的框图。印刷电路板100可以插入在自动测试设备122与被测器件124之间，以使得多个第一端子102接触被测器件124的套接口126的端子并且多个第二端子104接触自动测试设备122的测试夹具128的端子。
提取电路108(或探测电路108)可以包括第一端口130a和第二端口130b，其中一条传输线路106可以被分成(或包括)第一部分106a和第二部分106b，其中一条传输线路106的第一部分106a可以连接到探测电路108的第一端口130a，其中一条传输线路106的第二部分106b可以连接到提取电路108的第二端口130b。
印刷电路板100可以包括电耦接到用于在探测端子132处提供提取的信号110的提取电路108的探测端子132(例如，探测垫132)。探测端子132可以借助于具有适合于一条传输线路106(或者一条传输线路106的第一部分106a和/或第二部分106b)的阻抗的阻抗的探测传输线路134电耦接到提取电路108。此外，探测端子132可以借助于具有适合于一条传输线路106(或者一条传输线路106的第一部分106a和/或第二部分106b)的阻抗的阻抗的探测通孔136电耦接到探测传输线路134。此外，印刷电路板100可以包括串联在探测端子与印刷电路板100的接地电位(或接地端子)之间的终端电阻器，其中该终端电阻器可以适合于一条传输线路106的阻抗。
例如，自动测试设备122和/或被测器件124可以包括50Ω(或60Ω或70Ω或100Ω)的(内部)阻抗，其中多条传输线路106还可以包括适合于自动测试设备122和/或被测器件124的阻抗的50Ω(或60Ω或70Ω或100Ω)的阻抗。另外，探测电路108、探测传输线路134、探测通孔136和/或终端电阻器也可以具有适合于自动测试设备122和/或被测器件124的(内部)阻抗的50Ω(或60Ω或70Ω或100Ω)的阻抗，由此避免失配和所产生的效应。
自动测试设备122可以包括多个通道，多个通道中的每个通道包括借助于如图4中所示的通道传输线路178电耦接到ATE/ATE测试夹具互连176的驱动器172和接收器174(或引脚电子170)。此外，测试夹具印刷电路板128可以包括用于将每个端子与相应的ATE/ATE测试夹具互连176电耦接的传输线路180a至180c。
被测器件124也可以包括多个通道，多个通道中的每个通道包括借助于传输线路180a和180b电耦接到被测器件124的套接口126的驱动器182和接收器184。
为了改进多个第一端子102和被测器件124的套接口126的端子之间的电连接，和/或多个第二端子104与自动测试设备122的测试夹具128的端子之间的电连接，多个第一端子102可以包括通过套接口伸缩(pogo)引脚或弹性体触点(导电弹性材料)连接到套接口的铜垫。换言之，印刷电路板100的第一层114可以至少在多个第一端子102的区域中包括具有合乎DUT封装几何形状的直径和节距(pitch)的铜垫。此外，印刷电路板的第二层116可以至少在多个第二端子104的区域中包括导电弹性材料并且在多个第二端子104之间的区域中包括具有较小高度的不导电的导电刚性材料(例如，聚酰亚胺薄膜)来提供硬挡板以避免过度压紧导电弹性材料。
根据本发明的概念，具有嵌入的离散部件(以建立探测电路108)以及底部116上的导电弹性材料和顶部114上的铜垫的可移除印刷电路板100可以用来提供ATE测试夹具128与探测插入器100之间的良好电连接，如图4中所示。
图5示出了根据本发明的实施例的印刷电路板100的顶层114的说明性视图。如图5中所示，印刷电路板100的顶层114可以包括用于接触被测器件124的套接126的端子的多个第一端子102。此外，印刷电路板100的顶层114可以包括用于提供提取的信号110的探测端子132。
图5中，印刷电路板100的顶层114包括用于接触被测器件124的套接口126的端子的示例性的24个第一端子102(例如，24个第一垫)和用于提供从在被测器件124与自动测试设备122之间进行交换的信号提取的信号110的24个探测端子132(例如，24个探测垫)。自然地，印刷电路板100还可以包括用于接触被测器件124的套接126的端子的n个第一端子102和用于提供提取的信号110的m个探测端子132，其中n是大于或等于2的自然数(n≥2)，并且其中m是大于或等于1的自然数(m≥1)。
换言之，图5示出了从顶部看的探测插入器100的图。探测垫132可以位于套接口126与插入器100紧密配合的区域之外，以使得它们可以容易地接入。这些探测垫132可以取决于如以下描述的探测方法而使用不同技术进行设计。
图6a示出了根据本发明的实施例的探测垫132的实现示例的说明性视图。换言之，图6a示出了探测垫132的设计的可能选项。由此，可以使用两个通孔106，一个用于信号而另一个用于单端配置中的接地，并且可以将两根导线焊接到连接到这两个通孔，这两根导线连接到高阻抗有源探头144，高阻抗有源探头144继而可以连接到示波器146。可以添加50Ω电阻器140(或终端电阻器140)以防止反射回到探测点。
图6b示出了根据本发明的实施例的探测垫132的实现示例的说明性视图。换言之，图6b示出探测垫132的设计的可能选项。图6b中，仅呈现了信号通孔106，他们周围的间隙将其与可以连接到固定节距微同轴探头的接地尖的填充接地面148(或填充铜区域148)相分离。在此配置中(其中间隙节距与探头节距相对应)可以使用50Ω微同轴共面探头来测量的探测到的信号110(或提取的信号110)。
图7示出了根据本发明的实施例的自动测试设备系统120的框图。自动测试设备系统120包括印刷电路板100、自动测试设备122和被测器件124。印刷电路板100的提取电路108包括电耦接到一条传输线路106的电阻器112。请注意，一条传输线路106可以分成第一部分106a和第二部分106b，其中该条传输线路106的第一部分106a、该条传输线路106的第二部分106b以及电阻器可以在共同节点150被连接。另外，提取电路108的电阻器112可以借助于探测传输线路134电耦接到包括探测端子132和串联在探测端子132与印刷电路板100的接地电位(或接地端子)之间的终端电阻器140的高阻抗探头144。
换言之，图7示出了使用单个电阻器112的探测设置。对于探测电路108的实现方式存在若干选项。一种简单的方法是使用连接到具有放大晶体管的高阻抗探头144的探测插入器100上的单个嵌入电阻器112，如图7中所示。
图8示出了图7中所示的自动测试设备系统120的框图。提取电路108的电阻器112借助于探测传输线路134和探测通孔136电耦接到一条传输线路106和探测端子132(例如，探测垫132)。探测传输线路134和/或探测通孔136可能需要具有受控的阻抗，只要是传输线路长度可以大于探测到的信号上升时间即可。此阻抗可以取决于探测电路设计而与传输线路106相同(例如，50Ω(或60Ω或70Ω或100Ω))或不同。
换言之，图8示出了图7的实现方式的更详细示意图，其中示出在探测电阻器112之后直到探测垫132，可以使用具有受控阻抗的传输线路144和通孔136(例如，具有50欧姆的阻抗)。
图9a示出了模拟图7和图8中所示的自动测试设备系统120的示意图。借助于串联在第二端子104与自动测试设备122的接地端子之间的50Ω的(内部)阻抗160来模拟自动测试设备。借助于串联在第一端子102与被测器件124的接地端子之间的50欧姆的(内部)阻抗来模拟被测器件124。
印刷电路板100包括串联在第一端子102与第二端子104之间的50Ω的第一阻抗106a和50Ω的第二阻抗106b，以模拟一条传输线路106。借助于连接到第一阻抗106a和第二阻抗106b的串联共同节点150的200Ω的电阻器112来模拟印刷电路板100的提取电路108，由此提供第一阻抗106a、第二阻抗106b以及电阻器112的T连接。借助于串联在电阻器112与高阻抗探头144的探测端子132之间的50Ω的阻抗134来模拟探测传输线路134。高阻抗探头144包括借助于串联在探测端子132与印刷电路板100的接地端子之间的50Ω的阻抗140来模拟的终端电阻器140。
图9b示出了通过图9a中所示的模拟自动测试设备系统120的示意图获得的图解模拟结果。图9b中，纵坐标以dB为单位描述损耗，其中横坐标以GHz为单位描述频率。根据模拟结果，被测器件124与自动测试设备122之间的附加损耗等于1dB，其中探测点132处的损耗等于15dB。此外，探测端口132的回波损耗等于-4dB，其中自动测试设备122端口104和被测器件124端102的回波损耗等于-21dB。所有这些值都与探测电阻器的选择有关，并且取决于应用需要，可以通过模拟来优化电阻器值。
换言之，图9a和图9b示出根据本发明的方法的模拟，其中可以观察到对自动测试设备122引脚电子与被测器件124之间的插入损耗(几乎)不存在影响。由于探测到的信号110(或提取的信号110)将具有非常低的振幅(在使用200Ω电阻器112的模拟情形下，其衰减约15dB)，所以可以使用有源放大器来测量信号。此外，为了避免由于探测传输线路134上的信号反射(临界距离将取决于正在被测量的信号的上升时间)引起的探测电阻器112与示波器探头之间的附加信号完整性问题，可以将示波器探头布置在插入器100上的探测电阻器112附近。
图10a和图10b示出根据本发明的实施例的印刷电路板100的实现示例的说明性视图。电阻器112电耦接到多条传输线路106中的一条传输线路，以提取通过一条传输线路106在被测器件124与自动测试设备122之间进行交换的信号。此外，电阻器112借助于可以由布置在印刷电路板100的顶部信号层114上的微带线(microstrip)实现的探测传输线路134来电耦接到探测端子112。
换言之，图10a和图10b示出了印刷电路板上的探测插入器100的可能实现方式的三维图。探测传输线路134可以使用嵌入的微带线方法来实现。这两个信号层(第一层114和第二层116)可以用来路由此针对DDR3器件(DDR3＝双倍数据速率类型三)的设计示例中的所有信号。由此，探测插入器PCB100可以具有以下堆叠：顶部/电介质/信号/电介质/参考平面/电介质/信号/电介质/底部。
图11示出了根据本发明的实施例的自动测试设备系统120的框图。自动测试设备系统120包括印刷电路板100、自动测试设备122和被测器件124。印刷电路板100(或探测插入器100)被插入在自动测试设备122与被测器件124之间，以便提取通过多条传输线路106中的一条传输线路在被测器件124与自动测试设备122之间进行交换的信号。
印刷电路板100的提取电路108包括具有适合于一条传输线路106的阻抗的阻抗的第一端口130a和具有适合于一条传输线路106的阻抗的的阻抗第二端口130b，其中传输线路106被分成第一部分106a和第二部分106b。传输线路106的第一部分106a连接到提取电路108的第一端口130a，其中一条传输线路106的第二部分106b连接到提取电路108的第二端口130b。此外，提取电路108可以包括在共同节点150连接的三个电阻器112a至112c的T连接(或Y连接)，其中三个电阻器112a至112c中的第一电阻器112a和第二电阻器112b串联在提取电路108的第一端口130a与第二端口130b之间。三个电阻器112a至112c中的第三电阻器112c可以借助于探测传输线路134电耦接到同轴探头145(例如，50Ω、60Ω、70Ω或100Ω探头)。也可以使用高阻抗探头，但是将需要额外的终端电阻器。
换言之，另一个探测电路108方法是使用敏感元件T电路(pick-off-T-circuit)108，其中三个电阻器112a至112c可以用于创建匹配的探测电路108。这种方法的优点在于，如果适当地选择电阻器值，则在电路的自动测试设备端口104和被测器件端口102上将存在匹配的阻抗(例如，50Ω、60Ω、70Ω或100Ω)。
图12示出了用于50Ω的ATE系统和DUT的情形的图11中所示的自动测试设备系统120的框图。第一电阻器112a和第二电阻器112b被串联在提取电路108的第一端口130a与第二端口130b之间。提取电路108的第三电阻器112c可以借助于具有适合于一条传输线路160的阻抗的的阻抗的探测传输线路134和探测通孔136来电耦接到探测端子132。
例如，为了在第一端口130a处提供50Ω的阻抗并且在提取电路108的第二端口130b处提供50Ω的阻抗，第一电阻器112a和第二电阻器112b可以各自包括9.38Ω的电阻，其中第三电阻器112c可以包括78.4Ω的电阻。
换言之，图12示出了图11的实现方式的更详细示意图，其中示出在电阻器网络(三个电阻器112a至112c的T连接)之后直到探测垫132，可以使用具有受控阻抗的传输线路和通孔(例如，50Ω、60Ω、70Ω或100Ω)。
图13a示出了模拟图11和图12中所示的自动测试设备系统120的示意图。借助于串联在第二端子104与自动测试设备122的接地端子之间的50Ω的(内部)阻抗160来模拟自动测试设备122。借助于串联在第一端子102与被测器件124的接地端子之间的50欧姆的(内部)阻抗来模拟被测器件124。
印刷电路板100包括串联在第一端子102与提取电路的第一端口130a之间的50Ω的第一阻抗106a以模拟一条传输线路106的第一部分106a。另外，印刷电路板100包括串联在第二端子104与提取电路108的第二端口130b之间的50Ω的第二阻抗106b以模拟一条传输线路106的第二部分106b。借助于三个电阻器112a至112c的T连接来模拟提取电路108，其中三个电阻器112a至112c中的第一电阻器112a和三个电阻器112a至112c中的第二电阻器112b被串联在提取电路108的第一端口130a与第二端口130b之间。第一电阻器112a和第二电阻器112b各自包括9.38Ω的电阻，其中三个电阻器112a至112c中的第三电阻器112c包括78.4Ω的电阻。可以借助于串联在第三电阻器112c与同轴探头145的探测端子132之间的50Ω的阻抗134来模拟探测传输线路134。50Ω的同轴探头145包括50Ω的终端电阻器，当使用同轴探头时该电阻器是测量外部仪器的一部分。
图13b示出了通过图13a中所示的模拟自动测试设备系统120的示意图获得的图解模拟结果。图13b中，纵坐标以dB为单位描述信号振幅，其中横坐标以GHz为单位描述频率。根据模拟结果，被测器件124与自动测试设备122之间的附加损耗等于3.5dB，其中探测点132处的损耗等于10dB。此外，探测端口132的回波损耗等于-10dB，其中自动测试设备122端口104和被测器件124端口102的回波损耗等于-75dB。
换言之，图13a和13b示出了图12中所示的方法的模拟，其中可以观察到在自动测试设备122引脚电子与被测器件124之间存在3.5dB的插入损耗，但是自动测试设备端口104和被测器件端口102的回波损耗低于-70dB，这比图8中所示的具有单个电阻器112探测电路108好得多。由于如果适当地设计电路则此附加的插入损耗是与频率无关的，所以可以通过适当地调整自动测试设备122引脚电子驱动器电平并且后校准来自被测器件124的测量值来对其进行补偿。探测到的信号的损耗为10dB，这可以允许使用无源的微同轴的50欧姆探头来替代具有相应放大器的高阻抗探头。
图14a和图14b示出了根据本发明的实施例的印刷电路板100的顶部信号层114和参考接地面的实现示例的说明性视图。包括三个电阻器112a至112c的T连接(或Y连接)的提取电路108可以布置在印刷电路板100的第一层114上。提取电路108可以电耦接到多条传输线路106中的一条传输线路，以便提取通过一条传输线路106在被测器件124与自动测试设备122之间进行交换的信号。此外，第三电阻器112c可以借助于可以由布置在印刷电路板100的第一层114上的微带线实现的探测传输线路134来电耦接到探测端子112。
图14c示出了根据本发明的实施例的印刷电路板100的底部信号层114和参考接地面的实现示例的说明性视图(仰视图)。如图14c中所示，包括三个电阻器112a至112c的T连接(或Y连接)的提取电路108也可以在印刷电路板100的第二层116上实现。
换言之，图14a至图14c示出了印刷电路板100上的使用敏感元件T探测电路108的探测插入器100的可能实现方式的三维图。探测传输线路134可以使用嵌入的微带线方法来实现。可以使用两个信号层来路由此针对DDR3器件(DDR3＝双倍数据速率类型三)的设计示例中的所有信号，其中仅DQ引脚(DQ＝数据(输入和输出)引脚)被探测。由此，探测插入器印刷电路板100可以具有以下堆叠：顶部/电介质/信号/电介质/参考平面/电介质/信号/电介质/底部。请注意，由于具有三个电阻器112a至112c的探测电路108更复杂，所以布局与图10a和图10b中所示的布局相比会更复杂。
以下，针对具体实例描述设计印刷电路板112的提取电路108(或探测插入器电阻器网络)。自然地，以下描述也适用于设计包括不同数量的电阻器和/或电阻器值的提取电路108。
图15示出了图11和图12中所示的自动测试设备系统120的等效电路。为设计具有高性能的探测设置(例如，针对GDDR5应用DC达10.5GHz带宽)，关键在于将区域A减小(乃至尽可能小)，目标是X、Y尺寸小于所关注的最高频率的波长。
在如GDDR5之类的应用中，ATE测试夹具128(通孔或带线/微带线)和套接口伸缩引脚上的传输线路的所有阻抗可以是50欧姆。这意味着L1(106a)、L2(106b)和L3(134)是50欧姆。
为了确保不存在探测点阻抗不连续性引起的反射，关键在于在Z1和Z2方向上(在提取电路108的第一端口130a和第二端口130b)所见的阻抗是50欧姆。测量仪器Z3的阻抗也应是50欧姆，以保证没有反射回到探测电路108。一些测量仪器具有含有需要的50欧姆终端电阻器的50欧姆的匹配输入，在此终端电阻器不是测量仪器的一部分的情形下(如高阻抗探头)，可以将适当的终端电阻器140在传输线路L3(134)末端处添加到电路。
为确定电阻器的值，以下等式必须成立：
阻抗Z1＝50欧姆＝R1+((R2+50)+(R3+50))/((R2+50)*(R3+50))
阻抗Z2＝50欧姆＝R3+((R1+50)+(R3+50))/((R1+50)*(R3+50))
在此类型的网络中，通常为了对称原因而假定R1＝R2。如果我们假定R1＝R2，则ATE122与DUT124之间的插入损耗和探测损耗由以下等式给出：
ATE到DUT之间的连接中的附加DC损耗：
= - 20 log 10 [ ( R 3 + 50 Ω ) × ( R + 50 Ω ) R 3 + R + 100 Ω ( R 3 + 50 Ω ) × ( R + 50 Ω ) R 3 + R + 100 Ω + R × 50 Ω R + 50 Ω ]
DC处的探测损耗：
= - 20 log 10 [ ( R + 50 Ω ) 2 2 R + 100 Ω ( R + 50 Ω ) 2 2 R + 100 Ω + R × 50 Ω R 3 + 50 Ω ]
重要的是要理解，这仅是首次经过计算方法，并且对于更实际的结果，使用带有包括在制造的产品上将会发生的所有寄生效应的实际模型的微波模拟工具是必要的。
对于如DDR4之类的应用，可以通过ATE引脚电子上的适当补偿而容易地进行补偿的小于6dB的目标插入损耗和和在没有太多信号衰减的情况下也可以通过低噪声放大器进行补偿的10dB的探测损耗可以通过选择R1＝R2＝9.38欧姆和R3＝78.4欧姆来实现。插入损耗将是3.3dB并且探测损耗将是10.8dB，这非常接近我们的目标。
本发明的其他实施例提供一种通过印刷电路板提取在被测器件与自动测试设备之间进行交换的信号的方法。印刷电路板包括多个第一端子、多个第二端子、多条传输线路以及提取电路。多个第一端子被配置为接触被测器件所驻留在的套接口的端子。多个第二端子被配置为接触自动测试设备的测试夹具的端子，自动测试设备的测试夹具的端子适合于接触被测器件的套接口的端子。多条传输线路被配置为连接多个第一端子和多个第二端子。提取电路电耦接到多条传输线路中的一条传输线路并且被配置为提取通过一条传输线路在被测器件与自动测试设备之间进行交换的信号以便提供提取的信号，其中提取电路包括电阻器或电阻器网络，其中由于存在印刷电路板(例如，由于单个电阻器或电阻器网络所产生的阻抗不连续)而附加在通过一条传输线路在被测器件与自动测试设备之间进行交换的信号上的损耗小于6dB。该方法包括将印刷电路板布置在被测器件的套接口与自动测试设备的测试夹具之间的步骤，以使得多个第一端子接触被测器件的套接口的端子并且多个第二端子接触自动测试设备的测试夹具的端子。
尽管已经在装置的上下文中描述了一些方面，但是清楚的是，这些方面也表示对相应方法的描述，其中框图或器件与方法步骤或方法步骤的特征相对应。类似地，在方法步骤的上下文中描述的方面也表示对相应的装置的相应的框图、或项或特征的描述。方法步骤中的一些或所有可以通过(或使用)如同微处理器、可编程计算机或电子电路之类的硬件装置来实行。在一些实施例中，最重要的方法步骤中的某一个或多个可以由这样的装置来实行。
取决于某些实现要求，本发明的实施例可以在硬件中或者在软件中来实现。实施方式可以使用具有存储于其上的电子可读控制信号的数字存储介质(例如，软盘、DVD、蓝光、CD、ROM、PROM、EPROM、EEPROM或闪速存储器)来执行，这些控制信号与可编程计算机系统合作(或者能够与其合作)以执行各方法。因此，数字存储介质可以是计算机可读的。
根据本发明的一些实施例包括具有电子可读控制信号的数据载体，这些控制信号能够与可编程计算机系统合作以执行本文描述的方法中之一。
通常，本发明的实施例可以实现为带有程序代码的计算机程序产品，当计算机程序产品在计算机上运行时，程序代码可操作来执行这些方法之一。程序代码可以例如存储在机器可读载体上。
其他实施例包括存储在机器可读载体上的用于执行本文所述的方法之一的计算机程序。
换言之，因此，创新的方法的实施例是具有程序代码的计算机程序，当计算机程序在计算机上运行时，程序代码用于执行本文描述的方法之一。
因此，创新的方法的另一实施例是包括记录于其上的、用于执行本文所述的方法中之一的计算机程序的数据载体(或者数字存储介质或计算机可读介质)。数据载体、数字存储媒体或记录的介质通常是有形的和/或非暂时的。
因此，创新的方法的另一实施例是表示用于执行本文所述的方法之一的计算机程序的数据流或信号序列。数据流或信号序列例如可以被配置为通过数据通信连接(例如，通过因特网)来转移。
另一实施例包括配置为或适合于执行本文所述的方法之一的处理装置，例如，计算机或可编程逻辑设备。
另一实施例包括具有安装于其上的、用于执行本文所述的方法之一的计算机程序的计算机。
根据本发明的另一实施例包括配置为将用于执行本文所述的方法之一的计算机程序(例如，电子地或光学地)转移到接收器的装置或系统。接收器例如可以是计算机、移动设备、存储器设备等等。装置或系统例如可以包括用于将计算机程序转移到接收器的文件服务器。
在一些实施例中，可以使用可编程逻辑器件(例如，现场可编程门阵列)来执行本文所述的方法的一些或全部功能。在一些实施例中，现场可编程门阵列可以与微处理器合作以执行本文所述的方法之一。通常，方法优选地由任何硬件装置来执行。
上述实施例仅用于说明本发明的原理。应理解，本文所述的布置和细节的修改和变化对本领域技术人员将是显而易见的。因此，其旨在仅受所附专利权利要求的范围限制，而不受通过本文实施例的描述和说明所呈现的具体细节的限制。

Claims (23)

1.一种用于提取在被测器件(124)与自动测试设备(122)之间进行交换的信号的印刷电路板(100)，所述印刷电路板(100)包括：
多个第一端子(102)，其用于接触所述被测器件(124)的套接口(126)的端子；
多个第二端子(104)，其用于接触所述自动测试设备(122)的测试夹具(128)的端子，所述测试夹具(128)的端子适合于接触所述被测器件(124)的套接口(126)的端子；
多条传输线路(106)，其连接所述多个第一端子(102)和所述多个第二端子(104)；以及
提取电路(108)，其电耦接到所述多条传输线路(106)中的一条传输线路(106)并且被配置为提取通过所述一条传输线路(106)在所述被测器件(124)与所述自动测试设备(122)之间进行交换的所述信号以便提供提取的信号(110)，其中所述提取电路(108)包括电阻器(112)或电阻器网络，其中由于所述印刷电路板(100)的存在而附加在通过所述一条传输线路在所述被测器件(124)与所述自动测试设备(122)之间进行交换的所述信号上的损耗小于6dB。
2.根据权利要求1所述的印刷电路板(100)，其中所述提取电路(108)的所述电阻器(112)或所述电阻器网络适合于所述一条传输线路(106)的阻抗，以使得通过所述一条传输线路(106)在所述被测器件(124)与所述自动测试设备(122)之间进行交换的所述信号的损耗小于10dB。
3.根据权利要求1所述的印刷电路板(100)，其中所述提取电路(108)包括具有适合于所述一条传输线路(106)的阻抗的阻抗的第一端口(130a)和具有适合于所述一条传输线路(106)的阻抗的阻抗的第二端口(130b)，其中所述传输线路(106)被分成第一部分(106a)和第二部分(106b)，其中所述一条传输线路(106)的所述第一部分(106a)连接到所述提取电路(108)的所述第一端口(130a)并且所述一条传输线路(106)的所述第二部分(106b)连接到所述提取电路(108)的所述第二端口(130b)。
4.根据权利要求3所述的印刷电路板(100)，其中所述提取电路(108)包括三个电阻器(112a、112b、112c)的T连接或Y连接，其中所述三个电阻器(112a、112b、112c)中的第一电阻器(112a)和第二电阻器(112b)串联在所述提取电路(108)的所述第一端口(130a)与所述第二端口(130b)之间。
5.根据权利要求4所述的印刷电路板(100)，其中所述第一电阻器(112a)和所述第二电阻器(112b)包括相同的电阻。
6.根据权利要求1所述的印刷电路板(100)，其中所述多条传输线路(106)中的每一条传输线路都包括适合于所述自动测试设备(122)的阻抗和/或所述被测器件(124)的阻抗的阻抗。
7.根据权利要求1所述的印刷电路板(100)，其中所述多个第一端子(102)被布置在所述印刷电路板(100)的第一层(114)上，并且其中所述多个第二端子(104)被布置在所述印刷电路板(100)的与所述第一层(114)不同的第二层(116)上。
8.根据权利要求7所述的印刷电路板(100)，其中所述多个第一端子(102)或所述多个第二端子(104)包括导电弹性材料。
9.根据权利要求7所述的印刷电路板(100)，其中所述多条传输线路(106)是连接布置在所述印刷电路板(100)的所述第一层(114)上的所述多个第一端子(102)和布置在所述印刷电路板(100)的所述第二层(116)上的所述多个第二端子(104)的通孔(106)。
10.根据权利要求1所述的印刷电路板(100)，其包括电耦接到用于提供所述提取的信号(110)的所述提取电路(108)的探测端子(132)。
11.根据权利要求10所述的印刷电路板(100)，其中所述探测端子(132)借助于具有适合于所述一条传输线路(106)的阻抗的阻抗的探测传输线路(134)电耦接到所述提取电路(108)。
12.根据权利要求11所述的印刷电路板(100)，其中所述探测端子(132)借助于具有适合于所述一条传输线路(106)的阻抗的阻抗的探测通孔(136)电耦接到所述探测传输线路(134)。
13.根据权利要求11所述的印刷电路板(100)，其中所述探测传输线路(134)是微带线(134)。
14.根据权利要求10所述的印刷电路板(100)，其包括串联在所述探测端子(132)与所述印刷电路板(100)的接地电位之间的终端电阻器(140)，其中所述终端电阻器(140)适合于所述一条传输线路(106)的阻抗。
15.根据权利要求7所述的印刷电路板(100)，其中所述第一层(114)或所述第二层(116)包括与不接地端子(102、104)和/或不接地传输线路(106)电隔离的填充接地面，其中所述填充接地面被配置为接触所述自动测试设备(122)的接地电位、所述被测器件(124)的接地电位和/或外部测量仪器(30)的接地电位。
16.根据权利要求1所述的印刷电路板(100)，其中所述多个第一端子(102)被配置为非永久地接触所述被测器件(124)的套接口(126)的端子，并且其中所述多个第二端子(104)被配置为非永久地接触所述自动测试设备(122)的测试夹具(128)的端子，以使得所述印刷电路板(100)是可移除的。
17.根据权利要求1所述的印刷电路板(100)，其中由于所述印刷电路板(100)的阻抗不连续而导致的通过所述一条传输线路(106)在所述被测器件(124)与所述自动测试设备(122)之间进行交换的所述信号的插入损耗小于6dB。
18.根据权利要求1所述的印刷电路板(100)，其中由于所述印刷电路板的存在而导致的通过所述一条传输线路(106)在所述被测器件(124)与所述自动测试设备(122)之间进行交换的所述信号的回波损耗小于-10dB。
19.根据权利要求1所述的印刷电路板(100)，其中所述提取电路(108)被配置为提供所述提取的信号(110)，以使得与通过所述一条传输线路(106)在所述被测器件(124)与所述自动测试设备(122)之间进行交换的所述信号相比所述提取的信号(110)的损耗小于20dB。
20.根据权利要求1所述的印刷电路板(100)，其中所述提取电路(108)被配置为提供所述提取的信号(110)，以使得所述提取的信号(110)的回波损耗小于-4dB。
21.一种自动测试设备系统(120)，其包括：
被测器件(124)，其包括具有端子的套接口(126)；
自动测试设备(122)，其包括具有端子的测试夹具(128)，所述端子适合于接触所述被测器件(124)的所述套接口(126)的所述端子；以及
印刷电路板(100)，其用于提取在所述被测器件(124)与所述自动测试设备(122)之间进行交换的高频信号，所述印刷电路板(100)包括：多个第一端子(102)，其用于接触所述被测器件(124)的所述套接口(126)的所述端子；多个第二端子(104)，其用于接触所述自动测试设备(122)的所述测试夹具(128)的端子；多条传输线路(106)，其连接所述多个第一端子(102)和所述多个第二端子(104)的；以及提取电路(108)，其电耦接到所述多条传输线路(106)中的一条传输线路(106)并且被配置为提取通过所述一条传输线路(106)在所述被测器件(124)与所述自动测试设备(122)之间进行交换的所述信号，其中所述提取电路(108)包括电阻器(112)或电阻器网络，其中由于所述印刷电路板(100)的存在而附加在通过所述一条传输线路在所述被测器件(124)与所述自动测试设备(122)之间进行交换的所述信号上的损耗小于6dB；
其中所述印刷电路板(100)被布置在所述被测器件(124)的所述套接口(126)与所述自动测试设备(122)的所述测试夹具(128)之间，以使得所述多个第一端子(102)接触所述被测器件(124)的所述套接口(126)的所述端子并且所述多个第二端子(104)接触所述自动测试设备(122)的所述测试夹具(128)的所述端子。
22.一种用于通过印刷电路板提取在被测器件与自动测试设备之间进行交换的信号的方法，所述印刷电路板包括：多个第一端子，其用于接触所述被测器件的套接口的端子；多个第二端子，其用于接触所述自动测试设备的测试夹具的端子；多条传输线路，其连接所述多个第一端子和所述多个第二端子；以及提取电路，其电耦接到所述多条传输线路中的一条传输线路并且被配置为提取通过所述一条传输线路在所述被测器件与所述自动测试设备之间进行交换的所述信号，其中所述提取电路包括电阻器或电阻器网络，其中由于所述印刷电路板的存在而附加在通过所述一条传输线路在所述被测器件与所述自动测试设备之间进行交换的所述信号上的损耗小于6dB；其中所述方法包括：
将所述印刷电路板布置在所述被测器件的所述套接口与所述自动测试设备的所述测试夹具之间，以使得所述多个第一端子接触所述被测器件的所述套接口的所述端子并且所述多个第二端子接触所述自动测试设备的所述测试夹具的所述端子。
23.一种包括程序代码的计算机程序，当所述计算机程序在计算机或微处理器上运行时，所述程序代码用于执行根据权利要求19所述的方法。
CN201180074738.7A 2011-11-09 2011-11-09 用于提取在被测器件与自动测试设备之间进行交换的信号的概念 Active CN103917880B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2011/069751 WO2013068040A1 (en) 2011-11-09 2011-11-09 Concept for extracting a signal being exchanged between a device under test and an automatic test equipment

Publications (2)

Publication Number Publication Date
CN103917880A true CN103917880A (zh) 2014-07-09
CN103917880B CN103917880B (zh) 2016-06-08

Family

ID=44999759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180074738.7A Active CN103917880B (zh) 2011-11-09 2011-11-09 用于提取在被测器件与自动测试设备之间进行交换的信号的概念

Country Status (5)

Country Link
US (1) US9568498B2 (zh)
KR (1) KR101602084B1 (zh)
CN (1) CN103917880B (zh)
TW (1) TWI479957B (zh)
WO (1) WO2013068040A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110958765A (zh) * 2019-12-18 2020-04-03 深圳宝龙达信创科技股份有限公司 印刷电路板及其检测系统、检测方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490512B (zh) * 2013-11-28 2015-07-01 英業達股份有限公司 訊號電路板與測試電路板配置系統及其方法
US20160356842A1 (en) * 2015-06-02 2016-12-08 Advantest Corporation Millimeter wave pogo pin contactor design
KR101717690B1 (ko) 2016-01-18 2017-03-28 주식회사 휴윈 디임베딩을 위한 테스트 픽스처 추출 방법
EP3200033B1 (de) * 2016-01-29 2019-07-10 Siemens Aktiengesellschaft Anordnung mit zumindest zwei peripherie-einheiten und mit einem sensor
US10944148B2 (en) 2016-02-04 2021-03-09 Advantest Corporation Plating methods for modular and/or ganged waveguides for automatic test equipment for semiconductor testing
US10381707B2 (en) 2016-02-04 2019-08-13 Advantest Corporation Multiple waveguide structure with single flange for automatic test equipment for semiconductor testing
US10393772B2 (en) 2016-02-04 2019-08-27 Advantest Corporation Wave interface assembly for automatic test equipment for semiconductor testing
US9763329B1 (en) 2016-03-11 2017-09-12 Apple Inc. Techniques for observing an entire communication bus in operation
EP3546975A1 (en) * 2018-03-29 2019-10-02 Rohde & Schwarz GmbH & Co. KG Test arrangement and test method for characterizing a differential probe
CN112305398A (zh) 2019-08-01 2021-02-02 富港电子（东莞）有限公司 自动化电路板测试系统及其方法
US20200303291A1 (en) * 2020-06-08 2020-09-24 Intel Corporation Integrated circuit (ic) package with substrate having validation connectors
KR20220039954A (ko) * 2020-09-22 2022-03-30 삼성전자주식회사 프로브 장치, 테스트 장치, 및 반도체 장치의 테스트 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274336A (en) * 1992-01-14 1993-12-28 Hewlett-Packard Company Capacitively-coupled test probe
US6331783B1 (en) * 1999-10-19 2001-12-18 Teradyne, Inc. Circuit and method for improved test and calibration in automated test equipment
CN201014993Y (zh) * 2006-12-04 2008-01-30 杨世光 Pcb板测试仪的测试电路改良
US20080191707A1 (en) * 2003-10-27 2008-08-14 Arc Radar And Communication Services, Llc Configurable interface device
CN201392368Y (zh) * 2008-11-28 2010-01-27 电子科技大学 一种线路板特性阻抗测试装置
WO2010054669A1 (en) * 2008-11-11 2010-05-20 Verigy (Singapore) Pte.Ltd. Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment
CN201754171U (zh) * 2010-04-01 2011-03-02 苏州崴展电子科技有限公司 电容式触摸屏ito电气特性检测系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW557527B (en) * 2001-03-26 2003-10-11 Schlumberger Technologies Inc Method and apparatus for calibration of integrated circuit tester timing
JP4188917B2 (ja) 2002-10-31 2008-12-03 株式会社アドバンテスト 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部
US7324982B2 (en) * 2004-05-05 2008-01-29 Agilent Technologies, Inc. Method and apparatus for automated debug and optimization of in-circuit tests
JP2009204329A (ja) 2008-02-26 2009-09-10 Nec Electronics Corp 回路ボード検査システム及び検査方法
US7808258B2 (en) * 2008-06-26 2010-10-05 Freescale Semiconductor, Inc. Test interposer having active circuit component and method therefor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274336A (en) * 1992-01-14 1993-12-28 Hewlett-Packard Company Capacitively-coupled test probe
US6331783B1 (en) * 1999-10-19 2001-12-18 Teradyne, Inc. Circuit and method for improved test and calibration in automated test equipment
US20080191707A1 (en) * 2003-10-27 2008-08-14 Arc Radar And Communication Services, Llc Configurable interface device
CN201014993Y (zh) * 2006-12-04 2008-01-30 杨世光 Pcb板测试仪的测试电路改良
WO2010054669A1 (en) * 2008-11-11 2010-05-20 Verigy (Singapore) Pte.Ltd. Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment
CN201392368Y (zh) * 2008-11-28 2010-01-27 电子科技大学 一种线路板特性阻抗测试装置
CN201754171U (zh) * 2010-04-01 2011-03-02 苏州崴展电子科技有限公司 电容式触摸屏ito电气特性检测系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110958765A (zh) * 2019-12-18 2020-04-03 深圳宝龙达信创科技股份有限公司 印刷电路板及其检测系统、检测方法

Also Published As

Publication number Publication date
TW201334639A (zh) 2013-08-16
KR101602084B1 (ko) 2016-03-21
WO2013068040A1 (en) 2013-05-16
US20140239994A1 (en) 2014-08-28
US9568498B2 (en) 2017-02-14
TWI479957B (zh) 2015-04-01
CN103917880B (zh) 2016-06-08
KR20140096350A (ko) 2014-08-05

Similar Documents

Publication Publication Date Title
CN103917880B (zh) 用于提取在被测器件与自动测试设备之间进行交换的信号的概念
CN101176389B (zh) 阻抗受控过孔结构
US7012442B2 (en) Test signal distribution system for IC tester
US7034544B2 (en) Methods for minimizing the impedance discontinuity between a conductive trace and a component and structures formed thereby
JP5750446B2 (ja) 超高周波用途のための、裏側に空洞を有するデバイスインターフェースボード
CN107003353A (zh) 用于实现在印刷电路板内的、直接存在于被测设备下方的嵌入式串行数据测试回环的结构和实现方法
Kim et al. A novel IC-stripline design for near-field shielding measurement of on-board metallic cans
CN107077176A (zh) 两部分电气连接器
TWI414791B (zh) 測試配置裝置、彈簧銷針及用以測試受測元件之方法
Lee et al. Electromagnetic Field Interference on Transmission Lines due to On‐Board Antenna
US9907159B2 (en) Plug connector for tuning crosstalk and return loss
Op't Land et al. Design of a 20 GHz DPI method for SOIC8
TW201531715A (zh) 探針卡與製造方法
US9772350B2 (en) RF probe
Dabrowiecki et al. Evaluation of a Spring Probe Card Solution for 5G WLCSP Applications
CN206728360U (zh) 一种射频电路板及移动终端
CN210347768U (zh) 一种超高速信号板的阻抗测试结构
US7382210B2 (en) Broadband differential coupling circuit having coupled differential aggressor and signal channels
Wang et al. Accurate socket modeling and validation for SI/PI applications considering contact resistance
Heuvelman et al. FEM modeling of gigahertz TEM cells for susceptibility analysis of RFID products
Scogna Signal integrity analysis of a 26 layers board with emphasis on the effect of non-functional pads
US20210364576A1 (en) Use of Standing Wave Ratio Measurements for Interconnect Testing
Kim et al. Design and analysis of silicone rubber-based TERAPOSER for LPDDR4 memory test
CN117518056A (zh) 校准芯片及校准芯片组
Wang et al. Measurement and correlation of the PCB high speed links

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ADVANTEST CORP.

Free format text: FORMER OWNER: ADVANTEST (CHINA) CO., LTD.

Effective date: 20150506

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150506

Address after: Tokyo, Japan, Japan

Applicant after: ADVANTEST CORP

Address before: Singapore Singapore

Applicant before: Verigy Pte Ltd Singapore

C14 Grant of patent or utility model
GR01 Patent grant