TW201334639A - 用以摘取於受測裝置與自動化測試設備間交換之信號的概念 - Google Patents

用以摘取於受測裝置與自動化測試設備間交換之信號的概念 Download PDF

Info

Publication number
TW201334639A
TW201334639A TW101141122A TW101141122A TW201334639A TW 201334639 A TW201334639 A TW 201334639A TW 101141122 A TW101141122 A TW 101141122A TW 101141122 A TW101141122 A TW 101141122A TW 201334639 A TW201334639 A TW 201334639A
Authority
TW
Taiwan
Prior art keywords
terminals
circuit board
printed circuit
device under
under test
Prior art date
Application number
TW101141122A
Other languages
English (en)
Other versions
TWI479957B (zh
Inventor
Moreira Jose Antonio Alves
Marc Moessinger
Original Assignee
Advantest Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Singapore Pte Ltd filed Critical Advantest Singapore Pte Ltd
Publication of TW201334639A publication Critical patent/TW201334639A/zh
Application granted granted Critical
Publication of TWI479957B publication Critical patent/TWI479957B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本發明之實施例提出一種用以摘取在一受測裝置與一自動化測試設備間交換的信號之印刷電路板。該印刷電路板包含多個第一端子、多個第二端子、多條傳輸線及一摘取電路。該等多個第一端子係經組配來接觸該受測裝置的一插槽之端子。該等多個第二端子係經組配來接觸該自動化測試設備之一測試固定構件的端子，該等端子係適用以接觸該受測裝置的插槽的該等端子。該等多條傳輸線係經組配來連結該等多個第一端子及該等多個第二端子。該摘取電路係電氣耦接至該等多條傳輸線中之一者，且係經組配來摘取透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號以提供一摘取信號，其中該摘取電路係包含一電阻器或一電阻器網絡，其中因該印刷電路板之存在所致而加在透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號上之一損耗係小於6分貝。

Description

用以摘取於受測裝置與自動化測試設備間交換之信號的概念
本發明之實施例係有關於用以摘取於受測裝置與自動化測試設備間交換之信號的概念。本發明之若干實施例係有關於一種探測在一受測裝置與一自動化測試設備接腳電子元件通道間之發射信號及接收信號之方法。
發明背景
高速記憶體應用例如DDR4(DDR4=雙倍資料率第四型)可使用自動化測試設備(ATE)10加以特徵化與測試。於初始特徵化步驟中，如圖1a所示，測試工程師使用外部儀器30測量在該自動化測試設備10與該受測裝置(DUT)20間交換的信號極有助益。此種設備配置的挑戰係確保在探測點40，信號完整性夠佳以有高度保真度測量在該自動化測試設備10與該受測裝置20間交換的信號。同時，也要緊地須保證該探測配置設定確實對該受測裝置20與自動化測試設備10間的信號完整性極少衝擊，及藉此方式，極少降級來自自動化測試設備10或受測裝置20的信號。雖 言如此，極其困難地難以產生一探測點40其確實對該受測裝置20與自動化測試設備10接腳電子元件間的信號完整性極少具有衝擊。
先前解決方案包括如圖1b所示，在自動化測試設備測試固定構件印刷電路板(PCB)50上探測該非背側鑽孔通孔的背部至球柵陣列(BGA)受測裝置20。此種辦法對高速應用造成顯著問題，原因在於通孔短柱60對信號完整性有顯著衝擊且探測電路無法移除。
此外，探測軌線及電路能夠在受測裝置20測試固定構件PCB上體現，但不易移動，表示將經常性地對受測裝置20至自動化測試設備10的效能造成衝擊。也要求小心設計以提供對高速應用的良好信號完整性。
因此，本發明之目的係提出一種改良用以摘取於受測裝置與自動化測試設備間交換之信號的概念。
此一目的係藉如申請專利範圍第1項之印刷電路板、如申請專利範圍第18項之自動化測試設備系統、如申請專利範圍第19項之方法及如申請專利範圍第20項之電腦程式解決。
本發明之實施例提出一種用以摘取於受測裝置與自動化測試設備間交換之信號的印刷電路板。該印刷電路板包含多個第一端子、多個第二端子、多條傳輸線及一摘取電路。該等多個第一端子係經組配來接觸該受測裝置的一插槽之端子。該等多個第二端子係經組配來接觸該自 動化測試設備之一測試固定構件的端子，該等端子係適用以接觸該受測裝置的插槽的該等端子。該等多條傳輸線係經組配來連結該等多個第一端子及該等多個第二端子。該摘取電路係電氣耦接至該等多條傳輸線中之一者，且係經組配來摘取透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號以提供一摘取信號，其中該摘取電路係包含一電阻器或一電氣電阻器網絡，其中因該印刷電路板之存在所致而加在透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號上之一損耗係小於6分貝。
於實施例中，包含該等多個第一端子及該等多個第二端子之該印刷電路板可配置於該受測裝置與該自動化測試設備間，使得該等多個第一端子係接觸該受測裝置的插槽之端子，及該等多個第二端子係接觸該自動化測試設備之測試固定構件的端子。該印刷電路板包含連結該等多個第一端子及該等多個第二端子之多條傳輸線，其中一摘取電路係電氣耦接至該等多條傳輸線中之一者，且係經組配來摘取透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號。該摘取電路包含一電阻器或一電氣電阻器網絡，其中因該印刷電路板之存在所致而加在透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號上之一損耗係小於6分貝。
本發明之更進一步實施例提出一種自動化測試設備系統包含一受測裝置、一自動化測試設備及一印刷電路板。該受測裝置包含具有端子之一封裝化積體電路。該 自動化測試設備包含具有端子之一測試固定構件及一插槽，該等端子係適用以接觸該封裝化受測裝置的端子。該印刷電路板包含多個第一端子、多個第二端子、多條傳輸線及一摘取電路。該等多個第一端子係經組配來接觸該受測裝置的一插槽之端子。該等多個第二端子係經組配來接觸該自動化測試設備之一測試固定構件的端子，該等端子係適用以接觸該受測裝置的插槽的該等端子。該等多條傳輸線係經組配來連結該等多個第一端子及該等多個第二端子。該摘取電路係電氣耦接至該等多條傳輸線中之一者，且係經組配來摘取透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號以提供一摘取信號，其中該摘取電路係包含一電阻器或一電氣電阻器網絡，其中因該印刷電路板之存在所致而加在透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號上之一損耗係小於6分貝。該印刷電路板係配置於該受測裝置與該自動化測試設備間，使得該等多個第一端子係接觸該受測裝置的插槽之端子，及該等多個第二端子係接觸該自動化測試設備之測試固定構件的端子。
本發明之更進一步實施例提出一種使用一印刷電路板以摘取在一受測裝置與一自動化測試設備間交換的信號之方法。該印刷電路板包含多個第一端子、多個第二端子、多條傳輸線及一摘取電路。該等多個第一端子係經組配來接觸該受測裝置的一插槽之端子。該等多個第二端子係經組配來接觸該自動化測試設備之一測試固定構件的 端子，該等端子係適用以接觸該受測裝置的插槽的該等端子。該等多條傳輸線係經組配來連結該等多個第一端子及該等多個第二端子。該摘取電路係電氣耦接至該等多條傳輸線中之一者，且係經組配來摘取透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號以提供一摘取信號，其中該摘取電路係包含一電阻器或一電氣電阻器網絡，其中因該印刷電路板之存在所致而加在透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號上之一損耗係小於6分貝。該方法係包含配置該印刷電路板於該受測裝置之該插槽與該自動化測試設備之該測試固定構件間之一步驟，使得該等多個第一端子係接觸該受測裝置之該插槽的該等端子，及該等多個第二端子係接觸該自動化測試設備之該測試固定構件的該等端子。
10、122‧‧‧自動化測試設備(ATE)
20、124‧‧‧受測裝置(DUT)
30‧‧‧外部儀器
40‧‧‧探測點
50‧‧‧自動化測試設備測試固定構件印刷電路板(PCB)
60‧‧‧通孔短柱
100‧‧‧印刷電路板(PCB)、探測中介件
102‧‧‧第一端子、第一襯墊
104‧‧‧第二端子、第二襯墊
106、180a-c‧‧‧傳輸線
106a‧‧‧第一部分
106b‧‧‧第二部分
108‧‧‧摘取電路
110‧‧‧摘取信號、探測信號
112、140‧‧‧電阻器、終端電阻器
112a-c‧‧‧電阻器
114‧‧‧頂層、第一層
116‧‧‧底層、第二層
120‧‧‧自動化測試設備系統
126‧‧‧插槽
128‧‧‧測試固定構件、測試固定構件PCB、ATE測試固定構件PCB
130a‧‧‧第一埠
130b‧‧‧第二埠
132‧‧‧探測端子、探測襯墊
134‧‧‧探測傳輸線
136‧‧‧探測通孔
142‧‧‧引線
144‧‧‧高阻抗有源探頭、高阻抗探頭
145‧‧‧同軸探頭
146‧‧‧示波器
148‧‧‧填補接地平面、填補銅區
150‧‧‧共用節點
160‧‧‧(內部)阻抗/傳輸線
170‧‧‧接腳電子元件
172、182‧‧‧驅動器
174、184‧‧‧接收器
176‧‧‧ATE/ATE測試固定構件互連體
178‧‧‧通道傳輸線
此處將參考附圖描述本發明之實施例。
圖1a顯示包含一受測裝置、一自動化測試設備及在該受測裝置與該自動化測試設備間之一探測點的一常見自動化測試設備系統。
圖1b顯示包含一受測裝置、一自動化測試設備及在該受測裝置與該自動化測試設備間之一探測點的一常見自動化測試設備系統。
圖2顯示依據本發明之一實施例一印刷電路板之一方塊圖。
圖3顯示依據本發明之一實施例一自動化測試設備系 統之一方塊圖。
圖4顯示依據本發明之一實施例一受測裝置及一印刷電路板之一方塊圖。
圖5顯示依據本發明之一實施例該印刷電路板之頂部上之一例示說明圖。
圖6a顯示依據本發明之一實施例用於高阻抗探測辦法之一探測襯墊的具體實施例之一例示說明圖。
圖6b顯示依據本發明之一實施例用於同軸型探測辦法之一探測襯墊的具體實施例之一例示說明圖。
圖7顯示依據本發明之一實施例使用單一電阻器的一種可能探測體現之系統層面視圖之一方塊圖。
圖8顯示圖7所示該自動化測試設備系統之一方塊圖。
圖9a顯示模擬圖7及8所示該自動化測試設備系統之一示意圖。
圖9b顯示使用圖9a所示模擬自動化測試設備系統之該示意圖所得的一模擬結果略圖。
圖10a顯示依據本發明之一實施例該印刷電路板的該頂信號層及該參考接地平面之一具體實施例之一例示說明圖。
圖10b顯示依據本發明之一實施例該印刷電路板的該頂信號層及該參考接地平面之一具體實施例之一例示說明圖。
圖11顯示依據本發明之一實施例使用一電阻器網絡的一種可能探測體現之系統層面視圖之一方塊圖。
圖12顯示圖11所示自動化測試設備系統之一方塊圖。
圖13a顯示模擬圖11及12所示的該自動化測試設備系 統之一示意圖。
圖13b顯示使用圖13a所示模擬自動化測試設備系統之該示意圖所得的一模擬結果略圖。
圖14a顯示依據本發明之一實施例該印刷電路板的該頂信號層及該參考接地平面之一具體實施例之一例示說明圖。
圖14b顯示依據本發明之一實施例該印刷電路板的該頂信號層及該參考接地平面之一具體實施例之一例示說明圖。
圖14c顯示依據本發明之一實施例該印刷電路板的該底信號層及該參考接地平面之一具體實施例之一例示說明圖。
圖15顯示圖11及12所示自動化測試設備系統之一等效電路。
於後文詳細說明部分中相等的或相當的元件或具有相等或相當功能的元件係標示以相等的或相當的元件符號。
於後文詳細說明部分中，陳述多個細節以供更徹底解釋本發明之實施例。但熟諳技藝人士顯然易知可無此等特定細節而實施本發明之實施例。於其它情況下，眾所周知之結構及裝置係以方塊圖而非以細節顯示以免遮掩本發明之實施例。此外，除非特地註明否則後文描述的不同實施例之特徵可彼此組合。
圖2顯示依據本發明之一實施例一印刷電路板100之方塊圖。印刷電路板100包含多個第一端子102、多個第二端子104、多條傳輸線106及一摘取電路108。多個第一端子102係經組配來接觸該受測裝置之一插槽的端子。多個 第二端子104係經組配來接觸該自動化測試設備之一測試固定構件的端子，後述該等端子係適用以接觸該受測裝置之該插槽的端子。多條傳輸線106係經組配來連結多個第一端子102與多個第二端子104。該摘取電路108係電氣耦接至該等多條傳輸線106中之一者，且係經組配來摘取透過該一條傳輸線106而在該受測裝置與該自動化測試設備間交換的信號以提供一摘取信號110。該摘取電路108包含一電阻器112或一電氣電阻器網絡，其中因該印刷電路板100的存在所致之加在透過該一條傳輸線而在該受測裝置124與該自動化測試設備122間交換的信號上之一損耗係小於6分貝(或1分貝、3分貝、或10分貝)。
於實施例中，該電阻器112或該摘取電路108的電阻器網絡可調整適應該一條傳輸線106之阻抗，使得透過該一條傳輸線而在該受測裝置124與該自動化測試設備122間交換的信號之一損耗係小於10分貝。舉例言之，該電阻器網絡可經設計來減少或甚至最小化加在該傳輸線106上的插入損耗。此外，摘取電路108可包含一電阻器或一電阻器網絡設計來減少對透過該ATE接腳電子元件與該DUT 124間的該信號路徑106而在該受測裝置124與該自動化測試設備122間交換的信號之完好性的衝擊。
換言之，圖2顯示依據本發明之一實施例一印刷電路板100之方塊圖。印刷電路板100包含多個第一端子102、多個第二端子104、多條傳輸線106及一摘取電路108。多個第一端子102係經組配來接觸該受測裝置之一插槽的 端子。多個第二端子104係經組配來接觸該自動化測試設備之一測試固定構件的端子，後述該等端子係適用以接觸該受測裝置之該插槽的端子。多條傳輸線106係經組配來連結多個第一端子102與多個第二端子104。該摘取電路108係電氣耦接至該等多條傳輸線106中之一者，且係經組配來摘取透過該一條傳輸線106而在該受測裝置與該自動化測試設備間交換的信號以提供一摘取信號110。該摘取電路108包含調整適應該一條傳輸線106的阻抗一電阻器112，使得因該印刷電路板100的存在所致之透過該一條傳輸線106在該受測裝置124與該自動化測試設備122間交換的信號之一損耗係小於6分貝。
於實施例中，印刷電路板100可配置(或插入，或插置)在該受測裝置與該自動化測試設備間，使得多個第一端子102係接觸該受測裝置之插槽的端子，而第二端子104係接觸該自動化測試設備之該測試固定構件的端子。為了摘取在該受測裝置124與該自動化測試設備122間交換的信號，印刷電路板100包含電氣耦接至該等多條傳輸線106中之一者中之一摘取電路108。該摘取電路108包含一電阻器網絡112，其係設計以減少對透過該一條傳輸線106在該受測裝置124與該自動化測試設備122間交換的信號之完好性的衝擊。
於若干實施例中，因印刷電路板100的阻抗斷續性所致透過該一條傳輸線106在該受測裝置124與該自動化測試設備122間交換的信號之一插入損耗可小於6分貝(或1分貝、3分貝、7分貝、或10分貝)。換言之，本發明之實施 例提供單一電阻器或一電阻器網絡，其減少(或甚至最小化)ATE與DUT間之插入損耗至小於6分貝。
此外，因印刷電路板的存在所致的在該受測裝置124與該自動化測試設備122間交換的信號之一回送損耗可小於-10分貝(或-20分貝、-30分貝、-40分貝、或-50分貝)。換言之，本發明之實施例提供單一電阻器或一電阻器網絡，其減少(或甚至最小化)探測電路的ATE埠及DUT埠之回送損耗至小於-20分貝(或-10分貝或-50分貝)。
此外，摘取電路108可經組配來提供摘取信號110，使得該摘取信號110比較透過該一條傳輸線106在該受測裝置124與該自動化測試設備122間交換的信號之損耗係小於20分貝。換言之，本發明之實施例提供單一電阻器或一電阻器網絡，其可減少(或甚至最小化)該探測電路與該量測儀器間之插入損耗小於20分貝。
此外，摘取電路108可經組配來提供摘取信號110，使得該摘取信號110的回送損耗係小於-4分貝(或-7分貝、-10分貝或-20分貝)。換言之，本發明之實施例提供單一電阻器或一電阻器網絡，其可減少(或甚至最小化)該探測電路上的回送損耗小於-10分貝(或-4分貝或-20分貝)。
於實施例中，在摘取信號110上的損耗與在摘取信號110上的雜訊間可同時做一折衷，原因在於較多損耗通常暗示較小斷續性，但要求該摘取信號110的較高放大，其通常暗示在摘取信號上的較高雜訊。
於實施例中，透過該一條傳輸線106在該受測裝 置與該自動化測試設備間交換的信號用於在4 Gbps上執行的DDR4應用可包含DC與6 GHz間之頻率範圍，相對應於用於數位信號具有DC與基頻三倍間之頻寬的需要，或用於在8 Gbps上執行的PCI快速3或GDDR5應用包含DC與12 GHz間之頻率範圍。
為了避免不匹配及結果導致的效應，例如反射、損耗及/或失真，多條傳輸線106可包含調整適應該自動化測試設備及/或該受測裝置的(內部)阻抗之一阻抗。舉例言之，該自動化測試設備可包含50歐姆(Ω)(或60 Ω、或70 Ω、或100 Ω)的(內部)阻抗，其中該等多條傳輸線106也可包含調整適應該自動化測試設備的50歐姆(Ω)(或60 Ω、或70 Ω、或100 Ω)的(內部)阻抗之一阻抗。當然，該受測裝置也可包含50 Ω(或60 Ω、或70 Ω、或100 Ω)的(內部)阻抗，其中該等多條傳輸線106也可包含調整適應該受測裝置的50 Ω(或60 Ω、或70 Ω、或100 Ω)的(內部)阻抗之一阻抗。此外，多條傳輸線106的阻抗可調整適應該自動化測試設備及/或該受測裝置的(內部)阻抗使得多條傳輸線106之阻抗、該自動化測試設備之阻抗與該受測裝置之阻抗包含相同值，例如50 Ω(或60 Ω、或70 Ω、或100 Ω)。
於實施例中，多個第一端子102可設置在印刷電路板100的頂層114上，其中多個第二端子104可設置在印刷電路板100之與第一層114不同的底層116上。此外，該等多條傳輸線106可為連結設置在印刷電路板100的第一層114上的多個第一端子102與設置在印刷電路板100的底層116 上的多個第二端子104的通孔106。此外，該印刷電路板100之頂層114及/或底層116可包含與非接地端子102及104及/或非接地傳輸線106電絕緣的填補接地平面，其中該填補接地平面可經組配來接觸該自動化測試設備之一地電位(或接地端子)及/或該受測裝置之一地電位(或接地端子)。
後文中，依據本發明之構想的印刷電路板100之特徵係藉包含該印刷電路板100、一自動化測試設備及一受測裝置的自動化測試設備系統120描述。
圖3顯示依據本發明之一實施例一自動化測試設備系統120之方塊圖。該自動化測試設備系統120包含一印刷電路板100(或探測中介件100)、一自動化測試設備122及一受測裝置124。如圖3所示，該印刷電路板100(或探測中介件100)可插置於該自動化測試設備122與受測裝置124間，使得多個第一端子102(例如多個第一襯墊102)係接觸該受測裝置124之插槽126的端子，而多個第二端子104(例如多個第二襯墊104)係接觸該自動化測試設備122之測試固定構件128的端子，而該等端子係適用以接觸該受測裝置124之插槽126的端子。
換言之，如圖3所示，本發明之實施例提供一印刷電路板100(或活動式中介件100，或探測中介件100)其可用以或插置在該印刷電路板的ATE測試固定構件128與DUT插槽126間。如此可保證由該探測電路在該探測中介件100所導入的斷續性係儘可能地小，以及透過該一條傳輸線106在該受測裝置124與該自動化測試設備122間交換的信 號之損耗係減少或甚至儘可能地小。
多個第一端子102可經組配成非持久性地接觸該受測裝置124之插槽126的端子，其中該等多個第二端子104可經組配成非持久性地接觸該自動化測試設備122之測試固定構件128的端子，使得印刷電路板100為活動式。換言之，當不再需要時可移除探測中介件100。
依據本發明之構想，印刷電路板100(或探測中介件100)許可探測在該受測裝置124與該自動化測試設備122接腳電子元件間交換的信號。如此極為有助於測試工程師用於其應用的除錯。因此印刷電路板100的尺寸小提供有關探測信號的信號完好之顯著優點，也對在該受測裝置124與該自動化測試設備122接腳電子元件間的信號完好之衝擊提供顯著優點。又復，如已述，探測中介件100可移除，許可測試工程師測試受測裝置124而不受探測中介件的影響。探測中介件100也可重復用在其它相似的(或相同的)DUT測試固定構件。
圖4顯示依據本發明之一實施例一自動化測試設備系統120之方塊圖。該印刷電路板100可插置在自動化測試設備122與受測裝置124間，使得多個第一端子102係接觸該受測裝置124之插槽126的端子，而多個第二端子104係接觸該自動化測試設備122之測試固定構件128的端子。
摘取電路108(或探測電路108)可包含一第一埠130a及一第二埠130b，其中該一條傳輸線106可劃分為(或包含)一第一部分106a及一第二部分106b，其中該一條傳輸 線106之第一部分106a可連結至該探測電路108的第一埠130a，其中該一條傳輸線106之第二部分106b可連結至該探測電路108的第二埠130b。
該印刷電路板100可包含一探測端子132(例如一探測襯墊132)，其係電氣耦接至該摘取電路108用以在該探測端子132提供摘取信號110。該探測端子132可藉一探測傳輸線134而電氣耦接至該摘取電路108，該探測傳輸線134具有調整適應該一條傳輸線106(或該一條傳輸線106的第一部分106a及/或第二部分106b)之阻抗。此外，該探測端子132可藉具有調整適應該一條傳輸線106(或該一條傳輸線106的第一部分106a及/或第二部分106b)之阻抗的一探測通孔136而電氣耦接至該探測傳輸線134。此外，該印刷電路板100可包含串聯在該探測端子與該印刷電路板100之一地電位(或接地端子)間之一終端電阻器，其中該終端電阻器可調整適應該一條傳輸線106的阻抗。
舉例言之，該自動化測試設備122及/或受測裝置124可包含50 Ω(或60 Ω、或70 Ω、或100 Ω)的(內部)阻抗，其中該等多條傳輸線106也可包含配合該自動化測試設備122及/或受測裝置124之阻抗的50 Ω(或60 Ω、或70 Ω、或100 Ω)的阻抗。此外，該探測電路108、探測傳輸線134、探測通孔136及/或終端電阻器也可具有配合該一條傳輸線之阻抗的50 Ω(或60 Ω、或70 Ω、或100 Ω)的阻抗，且因而匹配該自動化測試設備122及/或受測裝置124之(內部)阻抗，因此避免不匹配及所造成的影響。
自動化測試設備122可包含多個通道，該等多個通道的各個通道包含利用一通道傳輸線178而電氣耦接至ATE/ATE測試固定構件互連體176的一驅動器172及一接收器174(或接腳電子元件170)，如圖4所示。此外，該測試固定構件印刷電路板128可包含用以電氣耦接各個端子與ATE/ATE測試固定構件互連體176的傳輸線180a至180c。
受測裝置124也可包含多個通道，該等多個通道的各個通道包含利用傳輸線180a及180b而電氣耦接至受測裝置124的插槽126。
為了改善多個第一端子102與受測裝置124的插槽126之端子間的電氣連結，及/或多個第二端子104與自動化測試設備122之測試固定構件128的端子間之電氣連結，該等多個第一端子102可包含銅襯墊，其係經由插槽縱向振動接腳或彈性體接點，此乃傳導性彈性體材料而連結至插槽。換言之，印刷電路板100的第一層114可在該等多個第一端子102的至少一區包含銅襯墊，其直徑及間距係適合DUT封裝體幾何形狀。此外，印刷電路板的第二層116可在該等多個第二端子104的至少一區包含傳導性彈性體材料，而在該等多個第二端子104間的一區包含高度較低的非傳導性剛性材料(例如凱普頓(Kapton))，以提供硬質止塊以防過度壓縮在該等多個第二端子104的至少一區包含傳導性彈性體材料。
依據本發明之構想，一活動式印刷電路板100具有嵌入型離散組件(以形成探測電路108)及在底部116的傳 導性彈性體材料及在頂部114的銅襯墊，可用以提供ATE測試固定構件PCB 128與探測中介件100間之良好電氣連結，如圖4所示。
圖5顯示依據本發明之一實施例該印刷電路板100之頂層114的說明視圖。如圖5所示，印刷電路板100之頂層114可包含多個第一端子102用以接觸受測裝置124之插槽126的端子。此外，印刷電路板100之頂層114可包含探測端子132用以提供摘取信號110。
於圖5中，印刷電路板100的頂層114例示說明地包含24個第一端子102(例如24個第一襯墊)用以接觸受測裝置124之插槽126的端子，及24個探測端子132(例如24個探測襯墊)用以提供從該等在該受測裝置124與該自動化測試設備122間交換的信號摘取得的信號110。當然，印刷電路板100也可包含n個第一端子102用以接觸受測裝置124之插槽126的端子，及m個探測端子132用以提供摘取信號110，其中n為大於或等於2的自然數(n2)，及其中m為大於或等於1的自然數(n1)。
換言之，圖5顯示印刷電路板100之頂視略圖。探測端子132可位在插槽126匹配探測襯墊132該區外側，使其容易接取。取決於容後詳述之探測辦法，探測襯墊132可設計而使用不同技術。
圖6a顯示依據本發明之一實施例探測襯墊132之一體現實例之說明圖。換言之，圖6a顯示探測襯墊132之設計的可能選項。因此可使用二通孔106，一個通孔用於信 號，而另一個通孔用以單端組態接地，二引線142可焊接其上，該等引線係連結至高阻抗有源探頭144，其又轉而可連結至示波器146。可增加50 Ω電阻器140(或終端電阻器140)以防反射回探測點。
圖6b顯示依據本發明之一實施例探測襯墊132之一體現實例之說明圖。換言之，圖6b顯示探測襯墊132之設計的可能選項。於圖6b中只存在有信號通孔106，周圍環繞有餘隙以與可連結至一固定間距微同軸探頭的接地梢端的一填補接地平面148(或填補銅區148)分開。於本組態中，50 Ω微同軸共面探頭可用以測量探測信號110(或摘取信號110)，於該處該餘隙間距係相對應於該探頭間距。
圖7顯示依據本發明之一實施例一自動化測試設備系統120之方塊圖。該自動化測試設備系統120包含該印刷電路板100、一自動化測試設備122及一受測裝置124。該印刷電路板108之摘取電路108包含一電阻器112，其係電氣耦接至該一條傳輸線106。注意該一條傳輸線106可被劃分成一第一部分106a及一第二部分106b，其中該一條傳輸線106的第一部分106a、該一條傳輸線106的第二部分106b及該電阻器可連結至一共用節點150。此外，摘取電路108的電阻器112可利用該探測傳輸線134而電氣耦接至該高阻抗探頭144，包含探測襯墊132及串聯於該探測襯墊132與該印刷電路板100的地電位(或一接地端子)間之終端電阻器140。
換言之，圖7顯示一種使用單一電阻器112之探測配置。探測電路108的體現有數種選項。單純辦法係使用在 探測中介件100上的單一嵌入型電阻器112，其係使用放大電晶體而連結至一高阻抗探頭144，如圖7所示。
圖8顯示圖7所示之自動化測試設備系統120之方塊圖。該摘取電路108之電阻器112係利用一探測傳輸線134及一探測通孔136而電氣耦接至該一條傳輸線106及電氣耦接至該探測端子132(例如探測襯墊132)。設該傳輸線長度可大於探測信號之上升時間，則該探測傳輸線134及/或該探測通孔136可能需要有經控制的阻抗。取決於探測電路設計，此項阻抗可與傳輸線106相同，例如50 Ω(或60 Ω、或70 Ω、或100 Ω)或相異。
換言之，圖8顯示圖7之體現的進一步細節示意圖，圖中顯示在探測電阻器112後方至探測襯墊132之前，可使用一高阻抗傳輸線144及通孔136(例如具有50歐姆阻抗)。
圖9a顯示模擬圖7及8所示自動化測試設備系統120之示意圖。自動化測試設備係藉串聯在第二端子104與自動化測試設備122的一接地端子間之50 Ω的(內部)阻抗160模擬。受測裝置124係藉串聯在第一端子102與受測裝置124的一接地端子間之50 Ω的(內部)阻抗模擬。
該印刷電路板100包含串聯在該第一端子102與該第二端子104間之一50 Ω第一阻抗106a及一50 Ω第二阻抗106b模擬以模擬該一條傳輸線106。印刷電路板100的摘取電路108係藉連結至該第一阻抗106a與第二阻抗106b的串聯共用節點150之200 Ω電阻器112模擬，因而提供第一阻 抗106a、第二阻抗106b及電阻器112的T字形連結。探測傳輸線134係藉串聯在電阻器112與高阻抗探頭144的探測襯墊132間的50 Ω阻抗134模擬。該高阻抗探頭144包含一終端電阻器140利用串聯在探測襯墊132與印刷電路板100之一接地端子間的50 Ω阻抗140模擬。
圖9b以略圖顯示使用圖9a所示示意圖模擬自動化測試設備系統120所得的模擬結果。於圖9b中，縱座標描述損耗，以分貝表示，而橫座標描述頻率，以GHz表示。依據模擬結果，受測裝置124與自動化測試設備122間的額外損耗係等於1分貝，於該處於探測點132的損耗係等於15分貝。此外，探測埠132的回送損耗係等於-4分貝，而自動化測試設備122埠104及受測裝置124埠102的回送損耗係等於-21分貝。全部數值皆係有關探測電阻器值的選擇，且取決於應用需要，電阻器值可透過模擬而予最佳化。
換言之，圖9a及9b顯示依據本發明之辦法之模擬，可觀察得(幾乎)對自動化測試設備122接腳電子元件與受測裝置124間之插入損耗無影響。由於探測信號110(或摘取信號110)將具有極低幅值(於使用200 Ω電阻器112模擬之情況下，衰減達約15分貝)，可使用有源放大器以測量該信號。此外，為了避免在探測傳輸線134上因信號反射所致之探測電阻器112與示波器探頭間的額外信號完好問題(臨界距離將取決於欲測量的信號上升時間)，示波器探頭可配置接近中介件100上的探測電阻器112。
圖10a及10b顯示依據本發明之一實施例印刷電 路板100之一體現實例之說明圖。電阻器112係電氣耦接至該等多條傳輸線106中之一者以摘取透過該一條傳輸線106在該受測裝置124與該自動化測試設備122間交換的信號。此外，電阻器112係利用探測傳輸線134而電氣耦接至探測端子112，探測傳輸線134可藉設置在印刷電路板100之頂信號層114上的微條體現。
換言之，圖10a及10b顯示在一印刷電路板上探測中介件100之可能體現的三維視圖。探測傳輸線134可藉嵌入式微條體現。二信號層(第一層114及第二層116)可用以路由針對DDR3裝置(DDR3=雙倍資料率第三型)的此一設計實例中的全部信號。藉此探測中介件PCB 100可具有如下堆疊：頂/電介質/信號/電介質/參考平面/電介質/信號/電介質/底。
圖11顯示依據本發明之一實施例一自動化測試設備系統120之方塊圖。自動化測試設備系統120包含一印刷電路板100、一自動化測試設備122及一受測裝置124。該印刷電路板100(或探測中介件100)可插置於該自動化測試設備122與受測裝置124間以摘取透過該一條傳輸線106在該受測裝置124與該自動化測試設備122間交換的信號。
印刷電路板108之摘取電路108包含具有阻抗匹配該一條傳輸線106的阻抗之第一埠130a及具有阻抗匹配該一條傳輸線106的阻抗之第二埠130b，其中該傳輸線106係劃分成第一部分106a及第二部分106b。該一條傳輸線106的第一部分106a係連結至摘取電路108之第一埠130a，該一條傳輸線106之第二部分106b係連結至摘取電路108之第二 埠第二埠130b。此外，摘取電路108可包含連結在一共用節點150的三個電阻器112a至112c之T字形連結(或Y字形連結)，其中三個電阻器112a至112c之第一電阻器112a及第二電阻器112b係串聯在該摘取電路108的第一埠130a與第二埠130b間。三個電阻器112a至112c之第三電阻器112c可藉探測傳輸線134而電氣耦接至同軸探頭145(例如50 Ω、60 Ω、或70 Ω、或100 Ω探頭)。也可使用高阻抗探頭但要求額外終端電阻器。
換言之，另一種摘取電路108辦法係使用摘取T字形電路108，其中三個電阻器112a至112c可用以產生一匹配摘取電路108。此種辦法之優點為若妥適選擇電阻器值，則在該電路的自動化測試設備埠104與受測裝置埠102上將有匹配阻抗(例如50 Ω、60 Ω、或70 Ω、或100 Ω)。
圖12顯示圖11所示之自動化測試設備系統120用於50 Ω ATE系統及DUT情況之方塊圖。第一電阻器112a及第二電阻器112b係串聯在該摘取電路108的第一埠130a與第二埠130b間。摘取電路108之第三電阻器112c可藉探測傳輸線134可利用具有阻抗匹配該一條傳輸線160的阻抗之該探測傳輸線134及探測通孔136而電氣耦接至探測端子132。
舉例言之，為了於摘取電路108的第一埠130a提供50 Ω阻抗及於第二埠130b提供50 Ω阻抗，第一電阻器112a及第二電阻器112b係可包含各自9.38 Ω的電阻，其中該第三電阻器112c可包含78.4 Ω的電阻。
換言之，圖12顯示圖11之體現的進一步細節示意 圖，其中在電阻器網絡(三個電阻器112a至112c的T字形連結)後方至探測襯墊132前方可使用一控制阻抗傳輸線及通孔(例如50 Ω、60 Ω、或70 Ω、或100 Ω)。
圖13a顯示用以模擬圖11及12所示自動化測試設備系統120之示意圖。自動化測試設備122係藉串聯在第二端子104與自動化測試設備122之一接地端子間的50 Ω(內部)阻抗體現。受測裝置124係藉串聯在該第一端子102與受測裝置124之一接地端子間的50 Ω(內部)阻抗體現。
印刷電路板100包含串聯在該第一端子102與摘取電路之第一埠130a間的50 Ω第一阻抗106a以模擬該一條傳輸線106的第一部分106a。此外，印刷電路板100包含串聯在該第二端子104與摘取電路之第二埠130b間的50 Ω第二阻抗106b以模擬該一條傳輸線106的第二部分106b。摘取電路108係利用三個電阻器112a至112c的T字形連結模擬，其中該等三個電阻器112a至112c之第一電阻器112a及該等三個電阻器112a至112c之第二電阻器112b係串聯在摘取電路108的第一埠130a與第二埠130b間。第一電阻器112a及第二電阻器112b係可包含各自9.38 Ω的電阻，其中該第三電阻器112c可包含78.4 Ω的電阻。探測傳輸線134可利用串聯在第三電阻器112c與同軸探頭145之探測端子132間的50 Ω阻抗134模擬。50 Ω同軸探頭145包含50 Ω終端電阻器，當使用一同軸探頭145時該終端電阻器乃該外部測量儀器的一部分。
圖13b以略圖顯示使用圖13a所示示意圖用以模擬自動化測試設備系統120所得模擬結果。於圖13b中，縱 座標描述損耗，以分貝表示，而橫座標描述頻率，以GHz表示。依據模擬結果，受測裝置124與自動化測試設備122間的額外損耗係等於3.5分貝，於該處於探測點132的損耗係等於10分貝。此外，探測埠132的回送損耗係等於-10分貝，而自動化測試設備122埠104及受測裝置124埠102的回送損耗係等於-75分貝。
換言之，圖13a及13b顯示圖12所示辦法之模擬，於該處可觀察得受測裝置124與自動化測試設備122間有3.5分貝的插入損耗，但自動化測試設備埠104及受測裝置埠102的回送損耗係低於-70分貝，比起圖8所示單一電阻器112探測電路108遠更佳。但因若電路係經妥為設計，則此額外插入損耗為頻率獨立無關，該損耗可藉妥為調整自動化測試設備122接腳電子元件驅動器位準與後校準得自受測裝置124的測量值而予補償。該探測信號之損耗為10分貝，獎許可使用被動微同軸50歐姆探頭替代具有相對應放大器的高阻抗探頭。
圖14a及14b顯示依據本發明之一實施例該印刷電路板100之頂信號層114及參考接地平面的一體現實例之說明圖。包含三個電阻器112a至112c的T字形連結(或Y字形連結)的摘取電路108可設置在印刷電路板100之第一層114上。摘取電路108可電氣耦接至該等多條傳輸線106中之一者以摘取透過該一條傳輸線106在該受測裝置124與該自動化測試設備122間交換的信號。此外，第三電阻器112c可藉利用配置在印刷電路板100之第一層114上的微條體現之一 探測傳輸線134而電氣耦接至該探測端子112。
圖14c顯示依據本發明之一實施例該印刷電路板100的底信號層114及參考接地平面之一體現實例之說明圖(底視圖)。如圖14c所示，包含三個電阻器112a至112c的T字形連結(或Y字形連結)的摘取電路108也可在印刷電路板100的第二層116體現。
換言之，圖14a至14c顯示在一印刷電路板上使用摘取T字形探測電路108的探測中介件100之可能體現的三維視圖。探測傳輸線134可藉嵌入式微條體現。二信號層可用以路由針對DDR3裝置(DDR3=雙倍資料率第三型)的此一設計實例中的全部信號，其中只探測DQ接腳(DQ=資料(輸出入)接腳)。藉此探測中介件印刷電路板100可具有如下堆疊：頂/電介質/信號/電介質/參考平面/電介質/信號/電介質/底。注意由於較為複雜的探測電路108具有三個電阻器112a至112c，故該布局比較圖10a及10b顯示的布局更複雜。
後文中，設計印刷電路板112之摘取電路108(或探測中介件電阻器網絡)係就一特定實例描述。當然，後文描述也可應用以設計包含不同數目電阻器及/或電阻器值的摘取電路108。
圖15顯示圖11及12所示該自動化測試設備系統120的等效電路。為了設計具有高效能的探測設備(例如用於GDDR5應用具有DC至10.5 GHz頻寬)，要緊地區A縮小(或甚至儘可能地小)，目標X、Y維度係小於關注的最高頻之波長。
於一應用中，例如GDDR5，在ATE測試固定構件 128(通孔或條線/微條)及插槽縱向振動接面上的傳輸線的全部阻抗可為50歐姆。如此表示L1(106a)、L2(106b)及L3(134)為50歐姆。
為了確保沒有來自探測點阻抗斷續性的反射，關鍵性地於Z1及Z2方向(在摘取電路108的第一埠130a及第二埠130b)所見阻抗為50歐姆。測量儀器Z3的阻抗也須是50歐姆以保證沒有反射回送至探測電路108。有些測量儀器具有50歐姆匹配輸入，含有需要的50歐姆終端電阻器，於此種情況下，此一終端電阻器並非測量儀器的一部分(例如高阻抗探頭)，在傳輸線L3(134)末端，適當終端電阻器140可加添至該電路。
為了決定電阻器值，須保有下式：阻抗Z1=50歐姆=R1+((R2+50)+(R3+50))/((R2+50)*(R3+50)) 阻抗Z2=50歐姆=R3+((R1+50)+(R3+50))/((R1+50)*(R3+50))
於此型網絡中，通常為了對稱性故，假設R1=R2。若假設R1=R2，則ATE 122與DUT 1247間之插入損耗及探測損耗係藉下式求出：於ATE至DUT間之連結的額外DC損耗：
於DC的探測損耗：
要緊地須瞭解此乃只是第一回合運算辦法，為了獲得更實際的結果，需要使用具有實際模型的微波模擬工具，包括將出現在製造產品上的全部寄生現象。
用於例如DDR4之應用用途，小於6分貝的目標插入損耗容易藉ATE接腳電子元件上的合宜補償加以補償，藉選用R1=R2=9.38歐姆及R3=78.4歐姆，可達成10分貝的探測損耗，該損耗也可由低雜訊放大器補償而無太多信號降級。插入損耗將為3.3分貝及探測損耗將為10.8分貝，極為接近發明人的目標。
本發明之進一步實施例提出一種使用一印刷電路板用以摘取在該受測裝置與該自動化測試設備間交換的信號之方法。該印刷電路板包含多個第一端子、多個第二端子、多條傳輸線及一摘取電路。該等多個第一端子係經組配來接觸該受測裝置所駐在的一插槽之端子。該等多個第二端子係經組配來接觸該自動化測試設備之一測試固定構件的端子，該等端子係適用以接觸該受測裝置的插槽的該等端子。該等多條傳輸線係經組配來連結該等多個第一端子及該等多個第二端子。該摘取電路係電氣耦接至該等多條傳輸線中之一者，且係經組配來摘取透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號以提供一摘取信號，其中該摘取電路係包含一電阻器或一電阻器網絡，其中因該印刷電路板之存在所致(例如因由該單一電阻器或該電阻器網絡所產生的一阻抗斷續性所致)而加在透過該一條傳輸線在該受測裝置與該自動化測試設備間交 換的信號上之一損耗係小於6分貝。該方法包含一步驟，配置該印刷電路板於該受測裝置的插槽與該自動化測試設備的測試固定構件間，使得該等多個第一端子係接觸該受測裝置之該插槽的該等端子，及該等多個第二端子係接觸該自動化測試設備之該測試固定構件的該等端子。
雖然已經以設備之脈絡描述若干面向，但顯然此等面向也表示相對應方法之一描述，於該處一方塊或一裝置係相對應於一方法步驟或一方法步驟的特徵。同理，於一方法步驟之脈絡中描述的面向也表示一相對應設備的一相對應區塊或項目或特徵的描述。此等方法步驟之部分或全部可藉(或使用)硬體設備執行，例如微處理器、可規劃電腦或電子電路。於若干實施例中，最重要的方法步驟中之某一者或多者可藉此種設備執行。
取決於某些體現要求，本發明之實施例可於硬體或軟體體現。該體現可使用具有可電子讀取控制信號儲存其上的數位儲存媒體實施，例如軟碟、DVD、藍光碟、CD、ROM、PROM、EPROM、EEPROM或快閃記憶體，該等控制信號與一可規劃電腦系統協作(或可協作)使得執行個別方法。因此，該數位儲存媒體可為電腦可讀取媒體。
依據本發明之若干實施例包含具有可電子讀取控制信號的資料載體，該等控制信號能夠與一可規劃電腦系統協作使得執行此處描述之方法中之一者。
一般而言，本發明之實施例可體現為具有一程式碼的電腦程式產品，當該電腦程式產品在一電腦上跑時該 程式碼用以執行此處描述之方法中之一者。該程式碼例如係儲存在一機器可讀取載體上。
其它實施例包含用以執行儲存在機器可讀取載體上的此處描述之方法中之一者的該電腦程式。
換言之，本發明方法之又一實施例為一種電腦程式，其上具有當該電腦程式在一電腦上跑時用以執行此處描述之方法中之一者的一程式碼。
因此，本發明方法之又一實施例為包含其上記錄的用以執行此處描述之方法中之一者的該電腦程式之一種資料載體(或數位儲存媒體，或電腦可讀取媒體)。該資料載體、數位儲存媒體，或記錄媒體典型地為具體有形及/或非過渡。
因此，本發明方法之又一實施例為表示用以執行此處描述之方法中之一者的該電腦程式之一種資料串流或一序列信號。該資料串流或該序列信號例如可經組配來透過資料通訊連結，例如透過網際網路傳送。
又一實施例包含一種處理構件，例如電腦或可程式規劃邏輯裝置，其係經組配來或適用以執行此處描述之方法中之一者。
又一實施例包含其上安裝有該電腦程式用以執行此處描述之方法中之一者的一種電腦。
依據本發明之又一實施例包含組配來傳送(例如電子式或光學式)一電腦程式用以執行此處描述之方法中之一者給一接收器的一種設備或系統。該接收器例如可為 電腦、行動裝置、記憶體裝置等。該設備或系統例如可包含用以傳送該電腦程式給該接收器的一檔案伺服器。
於若干實施例中，可規劃邏輯裝置(例如可現場程式規劃閘陣列)可用以執行此處描述之方法功能的部分或全部。於若干實施例中，一可現場程式規劃閘陣列可與一微處理器協作以執行此處描述之方法中之一者。概略言之，該等方法較佳係藉任一種硬體設備實施。
前文描述之實施例僅用以例示說明本發明之原理。須瞭解前文描述之配置及細節的修改及變化將為熟諳技藝人士所顯然易知。因此，意圖只由隨附之申請專利範圍的範疇所限而非由藉此處實施例之描述及解說呈現的特定細節所限。
100‧‧‧印刷電路板(PCB)
102‧‧‧第一端子
104‧‧‧第二端子
106‧‧‧傳輸線
108‧‧‧摘取電路
110‧‧‧摘取信號
112‧‧‧電阻器
114‧‧‧頂層
116‧‧‧底層

Claims (23)

  1. 一種用以摘取在一受測裝置與一自動化測試設備間交換的信號之印刷電路板，該印刷電路板係包含：多個第一端子用以接觸該受測裝置的一插槽之端子；多個第二端子用以接觸該自動化測試設備之一測試固定構件的端子，該等後述端子係適用以接觸該受測裝置的插槽的該等端子；多條傳輸線連結該等多個第一端子及該等多個第二端子；及一摘取電路係電氣耦接至該等多條傳輸線中之一者，且係經組配來摘取透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號以提供一摘取信號，其中該摘取電路係包含一電阻器或一電阻器網絡，其中因該印刷電路板之存在所致而加在透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號上之一損耗係小於6分貝。
  2. 如申請專利範圍第1項之印刷電路板，其中該摘取電路之電阻器或電阻器網絡係適應該一條傳輸線之一阻抗使得透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號之一損耗係小於10分貝。
  3. 如申請專利範圍第1項之印刷電路板，其中該摘取電路係包含具有適應該一條傳輸線之該阻抗的一阻抗之一 第一埠及具有適應該一條傳輸線之該阻抗的一阻抗之一第二埠，其中該傳輸線係劃分成一第一部分及一第二部分，其中該一條傳輸線之該第一部分係連結至該摘取電路之該第一埠，及該一條傳輸線之該第二部分係連結至該摘取電路之該第二埠。
  4. 如申請專利範圍第3項之印刷電路板，其中該摘取電路係包含三個電阻器之一T字形連結或Y字形連結，其中該三個電阻器中之一第一電阻器及一第二電阻器係串接在該摘取電路之該第一埠與該第二埠間。
  5. 如申請專利範圍第4項之印刷電路板，其中該第一電阻器與該第二電阻器包含相同電阻。
  6. 如申請專利範圍第1項之印刷電路板，其中該等多條傳輸線各自包含適應該自動化測試設備之一阻抗及/或該受測裝置之一阻抗的一阻抗。
  7. 如申請專利範圍第1項之印刷電路板，其中該等多個第一端子係配置在該印刷電路板之一第一層上，其中該等多個第二端子係配置在該印刷電路板之與該第一層不同的一第二層上。
  8. 如申請專利範圍第7項之印刷電路板，其中該等多個第一端子或該等多個第二端子係包含一傳導彈性體材料。
  9. 如申請專利範圍第7項之印刷電路板，其中該等多條傳輸線係為連結配置在該印刷電路板之該第一層上的該等多個第一端子與配置在該印刷電路板之該第二層上的該等多個第二端子之通孔。
  10. 如申請專利範圍第1項之印刷電路板，其係包含電氣耦接至該摘取電路以提供該摘取信號的一探測端子。
  11. 如申請專利範圍第10項之印刷電路板，其中該探測端子係利用具有適應該一條傳輸線的該阻抗之一阻抗的一探測傳輸線而電氣耦接至該摘取電路。
  12. 如申請專利範圍第11項之印刷電路板，其中該探測端子係利用具有適應該一條傳輸線的該阻抗之一阻抗的一探測通孔而電氣耦接至該探測傳輸線。
  13. 如申請專利範圍第11項之印刷電路板，其中該探測傳輸線係為一微條。
  14. 如申請專利範圍第10項之印刷電路板，其係包含串接在該探測端子與該印刷電路板之一地電位間之一終端電阻器，其中該終端電阻器係適應該一條傳輸線之該阻抗。
  15. 如申請專利範圍第7項之印刷電路板，其中該第一層或該第二層係包含與非接地端子及/或非接地傳輸線電氣絕緣之一填補接地平面，其中該填補接地平面係經組配來接觸該自動化測試設備之一地電位、該受測裝置之一地電位及/或一外部量測儀器之一地電位。
  16. 如申請專利範圍第1項之印刷電路板，其中該等多個第一端子係經組配來非持久地接觸該受測裝置之該插槽的該等端子，及其中該等多個第二端子係經組配來非持久地接觸該自動化測試設備之該測試固定構件的該等端子，使得該印刷電路板為可移除。
  17. 如申請專利範圍第1項之印刷電路板，其中因該印刷電路板之一阻抗斷續性所致透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號之一插入損耗係小於6分貝。
  18. 如申請專利範圍第1項之印刷電路板，其中因該印刷電路板之存在所致透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號之一回送損耗係小於-10分貝。
  19. 如申請專利範圍第1項之印刷電路板，其中該摘取電路係經組配來提供該摘取信號使得該摘取信號之一損耗比較透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號係小於20分貝。
  20. 如申請專利範圍第1項之印刷電路板，其中該摘取電路係經組配來提供該摘取信號使得該摘取信號之一回送損耗係小於-4分貝。
  21. 一種自動化測試設備系統，其係包含：一受測裝置包含具有端子之一插槽；一自動化測試設備包含具有端子之一測試固定構件，該等端子係適用以接觸該受測裝置之該插槽之該等端子；及用以摘取在一受測裝置與一自動化測試設備間交換的一高頻信號之一印刷電路板，該印刷電路板係包含：用以接觸該受測裝置的一插槽之端子之多個第一端子；用以接觸該自動化測試設備之一測試固定構件的端 子之多個第二端子；連結該等多個第一端子及該等多個第二端子之多條傳輸線；及一摘取電路係電氣耦接至該等多條傳輸線中之一者，且係經組配來摘取透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號，其中該摘取電路係包含一電阻器或一電氣電阻器網絡，其中因該印刷電路板之存在所致而加在透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號上之一損耗係小於6分貝；其中該印刷電路板係配置於該受測裝置之該插槽與該自動化測試設備之該測試固定構件間，使得該等多個第一端子係接觸該受測裝置之該插槽的該等端子，及該等多個第二端子係接觸該自動化測試設備之該測試固定構件的該等端子。
  22. 一種使用一印刷電路板以摘取在一受測裝置與一自動化測試設備間交換的信號之方法，該印刷電路板包含：用以接觸該受測裝置的一插槽之端子之多個第一端子；用以接觸該自動化測試設備之一測試固定構件的端子之多個第二端子；連結該等多個第一端子及該等多個第二端子之多條傳輸線；及一摘取電路係電氣耦接至該等多條傳輸線中之一者，且係經組配來摘取透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信號，其中該摘取電路係包含一電阻器或一電氣電阻器網絡，其中因該印刷電路板之存在所致而加在透過該一條傳輸線在該受測裝置與該自動化測試設備間交換的信 號上之一損耗係小於6分貝；其中該方法係包含：配置該印刷電路板於該受測裝置之該插槽與該自動化測試設備之該測試固定構件間，使得該等多個第一端子係接觸該受測裝置之該插槽的該等端子，及該等多個第二端子係接觸該自動化測試設備之該測試固定構件的該等端子。
  23. 一種包含一程式碼之電腦程式，該程式碼當在一電腦或微處理器上跑時用以執行如申請專利範圍第19項之方法。
TW101141122A 2011-11-09 2012-11-06 用以摘取於受測裝置與自動化測試設備間交換之信號的概念 TWI479957B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2011/069751 WO2013068040A1 (en) 2011-11-09 2011-11-09 Concept for extracting a signal being exchanged between a device under test and an automatic test equipment

Publications (2)

Publication Number Publication Date
TW201334639A true TW201334639A (zh) 2013-08-16
TWI479957B TWI479957B (zh) 2015-04-01

Family

ID=44999759

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101141122A TWI479957B (zh) 2011-11-09 2012-11-06 用以摘取於受測裝置與自動化測試設備間交換之信號的概念

Country Status (5)

Country Link
US (1) US9568498B2 (zh)
KR (1) KR101602084B1 (zh)
CN (1) CN103917880B (zh)
TW (1) TWI479957B (zh)
WO (1) WO2013068040A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490512B (zh) * 2013-11-28 2015-07-01 英業達股份有限公司 訊號電路板與測試電路板配置系統及其方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160356842A1 (en) * 2015-06-02 2016-12-08 Advantest Corporation Millimeter wave pogo pin contactor design
KR101717690B1 (ko) 2016-01-18 2017-03-28 주식회사 휴윈 디임베딩을 위한 테스트 픽스처 추출 방법
EP3200033B1 (de) * 2016-01-29 2019-07-10 Siemens Aktiengesellschaft Anordnung mit zumindest zwei peripherie-einheiten und mit einem sensor
US10393772B2 (en) 2016-02-04 2019-08-27 Advantest Corporation Wave interface assembly for automatic test equipment for semiconductor testing
US10944148B2 (en) 2016-02-04 2021-03-09 Advantest Corporation Plating methods for modular and/or ganged waveguides for automatic test equipment for semiconductor testing
US10381707B2 (en) * 2016-02-04 2019-08-13 Advantest Corporation Multiple waveguide structure with single flange for automatic test equipment for semiconductor testing
US9763329B1 (en) 2016-03-11 2017-09-12 Apple Inc. Techniques for observing an entire communication bus in operation
EP3546975A1 (en) * 2018-03-29 2019-10-02 Rohde & Schwarz GmbH & Co. KG Test arrangement and test method for characterizing a differential probe
CN112305398A (zh) 2019-08-01 2021-02-02 富港电子（东莞）有限公司 自动化电路板测试系统及其方法
CN110958765B (zh) * 2019-12-18 2021-07-30 深圳宝新创科技股份有限公司 印刷电路板及其检测系统、检测方法
US20200303291A1 (en) * 2020-06-08 2020-09-24 Intel Corporation Integrated circuit (ic) package with substrate having validation connectors
KR20220039954A (ko) * 2020-09-22 2022-03-30 삼성전자주식회사 프로브 장치, 테스트 장치, 및 반도체 장치의 테스트 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274336A (en) * 1992-01-14 1993-12-28 Hewlett-Packard Company Capacitively-coupled test probe
US6331783B1 (en) * 1999-10-19 2001-12-18 Teradyne, Inc. Circuit and method for improved test and calibration in automated test equipment
TW557527B (en) * 2001-03-26 2003-10-11 Schlumberger Technologies Inc Method and apparatus for calibration of integrated circuit tester timing
DE10392309T5 (de) 2002-10-31 2005-01-05 Advantest Corp. Eine Anschlusseinheit, eine Platine zum Befestigen eines Prüflings, eine Nadelkarte und eine Bauelemente-Schnittstellenpartie
US20080191707A1 (en) * 2003-10-27 2008-08-14 Arc Radar And Communication Services, Llc Configurable interface device
US7324982B2 (en) * 2004-05-05 2008-01-29 Agilent Technologies, Inc. Method and apparatus for automated debug and optimization of in-circuit tests
CN201014993Y (zh) * 2006-12-04 2008-01-30 杨世光 Pcb板测试仪的测试电路改良
JP2009204329A (ja) 2008-02-26 2009-09-10 Nec Electronics Corp 回路ボード検査システム及び検査方法
US7808258B2 (en) * 2008-06-26 2010-10-05 Freescale Semiconductor, Inc. Test interposer having active circuit component and method therefor
US8838406B2 (en) * 2008-11-11 2014-09-16 Advantest (Singapore) Pte Ltd Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment
CN201392368Y (zh) * 2008-11-28 2010-01-27 电子科技大学 一种线路板特性阻抗测试装置
CN201754171U (zh) * 2010-04-01 2011-03-02 苏州崴展电子科技有限公司 电容式触摸屏ito电气特性检测系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490512B (zh) * 2013-11-28 2015-07-01 英業達股份有限公司 訊號電路板與測試電路板配置系統及其方法

Also Published As

Publication number Publication date
KR101602084B1 (ko) 2016-03-21
WO2013068040A1 (en) 2013-05-16
CN103917880B (zh) 2016-06-08
KR20140096350A (ko) 2014-08-05
CN103917880A (zh) 2014-07-09
US9568498B2 (en) 2017-02-14
US20140239994A1 (en) 2014-08-28
TWI479957B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
TWI479957B (zh) 用以摘取於受測裝置與自動化測試設備間交換之信號的概念
US8035409B2 (en) System and method implementing short-pulse propagation technique on production-level boards with incremental accuracy and productivity levels
US20060258187A1 (en) Impedance controlled via structure
CN105307380B (zh) 关于印刷电路板的层深度感测的步进钻孔测试结构
KR102368810B1 (ko) 테스트 장비에서의 신호 전송을 위한 동축 구조
US10677815B2 (en) Test system having distributed resources
US9678109B2 (en) Probe card
Op't Land et al. Design of a 20 GHz DPI method for SOIC8
CN104813172A (zh) 用于测试系统的接口
Szendrenyi et al. Addressing the broadband crosstalk challenges of pogo pin type interfaces for high-density high-speed digital applications
TW202222108A (zh) 連接電路板
KR102653199B1 (ko) 프로브 장치
Wang et al. Differential probe characterization
EP3492928B1 (en) Test and measurement probe coupler
Kim et al. Design and analysis of silicone rubber-based TERAPOSER for LPDDR4 memory test
Cocchini et al. Minimally Invasive 3D Printed Fixtures for Multi Gb/s Channel Characterization with a Logic Analyzer
Wang et al. Measurement and correlation of the PCB high speed links
Park et al. Electrical Performance Comparison between Coaxial and Non-coaxial Silicone Rubber Socket
Chiu et al. High-frequency characterization of differential signals in a flip-chip organic package
Ding et al. Techniques for de-embedding a high port count connector to PCB via interposer
Wang et al. Optimization design of the high speed loopback channel
Ding et al. Integrated Circuit Characterisation Using Low-Cost Coaxial Probe Measurement
US20170017558A1 (en) Non-intrusive probe for double data rate interface
Wu et al. A novel signal integrity methodology by 3D direct analysis for microwave testing probes
TWI412925B (zh) Ieee1394介面測試裝置