CN103906374A - 刚挠结合板及其制作方法 - Google Patents

刚挠结合板及其制作方法 Download PDF

Info

Publication number
CN103906374A
CN103906374A CN201210582448.XA CN201210582448A CN103906374A CN 103906374 A CN103906374 A CN 103906374A CN 201210582448 A CN201210582448 A CN 201210582448A CN 103906374 A CN103906374 A CN 103906374A
Authority
CN
China
Prior art keywords
circuit board
conductive
flexible electric
layer
rigid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210582448.XA
Other languages
English (en)
Other versions
CN103906374B (zh
Inventor
侯宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Ding Polytron Technologies Inc
Avary Holding Shenzhen Co Ltd
Original Assignee
Fukui Precision Component Shenzhen Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukui Precision Component Shenzhen Co Ltd, Zhending Technology Co Ltd filed Critical Fukui Precision Component Shenzhen Co Ltd
Priority to CN201210582448.XA priority Critical patent/CN103906374B/zh
Priority to US14/140,456 priority patent/US9072173B2/en
Publication of CN103906374A publication Critical patent/CN103906374A/zh
Application granted granted Critical
Publication of CN103906374B publication Critical patent/CN103906374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/209—Auto-mechanical connection between a component and a PCB or between two PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种刚挠结合板的制作方法，包括：提供第一挠性电路板及第二挠性电路板；在所述第一挠性电路板的边缘形成多个贯通所述第一挠性电路板的开口紧缩的缺口；在所述第二挠性电路板的边缘形成多个凸块，多个所述凸块与所述多个缺口的位置一一相对应且形状匹配；将所述凸块一一容置于与其对应的所述缺口内，从而将所述第一挠性电路板定位于所述第二挠性电路板，形成挠性连接板；以及在所述挠性连接板上压合增层材料，并形成线路图形从而形成整片的刚挠结合板。本发明还提供一种上述制作方法制成的刚挠结合板。

Description

刚挠结合板及其制作方法
技术领域
本发明涉及电路板制作技术，尤其涉及一种刚挠结合板及其制作方法。
背景技术
业界常用的刚挠结合板的制作方法为：制作内层挠性电路板；在内层挠性电路板上压合含增强材料的胶片（Prepreg）、铜箔或背胶铜箔（RCC）；将铜箔制作形成导电线路；将部分挠性电路板从胶片、导电线路或刚性电路板中露出，使露出的挠性电路板区域具有可弯折性，从而形成刚挠结合板；其中，所述内层挠性电路板的宽度因生产设备的限制一般为250mm，少量为500mm，所述内层挠性电路板长度可以根据需要选择，但是大致也在500mm以内；所述胶片、铜箔或基板（即刚性电路板制作的原料）来料的宽幅为内层挠性电路板的2倍到4倍。故，在所述内层挠性电路板上压合胶片、铜箔或刚性电路板时，需要根据内层挠性电路板的尺寸对胶片、铜箔及基板进行裁切，以与内层挠性电路板的尺寸相匹配，然而，当所述胶片及铜箔来料的宽幅不是内层挠性电路板的整数倍时，裁切所述胶片、铜箔及基板会产生较较多边角料，此常常会造成胶片、铜箔及基板材料的浪费。
发明内容
有鉴于此，有必要提供一种刚挠结合板及其制作方法，以降低对胶片及铜箔材料的浪费。
一种刚挠结合板的制作方法，其包括以下步骤：提供第一挠性电路板及第二挠性电路板，所述第一挠性电路板包括至少一个第一电路板单元，所述第二挠性电路板包括至少一个第二电路板单元。在所述第一挠性电路板的边缘形成多个贯通所述第一挠性电路板的开口紧缩的缺口。在所述第二挠性电路板的边缘形成多个凸块，多个所述凸块的位置与所述多个缺口的位置一一相对应，多个所述凸块的形状与所述多个缺口形状匹配，所述凸块可以容置于所述缺口内。将所述凸块一一容置于与其对应的所述缺口内，从而使所述第一挠性电路板定位于所述第二挠性电路板，形成挠性连接板。提供增层材料，依次叠合并热压合所述增层材料及所述挠性连接板形成电路基板，其中，所述增层材料包括铜箔层及胶层。将所述铜箔层制作形成至少一个第一导电线路图形及至少一个第二导电线路图形，从而形成整片的刚挠结合板，其中，每个所述第一导电线路图形与所述第一挠性电路板的第一电路板单元一一对应，每个所述第二导电线路图形与所述第一挠性电路板的第二电路板单元一一对应。使部分所述第一电路板单元及部分所述第二电路板单元从所述增层材料中暴露出来，从而形成整片的刚挠结合板。
一种刚挠结合板，其通过上述的刚挠结合板的制作方法制作而成，所述刚挠结合板包括依次排列的第一导电线路层、第一胶层及挠性连接板；所述挠性连接板包括相连接的第一挠性电路板及第二挠性电路板，所述第一挠性电路板包括至少一个第一电路板单元，所述第二挠性电路板包括至少一个第二电路板单元；所述第一挠性电路板的边缘形成有多个贯通所述第一挠性电路板的开口紧缩的缺口；所述第二挠性电路板的边缘形成有多个凸块，多个所述凸块的位置与所述多个缺口的位置一一相对应，多个所述凸块的形状与所述多个缺口形状匹配，所述凸块容置于所述缺口内从而将所述第一挠性电路板定位于所述第二挠性电路板；所述第一导电线路层包括至少一个第一导电线路图形及至少一个第二导电线路图形，每个所述第一导电线路图形与所述第一电路板单元一一对应，每个所述第二导电线路图形与所述第二电路板单元一一对应；其中，部分所述第一电路板单元及部分所述第二电路板单元从所述第一导电线路层及第一胶层中暴露出来。
一种刚挠结合板的制作方法，其包括以下步骤：提供第一挠性电路板及第二挠性电路板，所述第一挠性电路板包括至少一个第一电路板单元，所述第二挠性电路板包括至少一个第二电路板单元。在所述第一挠性电路板的边缘形成多个贯通所述第一挠性电路板的开口紧缩的缺口；在所述第二挠性电路板的边缘形成多个凸块，多个所述凸块的位置与所述多个缺口的位置一一相对应，多个所述凸块的形状与所述多个缺口形状匹配，所述凸块可以容置于所述缺口内。将所述凸块一一容置于与其对应的所述缺口内，从而使所述第一挠性电路板定位于所述第二挠性电路板，形成挠性连接板。提供第一增层材料及第二增层材料，依次叠合并热压合所述第一增层材料、所述挠性连接板及所述第二增层材料从而形成电路基板，其中，所述第一增层材料包括第一铜箔层及第一胶层，所述第二增层材料包括第二铜箔层及第二胶层，所述第一胶层及所述第二胶层与所述挠性连接板直接相贴。将所述第一铜箔层制作形成至少一个第一导电线路图形及至少一个第二导电线路图形，将所述第二铜箔层制作形成至少一个第三导电线路图形及至少一个第四导电线路图形，从而形成整片的刚挠结合板，其中，每个所述第一导电线路图形与所述第一挠性电路板的第一电路板单元一一对应，每个所述第三导电线路图形也与所述第一挠性电路板的第一电路板单元一一对应，每个所述第二导电线路图形与所述第一挠性电路板的第二电路板单元一一对应，每个所述第四导电线路图形也与所述第一挠性电路板的第二电路板单元一一对应。使部分所述第一电路板单元及部分所述第二电路板单元从所述第一增层材料及第二增层材料中暴露出来，从而形成整片的刚挠结合板。
一种刚挠结合板，其通过上述的刚挠结合板的制作方法制作而成，所述刚挠结合板包括依次排列的第一导电线路层、第一胶层及挠性连接板、第二胶层及第二导电线路层；所述挠性连接板包括相连接的第一挠性电路板及第二挠性电路板，所述第一挠性电路板包括至少一个第一电路板单元，所述第二挠性电路板包括至少一个第二电路板单元；所述第一挠性电路板的边缘形成有多个贯通所述第一挠性电路板的开口紧缩的缺口；所述第二挠性电路板的边缘形成有多个凸块，多个所述凸块的位置与所述多个缺口的位置一一相对应，多个所述凸块的形状与所述多个缺口形状匹配，所述凸块容置于所述缺口内从而将所述第一挠性电路板定位于所述第二挠性电路板；所述第一导电线路层包括至少一个第一导电线路图形及至少一个第二导电线路图形，每个所述第一导电线路图形与所述第一电路板单元一一对应，每个所述第二导电线路图形与所述第二电路板单元一一对应；所述第二导电线路层包括至少一个第三导电线路图形及至少一个第四导电线路图形，每个所述第三导电线路图形与所述第一电路板单元一一对应，每个所述第四导电线路图形与所述第二电路板单元一一对应；其中，部分所述第一电路板单元及部分所述第二电路板单元从所述第一导电线路层、第一胶层、第二胶层及第二导电线路层中暴露出来。
本技术方案的刚挠结合板及其制作方法中，将所述第一内层挠性电路板定位于所述第二内层挠性电路板之后再压合刚性电路板材料如胶片、铜箔及背胶铜箔，能够充分利用刚性电路板材料，减少胶片、铜箔及背胶铜箔的浪费；并且，将第一挠性电路板与所述第二挠性电路板通过缺口及凸块进行配合即能完成所述第一挠性电路板与所述第二挠性电路板的定位，从而不需要在所述第一挠性电路板与所述第二挠性电路板形成定位孔，也不需要定位治具对所述第一挠性电路板与所述第二挠性电路板进行定位，从而能够节约制作流程，另外，也不需要形成定位孔的设备及模具，也能降低制作成本。
附图说明
图1是本技术方案实施例提供的第一挠性电路板的剖面示意图。
图2是本技术方案实施例提供的在第一挠性电路板上形成缺口的俯视示意图。
图3是本技术方案实施例提供的第二挠性电路板的剖面示意图。
图4是本技术方案实施例提供的在第二挠性电路板上形成凸块的俯视示意图。
图5是本技术方案实施例提供的将所述凸块与所述缺口相配合连接后形成的挠性连接板的俯视示意图。
图6是本技术方案实施例提供的压合第一及第二增层材料后的整片的电路基板的俯视示意图。
图7是图6的整片的电路基板的的剖面示意图。
图8是图7的电路基板的铜箔层形成导电线路后的整片的刚挠结合板的的剖面示意图。
图9是图8的整片的刚挠结合板的冲型形成多个独立的刚挠结合板的剖面示意图。
主要元件符号说明
第一挠性电路板 11
第一覆盖膜层 111
第一内层导电线路层 112
第一可挠性绝缘层 113
第二内层导电线路层 114
第二覆盖膜层 115
第一电路板单元 12
第一边 1101
第二边 1102
第一废料区 116
第一导电层 1121
第二导电层 1141
缺口 117
开口 1172
第二挠性电路板 21
第三覆盖膜层 211
第三内层导电线路层 212
第二可挠性绝缘层 213
第四内层导电线路层 214
第四覆盖膜层 215
第二电路板单元 22
第三边 2101
第四边 2102
第二废料区 216
第三导电层 2121
第四导电层 2141
凸块 217
底边 2171
弧形边 2172
第一梯形区域 2173
第二梯形区域 2174
上底边 2175
下底边 2176
挠性连接板 31
第一增层材料 61
第二增层材料 71
第一胶层 41
第二胶层 51
第一铜箔层 611
第二铜箔层 711
电路基板 100
整片的刚挠结合板 200
第一导电孔 101
第二导电孔 102
第一导电线路层 210
第一导电线路图形 201
第二导电线路图形 202
第二导电线路层 710
第三导电线路图形 203
第四导电线路图形 204
第一刚挠结合板 310
第二刚挠结合板 320
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例对本技术方案提供的刚挠结合板及其制作方法作进一步的详细说明。
本技术方案实施例提供的刚挠结合板的制作方法包括以下步骤：
第一步，请参阅图1-2，提供一第一挠性电路板11，对所述第一挠性电路板11冲型，从而在所述第一挠性电路板11的一侧边缘形成多个贯通所述第一挠性电路板11的C形的缺口117。
本实施例以所述第一挠性电路板11为双层为例进行说明。所述第一挠性电路板11包括依次堆叠设置的第一覆盖膜层111、第一内层导电线路层112、第一可挠性绝缘层113、第二内层导电线路层114及第二覆盖膜层115。
所述第一挠性电路板11包括一个或多个第一电路板单元12，本实施例中为方便描述，以一个第一电路板单元12为例进行说明。所述第一挠性电路板11中所述第一电路板单元12以外的区域为第一废料区116。所述第一内层导电线路层112包括位于所述第一废料区116内的第一导电层1121，所述第一导电层1121为废料，不起信号传递功能。所述第二内层导电线路层114包括位于所述第一废料区116内的第二导电层1141，所述第二导电层1141为废料，不起信号传递功能。
所述第一挠性电路板11为长方形，所述第一挠性电路板11相对设置的两条第一边1101以及相对设置的两条第二边1102。所述第一边1101的长度可以根据需要设置，所述第二边1102的长度为250mm或500mm。本实施例中，所述第一挠性电路板11的尺寸为250mm*350mm，也即，第一边1101的长度为350mm，第二边1102的长度为250mm。
本实施例中，所述缺口117形成于靠近所述第一挠性电路板11的一条第一边1101的一侧，且位于所述第一废料区116内。
优选地，所述缺口117依次贯通第一覆盖膜层111、第一导电层1121、第一可挠性绝缘层113及第二覆盖膜层115，或者，所述缺口117依次贯通第一覆盖膜层111、第一可挠性绝缘层113、第二导电层1141及第二覆盖膜层115，更优选地，所述缺口117依次贯通第一覆盖膜层111、第一导电层1121、第一可挠性绝缘层113、第二导电层1141及第二覆盖膜层115，也即，所述缺口117形成于有第一导电层1121或第二导电层1141的位置，以使所述缺口117的周围有导电层作支撑。本实施例中，所述缺口117依次贯通第一覆盖膜层111、第一导电层1121、第一可挠性绝缘层113、第二导电层1141及第二覆盖膜层115。
所述缺口117为圆弧形的缺口，其圆心角大于180度，定义所述缺口117的半径为a，定义所述缺口117的开口1172宽度为b，则b<2a，且b的值为1mm左右。其中，设置圆心角大于180度的原因为可以形成开口处宽度小于开口内部的最大宽度的开口紧缩形的缺口，从而使所述缺口117可以较稳固的容置于与其匹配的物件内。
所述第一挠性电路板11也可以为单层板或多层板，所述第一挠性电路板11的尺寸也可以为其他数值；所述缺口117也可以为其他开口紧缩的形状，如倒梯形、T形等；另外，所述第一挠性电路板11也可以形成有电连接所述第一内层导电线路层112及第二内层导电线路层114的导电孔。
第二步，请参阅图3-4，提供一第二挠性电路板21，对所述第二挠性电路板21冲型，从而在所述第二挠性电路板21的一侧形成多个D形的凸块217。
本实施例以所述第二挠性电路板21为双层为例进行说明。所述第二挠性电路板21包括依次堆叠设置的第三覆盖膜层211、第三内层导电线路层212、第二可挠性绝缘层213、第四内层导电线路层214及第四覆盖膜层215。
所述第二挠性电路板21包括一个或多个第二电路板单元22，本实施例中为方便描述，以一个第二电路板单元22为例进行说明。所述第二电路板单元22与所述第一电路板单元12可以相同，也可以不同。所述第二挠性电路板21的第二电路板单元22以外的区域为第二废料区216。所述第三内层导电线路层212包括位于所述第二废料区216内的第三导电层2121，所述第三导电层2121为废料，不起信号传递功能。所述第四内层导电线路层214包括位于所述第二废料区216内的第四导电层2141，所述第四导电层2141为废料，不起信号传递功能。
所述第二挠性电路板21为长方形，所述第二挠性电路板21相对设置的两条第三边2101以及相对设置的两条第四边2102。所述第三边2101的长度与所述第一挠性电路板11的第一边1101的长度相同，所述第四边2102的长度可以根据需要设置。本实施例中，所述第二挠性电路板21的尺寸也为250mm*350mm，也即，第三边2101的长度为350mm，第四边2102的长度为250mm。
本实施例中，所述凸块217形成于靠近所述第二挠性电路板21的一条第三边2101的一侧边缘，且位于所述第二废料区216内，多个所述凸块217的位置与所述多个缺口117的位置一一相对应。所述凸块217的横截面为圆形的一部分。所述凸块217具有底边2171及连接所述底边2171两端的弧形边2172，多个所述凸块217的形状与所述多个缺口117形状匹配，其中，所述弧形边2172的圆心角与所述缺口117的圆心角相同；所述凸块217的半径为c，所述底边的长度为d，则d<2c，且，0<a-c≦0.1mm，以使所述凸块217可以容置于所述缺口117内。
因在所述第三边2101侧形成了所述凸块217，故冲型后的所述第二挠性电路板21的两个第四边2102较所述第一挠性电路板11的两个第二边1102略短。
所述第二挠性电路板21包括第一梯形区域2173及第二梯形区域2174，所述第一梯形区域2173及第二梯形区域2174具有重合且等长的上底边2175，所述第一梯形区域2173及第二梯形区域2174以所述上底边2175为对称轴对称设置。所述第一梯形区域2173的下底边2176位于所述凸块217所在的区域内且长度大于所述上底边2175，从而使所述凸块217能够容置于所述缺口117内，使所述第一挠性电路板11可以定位于所述第二挠性电路板21。所述第一梯形区域2173的两腰分别穿过所述凸块217的底边2171的两个端点。所述第一梯形区域2173的上底边2175与所述凸块217的底边2171的距离为e，其中，0≦e≦50μm，从而使所述凸块217能够在所述缺口117内有少量活动的余地，以防止后续步骤中材料涨缩引起所述凸块217拱起或脱出所述缺口117。所述第二梯形区域2174的设置是为了限制所述凸块217在所述缺口117内的活动，防止所述凸块217与所述缺口117过配合，也使所述凸块217能够在所述缺口117内有少量活动的余地，可以防止后续步骤中材料涨缩引起所述凸块217拱起。
所述第一梯形区域2173包括依次叠合的第三覆盖膜层211、第三导电层2121、第二可挠性绝缘层213及第四覆盖膜层215，或者，所述第一梯形区域2173包括依次叠合的第三覆盖膜层211、第二可挠性绝缘层213、第四导电层2141及第四覆盖膜层215，更优选地，所述第一梯形区域2173包括依次叠合的第三覆盖膜层211、第三导电层2121、第二可挠性绝缘层213、第四导电层2141及第四覆盖膜层215。所述第一梯形区域2173有第三导电层2121或第四导电层2141的支撑，可以使所述凸块217不易变形，从而能够稳固的定位于所述缺口117内。所述第二梯形区域2174的结构与所述第一梯形区域2173的结构类似，即也可以包括依次叠合的第三覆盖膜层211、第三导电层2121、第二可挠性绝缘层213及第四覆盖膜层215，或者，包括依次叠合的第三覆盖膜层211、第二可挠性绝缘层213、第四导电层2141及第四覆盖膜层215，或者包括依次叠合的第三覆盖膜层211、第三导电层2121、第二可挠性绝缘层213、第四导电层2141及第四覆盖膜层215。所述凸块217上第一梯形区域2173以外的区域可以和第一梯形区域2173的结构相同，也可以不同如不含导电层。
所述第二挠性电路板21也可以为单层板或多层板，所述第二挠性电路板21的尺寸也可以为其他数值；所述第一挠性电路板11与所述第二挠性电路板21可以相同也可以不同；所述第二挠性电路板21也可以形成电连接所述第三内层导电线路层212及第四内层导电线路层214的导电孔。
第三步，请参阅图5，将所述凸块217一一容置于与其对应的所述缺口117内，从而使所述第一挠性电路板11定位于所述第二挠性电路板21，形成挠性连接板31。所述挠性连接板31也为长方形，所述挠性连接板31的宽度与所述第一挠性电路板11的第一边1101及所述第二挠性电路板21的第三边2101的长度相同，所述挠性连接板31的长度略小于所述第一挠性电路板11的第二边1102与所述第二挠性电路板21的第四边2102的长度和。
当然，所述挠性连接板31也可以包括两个以上的挠性电路板，仅需要参照上述方式在需要连接的挠性电路板形成凸块217及缺口117并将凸块217及缺口117连接即可；各个挠性电路板的尺寸也可以不同，能够拼接得到需要尺寸的挠性连接板31即可。
第四步，请参阅图6-7，提供第一增层材料61及第二增层材料71，依次叠合所述第一增层材料61、挠性连接板31及第二增层材料71形成一叠合机构，所述第一增层材料61包括第一铜箔层611及第一胶层41，所述第二增层材料71包括第二铜箔层711及第二胶层51，热压合所述叠合结构，从而形成电路基板100。
所述第一增层材料61及第二增层材料71的尺寸相同，且略大于所述挠性连接板31的尺寸。本实施例中，所述第一胶层41与所述第二胶层51均为与铜箔层相独立的胶片。所述第一胶层41与所述第二胶层51为半固化片，其可以为环氧树脂、亚克力树脂等纯树脂或玻纤布环氧树脂等含增强材料的树脂。
当然，所述第一胶层41与所述第二胶层51也可以为与铜箔层相贴合的胶层，也即，所述第一增层材料61及第二增层材料71也可以为背胶铜箔；为提高挠性连接板31与胶层的结合力，在压合前也可以对所述挠性连接板31的表面进行等离子处理；另外，也可以仅在所述挠性连接板31上压合所述第一增层材料61。
第五步，请参阅图8，在所述电路基板100上形成至少一个贯通所述电路基板100的第一导电孔101及至少一个贯通所述电路基板100的第二导电孔102，并将所述第一铜箔层611制作形成至少一个第一导电线路图形201及至少一个第二导电线路图形202，将所述第二铜箔层711制作形成至少一个第三导电线路图形203及至少一个第四导电线路图形204，使所述第一导电孔101电连接所述第一导电线路图形201、第一内层导电线路层112、第二内层导电线路层114、第三导电线路图形203，使所述第二导电孔102电连接所述第二导电线路图形202、第三内层导电线路层212、第四内层导电线路层214、第四导电线路图形204，从而形成整片的刚挠结合板200。
本实施例中，采用影像转移工艺及蚀刻工艺将所述第一铜箔层611制作形成第一导电线路层210，所述第一导电线路层210包括至少一个第一及第二导电线路图形201、202，将所述第二铜箔层711制作形成第二导电线路层710，所述第二导电线路层710包括至少一个第三及第四导电线路图形203、204。其中，每个所述第一导电线路图形201与所述第一挠性电路板11的第一电路板单元12一一对应，每个所述第三导电线路图形203也与所述第一挠性电路板11的第一电路板单元12一一对应，每个所述第二导电线路图形202与所述第一挠性电路板11的第二电路板单元22一一对应，每个所述第四导电线路图形204也与所述第一挠性电路板11的第二电路板单元22一一对应。
本实施例中，所述第一至第四导电线路图形201、202、203、204的数量均为一个。其中，第一至第四导电线路图形201、202、203、204可以相同，也可以不同。
当然，也可以在所述电路基板100上形成盲孔导电孔，使所述盲孔导电孔电连接所述第一导电线路图形201及第一内层导电线路层112，或电连接所述第一导电线路图形201、第一内层导电线路层112及第二内层导电线路层114，或电连接所述第一导电线路图形201、第一内层导电线路层112、第二内层导电线路层114及第三导电线路图形203，或使所述盲孔导电孔电连接所述第二导电线路图形202及第三内层导电线路层212，或电连接所述第二导电线路图形202、第三内层导电线路层212及第四内层导电线路层214，或电连接所述第二导电线路图形202、第三内层导电线路层212、第四内层导电线路层214及第四导电线路图形204。
第六步，请参阅图9，将所述整片的刚挠结合板200中部分区域的所述第一电路板单元12及所述第二电路板单元22从所述第一增层材料61及第二增层材料71中暴露出来，并对所述整片的刚挠结合板200进行冲型，得到多个独立的刚挠结合板。
将部分区域的挠性电路板暴露出来的方法可以为业界常用的方法，如：在所述第一胶层41及第二胶层51与需要暴露出来的挠性电路板区域对应的位置形成通孔，从而压合后需要暴露出来的挠性电路板区域不与所述第一铜箔层611及第二铜箔层711相粘结，蚀刻铜箔层时将需要暴露出来的挠性电路板区域对应的位置的铜箔层蚀刻去除即可，或蚀刻时不去除需要暴露出来的挠性电路板区域对应的位置的铜箔层，而在本步骤中通过激光切割等方法去除需要暴露出来的挠性电路板区域对应的铜箔层即可；或者在所述第一胶层41与需要暴露出来的挠性电路板区域之间及第二胶层51与需要暴露出来的挠性电路板区域之间分别用离型材料等相间隔，压合后需要暴露出来的挠性电路板区域不与所述第一增层材料61及第二增层材料71相粘结，而在本步骤中，通过冲型或激光切割等方法去除需要暴露出来的挠性电路板区域对应的与第一增层材料61及第二增层材料71即可，此方法也适用于增层材料为背胶铜箔的情况。因为该方法为业界常用方法，故本实施例中并未给出去除所述第一增层材料61及第二增层材料71的方法的示意图。
本实施例中，冲型的方式为沿所述第一电路板单元12及第二电路板单元22的边界线进行冲型，从而得到一个包括所述第一电路板单元12、第一导电线路图形201及第三导电线路图形203的第一刚挠结合板310，及一个包括所述第二电路板单元22、第二导电线路图形202及第四导电线路图形204的第二刚挠结合板320。
当然，在压合之后对所述整片的刚挠结合板200冲型前还可以包括在所述整片的刚挠结合板200的表面形成防焊层及镀金等的步骤。
本技术方案的刚挠结合板及其制作方法中，将所述第一挠性电路板11与所述第二挠性电路板21拼接之后再压合刚性电路板材料如胶片、铜箔及背胶铜箔，能够充分利用刚性电路板材料，减少胶片、铜箔及基板材料的浪费；并且，将第一挠性电路板11与所述第二挠性电路板21通过缺口及凸块进行配合即能完成所述第一挠性电路板11与所述第二挠性电路板21的定位，从而不需要在所述第一挠性电路板11与所述第二挠性电路板21形成定位孔，也不需要定位治具对所述第一挠性电路板11与所述第二挠性电路板21进行定位，另外，也不需要形成定位孔的设备及模具，从而不仅能够节约制作流程，也能降低制作成本。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (30)

1.一种刚挠结合板的制作方法，其包括以下步骤：
提供第一挠性电路板及第二挠性电路板，所述第一挠性电路板包括至少一个第一电路板单元，所述第二挠性电路板包括至少一个第二电路板单元；
在所述第一挠性电路板的边缘形成多个贯通所述第一挠性电路板的开口紧缩的缺口；在所述第二挠性电路板的边缘形成多个凸块，多个所述凸块的位置与所述多个缺口的位置一一相对应，多个所述凸块的形状与所述多个缺口形状匹配，所述凸块可以容置于所述缺口内；
将所述凸块一一容置于与其对应的所述缺口内，从而使所述第一挠性电路板定位于所述第二挠性电路板，形成挠性连接板；
提供增层材料，依次叠合并热压合所述增层材料及所述挠性连接板形成电路基板，其中，所述增层材料包括铜箔层及胶层；
将所述铜箔层制作形成至少一个第一导电线路图形及至少一个第二导电线路图形，从而形成整片的刚挠结合板，其中，每个所述第一导电线路图形与所述第一挠性电路板的第一电路板单元一一对应，每个所述第二导电线路图形与所述第一挠性电路板的第二电路板单元一一对应；以及
使部分所述第一电路板单元及部分所述第二电路板单元从所述增层材料中暴露出来，从而形成整片的刚挠结合板。
2.如权利要求1所述的刚挠结合板的制作方法，其特征在于，所述缺口的边缘为圆弧形，所述圆弧形的圆心角大于180度。
3.如权利要求2所述的刚挠结合板的制作方法，其特征在于，所述凸块为D形的凸块，所述凸块具有底边及连接所述底边两端的弧形边，所述弧形边的圆心角与所述缺口的圆心角相同。
4.如权利要求3所述的刚挠结合板的制作方法，其特征在于，所述缺口的半径为a，所述凸块的半径为c，0<a-c≦0.1mm。
5.如权利要求4所述的刚挠结合板的制作方法，其特征在于，所述第二挠性电路板包括第一梯形区域，所述第一梯形区域包括至少一层导电层，所述第一梯形区域具有两条腰、上底边及下底边，下底边的长度大于上底边的长度，下底边位于所述凸块所在的区域内，所述第一梯形区域的两条腰分别穿过所述凸块的底边的两个端点，所述第一梯形区域的上底边与所述凸块的底边的距离为e，其中，0≦e≦50μm。
6.如权利要求5所述的刚挠结合板的制作方法，其特征在于，所述第二挠性电路板还包括第二梯形区域，所述第一梯形区域及第二梯形区域具有重合且等长的上底边，所述第一梯形区域及第二梯形区域以所述上底边为对称轴对称设置，所述第二梯形区域包括至少一层导电层。
7.如权利要求1所述的刚挠结合板的制作方法，其特征在于，所述刚挠结合板的制作方法还包括沿所述第一电路板单元及第二电路板单元的边界线进行冲型，从而得到至少一个包括所述第一导电线路图形及所述第一电路板单元的第一刚挠结合板，及至少一个包括所述第二导电线路图形及所述第二电路板单元的第二刚挠结合板。
8.如权利要求1所述的刚挠结合板的制作方法，其特征在于，在将所述第一铜箔层制作形成至少一个第一导电线路图形及至少一个第二导电线路图形的步骤前，还包括步骤：在所述电路基板上形成至少一个贯通所述电路基板的第一导电孔及至少一个贯通所述电路基板的第二导电孔，并使所述第一导电孔电连接所述第一导电线路图形、所述第一内层导电线路层及所述第二内层导电线路层，使所述第二导电孔电连接所述第二导电线路图形、第三内层导电线路层及第四内层导电线路层。
9.如权利要求1所述的刚挠结合板的制作方法，其特征在于，在将所述第一铜箔层制作形成至少一个第一导电线路图形及至少一个第二导电线路图形的步骤前，还包括步骤：在所述电路基板上形成多个盲孔导电孔，并使至少一个所述盲孔导电孔电连接所述第一导电线路图形及所述第一内层导电线路层，使至少一个所述盲孔导电孔电连接所述第二导电线路图形及第三内层导电线路层。
10.如权利要求1所述的刚挠结合板的制作方法，其特征在于，所述第一挠性电路板形成有电连接所述第一内层导电线路层及第二内层导电线路层的导电孔。
11.如权利要求1所述的刚挠结合板的制作方法，其特征在于，所述第二挠性电路板形成有电连接所述第三内层导电线路层及第四内层导电线路层的导电孔。
12.如权利要求1所述的刚挠结合板的制作方法，其特征在于，所述缺口及所述凸块的形成方式为冲型。
13.如权利要求1所述的刚挠结合板的制作方法，其特征在于，所述胶层为与所述铜箔层相独立的胶片，或所述增层材料为背胶铜箔。
14.一种刚挠结合板的制作方法，其包括以下步骤：
提供第一挠性电路板及第二挠性电路板，所述第一挠性电路板包括至少一个第一电路板单元，所述第二挠性电路板包括至少一个第二电路板单元；
在所述第一挠性电路板的边缘形成多个贯通所述第一挠性电路板的开口紧缩的缺口；在所述第二挠性电路板的边缘形成多个凸块，多个所述凸块的位置与所述多个缺口的位置一一相对应，多个所述凸块的形状与所述多个缺口形状匹配，所述凸块可以容置于所述缺口内；
将所述凸块一一容置于与其对应的所述缺口内，从而使所述第一挠性电路板定位于所述第二挠性电路板，形成挠性连接板；
提供第一增层材料及第二增层材料，依次叠合并热压合所述第一增层材料、所述挠性连接板及所述第二增层材料从而形成电路基板，其中，所述第一增层材料包括第一铜箔层及第一胶层，所述第二增层材料包括第二铜箔层及第二胶层，所述第一胶层及所述第二胶层与所述挠性连接板直接相贴；
将所述第一铜箔层制作形成至少一个第一导电线路图形及至少一个第二导电线路图形，将所述第二铜箔层制作形成至少一个第三导电线路图形及至少一个第四导电线路图形，从而形成整片的刚挠结合板，其中，每个所述第一导电线路图形与所述第一挠性电路板的第一电路板单元一一对应，每个所述第三导电线路图形也与所述第一挠性电路板的第一电路板单元一一对应，每个所述第二导电线路图形与所述第一挠性电路板的第二电路板单元一一对应，每个所述第四导电线路图形也与所述第一挠性电路板的第二电路板单元一一对应；以及
使部分所述第一电路板单元及部分所述第二电路板单元从所述第一增层材料及第二增层材料中暴露出来，从而形成整片的刚挠结合板。
15.如权利要求14所述的刚挠结合板的制作方法，其特征在于，所述缺口的边缘为圆弧形，所述圆弧形的圆心角大于180度。
16.如权利要求15所述的刚挠结合板的制作方法，其特征在于，所述凸块为D形的凸块，所述凸块具有底边及连接所述底边两端的弧形边，所述弧形边的圆心角与所述缺口的圆心角相同。
17.如权利要求16所述的刚挠结合板的制作方法，其特征在于，所述缺口的半径为a，所述凸块的半径为c，0<a-c≦0.1mm。
18.如权利要求17所述的刚挠结合板的制作方法，其特征在于，所述第二挠性电路板包括第一梯形区域，所述第一梯形区域包括至少一层导电层，所述第一梯形区域具有两条腰、上底边及下底边，下底边的长度大于上底边的长度，下底边位于所述凸块所在的区域内，所述第一梯形区域的两条腰分别穿过所述凸块的底边的两个端点，所述第一梯形区域的上底边与所述凸块的底边的距离为e，其中，0≦e≦50μm。
19.如权利要求18所述的刚挠结合板的制作方法，其特征在于，所述第二挠性电路板还包括第二梯形区域，所述第一梯形区域及第二梯形区域具有重合且等长的上底边，所述第一梯形区域及第二梯形区域以所述上底边为对称轴对称设置，所述第二梯形区域包括至少一层导电层。
20.如权利要求14所述的刚挠结合板的制作方法，其特征在于，所述刚挠结合板的制作方法还包括沿所述第一电路板单元及第二电路板单元的边界线进行冲型，从而得到至少一个包括所述第一导电线路图形、所述第一电路板单元及所述第三导电线路图形的第一刚挠结合板，及至少一个包括所述第二导电线路图形、所述第二电路板单元及所述第四导电线路图形的第二刚挠结合板。
21.如权利要求14所述的刚挠结合板的制作方法，其特征在于，在将所述第一铜箔层制作形成至少一个第一导电线路图形及至少一个第二导电线路图形，将所述第二铜箔层制作形成至少一个第三导电线路图形及至少一个第四导电线路图形的步骤前，还包括步骤：在所述电路基板上形成至少一个贯通所述电路基板的第一导电孔及至少一个贯通所述电路基板的第二导电孔，并使所述第一导电孔电连接所述第一导电线路图形、所述第一内层导电线路层、所述第二内层导电线路层及所述第三导电线路图形，使所述第二导电孔电连接所述第二导电线路图形、第三内层导电线路层、第四内层导电线路层及第四导电线路图形。
22.如权利要求14所述的刚挠结合板的制作方法，其特征在于，在将所述第一铜箔层制作形成至少一个第一导电线路图形及至少一个第二导电线路图形，将所述第二铜箔层制作形成至少一个第三导电线路图形及至少一个第四导电线路图形的步骤前，还包括步骤：在所述电路基板上形成多个盲孔导电孔，并使至少一个所述盲孔导电孔电连接所述第一导电线路图形及所述第一内层导电线路层，使至少一个所述盲孔导电孔电连接所述第二导电线路图形及第三内层导电线路层。
23.如权利要求14所述的刚挠结合板的制作方法，其特征在于，在将所述第一铜箔层制作形成至少一个第一导电线路图形及至少一个第二导电线路图形，将所述第二铜箔层制作形成至少一个第三导电线路图形及至少一个第四导电线路图形的步骤前，还包括步骤：在所述电路基板上形成多个盲孔导电孔，并使至少一个所述盲孔导电孔电连接所述第一导电线路图形、所述第一内层导电线路层及所述第二内层导电线路层，使至少一个所述盲孔导电孔电连接所述第二导电线路图形、第三内层导电线路层及第四内层导电线路层。
24.如权利要求14所述的刚挠结合板的制作方法，其特征在于，在将所述第一铜箔层制作形成至少一个第一导电线路图形及至少一个第二导电线路图形，将所述第二铜箔层制作形成至少一个第三导电线路图形及至少一个第四导电线路图形的步骤前，还包括步骤：在所述电路基板上形成多个盲孔导电孔，并使至少一个所述盲孔导电孔电连接所述第三导电线路图形及所述第一内层导电线路层，使至少一个所述盲孔导电孔电连接所述第四导电线路图形及第三内层导电线路层。
25.如权利要求14所述的刚挠结合板的制作方法，其特征在于，所述第一挠性电路板形成有电连接所述第一内层导电线路层及第二内层导电线路层的导电孔。
26.如权利要求14所述的刚挠结合板的制作方法，其特征在于，所述第二挠性电路板形成有电连接所述第三内层导电线路层及第四内层导电线路层的导电孔。
27.如权利要求14所述的刚挠结合板的制作方法，其特征在于，所述缺口及所述凸块的形成方式为冲型。
28.如权利要求14所述的刚挠结合板的制作方法，其特征在于，所述第一胶层为与所述第一铜箔层相独立的胶片，或所述第一增层材料为背胶铜箔；所述第二胶层为与所述第二铜箔层相独立的胶片，或所述第二增层材料为背胶铜箔。
29.一种刚挠结合板，其通过权利要求1-13提供的刚挠结合板的制作方法制作而成，所述刚挠结合板包括依次排列的第一导电线路层、第一胶层及挠性连接板；所述挠性连接板包括相连接的第一挠性电路板及第二挠性电路板，所述第一挠性电路板包括至少一个第一电路板单元，所述第二挠性电路板包括至少一个第二电路板单元；所述第一挠性电路板的边缘形成有多个贯通所述第一挠性电路板的开口紧缩的缺口；所述第二挠性电路板的边缘形成有多个凸块，多个所述凸块的位置与所述多个缺口的位置一一相对应，多个所述凸块的形状与所述多个缺口形状匹配，所述凸块容置于所述缺口内从而将所述第一挠性电路板定位于所述第二挠性电路板；所述第一导电线路层包括至少一个第一导电线路图形及至少一个第二导电线路图形，每个所述第一导电线路图形与所述第一电路板单元一一对应，每个所述第二导电线路图形与所述第二电路板单元一一对应；其中，部分所述第一电路板单元及部分所述第二电路板单元从所述第一导电线路层及第一胶层中暴露出来。
30.一种刚挠结合板，其通过权利要求14-28提供的刚挠结合板的制作方法制作而成，所述刚挠结合板包括依次排列的第一导电线路层、第一胶层及挠性连接板、第二胶层及第二导电线路层；所述挠性连接板包括相连接的第一挠性电路板及第二挠性电路板，所述第一挠性电路板包括至少一个第一电路板单元，所述第二挠性电路板包括至少一个第二电路板单元；所述第一挠性电路板的边缘形成有多个贯通所述第一挠性电路板的开口紧缩的缺口；所述第二挠性电路板的边缘形成有多个凸块，多个所述凸块的位置与所述多个缺口的位置一一相对应，多个所述凸块的形状与所述多个缺口形状匹配，所述凸块容置于所述缺口内从而将所述第一挠性电路板定位于所述第二挠性电路板；所述第一导电线路层包括至少一个第一导电线路图形及至少一个第二导电线路图形，每个所述第一导电线路图形与所述第一电路板单元一一对应，每个所述第二导电线路图形与所述第二电路板单元一一对应；所述第二导电线路层包括至少一个第三导电线路图形及至少一个第四导电线路图形，每个所述第三导电线路图形与所述第一电路板单元一一对应，每个所述第四导电线路图形与所述第二电路板单元一一对应；其中，部分所述第一电路板单元及部分所述第二电路板单元从所述第一导电线路层、第一胶层、第二胶层及第二导电线路层中暴露出来。
CN201210582448.XA 2012-12-28 2012-12-28 刚挠结合板及其制作方法 Active CN103906374B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210582448.XA CN103906374B (zh) 2012-12-28 2012-12-28 刚挠结合板及其制作方法
US14/140,456 US9072173B2 (en) 2012-12-28 2013-12-24 Rigid-flex printed circuit board and method for making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210582448.XA CN103906374B (zh) 2012-12-28 2012-12-28 刚挠结合板及其制作方法

Publications (2)

Publication Number Publication Date
CN103906374A true CN103906374A (zh) 2014-07-02
CN103906374B CN103906374B (zh) 2017-02-15

Family

ID=50997453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210582448.XA Active CN103906374B (zh) 2012-12-28 2012-12-28 刚挠结合板及其制作方法

Country Status (2)

Country Link
US (1) US9072173B2 (zh)
CN (1) CN103906374B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106448747A (zh) * 2016-11-16 2017-02-22 中国电子科技集团公司第四十研究所 一种单缝封闭式仪器机壳
CN110662342A (zh) * 2018-06-28 2020-01-07 鹏鼎控股(深圳)股份有限公司 软硬结合板及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102378501B (zh) * 2010-07-13 2013-06-26 富葵精密组件(深圳)有限公司 电路板制作方法
CN102340938B (zh) * 2010-07-29 2013-08-28 富葵精密组件(深圳)有限公司 电路板制作方法
DE102016103336A1 (de) * 2016-02-25 2017-08-31 Osram Oled Gmbh Elektronisches Bauelement und Verfahren zu seiner Herstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1659840A4 (en) * 2004-06-11 2010-03-03 Ibiden Co Ltd STARR BENDED PCB AND MANUFACTURING METHOD THEREFOR
US8071883B2 (en) * 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
KR100904710B1 (ko) * 2007-11-01 2009-06-29 삼성에스디아이 주식회사 연성인쇄회로기판, 이의 접합방법 및 이를 구비하는 배터리팩
EP2259667A4 (en) * 2008-03-26 2012-06-13 Ibiden Co Ltd FLEXIBLE-ROLLED PCB AND METHOD FOR THE PRODUCTION THEREOF
US8209861B2 (en) * 2008-12-05 2012-07-03 Flextronics Ap, Llc Method for manufacturing a touch screen sensor assembly
CN101711094A (zh) * 2009-11-03 2010-05-19 深圳崇达多层线路板有限公司 软硬结合线路板的制作方法及软硬结合的线路板
US20110255249A1 (en) * 2010-04-20 2011-10-20 General Electric Company High density flexible foldable interconnect
JP4996727B2 (ja) * 2010-08-31 2012-08-08 株式会社東芝 電子機器およびフレキシブルプリント配線板
US20120325524A1 (en) * 2011-06-23 2012-12-27 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
US9066439B2 (en) * 2011-07-14 2015-06-23 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106448747A (zh) * 2016-11-16 2017-02-22 中国电子科技集团公司第四十研究所 一种单缝封闭式仪器机壳
CN110662342A (zh) * 2018-06-28 2020-01-07 鹏鼎控股(深圳)股份有限公司 软硬结合板及其制作方法
CN110662342B (zh) * 2018-06-28 2021-02-02 鹏鼎控股(深圳)股份有限公司 软硬结合板及其制作方法

Also Published As

Publication number Publication date
US20140182900A1 (en) 2014-07-03
US9072173B2 (en) 2015-06-30
CN103906374B (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
EP3082385B1 (en) Rigid-flexible circuit board having flying-tail structure and method for manufacturing same
CN103906374A (zh) 刚挠结合板及其制作方法
CN102487577B (zh) 软硬结合电路板的制作方法
US20110284267A1 (en) Circuit board and manufacturing method thereof
CN105228371A (zh) 一种制作阶梯金手指电路板的方法
US20140124245A1 (en) Embedded printed circuit board and method for manufacturing same
JP2006332255A (ja) 電子回路ユニット、及びその製造方法
CN102740612A (zh) 软硬结合电路板的制作方法
US9210811B2 (en) Compact rigid-flexible printed circuit board and method for manufacturing same
CN104582261A (zh) 刚挠结合线路板和刚挠结合线路板的制造方法
CN110612782B (zh) 印刷线路板用基材以及印刷线路板的制造方法
CN109618509B (zh) 一种pcb的制造方法
CN105578796A (zh) 软硬结合板的制备方法
CN205584642U (zh) 树脂多层基板
CN103635005A (zh) 软硬结合电路基板、软硬结合电路板及制作方法
CN103327738A (zh) 软硬结合电路板及其制作方法
CN104768318B (zh) 软硬结合电路板及其制作方法
KR20070082038A (ko) 배선 회로 기판 및 그 제조 방법
CN102196668A (zh) 电路板制作方法
JP2007157929A (ja) 配線回路基板
CN103327748B (zh) 电路板及其制作方法
JP2017157739A (ja) 電子部品付き配線板の製造方法
CN103635007A (zh) 软硬结合电路基板、软硬结合电路板及制作方法
CN103313529A (zh) 软硬结合电路板的制作方法
CN104780723A (zh) 布线基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170315

Address after: Guangdong city of Shenzhen province Baoan District Songgang streets Yan Chuanyan Luzhen Luo Ding Technology Park plant A1 building to building A3

Patentee after: Fuku Precision Components (Shenzhen) Co., Ltd.

Patentee after: Peng Ding Polytron Technologies Inc

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd.

Patentee before: Zhending Technology Co., Ltd.

TR01 Transfer of patent right
CP03 Change of name, title or address

Address after: Guangdong city of Shenzhen province Baoan District Songgang street Chuanyan Luo Lu Yan

Co-patentee after: Peng Ding Polytron Technologies Inc

Patentee after: Peng Ding Holdings (Shenzhen) Limited by Share Ltd

Address before: 518000 Guangdong city of Shenzhen province Baoan District Songgang streets Yan Chuanyan Luzhen Luo Ding Technology Park plant A1 building to building A3

Co-patentee before: Peng Ding Polytron Technologies Inc

Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd.

CP03 Change of name, title or address