CN110612782B - 印刷线路板用基材以及印刷线路板的制造方法 - Google Patents

Abstract

根据本发明一个实施例的印刷线路板基材设置有基膜以及层叠在基膜上的至少一个导电层。印刷线路板基材包括：在俯视时多个线路板件规则排列的制品；以及围绕制品的外框架区域。外框架区域包括：距离制品的外端在5mm以内的邻近区域；以及除邻近区域以外的外侧区域。邻近区域的导电层层叠面积率小于制品的导电层层叠面积率。

Description

印刷线路板用基材以及印刷线路板的制造方法

技术领域

本发明涉及一种印刷线路板用基材以及印刷线路板的制造方法。本申请基于并要求2017年5月16日提交的日本专利申请No.2017-97657的优选权，该日本专利申请的全部内容以引用的方式并入本文。

背景技术

现今，电子器件被用于各个领域，并且这些电子器件的尺寸迅速减小。据此，器件中使用的印刷线路板的尺寸减小，并且线路密度变得非常密集和复杂。

作为制造小型印刷线路板的有效方法，已知从印刷线路板用单个大基材获得大量小型印刷线路板的方法。尽管印刷线路板的尺寸减小，但印刷线路板用基材的尺寸增加，以便提高制造效率。

当在大型印刷线路板用基材上执行电镀以形成导电图案时，容易产生镀膜厚度的变化。因此，即使在从一个印刷线路板用基材获得印刷线路板时，也容易产生镀膜厚度比设计值薄的印刷线路板或者镀膜厚度比设计值厚的印刷线路板。在某些情况下，存在产生不能用作制品的印刷线路板的可能性。

为了避免这种情况，披露了这样的方法(专利文献1)：其通过在印刷线路板用基材的外框架区域中进行物理穿孔，通过形成圆形或方形导电图案，或通过应用掩模来形成具有均匀厚度的镀层。

尽管该方法能够形成具有均匀厚度的镀层，但期望的是，在减少制造步骤的情况下，对于更精密的电路图案和大型印刷线路板用基材形成具有均匀厚度的镀层。

[现有技术文献]

[专利文献]

[专利文献1]日本专利公开No.2010-93074

发明内容

一种根据本发明的印刷线路板用基材包括：基膜；以及至少一个导电层，其层叠在基膜上。所述印刷线路板用基材包括在俯视时多个线路板件规则排列的制品，并且包括围绕所述制品的外框架区域。所述外框架区域包括距离所述制品的外边缘在5mm以内的邻近区域，并且包括除所述邻近区域以外的外部区域。所述邻近区域的层叠导电层面积率小于所述制品的层叠导电层面积率。

附图说明

图1是示出根据本发明的印刷线路板用基材的平面示意图；

图2是示出根据本发明的印刷线路板用基材的外框架区域在概念上被分为邻近区域和外部区域的平面示意图；以及

图3是示出根据本发明的多个印刷线路板用基材续接的片状大型印刷线路板用基材(基材片)的平面示意图。

具体实施方式

[本公开要解决的问题]

本发明的目的在于提供一种印刷线路板用基材以及印刷线路板，其中，通过简单的方法可以实现均匀的镀膜厚度，而无需在印刷线路板用基材的外框架区域上形成图案、孔等。

[本公开的效果]

根据本发明的印刷线路板用基材，可以减小各个印刷线路板的镀膜厚度的变化，以提高生产率，消除制品性能的个体差异，并使制品稳定。

[本发明实施例的说明]

首先，将列举本发明的实施例。

根据本发明一个方面的印刷线路板用基材包括：基膜；以及至少一个导电层，其层叠在基膜上。印刷线路板用基材包括在俯视时多个线路板件规则排列的制品，并且包括围绕制品的外框架区域。外框架区域包括距离制品的外边缘在5mm以内的邻近区域，并且包括除邻近区域以外的外部区域。邻近区域的层叠导电层面积率小于制品的层叠导电层面积率。

在印刷线路板用基材(其包括其中排列有将为印刷线路板的多个线路板件的制品以及围绕制品的外框架区域)中，通过将外框架区域分成距离制品的外边缘在5mm以内的邻近区域以及除邻近区域以外的外部区域，并且通过使邻近区域的层叠导电层面积率小于制品的层叠导电层面积率，可以使制品的镀膜厚度均匀。

优选的是，外部区域的层叠导电层面积率大于制品的层叠导电层面积率。即，通过按邻近区域、制品和外部区域的顺序增加层叠导电层面积率，可以使镀膜厚度更均匀。

优选的是，印刷线路板用基材包括多个制品和多个外框架区域、以及将彼此相邻的外框架区域连接在一起的连接区域，并且连接区域的层叠导电层面积率大于外部区域的层叠导电层面积率。

为了提高制造效率，在印刷线路板用基材包括多个制品和多个外框架区域以具有大片状形状的情况下，需要将多个制品和多个外框架区域连接在一起的部分。通过使连接部分的区域的层叠导电层面积率(即，连接区域的层叠导电层面积率)大于外部区域的层叠导电层面积率，可以使包括多个制品和多个外框架区域的印刷线路板用基材的镀膜厚度均匀。

优选的是，连接区域为实心图案。当连接区域为实心图案时，可以使连接区域的层叠导电层面积率大于外部区域的层叠导电层面积率，而无需控制连接区域的层叠导电层面积率。

优选的是，邻近区域的层叠导电层面积率为制品的层叠导电层面积率的50％以上且95％以下。通过将邻近区域的层叠导电层面积率和制品的层叠导电层面积率的比率设定在上述范围中，可以使制品的镀膜厚度均匀。

优选的是，外部区域的层叠导电层面积率为制品的层叠导电层面积率的120％以上且150％以下。通过将外部区域的层叠导电层面积率和制品的层叠导电层面积率的比率设定在上述范围中，可以使制品3的镀膜厚度更均匀。

优选的是，连接区域的层叠导电层面积率为外部区域的层叠导电层面积率的105％以上。当连接区域的层叠导电层面积率和外部区域的层叠导电层面积率的比率不满足上述下限时，存在不能使制品的镀膜厚度均匀的可能性。

优选的是，制品的导电层中的镀膜厚度的变化为平均膜厚的15％以下。当制品的导电层中的镀膜厚度的变化为15％以下时，可以获得稳定的制品，而不在包括在制品中的全部印刷线路板中产生个体差异。

优选的是，印刷线路板用基材包括覆盖制品的覆盖层。通过将覆盖层设置为覆盖制品，可以防止层叠在制品上的镀膜受损等。

根据本发明的一个方面，提供一种使用印刷线路板用基材来制造印刷线路板的制造方法，该印刷线路板用基材包括：基膜；以及至少一个导电层，其层叠在基膜上。印刷线路板用基材包括在俯视时多个线路板件规则排列的制品，并且包括围绕制品的外框架区域。外框架区域包括距离制品的外边缘在5mm以内的邻近区域，并且包括除邻近区域以外的外部区域。邻近区域的层叠导电层面积率小于制品的层叠导电层面积率。该制造方法包括：使用电镀将镀膜层叠在导电层上的镀敷步骤；以及通过从制品取出线路板件而获得印刷线路板的分离步骤。

在将镀膜层叠在导电层上以形成印刷线路板用基材时，并且在邻近区域的层叠导电层面积率小于制品的层叠导电层面积率时，在制品上形成均匀的镀膜厚度。从该制品取出的印刷线路板可以表现出稳定的性能而没有个体差异。

[本发明实施例的描述]

在下文中，将适当地参考附图对根据本发明实施例的印刷线路板用基材进行说明。

[第一实施例]

<印刷线路板用基材>

如图1所示，根据本发明的一个方面的印刷线路板用基材1包括排列有多个线路板件2的制品3，并且包括围绕制品3的外框架区域4。外框架区域4不包括线路板件2，并且当获取线路板件2作为印刷线路板时，将外框架区域4与制品3分离并且移除。线路板件2和印刷线路板用基材1在俯视时均形成为大致矩形，并且印刷线路板用基材1上布置有数十个至数百个线路板件2。

(制品)

制品3由规则排列的多个线路板件2构成。以这种构造制造的小型印刷线路板通常是被称为阵列的小线圈(coil)等。关于线路板件2，通过将镀膜层叠在绝缘基膜上的导电层上而形成导电图案，分离并移除除了印刷线路板用基材1的制品3以外的部分，并且从制品3获取每个线路板件2作为印刷线路板。

作为形成导电图案的方法，通常有加成法(additive method)和减成法(subtractive method)。在导电图案为精细图案的情况下，优选可能仅在需要部分上层叠镀膜的加成法，并且具体地说，半加成法(semi-active method)是当前主流方法。通过半加成法形成导电图案的过程概述如下。(a)首先，将晶种层(导电层)层叠在绝缘基膜上。(b)接下来，将光致抗蚀剂层叠在晶种层上，并且通过曝光/显影等执行与导电图案对应的图案化，以形成抗蚀剂图案。(c)在该状态下，通过在电镀液中通电，将镀膜层叠在没有抗蚀剂图案的露出的晶种层(在下文中称为露出的晶种层)上。(d)最后，通过蚀刻等移除抗蚀剂图案和在已经层叠有抗蚀剂图案的部分处的晶种层，以形成导电图案。

(外框架区域)

在俯视时外框架区域4包围制品3，并且作为印刷线路板用基材1的一部分存在。由于外框架区域4最终与制品3分离并移除，因此基本上不需要层叠镀膜。然而，为了在制品3上层叠具有均匀厚度的镀膜，优选的是，外框架区域4也设置有导电层，并且镀膜层叠在露出的晶种层上。

即，在电镀步骤中，在印刷线路板用基材1的外周端部(外边缘)处，电镀液中的电流分布在物理上是无序的(physically disordered)。由于电流分布的无序，因此朝向制品3的电流分布也是无序的。结果，在制品3的露出的晶种层(导电层)上层叠的镀膜厚度产生变化。因此，即使当从印刷线路板用单个基材1中的制品3获取印刷线路板时，也可能产生具有较薄镀敷厚度的板或具有较厚镀敷厚度的板，并且各个印刷线路板的性能可能不同。在某些情况下，存在可能产生镀膜厚度不能满足设计值并且作为不合格制品被丢弃的印刷线路板的可能性。因此，为了在电镀步骤中控制印刷线路板用基材1的外周端部(外边缘)处的电流分布，并且使朝向制品3的电路分布均匀和稳定，优选的是，导电层还设置在外框架区域4上并且镀膜层叠在露出的晶种层上。

根据本发明实施例的印刷线路板用基材1的外框架区域4的区域的内部和外部是有区别的。即，外框架区域被区分成两个区域：内部恒定区域：具体地说，其为距离制品的外边缘在5mm以内的邻近区域5；以及作为外部区域6的其余外部区域。

如上文所述，不从外框架区域4获取印刷线路板。因此，层叠在外框架区域4上的镀膜不需要被图案化为电路等，并且镀膜以某种形式层叠就足够了。通过使邻近区域5的层叠镀膜的面积率，(即，邻近区域5的层叠导电层面积率)小于制品3的层叠导电层面积率，可以使朝向制品3的电流分布稳定并均匀，并且使制品3的镀膜厚度均匀。应注意的是，“层叠导电层面积率”是指：在印刷线路板用基材上层叠镀膜的表面上设定预定区域，存在于该预定区域上的层叠镀膜的面积的比率。

在根据本发明实施例的外框架区域4上，不需要执行穿孔等处理，并且在电镀时不需要应用掩模。另外，外框架区域4的露出的晶种层不需要被图案化设计为虚设图案(dummypattern)，并且不需要形成为圆形形状、矩形形状、网格形状等。通过仅相对于制品4的层叠导电层面积率控制邻近区域5的层叠导电层面积率，可以容易地使制品3的镀膜厚度均匀。

另一方面，当邻近区域5的层叠导电层面积率小于制品3的层叠导电层面积率时，可以将邻近区域5的露出的晶种层图案化为电路。例如，邻近区域5可以作为试样区域(coupon region)，试样区域用于获得用于测量印刷线路板的特性阻抗的测试基板(测试试样)。

尽管邻近区域5的层叠导电层面积率不受特定限制，只要其小于制品3的层叠导电层面积率即可，但邻近区域5的层叠导电层面积率优选为制品3的层叠导电层面积率的50％以上且95％以下。通过将邻近区域5的层叠导电层面积率和制品3的层叠导电层面积率的比率设定在上述范围中，可以使朝向制品3电流的分布稳定和均匀，并且可以使制品3的镀膜厚度均匀。

在外框架区域4内，通过将邻近区域5排除而获得的其余区域为外部区域6。优选的是，在外部区域6上设置导电层，以便使制品3的镀膜的厚度均匀，并且将镀膜层叠在露出的晶种层上。通过使外部区域6的层叠导电层面积率大于制品3的层叠导电层面积率，可以使制品3的镀膜厚度更均匀。

即，相对于制品3的层叠导电层面积率，通过减小制品3的周围部分(邻近区域5)的层叠导电层面积率并且增加邻近区域5的周围部分(外部区域6)的层叠导电层面积率，可以使朝向制品3的电流分布更稳定和均匀，并且可以使镀膜厚度更均匀。

尽管外部区域6的层叠导电层面积率不受特定限制，只要其大于制品3的层叠导电层面积率即可，但外部区域6的层叠导电层面积率优选为制品3的层叠导电层面积率的120％以上且150％以下。通过将外部区域6的层叠导电层面积率和制品3的层叠导电层面积率的比率设定在上述范围中，可以使朝向制品3电流的分布更稳定和均匀，并且可以使制品3的镀膜厚度更均匀。

在外框架区域4上，可以显示有用于定位的标记或由字母/数字表示的制品货码。这种标记和字母/数字通常通过镀膜表示。外部区域6可以是这种用于印刷的区域。

优选的是，制品3的镀膜厚度的变化为平均膜厚的15％以下。当制品3的作为导电层的镀膜的厚度的变化为15％以下时，从制品3取出的全部印刷线路板中没有性能差异，并且不产生不合格制品。如上文所述，通过控制和制造每个区域的层叠导电层面积率，可以容易地使制品3的镀膜厚度的变化为15％以下。应注意到，“镀膜厚度的变化为平均膜厚的15％以下”意思是制品3中的镀膜厚度的最大值和最小值与制品3中的镀膜厚度的平均值相差15％以下。

优选的是，印刷线路板用基材1包括覆盖制品3的覆盖层。通过将外框架区域4从印刷线路板用基材1分离和移除并分别地切割制品3的线路板件2的分离步骤来获得印刷线路板。可以在制造印刷线路板用基材1的场所执行分离步骤，或者可以在制造其上安装从印刷线路板用基材1获得的印刷线路板的器件的场所执行分离步骤。在制造这种器件的场所执行分离步骤的情况下，形成在制品3上的导电图案可能在印刷线路板用基材1的存储、运输等期间被损坏。通过具有覆盖制品3的覆盖层的印刷线路板用基材1，可以防止制品3的导电图案在印刷线路板用基材1的存储、运输等期间被损坏。

<第二实施例>

接下来，将描述根据本发明的一个方面的印刷线路板用基材8。如图3所示，印刷线路板用基材8具有大片状形状，该大片状形状基材具有多个制品3和多个外框架区域4(在下文中，印刷线路板用基材8可以被称为基材片8)。基材片8包括将彼此相邻的外框架区域4连接起来的连接区域7。由于在俯视时基材8形成为大致矩形，并且在一个制品3中布置有数十到数百个线路板件2，因此一次从基材片8制造数百个印刷线路板。

(连接区域)

连接区域7将外框架区域4以及与该外框架区域4联接的另一外框架区域连接在一起。即，用于将多个制品和多个外框架区域连接起来以形成大型印刷线路板用基材8(基材片8)的连接区域7独立于外框架区域4而存在。当从制品3获取线路板件2作为印刷线路板时，连接区域7被分离和移除。

与外框架区域4类似地，连接区域7最终被分离和移除，并且由此基本上不需要层叠镀膜。然而，优选的是，在连接区域7上设置导电层并且将镀膜层叠到露出的晶种层上，以便使包括在含多个制品3和多个外框架区域4的大型基材片8中的全部制品3的镀膜厚度均匀。通过使连接区域7的层叠导电层面积率大于外部区域6的层叠导电层面积率，可以稳定朝向多个制品3的每个电流分布，并且可以使全部制品3的镀膜厚度均匀。

连接区域7优选为实心图案。当露出的晶种层存在于连接区域7的几乎整个表面上时，可以容易地增加外部区域6的层叠导电层面积率，而无需控制连接区域7的层叠导电层面积率。应注意的是，“实心图案”是指：设定预定区域，镀膜层叠在该预定区域的几乎整个表面上。

尽管连接区域7的层叠导电层面积率不受特定限制，只要其大于外部区域6的层叠导电层面积率即可，但连接区域7的层叠导电层面积率优选为外部区域6的层叠导电层面积率的105％以上。当连接区域7的层叠导电层面积率和外部区域的层叠导电层面积率的比率不满足上述下限时，存在不能使多个制品3的镀膜厚度均匀的可能性。

其它实施例

以上披露的各实施例应被视为在所有方面为示例性的而不是限制性的。本发明的范围不限于上述实施例的构造，而是由权利要求表示，并且旨在包括与权利要求等同的含义和范围内的所有变化。

尽管在上述实施例中外框架区域被分为邻近区域和外部区域以控制层叠导电层面积率，但本发明不限于此。本发明的范围包括进一步将外框架区域再分为三个或更多个区域，并且精确地控制层叠导电层面积率，以便使镀膜厚度均匀。

尽管在上述实施例中连接区域为独立于外框架区域的区域，但在基材片通过将印刷线路板用基材的外框架区域和印刷线路板用另一基材的外框架区域直接连接在一起而构成的情况下，外部区域的一部分可以是连接区域。

附图标记的说明

1 印刷线路板用基材

2 线路板件

3 制品

4 外框架区域

5 邻近区域

6 外部区域

7 连接区域

8 印刷线路板用基材(基材片)

Claims (10)

1.一种印刷线路板用基材，包括：

基膜；以及

至少一个导电层，其层叠在所述基膜上，

其中，所述印刷线路板用基材包括在俯视时多个线路板件规则排列的制品，并且包括围绕所述制品的外框架区域，

所述外框架区域包括距离所述制品的外边缘在5mm以内的邻近区域，并且包括除所述邻近区域以外的外部区域，并且

所述邻近区域的层叠导电层面积率小于所述制品的层叠导电层面积率，该层叠导电层面积率是指：在所述印刷线路板用基材上层叠镀膜的表面上设定预定区域，存在于该预定区域上的该层叠镀膜的面积的比率。

2.根据权利要求1所述的印刷线路板用基材，其中，所述外部区域的层叠导电层面积率大于所述制品的层叠导电层面积率。

3.根据权利要求2所述的印刷线路板用基材，还包括：

多个制品和多个外框架区域，以及

连接区域，其连接彼此相邻的外框架区域，

其中，所述连接区域的层叠导电层面积率大于所述外部区域的层叠导电层面积率。

4.根据权利要求3所述的印刷线路板用基材，其中，所述连接区域是实心图案。

5.根据权利要求1至4中任一项所述的印刷线路板用基材，其中，所述邻近区域的层叠导电层面积率为所述制品的层叠导电层面积率的50％以上且95％以下。

6.根据权利要求2至4中任一项所述的印刷线路板用基材，其中，所述外部区域的层叠导电层面积率为所述制品的层叠导电层面积率的120％以上且150％以下。

7.根据权利要求3或4所述的印刷线路板用基材，其中，所述连接区域的层叠导电层面积率为所述外部区域的层叠导电层面积率的105％以上。

8.根据权利要求1至4中任一项所述的印刷线路板用基材，其中，所述制品的导电层的镀膜厚度的变化为平均膜厚的15％以下。

9.根据权利要求1至4中任一项所述的印刷线路板用基材，还包括覆盖所述制品的覆盖层。

10.一种使用印刷线路板用基材来制造印刷线路板的制造方法，所述印刷线路板用基材包括：基膜；以及至少一个导电层，其层叠在所述基膜上，

其中，所述印刷线路板用基材包括在俯视时多个线路板件规则排列的制品，并且包括围绕所述制品的外框架区域，

所述外框架区域包括距离所述制品的外边缘在5mm以内的邻近区域，并且包括除所述邻近区域以外的外部区域，

所述邻近区域的层叠导电层面积率小于所述制品的层叠导电层面积率，该层叠导电层面积率是指：在所述印刷线路板用基材上层叠镀膜的表面上设定预定区域，存在于该预定区域上的该层叠镀膜的面积的比率，并且

所述制造方法包括：

使用电镀将镀膜层叠在所述导电层上的镀敷步骤；以及

通过从所述制品取出所述线路板件而获得印刷线路板的分离步骤。

Images