CN103904115A - 具有埋设的金属硅化物层的半导体器件及其制造方法 - Google Patents
具有埋设的金属硅化物层的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN103904115A CN103904115A CN201310394940.9A CN201310394940A CN103904115A CN 103904115 A CN103904115 A CN 103904115A CN 201310394940 A CN201310394940 A CN 201310394940A CN 103904115 A CN103904115 A CN 103904115A
- Authority
- CN
- China
- Prior art keywords
- groove
- insulating barrier
- filling
- active
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 title claims abstract description 140
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 140
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims description 35
- 229910021332 silicide Inorganic materials 0.000 title abstract description 46
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims description 133
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 235000019994 cava Nutrition 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 23
- 239000000463 material Substances 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000009413 insulation Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229910017052 cobalt Inorganic materials 0.000 description 6
- 239000010941 cobalt Substances 0.000 description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体器件，其包括基板和设置在基板上且由沟槽彼此分隔的多个有源柱。多个有源柱的每一个包括埋设的金属硅化物图案和堆叠在埋设的金属硅化物图案上的有源区域，并且有源区域包括杂质结区域。
Description
技术领域
本发明的实施例涉及半导体器件及其制造方法，特别是，涉及具有埋设的金属硅化物层的半导体器件及其制造方法。
背景技术
随着数字家电尺寸上的变小以及移动系统日渐普及，数字家电和移动系统中采用的半导体器件正在不断按比例变小。提高动态随机存取存储(DRAM)器件或包括存储单元的闪存器件中的器件集成度的努力通常导致存储单元占用面积(平面面积)的减小。通常，DRAM器件的单位存储单元包括单元晶体管和单元电容器。DRAM单元晶体管可形成于半导体基板之中和/或之上，并且DRAM单元电容器可堆叠在DRAM单元晶体管上以提高DRAM器件的集成度。
DRAM单元晶体管可通过存储节点接触塞电连接到DRAM单元电容器，存储节点接触塞设置在DRAM单元晶体管的源极区域和DRAM单元电容器的底部电极之间。此外，DRAM单元晶体管的漏极区域可通过位线接触塞电连接到位线，并且DRAM单元晶体管的栅极电极可电连接到字线。因此，用于传输电信号的位线和字线可设置在DRAM单元晶体管和DRAM单元电容器之间。因此，由于位线和字线的存在，可能对增大单元电容值存在某些限制。而且，大部分DRAM单元晶体管可形成为具有平面构造。在此情况下，如果减小字线的宽度来增加DRAM器件的集成度，则可能增大字线的电阻。结果，可能增加字线的RC延迟时间而降低DRAM器件的性能。另外，如果成比例缩小平面型单元晶体管，则平面型单元晶体管的泄漏电流可能突然增加而降低DRAM器件的单元特性。从而，已经提出了垂直晶体管来解决或者克服平面晶体管的缺点。
发明内容
各种实施例涉及具有埋设的金属硅化物层的半导体器件及其制造方法。
根据某些实施例，半导体器件包括基板以及设置在基板上以由沟槽彼此分隔的多个有源柱。多个有源柱的每一个均包括埋设的金属硅化物图案和堆叠在埋设的金属硅化物图案上的有源区域，并且有源区域包括其中的杂质结区域。
在某些实施例中，半导体器件还可包括设置在沟槽中的局部填充绝缘层。局部填充绝缘层可设置在沟槽的底表面位置和第一高度位置之间，第一高度位置与金属硅化物图案的底表面位于相同的高度。局部填充绝缘层可包括氧化硅层。
在某些实施例中，半导体器件还可包括设置在各个有源柱上的覆盖绝缘图案。覆盖绝缘图案可包括氮化硅层。半导体器件还可包括隔板，设置在覆盖绝缘图案的各侧壁上。隔板可延伸到覆盖绝缘图案下有源区域的侧壁。隔板可包括氧化硅层。
在某些实施例中，埋设的金属硅化物图案可包括硅化钴层。
在某些实施例中，有源区域中的杂质结区域可包括设置在有源区域的上部中的上杂质区域和设置在有源区域的下部中的下杂质区域。
根据进一步的实施例，半导体器件包括多个有源柱，其设置在基板上以由交替排列的第一沟槽和第二沟槽彼此分隔。多个有源柱的每一个均包括川页序堆叠的埋设的金属硅化物图案和有源区域。第一沟槽填充有完全填充绝缘层。局部填充绝缘层设置在第二沟槽中。局部填充绝缘层设置在第二沟槽的底表面位置和第一高度位置之间，第一高度位置与埋设的金属硅化物图案的底表面位于相同的高度。隔板设置在第二沟槽中有源区域的各侧壁上。有源区域包括其中的杂质结区域。
在某些实施例中，半导体器件还可包括在各有源柱上的覆盖绝缘图案。
在某些实施例中，埋设的金属硅化物图案可包括硅化钴层。
根据进一步的实施例，半导体器件包括多个有源柱，其设置在基板上以由沟槽彼此分隔。多个有源柱的每一个均包括川页序堆叠的埋设的金属硅化物图案和有源区域。局部填充绝缘层设置在沟槽中。局部填充绝缘层设置在沟槽的底表面位置和底表面位置上的预定高度位置之间。绝缘图案设置在各沟槽中以在埋设的金属硅化物图案的侧壁之间提供空气间隙。金属硅化物图案的侧壁暴露到空气间隙，并且有源区域的每一个包括其中的杂质结区域。
根据进一步的实施例，半导体器件包括多个有源柱，其设置在基板上以由交替排列的第一沟槽和第二沟槽彼此分隔。多个有源柱的每一个均包括川页序堆叠的埋设的金属硅化物图案和有源区域。完全填充绝缘层填充第一沟槽。局部填充绝缘层设置在第二沟槽中。局部填充绝缘层设置在第二沟槽的底表面位置和第一高度位置之间，第一高度位置与埋设的金属硅化物图案的底表面位于相同的高度。绝缘图案设置在各第二沟槽中以在第二沟槽中的埋设的金属硅化物图案的侧壁之间提供空气间隙。有源区域包括其中的杂质结区域。
根据进一步的实施例，制造半导体器件的方法包括：在基板中形成沟槽以限定由沟槽彼此分隔的多个有源柱，形成填充沟槽下部区域的局部填充绝缘层，在局部填充绝缘层上的沟槽中形成第一牺牲层，在有源柱的由沟槽暴露的、且在第一牺牲层上的各侧壁上形成隔板，去除第一牺牲层以暴露有源柱在局部填充绝缘层的顶表面和隔板的底表面之间的侧壁，形成金属层以接触有源柱的暴露侧壁，对包括金属层的基板施加硅化工艺以在各有源柱中形成金属硅化物图案，以及去除残留在沟槽中的金属层。
在某些实施例中，局部填充绝缘层可形成为与沟槽的底表面和下侧壁直接接触。
在某些实施例中，局部填充绝缘层可由氧化硅层形成，并且第一牺牲层可由碳层或光致抗蚀剂层形成。
在某些实施例中，该方法还可包括：在金属硅化物图案之间的沟槽中形成第二牺牲层，在各沟槽中形成绝缘图案以覆盖第二牺牲层，以及去除第二牺牲层以在金属硅化物图案之间的沟槽中形成空气间隙。
根据进一步的实施例，制造半导体器件的方法包括：在基板中形成第一沟槽和第二沟槽以限定由第一沟槽和第二沟槽彼此分隔的多个有源柱，形成完全填充绝缘层以填充第一沟槽和第二沟槽，选择性地凹陷第二沟槽中的完全填充绝缘层以形成局部填充绝缘层，在第二沟槽中的局部填充绝缘层上形成第一牺牲层，在有源柱的由第二沟槽暴露的、且在第一牺牲层上的各侧壁上形成隔板，去除第一牺牲层以暴露有源柱在第二沟槽中的局部填充绝缘层的顶表面和第二沟槽中的隔板的底表面之间的侧壁，形成金属层以接触有源柱的暴露侧壁，对包括金属层的基板施加硅化工艺以在各有源柱中形成金属硅化物图案，以及去除在硅化工艺后残留的金属层。第一沟槽和第二沟槽交替地排列。
在某些实施例中，选择性地凹陷第二沟槽中的完全填充绝缘层可采用掩模图案实现，该掩模图案覆盖第一沟槽中的完全填充绝缘层且暴露第二沟槽中的完全填充绝缘层。掩模图案可由多晶硅层形成。
在某些实施例中，局部填充绝缘层可形成为与第二沟槽的底表面和下侧壁直接接触。
在某些实施例中，局部填充绝缘层可由氧化硅层形成，并且第一牺牲层可由碳层或光致抗蚀剂层形成。
在某些实施例中，该方法还可包括：在金属硅化物图案之间的第二沟槽中形成第二牺牲层，在各第二沟槽中形成绝缘图案以覆盖第二牺牲层，以及去除第二牺牲层以在金属硅化物图案之间的第二沟槽中形成空气间隙。
附图说明
本发明概念的实施例通过观看附图和所附的详细描述将变得明显易懂，附图中：
图1是示出通常垂直晶体管的截面图；
图2是示出根据实施例的半导体器件的截面图；
图3是示出根据另一实施例的半导体器件的截面图；
图4是示出根据再一实施例的半导体器件的截面图；
图5是示出根据又一实施例的半导体器件的截面图；
图6至12是示出制造根据实施例的半导体器件方法的截面图；
图13、14和15是示出制造根据另一实施例的半导体器件方法的截面图；
图16至23是示出制造根据再一实施例的半导体器件方法的截面图；以及
图24、25和26是示出制造根据又一实施例的半导体器件方法的截面图。
具体实施方式
图1是示出通常垂直晶体管的截面图。如图1所示，垂直晶体管100可构造为包括设置在半导体基板110的下侧壁中的漏极区域112和设置在半导体基板110的上侧壁中的源极区域114。可沿着漏极区域112和源极区域114之间的垂直方向限定沟道区域116，并且在沟道区域116的侧壁表面上可川页序堆叠栅极绝缘层118和栅极电极120。如果垂直晶体管100用作DRAM器件的单元晶体管，则漏极区域112可电连接到位线，并且源极区域114可电连接到单元电容器的存储节点。
在此情况下，位线可埋设在半导体基板110的下部中。因此，存储节点可自由地设置在垂直晶体管100上而没有位线的限制。就是说，即使增大DRAM器件的集成度，使用垂直晶体管100可防止DRAM器件的单元电容值降低。此外，由于位线埋设在半导体基板110中，在不降低单元电容器的品质的情况下，可减小位线的寄生电容值，并且还可以减小存储节点的高度。
为了制造垂直晶体管100，诸如漏极区域112的侧面结区域形成在半导体基板110的下侧壁中。为了形成漏极区域112，可执行侧接触开口工艺以暴露半导体基板110的下侧壁。可采用多种技术实现侧接触开口工艺。例如，在Rouh等人的名为“Method for Opening One-side Contact Region of VerticalTtransistorand Method for Fabricating One—Side Contact Opening ProcessUsing the Same”的美国专利公开No.2012/0208364 A1中教导了一种侧接触开口工艺。
图2是示出根据一个实施例的半导体器件的截面图。参见图2，根据实施例的半导体器件200可包括多个有源柱230，其设置在基板210上且由沟槽220彼此均匀地分隔。基板210可包括硅基板，但是实施例不限于此。在某些实施例中，有源柱230可从基板210延伸。就是说，有源柱230和基板210可构成单一的整体而在其间没有任何的异质结。在此情况下，有源柱230的间距尺寸和高度可由通过局部去除基板210形成的沟槽220限定。
沟槽220可具有相同的尺寸，并且有源柱230也可具有相同的尺寸。例如，沟槽220的深度对应于有源柱230的高度，可在约
至约
的范围内，并且有源柱230的宽度可在约14nm至约18nm的范围内。此外，沟槽220的宽度对应于有源柱230之间的间隔，可在约13nm至约18nm的范围内。
沟槽220的在沟槽220的底部位置H0和底部位置H0之上的第一高度位置H1之间的下部分可填充有局部填充绝缘层242。在某些实施例中，局部填充绝缘层242可包括氧化硅层。这样，相邻有源柱230的最下部分232可由局部填充绝缘层242彼此绝缘。
有源柱230的在第一高度位置H1和在第一高度位置H1之上的第二高度位置H2之间的部分可对应于金属硅化物区域234。金属硅化物区域234的每一个可填充有金属硅化物图案235。在某些实施例中，金属硅化物图案235的每一个可包括硅化钴(CoSi)层。金属硅化物图案235可分布在有源柱230中的从第一高度位置H1到第二高度位置H2。因此，金属硅化物图案235的侧壁可由沟槽220暴露。
有源柱230的每一个还可包括位于金属硅化物区域234上的晶体管有源区域236。晶体管有源区域236可包括设置在其下部的漏极区域251和设置在其上部的源极区域252。尽管附图中没有示出，但是晶体管有源区域236还可包括漏极区域251和源极区域252之间的沟道区域。
覆盖绝缘图案260可设置在有源柱230上。在某些实施例中，覆盖绝缘图案260可为氮化硅图案。隔板270可设置在覆盖绝缘图案260和晶体管有源区域236的侧壁上。在某些实施例中，隔板270可包括氧化硅层。在根据本实施例的半导体器件200中，金属硅化物图案235可用作埋设的位线。
图3是示出根据另一个实施例的半导体器件的截面图。参见图3，根据本实施例的半导体器件300可包括交替排列在基板310中的第一沟槽321和第二沟槽322。半导体器件300还可包括设置在第一沟槽321和第二沟槽322之间的有源柱330。
在某些实施例中，有源柱330可从基板31O延伸。就是说，有源柱330和基板310可构成单一的整体而在其间没有任何的异质结。在此情况下，有源柱330的间距尺寸和高度可由通过局部去除基板310形成的第一沟槽321和第二沟槽322限定。
第一沟槽321和第二沟槽322可具有相同的尺寸，并且有源柱330也可具有相同的尺寸。例如，第一沟槽321和第二沟槽322的深度(对应于有源柱330的高度)可在约
至约的范围内，并且有源柱330的宽度可在约14nm至约18nm的范围内。此外，第一沟槽321和第二沟槽322的宽度(对应于有源柱330的间隔)可在约13nm至约18nm的范围内。
第一沟槽321可完全填充有完全填充绝缘层340，而第二沟槽322的在第二沟槽322的底部位置H0和底部位置H0上的第一高度位置H1之间的下部可填充有局部填充绝缘层342。完全填充绝缘层340和局部填充绝缘层342可为相同的材料。在某些实施例中，完全填充绝缘层340和局部填充绝缘层342可为氧化硅层。
结果，相邻有源柱330的最下区域332可由局部填充绝缘层342或完全填充绝缘层340彼此绝缘。如上所述，尽管局部填充绝缘层342可仅填充第二沟槽322的每一个的下部，但是完全填充绝缘层340可完全填充第一沟槽321。因此，在有源柱330的宽度相对低的实施例中，完全填充绝缘层340可支撑有源柱330以抑制有源柱330的倾斜现象。
有源柱330的在第一高度位置H1和第一高度位置H1之上的第二高度位置H2之间的部分可对应于金属硅化物区域334，并且金属硅化物区域334的每一个可填充有金属硅化物图案335。在某些实施例中，金属硅化物图案335的每一个可包括硅化钴(CoSi)层。金属硅化物图案335可分配在有源柱330的从第一高度位置H1到第二高度位置H2。因此，在实施例中，每个金属硅化物图案335的一个侧壁可由第二沟槽322暴露，并且每个金属硅化物图案335的相对侧壁可与填充第一沟槽321的完全填充绝缘层340接触。
有源柱330的每一个还可包括设置在金属硅化物区域334上的晶体管有源区域336，并且晶体管有源区域336可包括设置在其下部的漏极区域351和设置在其上部的源极区域352。尽管图中没有示出，但是晶体管有源区域336还可包括漏极区域351和源极区域352之间的沟道区域。
覆盖绝缘图案360可设置在各有源柱330上。在某些实施例中，覆盖绝缘图案360可为氮化硅图案。每个覆盖绝缘图案360的两个侧壁之一以及每个晶体管有源区域336的两个侧壁之一可覆盖有隔板370。在某些实施例中，隔板370可包括氧化硅层。在根据图3的本实施例的半导体器件300中，金属硅化物图案335可用作埋设的位线。
图4是示出根据再一个实施例的半导体器件的截面图。参见图4，根据本实施例的半导体器件400可包括设置在基板410上且由沟槽420彼此均匀分隔的多个有源柱430。基板410可包括硅基板，但是实施例不限于此。
在某些实施例中，有源柱430可从基板410向上延伸。就是说，有源柱430和基板41O可构成单一的整体而在其间没有任何的异质结。在这样的实施例中，有源柱430的间距尺寸和高度可由通过部分去除基板410形成的沟槽420限定。
沟槽420可具有相同的尺寸，并且有源柱430也可具有相同的尺寸。例如，沟槽420的深度对应于有源柱430的高度，可在约
至约
的范围内，并且有源柱430的宽度可在约14nm至约18nm的范围内。此外，沟槽420的宽度对应于有源柱430的间隔，可在约13nm至约18nm的范围内。
沟槽420的在沟槽420的底部位置H0和底部位置H0之上的第一高度位置H1之间的下部可填充有局部填充绝缘层442。在某些实施例中，局部填充绝缘层442可包括氧化硅层。这样，相邻有源柱430的最下区域432可由局部填充绝缘层442彼此绝缘。
有源柱430的在第一高度位置H1和第一高度位置H1之上的第二高度位置H2之间的部分可对应于金属硅化物区域434。金属硅化物区域434的每一个可填充有金属硅化物图案435。在某些实施例中，金属硅化物图案435的每一个可包括硅化钴(Cosi)层。金属硅化物图案435可分布在有源柱430中的第一高度位置H1到第二高度位置H2。因此，金属硅化物图案435的侧壁可由沟槽420暴露。
有源柱430的每一个还可包括设置在金属硅化物区域434上的晶体管有源区域436。晶体管有源区域436可包括设置在其下部的漏极区域451和设置在其上部的源极区域452。尽管图中没有示出，但是晶体管有源区域436还可包括在漏极区域451和源极区域452之间的沟道区域。
覆盖绝缘图案460可设置在有源柱430上。在某些实施例中，覆盖绝缘图案460可为氮化硅图案。
具有U形垂直截面的绝缘图案470可设置在沟槽420的每一个中，并且U形绝缘图案470的底表面可位于与第二高度位置H2基本上相同的高度上。因此，空气间隙480可存在于金属硅化物图案435的侧壁之间。具体而言，绝缘图案470的每一个可包括隔板状侧壁和底部，隔板状侧壁覆盖相邻晶体管有源区域436的侧壁以及相邻覆盖绝缘图案460的侧壁，底部将隔板状侧壁的下端彼此连接。因此，空气间隙480可提供在绝缘图案470的底部和局部填充绝缘层442之间。
就是说，空气间隙480的每一个可由局部填充绝缘层442的顶表面、成对的相邻金属硅化物图案435的侧壁和绝缘图案470的底表面围绕。因此，空气间隙480可存在于金属硅化物图案435之间。结果，由于空气间隙480中的空气比诸如氧化硅材料和氮化硅材料的其它绝缘材料具有更低的介电常数，可以减小相邻金属硅化物图案435之间的寄生电容值或耦合电容值。在某些实施例中，绝缘图案470的每一个可包括氧化硅层。在根据本实施例的半导体器件400中，金属硅化物图案435可用作埋设的位线。
图5是示出根据又一个实施例的半导体器件的截面图。参见图5，根据本实施例的半导体器件500可包括交替地排列在基板510中的第一沟槽521和第二沟槽522。半导体器件500还可包括设置在第一沟槽521和第二沟槽522之间的有源柱530。
在某些实施例中，有源柱530可从基板510延伸。就是说，有源柱530和基板510可构成单一的整体而在其间没有任何的异质结。在此情况下，有源柱530的间距尺寸和高度可由第一沟槽521和第二沟槽522限定，第一沟槽521和第二沟槽522通过局部去除基板510形成。
第一沟槽521和第二沟槽522可具有相同的尺寸，并且有源柱530也可具有相同的尺寸。例如，第一沟槽521和第二沟槽522的深度(对应于有源柱530的高度)可在约
至约
的范围内，并且有源柱530的宽度可在约14nm至约18nm的范围内。此外，第一沟槽521和第二沟槽522的宽度(对应于有源柱530之间的间隔)可在约13nm至约18nm的范围内。
第一沟槽521可完全地填充有完全填充绝缘层540，而第二沟槽522的在第二沟槽522的底部位置H0和底部位置H0上的第一高度位置H1之间的下部可填充有局部填充绝缘层542。完全填充绝缘层540和局部填充绝缘层542可为相同的材料。在某些实施例中，完全填充绝缘层540和局部填充绝缘层542可为氧化硅层。
这样，相邻有源柱530的最下区域532可由局部填充绝缘层542或完全填充绝缘层540彼此绝缘。如上所述，尽管局部填充绝缘层542可仅填充第二沟槽522的每一个的一部分，但是完全填充绝缘层540可完全填充第一沟槽521。因此，在有源柱530的宽度相对较低的实施例中，完全填充绝缘层540可支撑有源柱530以抑制有源柱530的倾斜现象。
有源柱530的在第一高度位置H1和第一高度位置H1之上的第二高度位置H2之间的部分可对应于金属硅化物区域534，并且金属硅化物区域534的每一个可填充有金属硅化物图案535。在某些实施例中，金属硅化物图案535的每一个可包括硅化钴(CoSi)层。金属硅化物图案535可分布在有源柱530中的从第一高度位置H1到第二高度位置H2。因此，每个金属硅化物图案535的一个侧壁可由第二沟槽522暴露，并且每个金属硅化物图案535的相对侧壁可与填充第一沟槽521的完全填充绝缘层540接触。
有源柱530的每一个还可包括设置在金属硅化物区域534上的晶体管有源区域536，并且晶体管有源区域536可包括设置在其下部的漏极区域551和设置在其上部的源极区域552。尽管图中没有示出，但是晶体管有源区域536还可包括在漏极区域551和源极区域552之间的沟道区域。
覆盖绝缘图案560可设置在有源柱530上。在某些实施例中，覆盖绝缘图案560可为氮化硅图案。
具有U形垂直截面的绝缘图案570可设置在第二沟槽542的每一个中，并且U形绝缘图案570的底表面可位于与第二高度位置H2基本上相同的高度。因此，空气间隙580可提供在金属硅化物图案535的侧壁之间的第二沟槽522中。具体而言，绝缘图案570的每一个可包括隔板状侧壁以及底部，隔板状侧壁覆盖相邻晶体管有源区域536的侧壁以及覆盖绝缘图案560的侧壁，底部将隔板状侧壁的下端连接至彼此。因此，空气间隙580可提供在绝缘图案570的底部和局部填充绝缘层542之间。
就是说，空气间隙580的每一个可由局部填充绝缘层542的顶表面、成对的相邻金属硅化物图案535的侧壁和绝缘图案570的底表面围绕。因此，空气间隙580可存在于金属硅化物图案535之间。结果，由于空气间隙580中的空气比诸如氧化硅材料和氮化硅材料之类的其它绝缘材料具有更低的介电常数，可以减小相邻金属硅化物图案535之间的寄生电容值或耦合电容值。在某些实施例中，绝缘图案570的每一个包括氧化硅层。在根据本实施例的半导体器件500中，金属硅化物图案535可用作埋设的位线。
图6至12是制造根据实施例的半导体器件的方法的截面图。参见图6，多个覆盖绝缘图案260可形成在基板210上以暴露基板210的部分。例如，基板210可为硅基板。覆盖绝缘图案260可由氮化硅层形成。可采用覆盖绝缘图案260作为蚀刻掩模对基板210进行局部蚀刻以形成彼此均匀分隔的多个沟槽220。
沟槽220可限定彼此均匀分隔的多个有源柱230。就是说，有源柱230的宽度、高度和体积可由沟槽220限定，沟槽220通过局部去除基板21O而形成。沟槽220可形成为具有相同的尺寸，并且有源柱230也可形成为具有相同的尺寸。例如，沟槽220的每一个可形成为具有约
至约
的深度。沟槽220的深度可对应于有源柱230的高度。
有源柱230的每一个可形成为具有约14nm至约18nm的宽度。另外，沟槽220的每一个可形成为具有约13nm至约18nm的宽度。沟槽220的宽度可对应于有源柱230之间的间隔。
参见图7，可形成局部填充绝缘层242以填充沟槽220的在沟槽220的底部位置H0和底部位置H0之上的第一高度位置H1之间的下部。在某些实施例中，局部填充绝缘层242可由氧化硅层形成。具体而言，可形成埋设的绝缘层以完全填充全部的沟槽220。然后，埋设的绝缘层可平坦化以暴露覆盖绝缘图案260的顶表面。随后，埋设的绝缘层的一部分可被凹陷以形成顶表面位于与第一高度位置H1基本上相同的位置的局部填充绝缘层242。在埋设的绝缘层的平坦化后，埋设绝缘层的一部分可采用湿回蚀刻工艺凹陷。有源柱230的最下区域232可通过形成局部填充绝缘层242而限定。就是说，有源柱230的最下区域232可限定在第一高度位置H1和底部位置H0之间。
参见图8，可形成牺牲层280以填充第一高度位置H1和第一高度位置H1之上的第二高度位置H2之间的沟槽220。在某些实施例中，牺牲层280可由碳层或光致抗蚀剂层形成。具体而言，牺牲材料层可形成在局部填充绝缘层242上以完全填充所有的沟槽220。然后，牺牲材料层可被平坦化且凹陷以形成顶表面位于与第二高度位置H2基本上相同的高度的牺牲层280。牺牲材料层的平坦化和凹陷可采用回蚀刻工艺实现。
有源柱230的金属硅化物区域234可通过形成牺牲层280而限定。就是说，有源柱230的金属硅化物区域234可限定在第一高度位置H1和第二高度位置H2之间，对应于牺牲层280的位置。有源柱230在金属硅化物区域234之上的部分可限定为晶体管有源区域236。就是说，晶体管有源区域236可限定在第二高度位置H2和第三高度位置H3之间的有源柱230中，第三高度位置H3位于与有源柱230的顶表面相同的高度。
参见图9和10，隔板绝缘层272可形成在基板包括牺牲层280的整个表面上。隔板绝缘层272可保形地形成为在覆盖绝缘图案260的顶表面和侧壁、晶体管有源区域236的侧壁和牺牲层280的顶表面上具有均匀的厚度。在某些实施例中，隔板绝缘层272可由氧化硅层形成，例如，超低温氧化(ULTO)层。
隔板绝缘层272可被回蚀刻以暴露覆盖绝缘图案260的顶表面和牺牲层280的顶表面。结果，隔板270可形成在覆盖绝缘图案260的侧壁和晶体管有源区域236的侧壁上。就是说，隔板270可形成在第二高度位置H2和覆盖绝缘图案260的顶表面位置之间。牺牲层280的顶表面可在形成隔板270后暴露在沟槽220中。
参见图11，由隔板270暴露的牺牲层280可被去除。在牺牲层280由碳层或光致抗蚀剂层形成的实施例中，牺牲层280可通过采用氧气的灰化工艺去除。在去除牺牲层280后，金属硅化物区域234在第一高度位置H1和第二高度位置H2之间的侧壁可暴露在沟槽220中。相反，最下区域232的侧壁可覆盖有局部填充绝缘层242，并且晶体管有源区域236的侧壁可由隔板270覆盖。
参见图12，金属层290可形成在沟槽220中。金属层290可由钴(Co)层形成。金属层290可形成为与有源柱230的金属硅化物区域234的侧壁直接接触，并且有源柱230的其它区域可由隔板270和局部填充绝缘层242与金属层290分离。随后，可对包括金属层290的基板施加热处理工艺以实现金属硅化物区域234的硅化。结果，金属硅化物图案235可形成在金属硅化物区域234中。在形成金属硅化物图案235后，可去除残留的金属层290。
图13、14和15是制造根据另一个实施例的半导体器件方法的截面图。将结合图4所示包括空气间隙480的半导体器件的制造方法对本实施例进行描述。
首先，可执行参考图6至12描述的相同工艺以获得图13所示的结果。结果，沟槽420可形成在基板410中以限定从基板410垂直延伸的有源柱430，并且有源柱430的每一个可形成为包括川页序堆叠的最下区域432、金属硅化物区域434和晶体管有源区域436。最下区域432可限定在沟槽420的底部位置H0和底部位置H0之上的第一高度位置H1之间，金属硅化物区域434可限定在第一高度位置H1和第一高度位置H1之上的第二高度位置H2之间，并且晶体管有源区域436可限定在第二高度位置H2和第二高度位置H2之上的第三高度位置H3之间。
此外，局部填充绝缘层442可形成为填充沟槽420中的最下区域，并且隔板472可形成在晶体管有源区域436的侧壁和堆叠在有源柱430上的覆盖绝缘图案460的侧壁上。金属硅化物图案435可形成在金属硅化物区域434中，并且金属硅化物图案435的侧壁可暴露在沟槽420中。
如图14所示，牺牲层482可形成在局部填充绝缘层442上。牺牲层482可形成为与金属硅化物图案435具有相同的厚度。因此，在形成牺牲层482后，金属硅化物图案435的侧壁可与牺牲层482直接接触。在某些实施例中，牺牲层482可由碳层或光致抗蚀剂层形成。牺牲层482可通过在基板包括暴露的金属硅化物图案435的整个表面上沉积牺牲材料层以填充沟槽420且通过用回蚀刻去除牺牲材料层的上部而形成。
如图15所示，然后，绝缘图案470可形成在沟槽420中的牺牲层482上。绝缘图案470可由与图14所示的隔板472相同的诸如氧化硅层的材料形成。更具体而言，绝缘图案470可由超低温氧化(ULTO)层形成。绝缘图案470可形成为保形地覆盖该覆盖绝缘图案460的侧壁、晶体管有源区域436的侧壁和牺牲层482的顶表面。
在形成绝缘图案470后，绝缘图案470下的牺牲层482可被去除以形成图4所示的空气间隙480。在牺牲层482由碳层或光致抗蚀剂层形成的实施例中，牺牲层482可通过采用氧气的灰化工艺去除。尽管图中没有示出，但是绝缘图案470的部分可被蚀刻以在去除牺牲层482前暴露牺牲层482的一部分。
图16至23是示出制造根据再一个实施例的半导体器件方法的截面图。将结合如图3所示的结构为其中一对相邻沟槽之一用单一绝缘层完全填充的半导体器件的制造方法对本实施例进行描述。
参见图16，多个覆盖绝缘图案360可形成在基板310上以暴露基板310的部分。基板310例如可为硅基板。覆盖绝缘图案360可由氮化硅层形成。可采用覆盖绝缘图案360作为蚀刻掩模对基板310局部蚀刻以形成第一沟槽321和第二沟槽322，第一沟槽321和第二沟槽322交替地排列在基板310中且彼此均匀地分隔。
第一沟槽321和第二沟槽322可限定设置在其间的多个有源柱330。有源柱330的宽度、高度和体积可由第一沟槽321和第二沟槽322限定，第一沟槽321和第二沟槽322通过去除基板310的部分形成。第一沟槽321和第二沟槽322可形成为具有相同的尺寸，并且有源柱330也可形成为具有相同的尺寸。例如，第一沟槽321和第二沟槽322的每一个可形成为具有约
至约的深度。
第一沟槽321和第二沟槽322的深度可对应于有源柱330的高度。此外，有源柱330的每一个可形成为具有约14nm至约18nm的宽度。另外，第一沟槽321和第二沟槽322的每一个可形成为具有约13nm至约18nm的宽度。第一沟槽321和第二沟槽322的宽度可对应于有源柱330之间的间隔。
参见图17，在形成第一沟槽321和第二沟槽322后，完全填充绝缘层340可形成以完全填充第一沟槽321和第二沟槽322。在某些实施例中，完全填充绝缘层340可由诸如ULTO层的氧化硅层形成。完全填充绝缘层340可通过在基板包括沟槽321和322的整个表面上沉积绝缘层且通过平坦化绝缘层以暴露覆盖绝缘图案360的顶表面而形成。
在形成完全填充绝缘层340后，掩模图案390可形成在具有完全填充绝缘层340的基板上。掩模图案390可形成为覆盖第一沟槽321中的完全填充绝缘层340且具有开口392以暴露第二沟槽322中的完全填充绝缘层340。掩模图案390可由相对于覆盖绝缘图案360和完全填充绝缘层340具有蚀刻选择性的材料层形成。例如，当覆盖绝缘图案360由氮化硅层形成且完全填充绝缘层340由氧化硅层形成时，掩模图案390可由多晶硅层形成。
参见图18，第二沟槽322中的完全填充绝缘层340可采用掩模图案390作为蚀刻掩模选择性回蚀刻，从而形成局部填充绝缘层342，局部填充绝缘层342保持在第二沟槽322的底部位置H0和底部位置H0之上的第一高度位置H1之间的第二沟槽322中。结果，有源柱330的最下区域332可通过形成局部填充绝缘层342而限定。就是说，有源柱330的最下区域332可限定在第二沟槽322的底部位置H0和第一高度位置H1之间，第一高度位置H1与局部填充绝缘层342的顶表面共面。
第二沟槽322中的完全填充绝缘层340可采用湿回蚀刻工艺选择性地回蚀刻。结果，可用完全填充绝缘层340完全填充第一沟槽321，并且可用局部填充绝缘层342局部填充第二沟槽322。在形成局部填充绝缘层342后，可去除掩模图案390。
参见图19，可在第二沟槽322中的第一高度位置H1和第一高度位置H1之上的第二高度位置H2之间形成在牺牲层380。在某些实施例中，牺牲层380可由碳层或光致抗蚀剂层形成。具体而言，牺牲材料层可形成为完全填充局部填充绝缘层342上的全部第二沟槽322。然后，可平坦化且凹陷牺牲材料层以形成牺牲层380，使其顶表面位于与第二高度位置H2基本上相同的高度。平坦化且凹陷牺牲材料层可采用回蚀刻工艺实现。
有源柱330的金属硅化物区域334可通过形成牺牲层380而限定。就是说，有源柱330的金属硅化物区域334可限定在第一高度位置H1和第二高度位置H2之间。金属硅化物区域334上的有源柱330可限定为晶体管有源区域336。就是说，晶体管有源区域336可限定在有源柱330中的第二高度位置H2和第三高度位置H3之间，第三高度位置H3与有源柱330的顶表面位于相同的高度。
参见图20，隔板绝缘层372可形成在基板包括牺牲层380的整个表面上。隔板绝缘层372可保形地形成为均匀地覆盖该覆盖绝缘图案360和完全填充绝缘层340的顶表面、晶体管有源区域336和覆盖绝缘图案360暴露在第二沟槽322中的侧壁和牺牲层380的顶表面。在某些实施例中，隔板绝缘层372可由氧化硅层形成，例如，超低温氧化(ULTO)层。
参见图21，可回蚀刻隔板绝缘层372以暴露覆盖绝缘图案360的顶表面、完全填充绝缘层340的顶表面和牺牲层380的顶表面。结果，隔板370可形成在由第二沟槽322暴露的覆盖绝缘图案360的侧壁和晶体管有源区域336的侧壁上。就是说，隔板370可形成为覆盖第二沟槽322在牺牲层380之上的侧壁。
参见图22，可去除隔板370暴露的牺牲层380。在牺牲层380由碳层或光致抗蚀剂层形成的实施例中，可通过采用氧气的灰化工艺去除牺牲层380。在去除牺牲层380后，金属硅化物区域334在第一高度位置H1和第二高度位置H2之间的侧壁可暴露在第二沟槽322中。相反，有源柱330的最下区域332的侧壁可仍覆盖有局部填充绝缘层342，并且晶体管有源区域336的侧壁可仍覆盖有隔板370。
参见图23，金属层395可形成在第二沟槽322中。金属层395可由钴(Co)层形成。金属层395可形成为直接接触有源柱330的金属硅化物区域334的侧壁，并且有源柱330的其它区域可由隔板370和局部填充绝缘层342与金属层395分开。
随后，可对包括金属层395的基板施加热处理工艺以实现金属硅化物区域334的硅化。结果，金属硅化物图案335可形成在金属硅化物区域334中。在形成金属硅化物图案335后，可去除其余的金属层395。
图24、25和26是示出制造根据又一个实施例的半导体器件方法的截面图。将结合如图5所示的结构为其中一对相邻沟槽之一完全填充有单一绝缘层且成对相邻沟槽的另一个包括其中的空气间隙的半导体器件的制造方法对本实施例进行描述。
首先，可执行与参考图16至23描述的相同工艺以获得图24所示的结构。结果，交替排列的第一沟槽521和第二沟槽522可形成在基板510中以限定从基板510垂直延伸的有源柱530，并且有源柱530的每一个可形成为包括川页序堆叠的最下区域532、金属硅化物区域534和晶体管有源区域536。最下区域532可限定在第一沟槽521和第二沟槽522的底部位置H0和在底部位置H0之上的第一高度位置H1之间，金属硅化物区域534可限定在第一高度位置H1和第一高度位置H1之上的第二高度位置H2之间，并且晶体管有源区域536可限定在第二高度位置H2和第二高度位置H2之上的第三高度位置H3之间。
尽管第一沟槽521完全地填充有完全填充绝缘层540，但是第二沟槽522可局部填充有局部填充绝缘层542。具体而言，局部填充绝缘层542可埋设在第二沟槽522中底部位置H0和第一高度位置H1之间。因此，有源柱530的最下区域532的一个侧壁可覆盖有第一沟槽521中的完全填充绝缘层540，并且有源柱530的最下区域532的另一个侧壁可覆盖有第二沟槽522中的局部填充绝缘层542。
金属硅化物图案535可形成在有源柱530的金属硅化物区域534中。此外，隔板572可形成在堆叠在有源柱530上的晶体管有源区域536的侧壁和覆盖绝缘图案560的侧壁上。因此，金属硅化物图案535的侧壁可暴露在第二沟槽522中。
如图25所示，牺牲层582可形成在第二沟槽522中的局部填充绝缘层542上。牺牲层582可形成为与金属硅化物图案535具有相同的厚度。因此，在形成牺牲层582后，金属硅化物图案535的侧壁可与第二沟槽522中的牺牲层582直接接触，并且金属硅化物图案535的侧壁可与第一沟槽521中的完全填充绝缘层540直接接触。在某些实施例中，牺牲层582可由碳层或光致抗蚀剂层形成。牺牲层582可通过在基板包括暴露的金属硅化物图案535的整个表面上沉积牺牲材料层以填充第二沟槽522且通过用回蚀刻工艺凹陷牺牲材料层而形成。
如图26所示，然后，绝缘图案570可形成在牺牲层582上的各第二沟槽522中。绝缘图案570可由与图25所示的隔板572相同的材料诸如氧化硅层形成。更具体而言，绝缘图案570可由超低温氧化(ULTO)层形成。绝缘图案570可形成在第二沟槽522中以保形地覆盖该覆盖绝缘图案560的侧壁、晶体管有源区域536的侧壁和牺牲层582的顶表面。
在形成绝缘图案570后，可去除绝缘层570下的牺牲层582以形成图5所示的空气间隙580。在牺牲层582由碳层或光致抗蚀剂层形成的实施例中，牺牲层582可通过采用氧气的灰化工艺去除。尽管图中没有示出，但是可蚀刻绝缘图案570的部分以在去除牺牲层582前暴露牺牲层582的部分。
根据前述的实施例，包括埋设的金属硅化物图案的半导体器件可采用简单的工艺进行制造，即使半导体器件按比例缩小以提高其集成度。
上面，为了说明的目的已经公开了前面的实施例。本领域的技术人员应理解，在不脱离如所附权利要求中公开的本发明概念的范围和精神的情况下，各种修改、附加和替代都是可能的。
本申请要求2012年12月24日提交韩国知识产权局的韩国申请No．10-2012-0151669的优先权，通过全文引用将其全文描述的内容结合于此。
Claims (9)
1.一种半导体器件，包括：
基板；以及
多个有源柱，设置在所述基板上，并且所述多个有源柱由沟槽彼此分隔，
其中，所述多个有源柱的每一个包括埋设的金属硅化物图案和堆叠在该埋设的金属硅化物图案上的有源区域，并且所述有源区域包括其中的杂质结区域。
2.如权利要求1所述的半导体器件，还包括设置在所述沟槽中的局部填充绝缘层，
其中，所述局部填充绝缘层设置在所述沟槽的底表面位置和第一高度位置之间，第一高度位置与所述金属硅化物图案的底表面位于相同的高度。
3.如权利要求1所述的半导体器件，其中所述有源区域中的所述杂质结区域包括设置在所述有源区域的上部中的上杂质区域和设置在所述有源区域的下部中的下杂质区域。
4.一种半导体器件，包括：
多个有源柱，设置在基板上，并且所述多个有源柱由交替排列的第一沟槽和第二沟槽彼此分隔，所述多个有源柱的每一个包括堆叠在埋设的金属硅化物图案上的有源区域；
完全填充绝缘层，填充第一沟槽；
第二沟槽中的局部填充绝缘层，所述局部填充绝缘层设置在第二沟槽的底表面位置和第一高度位置之间，第一高度位置与所述埋设的金属硅化物图案的底表面位于相同的高度；以及
隔板，设置在第二沟槽中的所述有源区域的侧壁上，
其中，所述有源区域包括其中的杂质结区域。
5.一种半导体器件，包括：
多个有源柱，设置在基板上，并且所述多个有源柱由沟槽彼此分隔，所述多个有源柱的每一个包括堆叠在埋设的金属硅化物图案上的有源区域；
在所述沟槽中的局部填充绝缘层，所述局部填充绝缘层设置在所述沟槽的底表面位置和所述底表面位置之上的预定高度位置之间；以及
绝缘图案，设置在所述沟槽中，并且所述绝缘图案构造为在所述埋设的金属硅化物图案的侧壁之间提供空气间隙，
其中，所述金属硅化物图案的侧壁暴露到所述空气间隙，并且所述有源区域的每一个包括其中的杂质结区域。
6.一种半导体器件，包括：
多个有源柱，设置在基板上，并且所述多个有源柱由交替排列的第一沟槽和第二沟槽彼此分隔，所述多个有源柱的每一个包括堆叠在埋设的金属硅化物图案上的有源区域；
完全填充绝缘层，填充第一沟槽；
第二沟槽中的局部填充绝缘层，所述局部填充绝缘层设置在第二沟槽的底表面位置和第一高度位置之间，第一高度位置与所述埋设的金属硅化物图案的底表面位于相同的高度；以及
绝缘图案，设置在第二沟槽中，并且所述绝缘图案构造为在第二沟槽中的所述埋设的金属硅化物图案的侧壁之间提供空气间隙，
其中该有源区域包括其中的杂质结区域。
7.一种制造半导体器件的方法，该方法包括：
在基板中形成沟槽以限定由所述沟槽彼此分隔的多个有源柱；
形成局部填充绝缘层以填充所述沟槽中的下部区域；
在所述沟槽中的所述局部填充绝缘层上形成第一牺牲层；
在所述有源柱的由所述沟槽暴露的、且在第一牺牲层上的侧壁上形成隔板；
去除第一牺牲层以暴露所述有源柱位于所述局部填充绝缘层的顶表面和所述隔板的底表面之间的侧壁；
形成金属层以接触所述有源柱的暴露的侧壁；
对包括所述金属层的所述基板施加硅化工艺以在所述有源柱中形成金属硅化物图案；以及
去除残留在所述沟槽中的所述金属层。
8.如权利要求7所述的方法，其中所述局部填充绝缘层形成为与所述沟槽的底表面和下侧壁直接接触。
9.一种制造半导体器件的方法，该方法包括：
在基板中形成第一沟槽和第二沟槽以限定由第一沟槽和第二沟槽彼此分隔的多个有源柱，第一沟槽和该第二沟槽交替排列；
形成填充该第一沟槽和第二沟槽的完全填充绝缘层；
选择性凹陷第二沟槽中的所述完全填充绝缘层以形成局部填充绝缘层；
在所述第二沟槽中的所述局部填充绝缘层上形成第一牺牲层；
在所述有源柱的由第二沟槽暴露的、且在第一牺牲层之上的侧壁上形成隔板；
去除第一牺牲层以暴露所述有源柱在第二沟槽中的所述局部填充绝缘层的顶表面和第二沟槽中所述隔板的底表面之间的侧壁；
形成金属层以接触所述有源柱的暴露的侧壁；
对包括所述金属层的基板施加硅化工艺以在所述有源柱中形成金属硅化物图案；以及
去除硅化工艺后残留的所述金属层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120151669A KR102033785B1 (ko) | 2012-12-24 | 2012-12-24 | 매몰 금속실리사이드층을 갖는 반도체소자 및 그 제조방법 |
| KR10-2012-0151669 | 2012-12-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103904115A true CN103904115A (zh) | 2014-07-02 |
| CN103904115B CN103904115B (zh) | 2019-01-18 |
Family
ID=50973686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310394940.9A Active CN103904115B (zh) | 2012-12-24 | 2013-09-03 | 具有埋设的金属硅化物层的半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9147595B2 (zh) |
| KR (1) | KR102033785B1 (zh) |
| CN (1) | CN103904115B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111490048A (zh) * | 2019-01-25 | 2020-08-04 | 三星电子株式会社 | 半导体器件及其制造方法 |
| WO2023206743A1 (zh) * | 2022-04-26 | 2023-11-02 | 长鑫存储技术有限公司 | 半导体器件的制备方法及半导体器件 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9570460B2 (en) * | 2014-07-29 | 2017-02-14 | Sandisk Technologies Llc | Spacer passivation for high-aspect ratio opening film removal and cleaning |
| US9679804B1 (en) * | 2016-07-29 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-patterning to form vias with straight profiles |
| US10381352B1 (en) * | 2018-05-04 | 2019-08-13 | Micron Technology, Inc. | Integrated assemblies which include carbon-doped oxide, and methods of forming integrated assemblies |
| TWI679636B (zh) * | 2019-04-02 | 2019-12-11 | 華邦電子股份有限公司 | 動態隨機存取記憶體 |
| CN113707608B (zh) * | 2020-05-20 | 2023-09-26 | 长鑫存储技术有限公司 | 一种半导体结构及其制备方法 |
| CN113990800A (zh) * | 2020-07-27 | 2022-01-28 | 长鑫存储技术有限公司 | 半导体器件的制备方法及半导体器件 |
| CN113675146B (zh) * | 2021-08-11 | 2023-05-19 | 长鑫存储技术有限公司 | 半导体结构及其形成方法和存储器 |
| CN116133381A (zh) * | 2021-08-25 | 2023-05-16 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| EP4276883A4 (en) * | 2021-09-15 | 2024-09-18 | Changxin Memory Tech Inc | MEMORY DEVICE AND ASSOCIATED TRAINING METHOD |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034792A (zh) * | 2009-09-30 | 2011-04-27 | 海力士半导体有限公司 | 具有一侧接触的半导体器件及其制造方法 |
| US20110215396A1 (en) * | 2010-03-02 | 2011-09-08 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
| US20120153365A1 (en) * | 2010-12-16 | 2012-06-21 | Hynix Semiconductor Inc. | Semiconductor device and method of manufacturing the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100910228B1 (ko) * | 2007-09-10 | 2009-07-31 | 주식회사 하이닉스반도체 | 수직형 트랜지스터를 구비한 반도체 소자 및 그의 제조방법 |
| KR101057187B1 (ko) * | 2008-11-04 | 2011-08-16 | 주식회사 하이닉스반도체 | 수직 채널 트랜지스터의 제조 방법 |
| KR101116360B1 (ko) | 2010-06-04 | 2012-03-09 | 주식회사 하이닉스반도체 | 매립비트라인을 구비한 반도체장치 및 그 제조 방법 |
| KR101130018B1 (ko) * | 2010-07-15 | 2012-03-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US8956961B2 (en) * | 2012-03-09 | 2015-02-17 | Rexchip Electronics Corporation | Semiconductor device and method for making the same |
-
2012
- 2012-12-24 KR KR1020120151669A patent/KR102033785B1/ko active IP Right Grant
-
2013
- 2013-03-15 US US13/842,049 patent/US9147595B2/en active Active
- 2013-09-03 CN CN201310394940.9A patent/CN103904115B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034792A (zh) * | 2009-09-30 | 2011-04-27 | 海力士半导体有限公司 | 具有一侧接触的半导体器件及其制造方法 |
| US20110215396A1 (en) * | 2010-03-02 | 2011-09-08 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
| US20120153365A1 (en) * | 2010-12-16 | 2012-06-21 | Hynix Semiconductor Inc. | Semiconductor device and method of manufacturing the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111490048A (zh) * | 2019-01-25 | 2020-08-04 | 三星电子株式会社 | 半导体器件及其制造方法 |
| WO2023206743A1 (zh) * | 2022-04-26 | 2023-11-02 | 长鑫存储技术有限公司 | 半导体器件的制备方法及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9147595B2 (en) | 2015-09-29 |
| KR20140082147A (ko) | 2014-07-02 |
| US20140175555A1 (en) | 2014-06-26 |
| KR102033785B1 (ko) | 2019-10-17 |
| CN103904115B (zh) | 2019-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103904115A (zh) | 具有埋设的金属硅化物层的半导体器件及其制造方法 | |
| KR102688159B1 (ko) | 반도체 장치 | |
| KR102630510B1 (ko) | 반도체 메모리 장치 및 이의 제조 방법 | |
| CN1897305B (zh) | 垂直沟道半导体器件及其制造方法 | |
| KR102001417B1 (ko) | 반도체 장치 | |
| CN102034761B (zh) | 存储单元结构、存储器阵列及其制造方法 | |
| CN109817633A (zh) | 垂直存储器件 | |
| US11641743B2 (en) | Semiconductor devices | |
| CN102468304B (zh) | 存储装置及其制造方法 | |
| KR20170052752A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20120012925A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN115497942A (zh) | 半导体器件以及制造该半导体器件的方法 | |
| JP2013168570A (ja) | 半導体装置及びその製造方法 | |
| US8906766B2 (en) | Method for manufacturing semiconductor device with first and second gates over buried bit line | |
| US20110263089A1 (en) | Method for fabricating semiconductor device | |
| TWI841117B (zh) | 半導體裝置 | |
| US8525262B2 (en) | Transistor with buried fins | |
| KR20140141299A (ko) | 수직 채널 반도체 장치 및 그 제조 방법 | |
| TWI853417B (zh) | 半導體裝置 | |
| US20230371235A1 (en) | Semiconductor device | |
| JP2010161372A (ja) | メモリ素子及びその製造方法 | |
| KR20230062490A (ko) | 비트라인 콘택을 포함하는 반도체 소자 | |
| KR20160008375A (ko) | 수직 채널을 갖는 반도체 장치 | |
| KR20140030793A (ko) | 수직 채널 반도체 소자 및 그 제조 방법 | |
| JP2013239505A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |