CN103890934A - 半导体装置以及半导体装置制造方法 - Google Patents
半导体装置以及半导体装置制造方法 Download PDFInfo
- Publication number
- CN103890934A CN103890934A CN201280050671.8A CN201280050671A CN103890934A CN 103890934 A CN103890934 A CN 103890934A CN 201280050671 A CN201280050671 A CN 201280050671A CN 103890934 A CN103890934 A CN 103890934A
- Authority
- CN
- China
- Prior art keywords
- insulated substrate
- terminal
- terminal strip
- semiconductor device
- peripheral housing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 126
- 230000002093 peripheral effect Effects 0.000 claims description 62
- 239000002184 metal Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 238000010438 heat treatment Methods 0.000 claims description 21
- 238000003466 welding Methods 0.000 claims description 20
- 238000005452 bending Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000007767 bonding agent Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002148 esters Chemical class 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4875—Connection or disconnection of other leads to or from bases or plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明实现稳定的焊接性,防止连接不良的产生。半导体装置(1)包括绝缘基板(11)和外围壳体(20)。绝缘基板(11)安装有半导体元件(12)。外围壳体(20)收容绝缘基板(11)。外围壳体(20)的侧壁(20a、20b)上设有两端固定的金属制的端子条(30),端子条(30)上设有向绝缘基板(11)一侧突起的端子部(32-1、32-2)。端子条(30)的两端上、与绝缘基板(11)相对的面(31a)的相反侧的面(31b)上的、位于外围壳体(20)的侧壁(20a、20b)附近的位置上设有实施了冲压槽加工的冲压槽(33-1、33-2)。
Description
技术领域
本发明涉及具有功率半导体元件(IGBT:Insulated Gate BipolarTransistor:绝缘栅双极晶体管)等半导体元件的半导体装置以及制造半导体装置的半导体装置制造方法。
背景技术
半导体装置通常具有如下结构:搭载在散热用金属底板上的半导体元件与绝缘基板进行引线接合,并由外围壳体覆盖这些元器件。
作为外围壳体的主要形状,广泛使用了如下这种类型:外围壳体的周围四边中、相对的两边具有两个相同极性的外部端子,相对的上述外部端子通过端子条相连。端子条上还形成有用于与绝缘基板相连的端子部。
在使用这种外围壳体制造半导体装置的情况下,首先将安装有半导体元件的绝缘基板定位于外围壳体,并利用粘接剂将搭载了绝缘基板的金属壳体板安装在外围壳体上。之后,利用焊锡膏对设置在外围壳体上的端子条的端子部和绝缘基板进行焊接。
现有技术提出了如下这种半导体装置:对装入了半导体元件的封装的相对的两边排列正负一对直流输入端子,并使得同极性的直流输入端子彼此相对(专利文献1)。
现有技术文献
专利文献
专利文献1:日本专利特开平7-111310号公报
发明内容
发明所要解决的技术问题
在将安装有半导体元件的绝缘基板装入外围壳体并对端子条的端子部和绝缘基板进行焊接的情况下,金属制的端子条会因焊接时的热量而被加热,从而引起热膨胀。
此时,由于端子条的两端固定,因此在常温下,平坦的端子条产生与热膨胀相应的变形,可能会在端子条的端子部与绝缘基板之间产生间隙。若在端子条的端子部与绝缘基板之间产生间隙,则焊接性会变差,存在连接不良的问题。
本发明是鉴于上述内容而完成的,其目的在于提供一种焊接性稳定、且能防止连接不良的半导体装置。
本发明的其它目的在于提供一种焊接性稳定、且能防止连接不良的半导体装置制造方法。
解决技术问题所采用的技术方案
为解决上述问题,提供一种半导体装置。该半导体装置包括:安装有半导体元件的绝缘基板;收容绝缘基板的外围壳体;以及配置在绝缘基板的上部、且两端固定在外围壳体的侧壁上的金属制的端子条。此外,在端子条的两端部的、与绝缘基板相对的面的相反侧的面上的位于外围壳体的侧壁附近的位置上分别设有冲压槽。
发明效果
半导体装置采用如下结构:包括绝缘基板、外围壳体、以及配置在绝缘基板的上部、且两端固定在外围壳体的侧壁上的金属制的端子条,在端子条的两端部上、与绝缘基板相对的面的相反侧的面上的位于外围壳体的侧壁附近的位置上分别设有冲压槽。由此,能在焊接加热时实现稳定的焊接性,从而能防止连接不良。
此外,半导体装置制造方法利用外围壳体收容绝缘基板,来制造半导体装置,其中,该外围壳体具有金属制的端子条,该金属制的端子条设置于配置在绝缘基板的上部、且两端固定在外围壳体的侧壁上,并且对于该金属制的端子条的两端部,在与绝缘基板相对的面的相反侧的面上的位于该侧壁附近的位置上设有冲压槽。由此,能在焊接加热时实现稳定的焊接性,从而能防止连接不良。
通过表示作为本发明的示例的优选实施方式的附图以及相关的下述说明可进一步明确本发明的上述和其他目的、特征以及优点。
附图说明
图1是表示半导体装置的结构例的图。
图2是半导体装置的俯视图。
图3是半导体装置的剖视图。
图4是用于说明端子条的变形的图。
图5是用于说明端子条的变形的图。
图6是用于说明端子条的变形的图。
图7是半导体装置的俯视图。
图8是半导体装置的剖视图。
图9是表示冲压槽的图。
图10是表示冲压槽的图。
图11是表示冲压槽的图。
图12是表示半导体装置的结构例的图。
图13是表示位于同一位置的冲压槽的图。
图14是表示半导体装置的制造方法的流程图。
具体实施方式
下面,参照附图对本发明的实施方式进行说明。图1是表示半导体装置的结构例的图。半导体装置1包括绝缘基板11和外围壳体20。绝缘基板11安装有半导体元件12。外围壳体20收容绝缘基板11。
外围壳体20的侧壁20a、20b上,在绝缘基板11的上部设有两端固定的金属制(例如铜制)的端子条30,端子条30上形成有向绝缘基板11一侧突起的端子部32-1、32-2。
端子条30的两端进行了冲压槽加工,从而设有冲压槽33-1、33-2。冲压槽33-1、33-2设置在端子条30上与朝向绝缘基板11的面31a相反侧的面31上、外围壳体20的侧壁20a、20b附近的位置。
这里,在对端子部32-1、32-2和绝缘基板11进行焊接的情况下,金属制的端子条30会因焊接的加热而热膨胀,从而产生变形。然而,由于在上述所示的位置设有冲压槽33-1、33-2,因此端子条30会向绝缘基板11所在位置的下方变形。
由此,冲压槽33-1、33-2的热变形方向唯一确定,使得在对端子部32-1、32-2与绝缘基板11进行焊接时,端子条30由于焊接的加热而向绝缘基板11所在位置的下方变形,且端子条30向绝缘基板11靠近。
从而,能在焊接加热时抑制端子条30的端子部32-1、32-2与绝缘基板11之间产生间隙,因此能实现稳定的焊接性,从而能防止连接不良的产生。
接着对具备通常的外围壳体的半导体装置的结构进行说明。图2是半导体装置的俯视图,图3是半导体装置的剖视图。半导体装置100包括散热用金属底板40、绝缘基板41以及外围壳体50。
半导体装置100中,绝缘基板41搭载在金属底板40上,外围壳体50与金属底板40接合。另外,绝缘基板41上安装有未图示的半导体元件。
外围壳体50是利用树脂成形的壳体,包括金属制的外部端子64-1、64-2、以及端子条60。外部端子64-1、64-2和端子条60例如通过对铜板等金属板进行加工、成形而得到,且相互电连接。
外围壳体50周围的四边中、相对的两边上设有相同极性的外部端子64-1、64-2。端子条60与外围壳体50一体成型,其两端部的两个部位通过树脂固定在侧壁50a、50b上。另外,端子条60以常温状态下将外围壳体50置于金属底板40上时、其表面与绝缘基板41平行的方式配置在外围壳体50上即可。
此外,端子条60上具备内部布线用的端子部62-1、62-2,端子部62-1、62-2以向绝缘基板41所在的下方突起的状态形成。从端子条60突起的端子部62-1、62-2与绝缘基板41通过焊锡膏进行焊接。
通过将端子部62-1、62-1与绝缘基板41焊接,使得从外围壳体50突出的外部端子64-1、64-2与铺设有电路图案或导电材料的绝缘基板41导通。由此,能经由外部端子64-1、64-2将外部的其它系统与半导体装置100内部的安装有半导体元件的绝缘基板41电连接。
接着对金属制的端子条因加热而产生的变形进行说明。图4~图6是用于说明端子条的变形的图。图4示出了常温时(例如25℃)、端子条60处于与绝缘基板40平行位置的状态(未产生热变形的状态)。
图5、图6示出了端子条60因加热产生热变形的状态。在将安装有半导体元件的绝缘基板41装入外围壳体50并对设置在端子条60上的端子部62-1、62-2和绝缘基板41进行焊接的情况下,金属制的端子条60会因焊接时的热量而被加热,从而引起热膨胀。
由于端子条60的两端固定,因此常温状态下,处于与绝缘基板41平行位置的端子条60产生与热膨胀相对应的变形。图5中,端子条60因焊接时的加热而产生的热膨胀使端子条60向绝缘基板41所在位置相反的上方变形,从而以远离绝缘基板41的方式弯曲。
另一方面,图6中,端子条60因焊接时的加热而产生的热膨胀使端子条60向绝缘基板41所在位置的下方变形,从而以靠近绝缘基板41的方式弯曲。
由此,由于端子条60的两端固定在外围壳体50的侧壁50a、50b上,因此,若金属由于加热而产生热膨胀,则处于与绝缘基板41平行位置的端子条60向上方或下方变形而弯曲。
因此,在对端子部62-1、62-2和绝缘基板41进行焊接时,当如图6所示,端子条60由于焊接的加热而向绝缘基板41所在位置的下方变形从而靠近绝缘基板时,端子部62-1、62-2与绝缘基板41之间不会产生间隙。
与此相对,在对端子部62-1、62-2和绝缘基板41进行焊接时,当如图5所示,端子条60由于焊接的加热而向与绝缘基板41所在位置相反的上方变形从而远离绝缘基板时,端子部62-1、62-2与绝缘基板41之间可能会产生间隙。
由此,在现有的半导体装置100中,在对端子部62-1、62-2与绝缘基板41进行焊接时,端子部62-1、62-2与绝缘基板41之间会由于焊接的加热而产生间隙。
若在端子部62-1、62-2与绝缘基板41之间产生间隙,则焊接性会变差,从而产生连接不良。本技术是鉴于上述内容而完成的,提供一种在焊接时、焊接性始终稳定、能防止连接不良产生的半导体装置以及半导体制造方法。
接着,对半导体装置1的结构进行详细说明。图7是半导体装置的俯视图,图8是半导体装置的剖视图。半导体装置1包括散热用金属底板10、绝缘基板11以及外围壳体20。
半导体装置1中,绝缘基板11搭载在金属底板10上,外围壳体20与金属底板10接合。另外,绝缘基板11上安装有未图示的半导体元件。
外围壳体20是利用树脂成形的壳体,包括金属制的外部端子34-1、34-2、以及端子条30。外部端子34-1、34-2和端子条30例如通过对铜板等金属板进行加工、成形而得到,且相互电连接。
外围壳体20周围的四边中、相对的两边上设有相同极性的外部端子34-1、34-2。端子条30与外围壳体20一体成型,其两端部的两个部位通过树脂固定在侧壁20a、20b上。另外,端子条30以常温状态下将外围壳体20置于金属底板10上时、其表面与绝缘基板11平行的方式配置在外围壳体20上即可。
此外,端子条30上具备内部布线用的端子部32-1、32-2,端子部32-1、32-2以向绝缘基板11所在位置的下方突起的状态形成。从端子条30突起的端子部32-1、32-2与绝缘基板11通过焊锡膏进行焊接。
通过将端子部32-1、32-1与绝缘基板11焊接,使得从外围壳体20突出的外部端子34-1、34-2与铺设有电路图案或导电材料的绝缘基板11导通。由此,能经由外部端子34-1、34-2将外部的其它系统与半导体装置1内部的安装有半导体元件的绝缘基板11电连接。
这里,分别对端子条30的两端部的、与绝缘基板11相对的面31a的相反侧的面31b上的、位于外围壳体20的侧壁20a、20b附近的位置实施了冲压槽加工。端子条30固定于外围壳体20的固定端与端子部32-1、32-2之间的端部分别设有一条、一共两条冲压槽(狭缝)33-1、33-2。
通过在端子条30上设置这种冲压槽33-1、33-2,从而焊接加热时产生的端子条30的热膨胀所引起的变形始终向绝缘基板11所在位置的下方变形,从而以靠近绝缘基板11的方式弯曲。
接着,对冲压槽的形状进行说明。图9是表示冲压槽的图。示出了四边形的冲压槽33a。通过形成为四边形,从而能容易地进行冲压槽加工。冲压槽33a的宽度(槽宽度)在1mm以上。
图10、图11是表示冲压槽的图。示出了冲压槽的形状的变化。图10所示的冲压槽33b为三角形,图11所示的冲压槽33c为圆形。
这些冲压槽的形状以如下方式形成:以冲压槽的凹部朝向与绝缘基板11相反侧的面开口的方式对端子条30进行冲压,使其弯曲。此外,虽然在这些形状中,槽的底侧的凸部向绝缘基板11一侧突出,但也可以不突出。此外,冲压槽除了是一整条相连的槽以外,还可以形成为点线状、虚线状、波浪线状或者蜿蜒状。
以上示出了冲压槽形状的一个示例,但只要使热变形方向唯一确定,使得端子条30的热膨胀引起的变形始终向绝缘基板11所在位置的下方变形且向绝缘基板11相靠近,则冲压槽的形状可以是任意的。
此外,上述所示那样形状的冲压槽是对绝缘基板11所对的面31a的相反侧的面31b进行冲压槽加工而设置的冲压槽。而且冲压槽设置在将端子条30进行固定的两端树脂面的附近(或者位于端子条30两端的外部端子34-1、34-2的附近)。另外,冲压槽与两端树脂面的距离例如约为1.5mm。
通过对端子条30的两端部进行上述冲压加工,从而能将热膨胀引起的变形方向控制为向下,以靠近绝缘基板11。因此,由于端子条30的变形方向始终统一为端子部32-1、32-2靠近绝缘基板11的方向,因此能抑制在端子部32-1、32-2与绝缘基板11之间产生间隙。
另外,以上说明了在端子条30的端部设置一条(两端部加起来为两条)冲压槽的情况,但也可以采用对端子条30的端部设置多条冲压槽的结构。
此外,也可以在远离端子部32-1、32-2的、固定于外围壳体20上的固定端附近的端子条30的端部上形成冲压槽,使得当端子条30产生热变形时,多个端子部32-1、32-2的底部与绝缘基板11平行。
接着,对变形例进行说明。变形例为具有隔开一定间隔地设有层状重叠的多个端子条的外围壳体的半导体装置的情况。图12是表示半导体装置的结构例的图。半导体装置1-1包括散热用金属底板10、绝缘基板11以及外围壳体20-1。
半导体装置1-1的基本结构与图1、图7、图8所示的半导体装置1相同,而结构上的主要不同之处在于,具有两个端子条30a、30b,且端子条30a、30b隔开一定间隔d而相平行,并固定在外围壳体20-1的相对侧壁上(图12示出端子条为2个的示例)。
对端子条30a上、与绝缘基板11相对的面3a-1的相反侧的面3a-2上的、位于外围壳体20-1的侧壁20a、20b的附近的位置进行冲压槽加工,从而在两端部一共设置两条冲压槽33a-1、33a-2。此外,端子条30a上形成有与绝缘基板11相连的端子部32a-1、32a-2。
同样,对端子条30b上、与绝缘基板11相对的面3b-1的相反侧的面3b-2上的、位于外围壳体20-1的侧壁20a、20b附近的位置进行冲压槽加工,从而在两端部一共设置两条冲压槽33b-1、33b-2。此外,端子条30b上形成有与绝缘基板11相连的端子部32b-1、32b-2。
这里,对端子条30a、30b进行冲压槽加工,使得焊接加热时产生的端子条30a、30b的热膨胀的变形方向为始终向绝缘基板11所在位置的下方弯曲。
此时,需要将端子条30a的冲压槽33a-1、33a-2、和端子条30b的冲压槽33b-1、33b-2设置在同一位置。
图13是表示位于同一位置的冲压槽的图。例如,使端子条30a的冲压槽33a-1与外围壳体20-1的侧壁20a隔开距离A。
此时,端子条30b的冲压槽33b-1也形成在与外围壳体20-1的侧壁20a隔开距离A的部位。虽然没有图示,但另一侧的冲压槽33a-2、33b-2也同样。
若分别对端子条30a、30b进行冲压槽加工的位置不同,则端子条30a、30b的变形量(弯曲程度)会由于加热时金属的热膨胀的不同而不同,从而可能会彼此接触。
因此,在多个端子条30a、30b隔开一定间隔并呈层状设置的外围壳体中,端子条30a的冲压槽33a-1、33a-2与端子条30b的冲压槽33b-1、33b-2设置在同一位置。
由此,在对形成在端子条30a上的端子部32a-1、32a-2和绝缘基板11进行焊接时、以及对形成在端子条30b上的端子部32b-1、32b-2和绝缘基板11进行焊接时,端子条30a、30b均以相同的变形方向和相同的变形量弯曲。
即,能以相同的变形方向和相同的变形量进行弯曲,使得端子条30a、30b之间维持一定间隔,不会相互接触,且端子条30a、30b向下方靠近绝缘基板11。
接着,利用流程图对半导体装置1的制造工序进行说明。图14是表示半导体装置的制造方法的流程图。
[S1]将绝缘基板11焊接安装到金属底板10上。
[S2]在绝缘基板11上安装半导体元件12。
[S3]在金属底板10上安装外围壳体20。另外,外围壳体20具备金属制的端子条30,该端子条30在绝缘基板11所对的面31a相反侧的面31b上的、位于侧壁20a、20b附近的位置上设有冲压槽33-1、33-2。
冲压槽33-1、33-2的热变形方向确定,使得在对端子部32-1、32-2与绝缘基板11进行焊接时,端子条30由于焊接的加热而向绝缘基板11所在位置的下方变形,且端子条30向绝缘基板11靠近。
[S4]对绝缘基板11与形成在端子条30上的端子部32-1、32-2进行焊接。在对形成在端子条30上的端子部32-1、32-2和绝缘基板11进行焊接时,端子条30由于焊接的加热而以向绝缘基板11所在位置的下方靠近绝缘基板11的方式发生变形。
[S5]对半导体装置1内部的半导体元件12以及绝缘基板11进行气密性密封,并利用粘接剂固定外围壳体20的上盖。
如上所述,根据本发明,对端子条进行冲压槽加工,从而构成为焊接加热时产生的端子条的热膨胀变形的方向始终为端子条向绝缘基板所在位置的下方弯曲。
由此,能抑制焊接时在从端子条突起的端子部与绝缘基板之间产生间隙。因此,能改善焊接时、端子部离开绝缘基板而悬浮的现象,因此能使焊接性稳定,从而能防止连接不良的产生。
以上举例示出了实施方式,但实施方式所示的各部分结构也可以替换为具有相同功能的其它结构。还可以添加其它任意的结构物、工序。
上述内容仅为示出本发明的原理。此外,本领域技术人员可对其进行多种变形、变更,本发明并不限于上文所示出的和进行了说明的正确结构及应用例,相对应的所有变形例以及等同物被视为由所附权利要求及其等同物所限定的本发明的保护范围。
符号说明
1 半导体装置
11 绝缘基板
12 半导体元件
20 外围壳体
20a、20b 侧壁
30 端子条
31a、31b 面
32-1、32-2 端子部
33-1、33-2 冲压槽
Claims (8)
1.一种半导体装置,其特征在于,包括:
安装有半导体元件的绝缘基板;
收容所述绝缘基板的外围壳体;以及
配置在所述绝缘基板的上部、且两端固定在所述外围壳体的侧壁上的金属制的端子条,
在所述端子条的两端部的、与所述绝缘基板相对的面的相反侧的面上的位于所述外围壳体的侧壁附近的位置上分别设有冲压槽。
2.如权利要求1所述的半导体装置,其特征在于,
所述冲压槽的凹部向与所述绝缘基板相对的面的相反侧的面开口。
3.如权利要求1所述的半导体装置,其特征在于,
确定所述冲压槽的热变形方向,使得在对形成在所述端子条上的端子部和所述绝缘基板进行焊接时,所述端子条由于焊接的加热而向所述绝缘基板所在位置的下方变形,从而所述端子条靠近所述绝缘基板。
4.如权利要求1所述的半导体装置,其特征在于,
所述外围壳体具有隔开一定间隔层状重叠的多个端子条,所述多个端子条的所述冲压槽设置在同一位置。
5.一种半导体装置制造方法,其特征在于,
由具有金属制的端子条的外围壳体收容安装有半导体元件的绝缘基板,
所述端子条配置在所述绝缘基板的上部,且两端固定在所述外围壳体的侧壁上,且对于两端部,在与所述绝缘基板相对的面的相反侧的面上的位于所述外围壳体的侧壁附近的位置上分别设置冲压槽,
对形成在所述端子条上的端子部与所述绝缘基板进行焊接来制造半导体装置。
6.如权利要求5所述的半导体装置制造方法,其特征在于,
所述冲压槽的凹部向与所述绝缘基板相对的面的相反侧的面开口。
7.如权利要求5所述的半导体装置制造方法,其特征在于,
确定所述冲压槽的热变形方向,使得在对所述端子部和所述绝缘基板进行焊接时,所述端子条由于焊接的加热而向所述绝缘基板所在位置的下方变形,从而所述端子条靠近所述绝缘基板。
8.如权利要求5所述的半导体装置制造方法,其特征在于,
所述外围壳体具有隔开一定间隔层状重叠的多个端子条,所述多个端子条的所述冲压槽设置在同一位置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-228743 | 2011-10-18 | ||
JP2011228743 | 2011-10-18 | ||
PCT/JP2012/073316 WO2013058038A1 (ja) | 2011-10-18 | 2012-09-12 | 半導体装置および半導体装置製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103890934A true CN103890934A (zh) | 2014-06-25 |
CN103890934B CN103890934B (zh) | 2016-11-30 |
Family
ID=
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1812091A (zh) * | 2004-12-28 | 2006-08-02 | 日产自动车株式会社 | 半导体装置 |
US20070102825A1 (en) * | 2005-07-25 | 2007-05-10 | Kazuaki Yoshiike | Semiconductor package and method of fabricating same |
JP2010212620A (ja) * | 2009-03-12 | 2010-09-24 | Toshiba Corp | パワーモジュール |
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1812091A (zh) * | 2004-12-28 | 2006-08-02 | 日产自动车株式会社 | 半导体装置 |
US20070102825A1 (en) * | 2005-07-25 | 2007-05-10 | Kazuaki Yoshiike | Semiconductor package and method of fabricating same |
JP2010212620A (ja) * | 2009-03-12 | 2010-09-24 | Toshiba Corp | パワーモジュール |
Also Published As
Publication number | Publication date |
---|---|
US20140246769A1 (en) | 2014-09-04 |
DE112012004381T5 (de) | 2014-07-17 |
US8994164B2 (en) | 2015-03-31 |
DE112012004381B4 (de) | 2023-08-10 |
WO2013058038A1 (ja) | 2013-04-25 |
JP5817834B2 (ja) | 2015-11-18 |
JPWO2013058038A1 (ja) | 2015-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5885718B2 (ja) | バスバー保持部材および電池パック | |
US8929079B2 (en) | Electronic control device | |
CN102047414B (zh) | 电力半导体电路装置及其制造方法 | |
CN101271760B (zh) | 电子元件及其制造方法 | |
JP6390663B2 (ja) | 電気コネクタ及びその製造方法 | |
JP2017531304A (ja) | 電池コネクタシステム用のバスバー | |
CN105122446A (zh) | 半导体装置、半导体装置的组装方法、半导体装置用部件以及单位模块 | |
JP2008010656A (ja) | 半導体装置 | |
CN104067387A (zh) | 半导体装置及其制造方法 | |
CN105940489A (zh) | 半导体模块 | |
JP5817834B2 (ja) | 半導体装置および半導体装置製造方法 | |
JP5935374B2 (ja) | 半導体モジュールの製造方法 | |
CN105390648A (zh) | 蓄电装置 | |
JP2015032672A (ja) | 太陽電池モジュール用端子ボックス | |
JP2016082215A (ja) | コントローラおよびコントローラの製造方法 | |
JP2009303404A (ja) | 回路構成体および電気接続箱 | |
JP2015088654A (ja) | 半導体モジュール | |
CN103890934B (zh) | 半导体装置以及半导体装置制造方法 | |
JP2008091787A (ja) | パワー半導体モジュール | |
CN104620379A (zh) | 半导体装置 | |
JP2010199514A (ja) | 回路構成体 | |
JP6625037B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5544767B2 (ja) | 半導体装置 | |
JP2009171762A (ja) | バスバ | |
JP2016096637A (ja) | バスバー回路体およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |