JP2010212620A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2010212620A
JP2010212620A JP2009059874A JP2009059874A JP2010212620A JP 2010212620 A JP2010212620 A JP 2010212620A JP 2009059874 A JP2009059874 A JP 2009059874A JP 2009059874 A JP2009059874 A JP 2009059874A JP 2010212620 A JP2010212620 A JP 2010212620A
Authority
JP
Japan
Prior art keywords
power module
circuit board
metal base
main surface
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009059874A
Other languages
English (en)
Inventor
Junichi Nakao
淳一 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009059874A priority Critical patent/JP2010212620A/ja
Publication of JP2010212620A publication Critical patent/JP2010212620A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】パワーモジュールのはんだ接合部の応力を緩和する。
【解決手段】パワーモジュール８０には、金属ベース１と、上面に半導体チップ３が搭載され、半導体チップ３と電気的に接続され、エミッタ電極端子５Ｅとはんだ接合される上部電極が上面に設けられ、下面に設けられる下部電極が金属ベース１とはんだ接合される回路基板２と、下端部が金属ベース１の端部と接し、回路基板２と離間し、回路基板２を覆うように設けられる樹脂ケース６と、樹脂ケース６に嵌合され、はんだ付けされたエミッタ電極端子５Ｅの上面を押し当てるタッピングネジ９とが設けられる。
【選択図】図２

Description

本発明は、パワーモジュールに関する。
パワーモジュールでは、パワーデバイスとしての半導体チップが載置された回路基板と端子の間、及び回路基板と金属ベースの間がはんだ接合され、回路基板とケースの間の空隙部にはシリコーンゲルなどが充填される。ＩＧＢＴ（Insulated−Gate Bipolar Transistor）モジュール等のパワーモジュールでは、熱伝導性を考慮して回路基板に、例えばＡＬＮ（窒化アルミニウム）などのセラミック基板が用いられ、金属ベースに熱伝導率に優れたＣｕ（銅）などが用いられる（例えば、特許文献１参照。）。
特許文献１などに記載されるパワーモジュールは、樹脂封止半導体装置や他のモジュールに比較してはんだ付けされる面積が大きい。パワーモジュールでは、ＴＦＴ（Thermal Fatigue Test 熱疲労試験）、ＴＣＴ（Thermal Cycling Test 熱衝撃サイクル試験）などの信頼性試験に対して、従来よりも高水準の信頼性レベルが要求される。高水準の信頼性レベルを達成するには、熱応力起因のはんだクラックやはんだオープン不良を大幅に低減しなければならないという問題点がある。また、環境の観点からＰｂフリー化が要求され、Ｐｂはんだ（Ｐｂ−Ｓｎ共晶はんだ）の代わりにＳｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｂｉ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系などのＰｂフリーはんだを用いた場合、Ｐｂフリーはんだでは、基板の反りに伴う大変形に対してクリープ変形しにくいのでパワーモジュールの昇温・降温サイクルで、はんだ接合部がより脆弱化しやすいという問題点がある。
特開２００５−３１１０１９号公報
本発明は、はんだ接合部での応力を緩和することができるパワーモジュールを提供することにある。
本発明の一態様のパワーモジュールは、金属ベースと、第１主面に半導体チップが搭載され、前記半導体チップと電気的に接続され、電極端子とはんだ接合される上部電極が第１主面に設けられ、第１主面と相対向する第２主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、下端部が前記金属ベースの端部と接し、前記回路基板と離間し、前記回路基板を覆うように設けられるケースと、前記ケースに嵌合され、はんだ付けされた前記電極端子の第１主面を押し当てる押し当て手段とを具備することを特徴とする。
更に、本発明の他態様のパワーモジュールは、金属ベースと、上部電極、セラミック基板、及び下部電極から構成され、半導体チップが第１主面に載置され、前記上部電極とはんだ接合される電極端子が前記半導体チップと電気的に接続され、第１主面と相対向する第２主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、前記金属ベースの第１主面と前記回路基板の第１主面及び側面とを覆うように設けられるシリコーンゲルと、下端部が前記金属ベースの端部及び前記シリコーンゲルの端部と接し、上部が前記シリコーンゲル覆うように設けられる樹脂ケースと、前記樹脂ケースと前記シリコーンゲルの間に設けられた空隙部と、前記樹脂ケースに嵌合され、はんだ付けされた前記電極端子の第１主面を押し当てる押し当て手段とを具備することを特徴とする。
本発明によれば、はんだ接合部での応力を緩和することができるパワーモジュールを提供することができる。
本発明の実施例１に係るパワーモジュールを示す平面図。 図１のＡ−Ａ線に沿うパワーモジュールの断面図。 図２の領域Ａの拡大断面図。 本発明の実施例１に係る比較例のパワーモジュールを示す平面図。 図５のＢ−Ｂ線に沿う比較例のパワーモジュールの断面図。 本発明の実施例１に係るパワーモジュールの製造工程を示す断面図。 本発明の実施例１に係るパワーモジュールの製造工程を示す断面図。 本発明の実施例１に係るパワーモジュールの変形挙動を示す図、図８（ａ）は昇温時での変形挙動を示す図、図８（ｂ）は降温時での変形挙動を示す図。 本発明の実施例１に係るパワーモジュールのＴＦＴ試験での不良率の変化を示す図。 本発明の実施例１に係るパワーモジュールのＴＦＴ試験での不良発生箇所を示す断面図。 本発明の実施例２に係るパワーモジュールを示す断面図。
以下本発明の実施例について図面を参照しながら説明する。
まず、本発明の実施例１に係るパワーモジュールについて、図面を参照して説明する。図１はパワーモジュールを示す平面図、図２は図１のＡ−Ａ線に沿うパワーモジュールの断面図、図３は図２の領域Ａの拡大断面図、図４は比較例のパワーモジュールを示す平面図、図５は図４のＢ−Ｂ線に沿う比較例のパワーモジュールの断面図である。本実施例では、はんだ接合されている電極端子の上面をタッピングネジで押し当てている。
図１に示すように、パワーモジュール８０には、底部に放熱基板である金属ベース１が設けられ、上面にコレクタ電極端子５C、エミッタ電極端子５Ｅ、ゲート電極端子５Ｇなど複数の電極端子、タッピングネジ８、タッピングネジ９、及びナット１１が設けられる。コレクタ電極端子５C、エミッタ電極端子５Ｅ、ゲート電極端子５Ｇは、半導体チップと電気的に接続される。タッピングネジ８は、複数設けられ、樹脂ケース６を金属ベース１に固定する。樹脂ケース６は、パワーモジュール８０を覆う。タッピングネジ９は、複数設けられ、エミッタ電極端子５Ｅ及びコレクタ電極端子５Ｃの領域内にそれぞれ配置される。ナット１１は、複数設けられ、コレクタ電極端子５C、エミッタ電極端子５Ｅ、及びゲート電極端子５Ｇの領域内にそれぞれ配置される。
パワーモジュール８０は、搭載される半導体チップにＩＧＢＴ（Insulated−Gate Bipolar Transistor）を用いた、ＩＰＭ（Intelligent Power Module）としてのＩＧＢＴモジュールである。パワーモジュール８０は、例えばインバータ分野に使用される。なお、ＩＧＢＴパワーモジュール、パワーＭＯＳモジュール、ダイオードモジュール等のパワーモジュールは、電鉄応用分野、電気自動車、インバータ分野、誘導加熱分野など種々の分野に適用される。
図２に示すように、パワーモジュール８０では、金属ベース１の第１主面（表面）に複数の回路基板２が載置される。回路基板２の第１主面（表面）にＩＧＢＴである半導体チップ３が載置される。回路基板２の第１主面（表面）に半導体チップ３と電気的に接続されるエミッタ電極端子５Ｅが設けられる。エミッタ電極端子５Ｅは、樹脂ケース６の上面（第１主面）まで延在している。図示しないコレクタ電極端子５Ｃ及びゲート電極端子５Ｇも同様に樹脂ケース６の上面（第１主面）まで延在している。半導体チップ３はボンディングワイヤ４を介してエミッタ電極端子５Ｅ、コレクタ電極端子５Ｃ、ゲート電極端子５Ｇなどの電極端子と電気的に接続される。エミッタ電極端子５Ｅ、コレクタ電極端子５Ｃ、ゲート電極端子５Ｇは、それぞれ回路基板２にはんだ付けされる。
樹脂ケース６は、端部が金属ベース１の端部と接し、タッピングネジ８で金属ベース１に固定される。樹脂ケース６は、回路基板２と離間し、回路基板２の側面及び上面（第１主面）を覆うように設けられる。シリコーンゲル７は、端部が樹脂ケース６の端部と接し、金属ベース１の上面（第１主面）と回路基板２の側面及び上面（第１主面）とを覆うように設けられる。樹脂ケース６とシリコーンゲル７の間には、空隙部１０が設けられ、例えば空気が充填される。
タッピングネジ９は、樹脂ケース６の孔１２（図中の左右に配置）に設けられた嵌合ネジ穴に嵌合され、はんだ付けされたエミッタ電極端子５Ｅの上面を押し当てる。タッピングネジ９は、押し当て手段として機能する。タッピングネジ９がエミッタ電極端子５Ｅの上面（第１主面）を押し当てることにより、樹脂ケース６と回路基板２の間隔を一定に保つことができる。ここでは、図示していないが、タッピングネジ９はコレクタ電極端子５Ｃの上面（第１主面）を押し当てる。
図３に示すように、回路基板２は、基板２１、上部電極２２、下部電極２３から構成される。上部電極２２は、基板２１の第１主面（表面）に設けられる。下部電極２３は、基板の第１主面（表面）と相対向する第２主面（裏面）に設けられる。金属ベース１と下部電極２３の間、及び上部電極２２とエミッタ電極端子５Ｅの間には、それぞれはんだ２４が設けられる。はんだ２４により、回路基板２は金属ベース１に固着され、エミッタ電極端子５Ｅは回路基板２に固着される。
ここで、金属ベース１には、例えばプレス加工などにより形成され、熱伝導率の優れたＣｕ（銅）を用いているが、代わりに銅合金、ＡＬ（アルミニウム）、Ｎｉ（ニッケル）、ＡｌＳｉＣ（炭化アルミニウム珪素）、或いはＭｏ（モリブデン）などを用いてもよい。Ｃｕ（銅）の熱伝導率は、他の金属よりも値が大きく、３９３Ｗ／ｍｋである。ボンディングワイヤ４には、径の比較的大きく、金（Ａｕ）よりも安価な、例えばＡＬ（アルミニウム）が使用される。
エミッタ電極端子５Ｅ、コレクタ電極端子５Ｃ、ゲート電極端子５Ｇｅには、例えば熱伝導率の優れたＣｕ（銅）が使用される。基板２１には、例えば熱伝導率の優れたＡＬＮ（窒化アルミニウム）からなるセラミック基板を用いているが、代わりにＡＬ２Ｏ３（アルミナ）、Ｓｉ３Ｎ４（窒化珪素）、ＳｉＣ（炭化珪素）などのセラミック基板を用いてもよい。ＡＬＮ（窒化アルミニウム）の熱伝導率は、他のセラミック基板よりも値が大きく、１７０〜２００Ｗ／ｍｋである。
上部電極２２及び下部電極２３には、例えばＣｕ（銅）を用いているが、代わりにＮｉ（ニッケル）などを用いてもよい。はんだ２４には、ＰｂフリーのＳｎ−Ａｇ−Ｃｕ系はんだを用いているが、代わりにＳｎ−Ａｇ−Ｂｉ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系などのＰｂフリーはんだを用いてもよい。
樹脂ケース６には、例えば難燃性、耐熱性を有するＰＰＳ（ポリフェレンサルファイド）樹脂を用いているが、代わりに不飽和ポリエステル系樹脂などを用いてもよい。
図４に示すように、比較例のパワーモジュール９０では、はんだ付けされたエミッタ電極端子５Ｅの上面（第１主面）を押し当てる押し当て手段としてのタッピングネジ９が設けられない。
図５に示すように、比較例のパワーモジュール９０では、金属ベース１の上面（第１主面）と回路基板２の側面及び上面（第１主面）を覆うようにシリコーンゲル７が設けられる。樹脂ケース６は、端部が金属ベース１の端部と接し、空隙部１０及びシリコーンゲル７を介して回路基板２の側面及び上面（第１主面）を覆うように設けられる。エミッタ電極端子５Ｅは、下端部が回路基板とはんだ付けされ、上端部が樹脂ケース６に固定される。
比較例のパワーモジュール９０では、昇温及び降温工程で発生する樹脂ケース１、回路基板２、電極端子などで発生する応力がはんだに直接かかることになる。このため、比較例のパワーモジュール９０の動作時、ＴＦＴ（Thermal Fatigue Test 熱疲労試験）、ＴＣＴ（Thermal Cycling Test 熱衝撃サイクル試験）などでは、昇温時或いは降温時、樹脂ケース６と金属ベース１及び回路基板２の間隔が変化して一定に保たれない。
次に、パワーモジュールの製造方法について、図６及び図７を参照して説明する。図６及び図７はパワーモジュールの製造工程を示す断面図である。
図６に示すように、まず、金属ベース１上に回路基板２をはんだ２４を介して載置し、半導体チップ３を回路基板２上にマウントする。回路基板２の上部電極２２と半導体チップ３の間をボンディングワイヤ４で電気的に接続する。エミッタ電極端子５Ｅをはんだ２４を介して回路基板２の上部電極２２上に載置する。
次に、図７に示すように、はんだリフロー処理を行い、金属ベース１上に回路基板２をはんだ付けし、エミッタ電極端子５Ｅを回路基板２の上部電極２２にはんだ付けする。はんだ付け後、樹脂ケース６を金属ベース１に接着する。タッピングネジ８で樹脂ケース６と金属ベース１をネジ止めする。シリコーンゲル７を回路基板２の側面及び上面に注入し、シリコーンゲル７上に空隙部１０を形成する。図示しないキャップを取り付け、タッピングネジ９ではんだ付けされたエミッタ電極端子５Ｅの上面を押し当てる。その後、金属ベース１及び回路基板２と樹脂ケース６を図示しないキャスティング剤で固定する。キャスティング剤で固定することにより、振動が防止される。
次に、パワーモジュールの信頼性試験について図８乃至１０を参照して説明する。図８はパワーモジュールの変形挙動を示す図、図８（ａ）は昇温時での変形挙動を示す図、図８（ｂ）は降温時での変形挙動を示す図、図９はパワーモジュールのＴＦＴでの不良率の変化を示す図、図１０はパワーモジュールのＴＦＴでの不良発生箇所を示す断面図である。
図８（ａ）に示すように、比較例のパワーモジュール９０が動作すると、比較例のパワーモジュール９０は室温から昇温する。比較例のパワーモジュール９０が昇温すると、金属ベース１、回路基板２、エミッタ電極端子５Ｅ、樹脂ケース６、はんだ２４が伸張する。ここで、ＡＬＮ（窒化アルミニウム）からなるセラミック基板である基板２１の熱膨張係数は４．６×１０−６／Ｋであり、Ｃｕ（銅）からなる電極端子及び金属ベース１の熱膨張係数は１７×１０−６／Ｋであり、ＰＰＳ（ポリフェレンサルファイド）樹脂からなる樹脂ケース６の熱膨張係数は３×１０−５／Ｋであり、Ｐｂフリーはんだからなるはんだ２４の熱膨張係数は２３×１０−６／Ｋである。ＡＬＮ（窒化アルミニウム）からなる基板２１の熱膨張係数は他の部品よりも小さい。
比較例のパワーモジュール９０が室温から昇温すると、熱膨張係数の差により、回路基板２が凹状に反り、樹脂ケース６が凸状に反る。この結果、比較例のパワーモジュール９０のはんだ付け部での樹脂ケースと回路基板との距離Ｌ１、比較例のパワーモジュール９０の端部での樹脂ケースと回路基板との距離Ｌ１１の関係は、
Ｌ１＞＞Ｌ１１・・・・・・・・・・・・・・・・式（１）
となり、エミッタ電極端子５Ｅが回路基板にはんだ付けされる部分では大きな引張り応力がかかる（図中矢印表示）。
図８（ｂ）に示すように、比較例のパワーモジュール９０が動作を停止すると、比較例のパワーモジュール９０は高温から降温する。比較例のパワーモジュール９０が降温すると、金属ベース１、回路基板２、エミッタ電極端子５Ｅ、樹脂ケース６、はんだ２４が収縮する。
比較例のパワーモジュール９０は高温から降温すると、熱膨張係数の差により、回路基板２が凸状に反り、樹脂ケース６が凹状に反る。この結果、比較例のパワーモジュール９０のはんだ付け部での樹脂ケースと回路基板との距離Ｌ２、比較例のパワーモジュール９０の端部での樹脂ケースと回路基板との距離Ｌ２２の関係は、
Ｌ２＜＜Ｌ２２・・・・・・・・・・・・・・・・式（２）
となり、エミッタ電極端子５Ｅが回路基板にはんだ付けされる部分では大きな圧縮応力がかかる（図中矢印表示）。
なお、比較例のパワーモジュール９０のＯＮ・ＯＦＦ動作時と同様に、ＴＦＴ（Thermal Fatigue Test 熱疲労試験）、ＴＣＴ（Thermal Cycling Test 熱衝撃サイクル試験）などの信頼性試験においても、はんだ接合部に大きな引張り応力と大きな圧縮応力がかかる。熱膨張係数の異なる基板２１、電極端子、金属ベース１、はんだ２４などにより、高温時或いは降温時では回路基板２の周囲の樹脂ケース６と金属ベース１及び回路基板２の間隔は大きく変化する。
図９に示すように、本実施例のパワーモジュール８０では、押し当て手段としてのタッピングネジ９がはんだ付けされたエミッタ電極端子５Ｅの上面（第１主面）を押し当てているので、樹脂ケース６と回路基板２の間隔が一定に保たれる。このため、はんだ接合部にかかる引張り応力と圧縮応力が緩和される。したがって、図中実線（ａ）で示すようにＴＦＴ（Thermal Fatigue Test 熱疲労試験）では８×１０４サイクルまで不良発生を抑制することができる。
一方、比較例のパワーモジュール９０では、押し当て手段としてのタッピングネジ９が設けられていない。高温時或いは降温時では回路基板２の周囲の樹脂ケース６と回路基板２の間隔が大きく変化し、はんだ接合部に大きな応力がかかる。このため、はんだ接合部の脆弱化の進行が早い。したがって、図中破線（ｂ）に示すようにＴＦＴ（Thermal Fatigue Test 熱疲労試験）では、６×１０４サイクルから不良が発生し、サイクル数が増加するにつれて不良率が増加する（４×１０４サイクルで不良率０％、６×１０４サイクルで不良率２０％、８×１０４サイクルで不良率４０％）。
ＴＦＴ（Thermal Fatigue Test 熱疲労試験）で不良と判定されたパワーモジュールでは、図１０に示すように、圧縮応力及び引張り応力がかかるエミッタ電極端子５Ｅと回路基板２のはんだ接合部の両端部、及び金属ベース１と回路基板２のはんだ接合部の端部に、はんだクラックが発生する。特に、より大きな圧縮応力及び引張り応力がかかるエミッタ電極端子５Ｅと回路基板２のはんだ接合部の両端部には、はんだクラックが多発し、例えば大きな裂け目が発生する。図示及び説明をしていないが、コレクタ電極端子５Ｃと回路基板２のはんだ接合部の両端部にも同様に、はんだクラックが多発し、例えば大きな裂け目が発生する。
上述したように、本実施例のパワーモジュールでは、金属ベース１と、上面に半導体チップ３が搭載され、半導体チップ３と電気的に接続され、エミッタ電極端子５Ｅとはんだ接合される上部電極２２が上面に設けられ、下面に設けられる下部電極２３が金属ベース１とはんだ接合される回路基板２と、下端部が金属ベース１の端部と接し、回路基板２と離間し、回路基板２を覆うように設けられる樹脂ケース６と、樹脂ケース６に嵌合され、はんだ付けされたエミッタ電極端子５Ｅの上面を押し当てるタッピングネジ９とが設けられる。タッピングネジ９は、樹脂ケース６と回路基板２の間隔を一定に保つ。
このため、パワーモジュール８０の動作時、ＴＦＴ試験、ＴＣＴ試験などでの昇温及び降温工程で発生し、はんだ接合部にかかる圧縮応力や引張り応力を緩和することができる。したがって、高信頼性のパワーモジュール８０を提供することができる。
なお、本実施例ではパワーモジュールに搭載される半導体チップにＩＧＢＴを用いているが、代わりにパワーＭＯＳ、ＧＴＯ、或いはＳＩＴなどを用いてもよい。また、デバイス種の異なる半導体チップ、例えばＩＧＢＴとパワーＭＯＳトランジスタを用いてもよい。また、Ｐｂフリーはんだの代わりに、Ｐｂ−Ｓｎ共晶はんだを用いてもよい。更に、はんだ付けされたエミッタ電極端子５Ｅ及びコレクタ電極端子５Ｃの上面をタッピングネジ９で押し当てているが、ゲート電極端子５Ｇなどもタッピングネジ９で押し当ててもよい。
次に、本発明の実施例２に係るパワーモジュールについて、図面を参照して説明する。図１１は、パワーモジュールを示す断面図である。本実施例では、はんだ接合されている電極端子の上面をスプリングプランジャーで押し当てている。
以下、本実施例において、実施例１と同一構成部分には、同一符号を付してその部分の説明は省略し、異なる部分のみ説明する。
パワーモジュールでは、図１１に示すように、回路基板２にはんだ２４によりはんだ付けされたエミッタ電極端子５Ｅの上面が押し当て手段としてのスプリングプランジャー３１で押し当てられる。ここでは、図示していないがコレクタ電極端子５Ｃの上面も同様にスプリングプランジャー３１で押し当てられる。スプリングプランジャー３１は、樹脂ケース６の孔１２（図中の左右に配置）に設けられた嵌合ネジ穴としてのヘリサート３２に嵌合される。ヘリサート３２は、例えばインサート成形金型を用いて樹脂ケース６と同一工程で一体成形される。
上述したように、本実施例のパワーモジュールでは、金属ベース１と、上面に半導体チップ３が搭載され、半導体チップ３と電気的に接続され、エミッタ電極端子５Ｅとはんだ接合される上部電極２２が上面に設けられ、下面に設けられる下部電極２３が金属ベース１とはんだ接合される回路基板２と、下端部が金属ベース１の端部と接し、回路基板２と離間し、回路基板２を覆うように設けられる樹脂ケース６と、樹脂ケース６に嵌合され、はんだ付けされたエミッタ電極端子５Ｅの上面を押し当てるスプリングプランジャー３１とが設けられる。スプリングプランジャー３１は、樹脂ケース６と回路基板２の間隔を一定に保つ。
このため、パワーモジュールの動作時、ＴＦＴ試験、ＴＣＴ試験などでの昇温及び降温工程で発生し、はんだ接合部にかかる圧縮応力や引張り応力を緩和することができる。したがって、高信頼性のパワーモジュールを提供することができる。
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
実施例では、シリコーンゲル７と樹脂ケース６の間に空隙部１０を設けているが、空隙部１０の代わりにエポキシ樹脂などの樹脂を充填してもよい。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 金属ベースと、上部電極、セラミック基板、及び下部電極から構成され、半導体チップが第１主面に載置され、前記上部電極とはんだ接合される電極端子が前記半導体チップと電気的に接続され、第１主面と相対向する第２主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、前記金属ベースの第１主面と前記回路基板の第１主面及び側面とを覆うように設けられるシリコーンゲルと、下端部が前記金属ベースの端部及び前記シリコーンゲルの端部と接し、上部が前記シリコーンゲル覆うように設けられる樹脂ケースと、前記樹脂ケースと前記シリコーンゲルの間に設けられたエポキシ樹脂と、前記樹脂ケースに嵌合され、はんだ付けされた前記電極端子の第１主面を押し当てる押し当て手段とを具備するパワーモジュール。
（付記２） 前記金属ベースは、Ｃｕ（銅）、ＡＬ（アルミニウム）、Ｎｉ（ニッケル）、ＡｌＳｉＣ（炭化アルミニウム珪素）、或いはＭｏ（モリブデン）である付記１に記載のパワーモジュール。
（付記３） 前記樹脂ケースは、ＰＰＳ（ポリフェレンサルファイド）樹脂或いは不飽和ポリエステル系樹脂である付記１又は２に記載のパワーモジュール。
１ 金属ベース
２ 回路基板
３ 半導体チップ
４ ボンディングワイヤ
５Ｃ コレクタ電極端子
５Ｅ エミッタ電極端子
５Ｇ ゲート電極端子
６ 樹脂ケース
７ シリコーンゲル
８、９ タッピングネジ
１０ 空隙部
１１ ナット
１２ 孔
２１ 基板
２２ 上部電極
２３ 下部電極
２４ はんだ
３１ スプリングプランジャー
３２ ヘリサート
８０、９０ パワーモジュール

Claims (5)

  1. 金属ベースと、
    第１主面に半導体チップが搭載され、前記半導体チップと電気的に接続され、電極端子とはんだ接合される上部電極が第１主面に設けられ、第１主面と相対向する第２主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、
    下端部が前記金属ベースの端部と接し、前記回路基板と離間し、前記回路基板を覆うように設けられるケースと、
    前記ケースに嵌合され、はんだ付けされた前記電極端子の第１主面を押し当てる押し当て手段と、
    を具備することを特徴とするパワーモジュール。
  2. 金属ベースと、
    上部電極、セラミック基板、及び下部電極から構成され、半導体チップが第１主面に載置され、前記上部電極とはんだ接合される電極端子が前記半導体チップと電気的に接続され、第１主面と相対向する第２主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、
    前記金属ベースの第１主面と前記回路基板の第１主面及び側面とを覆うように設けられるシリコーンゲルと、
    下端部が前記金属ベースの端部及び前記シリコーンゲルの端部と接し、上部が前記シリコーンゲル覆うように設けられる樹脂ケースと、
    前記樹脂ケースと前記シリコーンゲルの間に設けられた空隙部と、
    前記樹脂ケースに嵌合され、はんだ付けされた前記電極端子の第１主面を押し当てる押し当て手段と、
    を具備することを特徴とするパワーモジュール。
  3. 前記セラミック基板は、ＡＬＮ（窒化アルミニウム）、ＡＬ２Ｏ３（アルミナ）、Ｓｉ３Ｎ４（窒化珪素）、或いはＳｉＣ（炭化珪素）から構成されることを特徴とする請求項２に記載のパワーモジュール。
  4. 前記押し当て手段はタッピングネジであり、前記タッピングネジと接する前記ケースの部分にネジ穴が設けられることを特徴とする請求項１乃至３のいずれか１項に記載のパワーモジュール。
  5. 前記押し当て手段はスプリングプランジャーであり、前記スプリングプランジャーと接する前記ケースの部分にヘリサートが設けられることを特徴とする請求項１乃至３のいずれか１項に記載のパワーモジュール。
JP2009059874A 2009-03-12 2009-03-12 パワーモジュール Pending JP2010212620A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009059874A JP2010212620A (ja) 2009-03-12 2009-03-12 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009059874A JP2010212620A (ja) 2009-03-12 2009-03-12 パワーモジュール

Publications (1)

Publication Number Publication Date
JP2010212620A true JP2010212620A (ja) 2010-09-24

Family

ID=42972463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009059874A Pending JP2010212620A (ja) 2009-03-12 2009-03-12 パワーモジュール

Country Status (1)

Country Link
JP (1) JP2010212620A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101129733B1 (ko) 2010-08-20 2012-03-23 주식회사 케이이씨 전력용 반도체 디바이스
WO2013058038A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 半導体装置および半導体装置製造方法
JP2014112585A (ja) * 2012-12-05 2014-06-19 Mitsubishi Electric Corp 半導体装置
CN105190882A (zh) * 2013-03-21 2015-12-23 三菱电机株式会社 半导体装置
WO2022203288A1 (ko) * 2021-03-25 2022-09-29 주식회사 아모센스 파워모듈 및 그 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101129733B1 (ko) 2010-08-20 2012-03-23 주식회사 케이이씨 전력용 반도체 디바이스
WO2013058038A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 半導体装置および半導体装置製造方法
CN103890934A (zh) * 2011-10-18 2014-06-25 富士电机株式会社 半导体装置以及半导体装置制造方法
US8994164B2 (en) 2011-10-18 2015-03-31 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP2014112585A (ja) * 2012-12-05 2014-06-19 Mitsubishi Electric Corp 半導体装置
CN105190882A (zh) * 2013-03-21 2015-12-23 三菱电机株式会社 半导体装置
WO2022203288A1 (ko) * 2021-03-25 2022-09-29 주식회사 아모센스 파워모듈 및 그 제조방법
KR20220133559A (ko) * 2021-03-25 2022-10-05 주식회사 아모센스 파워모듈 및 그 제조방법
KR102564818B1 (ko) 2021-03-25 2023-08-08 주식회사 아모센스 파워모듈 및 그 제조방법

Similar Documents

Publication Publication Date Title
US8519265B2 (en) Power module
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
US6943443B2 (en) Electronic circuit device including metallic member having installation members
JP3773268B2 (ja) サンドイッチ構造のマイクロエレクトロニクス構成部材
CN101335263B (zh) 半导体模块和半导体模块的制造方法
EP3621106A1 (en) Low parasitic inductance power module and double-sided heat-dissipation low parasitic inductance power module
US9911680B2 (en) Bidirectional semiconductor package
JP2008227131A (ja) 半導体装置及びその製造方法
KR101013001B1 (ko) 효과적인 열 방출을 위한 선이 없는 반도체 패키지
JP2007157863A (ja) パワー半導体装置及びその製造方法
JP5895220B2 (ja) 半導体装置の製造方法
JP2010212620A (ja) パワーモジュール
JP2018098282A (ja) 半導体装置
WO2017037837A1 (ja) 半導体装置およびパワーエレクトロニクス装置
US9287192B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20230327350A1 (en) Transfer molded power modules and methods of manufacture
JP5899952B2 (ja) 半導体モジュール
JP6183556B2 (ja) 冷却器一体型半導体モジュール
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
JP2015023226A (ja) ワイドギャップ半導体装置
JP2010086977A (ja) パワーモジュール
US20220336314A1 (en) Chip module with heat dissipation device and manufacturing method thereof
JP4797492B2 (ja) 半導体装置
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205