CN103870436B

CN103870436B - 具有特殊功能寄存器的片上系统及其操作方法

Info

Publication number: CN103870436B
Application number: CN201310680410.0A
Authority: CN
Inventors: 李东翰; 姜恩智; 孔在燮; 全基文
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2012-12-11
Filing date: 2013-12-11
Publication date: 2019-02-05
Anticipated expiration: 2033-12-11
Also published as: KR20140075436A; US20140164726A1; TW201423763A; DE102013113184A1; CN103870436A; KR101993626B1; JP2014116013A; TWI611425B; US9384855B2

Abstract

示例性实施例公开了包括特殊功能寄存器（SFR）的片上系统（SoC）及其操作方法。SRF包括第一更新存储元件、第二更新存储元件、与第一更新存储元件相对应的第一更新逻辑、以及与第二更新存储元件相对应的第二更新逻辑，其中，响应于第一更新逻辑被启用，时钟被供应给第一更新存储元件，而且响应于第二更新逻辑被启用，所述时钟被供应给第二更新存储元件。

Description

具有特殊功能寄存器的片上系统及其操作方法

相关申请的交叉引用

本申请要求2012年12月11日向韩国知识产权局提交的第10-2012-0143770号韩国专利申请的优先权，其全部公开通过引用并入本文。

技术领域

本发明涉及具有特殊功能寄存器（special function register,SFR）的片上系统（SoC）及其操作方法。

背景技术

特殊功能寄存器（SFR）是包括在控制器中的寄存器。SFR可以控制或监视控制器的各种功能。例如，SFR可以在控制器中用作I/O控制寄存器、定时器、堆栈指针、程序计数器、返回地址寄存器、状态寄存器或条件码寄存器。

发明内容

示例性实施例可以提供具有特殊功能寄存器的片上系统（SoC），其可以通过根据操作模式和更新属性来选通时钟而使功耗最小化。

示例性实施例还可以提供具有特殊功能寄存器的片上系统（SoC）的操作方法，其可以通过根据操作模式和更新属性来选通时钟来而使功耗最小化。

示例性实施例将在以下对优选实施例的描述中被描述或者从对优选实施例的描述中显而易见。

根据示例性实施例的一方面，提供了一种包括特殊功能寄存器（SFR）的片上系统（SoC），该SRF包括第一更新存储元件、第二更新存储元件、与第一更新存储元件相对应的第一更新逻辑、和与第二更新存储元件相对应的第二更新逻辑，其中，响应于第一更新逻辑被启用，时钟被供应给第一更新存储元件，而且响应于第二更新逻辑被启用，所述时钟被供应给第二更新存储元件。

根据示例性实施例的另一方面，提供了一种包括特殊功能寄存器（SFR）的片上系统（SoC），该SRF包括：输入端口，其被配置为接收主时钟；第一更新存储元件，其被配置为接收从主时钟生成的第一时钟；第二更新存储元件，其被配置为接收从主时钟生成的第二时钟；其中，响应于第一更新存储元件和第二更新存储元件之一被激活，第一时钟和第二时钟彼此不同。

根据示例性实施例的又一方面，提供了一种包括特殊功能寄存器（SFR）的片上系统（SoC）的操作方法，该SFR包括第一更新存储元件、第二更新存储元件和更新逻辑，该操作方法包括：在第一状态中由更新逻辑向第一更新存储元件供应至少一个时钟，在第二状态中中断由更新逻辑向第一更新存储元件供应至少一个时钟，在第一状态由更新逻辑向第二更新存储元件供应至少一个时钟，在第二状态中断由更新逻辑向第二更新存储元件供应至少一个时钟。

根据示例性实施例的再一方面，提供了一种包括特殊功能寄存器（SFR）的片上系统（SoC），该SoC包括：特殊功能寄存器（SFR）；存储器，其被配置为存储数据；处理器，其被配置为使用SFR来处理数据；以及总线，其被配置为将处理器、存储器和SFR相互连接，其中，所述SRF包括第一更新存储元件、第二更新存储元件、与第一更新存储元件相对应的第一更新逻辑、和与第二更新存储元件相对应的第二更新逻辑，而且响应于第一更新逻辑被启用，时钟被供应给第一更新存储元件，而且响应于第二更新逻辑被启用，所述时钟被供应给第二更新存储元件。

根据示例性实施例的再一方面，提供了一种特殊功能寄存器（SFR）的操作方法，包括：在初始时间期间向多个各个存储元件中的各个存储单元供应多个时钟，在经过初始时间之后中断向各个存储单元供应多个时钟，检测更新信号并且进入在经过初始时间之后发生的探听状态，启用与更新信号相对应的总线更新逻辑并且进入翻转状态，在翻转状态下向总线更新存储元件供应时钟，而且如果没有检测到其他更新信号，则中断向总线更新存储元件供应时钟并且进入探听状态。

附图说明

通过参照附图详细描述示例性实施例的优选实施例，示例性实施例的上述和其它特征和方面将变得更加明显，在附图中：

图1是根据实施例的IP设备的框图；

图2是图1中所示的特殊功能寄存器的框图；

图3是示出图2中所示的存储元件和更新逻辑的操作的框图；

图4是示出图3中所示的总线更新逻辑的操作的框图；

图5是示出从图1中所示的特殊功能寄存器供应的时钟的时序图；

图6是示出在图1所示的特殊功能寄存器中选通的时钟的状态的状态图；

图7是示出图1中所示的特殊功能寄存器的操作方法的流程图；

图8是示出图1中所示的特殊功能寄存器的时钟树的示意图；

图9是图8中所示的时钟树的应用例子的示图；

图10是示出包括图1中所示的特殊功能寄存器的电子系统的框图；

图11是示出图10中所示的电子系统的应用例子的框图；

图12是示出包括图1中所示的特殊功能寄存器的电子系统的另一应用例子的框图；以及

图13是示出包括图1中所示的特殊功能寄存器的电子系统的又一应用例子的框图。

具体实施方式

以下将参照示出了优选实施例的附图，更充分地描述示例性实施例。然而，示例性实施例可以以不同的形式具体实施，而且不应被解释为局限于这里所阐述的实施例。而是，提供这些示例性实施例以使得本公开将彻底和完整，并且向本领域的技术人员充分传达示例性实施例的范围。贯穿说明书，相同的参考标记指示相同的组件。在附图中，为了清楚起见，夸大了层和区的厚度。

应该理解，当层被称为“在”另一层或衬底“上”时，它可以直接在其他层或衬底上，或者也可以存在居间的层。相反，当元素被称为“直接在”另一元素“上”时，则不存在居间的元素。

这里，为了便于描述，可以使用诸如“在…之下”、“在…下面”、“较低”、“在…之上”和“上部”之类的空间相对术语来描述如附图中所示的一个元素或特征与其他（多个）元素或（多个）特征的关系。应该理解，除了图中示出的方向以外，空间相对术语旨在包括使用或操作中的装置的不同方向。例如，如果图中的装置翻转，则被描述为在其它元素和特征“之下”或“下面”的元素则应该指向为在其它元素或特征“之上”。因此，示例性术语“在…之下”可以包括上、下两个方位。装置还可以被另外定向（如旋转90度或以其它方位），并且由此理解这里所使用的空间相对描述词。

在描述本发明的上下文中（特别是所附权利要求的上下文中）使用的术语“一”、“一个”、“所述”将被解释为覆盖单数和复数，除非另有指示或上下文明显矛盾。术语“包括”、“具有”和“包含”将被解释为开放式术语（即，意指“包括，但不限于”），除非另有说明。

除非另有定义，这里使用的所有技术和科学术语具有与示例性实施例所属领域的一般技术人员的普遍理解相同的含义。注意的是，这里提供的人愿意和所有例子和示例性术语的使用仅仅为了更好地示出示例性实施例，并且不限制示例性实施例的范围，除非另有规定。此外，除非另有定义，否则在普遍使用的字典中定义的所有术语不可以被过度解释。

示例性实施例将参照示出示例性实施例的优选实施例的透视图、剖视图和/或平面图进行描述。因此，可以根据制造技术和/或容限修改示例性视图的剖面。换句话说，示例性实施例并不旨在限制示例性实施例的范围，而是覆盖可能由于制造工艺的变化所引起的所有改变和修改。因此，附图中示出的区域以示意形式示出，而且区域的形状通过示例而非限制的方式简单地说明。

下文中，将参照附图描述示例性实施例。在以下描述中，表述“供应或提供时钟”指的是翻转（toggle）和输入时钟，而且表述“不供应或提供时钟”指的是不翻转时钟。

图1是根据实施例的IP（Intellectual Property,IP）设备的框图，而且图2是图1中所示的特殊功能寄存器的框图。

在现有技术中，术语“知识产权（Intellectual Property,IP）”是半导体架构和制造中采用的设计资产，是在半导体器件，例如片上系统（SOC），中实现的预定功能块。在示例性实施例的整个说明书中，IP设备被定义为半导体器件中用于执行特殊功能的分立的电路块。

参照图1，根据实施例的IP设备100包括特殊功能寄存器（SFR）110和内部逻辑120。

SFR110被配置为存储用于执行IP设备100的特殊功能的数据。

作为例子，SFR110可以用作I/O控制寄存器、定时器、堆栈指针、程序计数器、返回地址寄存器、状态寄存器或条件码寄存器，但是示例性实施例的各方面不限于此。

内部逻辑120是IP设备100内用于处理数据的逻辑，并且被配置为使用SFR110中存储的数据处理多个操作。

参照图2，SFR110包括总线监视逻辑111、总线接口逻辑112、读访问逻辑113、写访问逻辑114、参考逻辑115、存储元件116和更新逻辑117。

读访问逻辑113被配置为读取存储在存储元件116中的数据。读访问逻辑113通过总线处理读访问。另外，读访问逻辑113可以将从存储元件116读取的数据发送到总线接口逻辑112。

写访问逻辑114被配置为将数据写到存储元件116。写访问逻辑114通过总线处理写访问。另外，写访问逻辑114可以从总线接口逻辑112接收将被写到存储元件116的数据。

总线接口逻辑112被配置成读访问逻辑113和总线之间的接口，或者写访问逻辑114和总线之间的接口。总线接口逻辑112可以由多个逻辑组成，所述多个逻辑包括在读访问逻辑113和总线之间接口的第一总线接口逻辑和在写访问逻辑114和总线之间接口的第二总线接口逻辑。

总线监视逻辑111被配置为通过检测总线的访问来执行时钟选通（clockgating），并且当检测到总线的访问时，向读访问逻辑113、写访问逻辑114或总线接口逻辑112供应时钟。

当总线对IP设备100执行读访问时，总线监视逻辑111向总线接口逻辑112和读访问逻辑113供应时钟。当总线对IP设备100执行写访问时，总线监视逻辑111向总线接口逻辑112和写访问逻辑114供应时钟。当不是由总线执行访问时，不向读访问逻辑113、写访问逻辑114和总线接口逻辑112供应时钟。

用于监视操作的时钟可以连续地供应给总线监视逻辑111。与总线接口逻辑112相对应的总线监视逻辑111可以包括多个逻辑。总线监视逻辑111可以被配置为特定于总线类型。

存储元件116对应SFR110内用于存储数据的存储空间。存储元件116包括用于存储数据的多个存储单元。作为例子，存储单元可以对应于一个或多个触发器（flip-flop,FF），但不限于示例性实施例的各个方面。多个存储单元可以根据更新属性被划分成多个组，而且可以根据更新属性被施加不同类型的时钟选通。

参考逻辑（reference logic）115被配置为参考存储在存储元件116中的数据。参考逻辑115可以访问存储元件116的所有存储单元。参考逻辑115可以向读访问逻辑113或内部逻辑120供应存储在存储元件116中的数据。

更新逻辑117被配置为更新存储在存储元件116中的数据。更新逻辑117可以对存储元件116执行时钟选通。更新逻辑117可以被划分成多个组，并且可以对划分为多个组的存储单元执行不同类型的时钟选通。用于执行时钟选通的时钟可以不断地供应给更新逻辑117。

当总线执行读访问时，向读访问逻辑113和总线接口逻辑112供应时钟。此外，当总线执行写访问时，向写访问逻辑114和总线接口逻辑112供应时钟。当不是由总线执行访问时，不向读访问逻辑113、写访问逻辑114和总线接口逻辑112供应时钟。

虽然图2中没有清楚地示出，但是执行时钟选通的总线监视逻辑111和更新逻辑117中的每一个都可以包括输入主时钟的输入端口、以及多个时钟选通单元。作为例子，主时钟可以是从总线输入的时钟，而不限于示例性实施例的各个方面。

参照图1和图2，作为例子，在IP设备100的SFR110中执行的操作可以被划分为需要时钟的操作和不需要时钟的操作。

由SFR110执行的一个操作是参考操作（reference operation），其中供应了将被使用的数据以允许IP设备100的内部逻辑120处理多个操作。为了供应将要由IP设备100的内部逻辑120使用的数据，SFR110可以立即向内部逻辑120供应存储在存储元件116中的数据，或者可以在使用组合逻辑处理多个操作之后供应数据。在这个操作中，在执行这个操作时不必供应时钟。

在某些情况下，SFR110可以向内部逻辑120供应由复杂时序逻辑（sequentiallogic）处理的数据。在这种情况下，必须供应时钟来执行此操作。在示例性实施例中，时序逻辑可以不在SFR110内提供，但是可以被配置为内部逻辑120的各个组件之一。此外，这也适用于向读访问逻辑113供应数据的情况。

因此，SFR110的参考操作可以被分类作不需要时钟的操作。

由SFR110执行的另一操作是用户通过总线访问SFR110。通过总线访问操作，总线可以读取SFR110的数据。必须供应时钟来执行总线访问操作。然而，基于IP设备100的整体操作时间，对于SFR110的读访问操作只需很短的时间。换句话说，在IP设备100的操作时间的大部分时间不执行对于SFR110的读访问操作。这种情况也适用于由总线执行的写访问。

由SFR110执行的另一操作是更新存储在SFR110的存储元件116中的数据。SFR110的更新操作以各种方式执行。换句话说，存储元件116可以由用户通过总线写入数据来更新。可替换地，也可以响应于帧同步信号等以帧为单位来更新存储在SFR110的存储元件116中的数据。可替换地，也可以根据诸如中断信号的预定的更新信号来更新存储在SFR110的存储元件116中的数据。如上所述，SFR110可以具有各种更新属性。所有的更新操作都需要时钟。

在示例性实施例中，由SFR110执行的操作被分类为多个操作模式，并且被分离成用于各个操作的块（或模块）。根据操作模式，SFR110可以由分离的操作单元来配置，所述分离的操作单元包括用于向例如IP设备100的内部逻辑120供应数据的参考操作单元（reference operation unit）、用于通过总线访问数据的总线操作单元、用于更新存储在存储元件116中的数据的更新操作单元。可以将不同类型的时钟选通施加到各个操作单元。

由于参考操作单元（例如，参考逻辑115）由存储元件116的输出端口和组合逻辑组成，因此不向参考操作单元供应时钟。只有当执行总线访问时，如上所述，才会向总线访问操作部件，例如，读访问逻辑113、写访问逻辑114或总线接口逻辑112供应时钟。只有在更新时间期间，才会向更新操作单元，例如，存储在其中的数据被更新的存储单元，供应时钟。

图3是示出图2中所示的存储元件和更新逻辑的操作的框图，而且图4是示出图3中所示的总线更新逻辑的操作的框图。

参照图3，存储元件116可以根据更新属性被分成一个或多个组。作为例子，存储元件116可以包括总线更新存储元件116a、同步更新存储元件116b、第一特殊更新存储元件116c和第二特殊更新存储元件116d。

作为例子，更新逻辑117可以包括与存储元件116相对应的总线更新逻辑117a、同步更新逻辑117b、第一特殊更新逻辑117c和第二特殊更新逻辑117d。

总线更新逻辑117a可以更新存储在总线更新存储元件116a中的数据，而且同步更新逻辑117b可以更新存储在同步更新存储元件116b中的数据。此外，第一特殊更新逻辑117c和第二特殊更新逻辑117d可以分别更新存储在第一特殊更新存储元件116c和第二特殊更新存储元件116d中的数据。

根据总线的写访问可以更新总线更新存储元件116a，而且根据例如帧同步信号的同步信号可以更新同步更新存储元件116b。具体来说，根据帧同步信号可以更新用于多媒体的IP设备100的影子寄存器（shadow register）。

此外，可以根据中断或自动清除功能利用固有的更新条件更新一些更新存储元件。第一特殊更新存储元件116c和第二特殊更新存储元件116d可以对应一些更新存储元件。一些更新存储元件可以具有多个更新条件。

在示例性实施例的一个实施例中，作为例子，存储元件116的更新属性被划分为四种类型，而且各个更新存储元件116也可以被单独配置，但是示例性实施例的各个方面不限于此。在示例性实施例中，根据更新属性，可以将不同类型的时钟选通（clock gating）施加到总线更新存储元件116a、同步更新存储元件116b、第一特殊更新存储元件116c和第二特殊更新存储元件116d。

当检测到指示总线的更新时间的信号时，总线更新逻辑117a被启用。只有当总线更新逻辑117a被启用时，才向总线更新存储元件116a供应时钟以更新存储在总线更新存储元件116a中的数据。当检测到帧同步信号时，同步更新逻辑117b被启用。只有当同步更新逻辑117b被启用时，才向同步更新存储元件116b供应时钟以更新存储在同步更新存储元件116b中的数据。

当检测到用于确定各个更新条件的信号时，第一特殊更新逻辑117c和第二特殊更新逻辑117d也被启用，而且向第一特殊更新存储元件116c和第二特殊更新存储元件116d供应时钟以更新存储在其中的数据。如上所述，第一特殊更新逻辑117c和第二特殊更新逻辑117d可以确定多个更新条件。

参照图4，主时钟CLK被输入到总线更新逻辑117a，而且从主时钟CLK生成的更新时钟UPDATE_CLK可以被供应给总线更新存储元件116a。

基于总线的写访问的使能信号EN可以被供应给总线更新逻辑117a。如上参照图3所述，使能信号EN可以是指示存储单元的更新时间的信号。总线更新逻辑117a检测使能信号EN并且选通主时钟信号CLK。换句话说，只有当检测到使能信号EN时，总线更新逻辑117a才向总线更新存储元件116a供应更新时钟UPDATE_CLK。因此，总线更新逻辑117a的时钟选通单元可以包括公知元件，包括锁存器、与（AND）门、或（OR）门等。

同步更新逻辑117b、第一特殊更新逻辑117c和第二特殊更新逻辑117d也可以以与总线更新逻辑117a大致相同的方式操作。因此，用于确定更新条件的信号也被供应给这些更新逻辑117b、117c和117d。更新逻辑117b、117c和117d中的每一个选通主时钟CLK，而且只有当检测到每个信号时，才可以向各个更新存储元件116b、116c和116d供应时钟。

如上参照图3和图4所述，存储元件116的多个存储单元可以被划分为物理上彼此分离的一个或多个组（例如，更新存储元件）。时钟选通通过用于检测更新条件的各个逻辑被施加给各个组。各个逻辑中的每一个检测指示更新条件的信号。仅当检测到信号时，才向相关组的存储单元供应时钟。因此，时钟被最少地供应给所有的存储元件116。

因此，在第一时间，向总线更新存储元件116a供应时钟，但不向同步更新存储元件116b供应时钟。在不同于第一时间的第二时间，可以不向总线更新存储元件116a供应时钟，但是可以向同步更新存储元件116b供应时钟。

各更新逻辑117被相互排他地启用以进行时钟选通，但是示例性实施例的各个方面不限于此。

当总线更新存储元件116a被激活时，更新逻辑117向总线更新存储元件116a供应主时钟，而且可以中断向其他更新存储元件116b、116c和116d供应主时钟。

因此，向总线更新存储元件116a供应的时钟和向其他更新存储元件116b、116c和116d供应的时钟可以彼此不同。作为例子，向总线更新存储元件116a供应的时钟可以是第一频率，而向其他更新存储元件116b、116c和116d供应的时钟可以是第二频率。由于向灭活的更新存储元件116b、116c和116d供应的时钟不被翻转，因此当更新存储元件116b、116c和116d被灭活时第二频率变为接近无穷大。

图5是示出从图1中所示的特殊功能寄存器供应的时钟的时序图。

参照图5，主时钟CLK被供应给SFR110。主时钟CLK可以是从总线供应的时钟。写信号WRITE可以是根据总线的写访问被发送到SFR110的命令信号。总线时钟BUS_CLK是供应给总线接口逻辑112和写访问逻辑114的时钟。更新信号UPDATE是指示更新时间的信号。更新时钟UPDATE_CLK是供应给总线更新存储元件116a的时钟。更新时钟UPDATE_CLK可以对应于上面在图4中描述的使能信号EN。

当执行时钟选通（clock gating）时，总线监视逻辑111不向总线接口逻辑112和写访问逻辑114供应时钟。当输入写信号WRITE时，如果根据总线的写访问检测到写信号WRITE（图5中的A），则总线监视逻辑111向总线接口逻辑112和写访问逻辑114供应总线时钟BUS_CLK。

此外，当执行时钟选通时，总线更新逻辑117a不向总线更新存储元件116a供应时钟，并且不更新存储在其中的数据。当输入指示更新时间的更新信号UPDATE时，如果检测到更新信号UPDATE（图5中的B），则总线更新逻辑117a向总线更新存储元件116a供应更新时钟UPDATE_CLK。

图6是示出在图1所示的特殊功能寄存器中选通的时钟的状态的状态图。

参照图6，SFR110可以具有各种不同的状态，包括初始状态、探听（snoop）状态和翻转（toggle）状态。

当SFR110被复位时，时钟可以被供应给所有的块，直到所有的存储单元和逻辑稳定为止。总线监视逻辑111向总线接口逻辑112、读访问逻辑113和写访问逻辑114供应时钟。更新逻辑117向存储元件116的所有的存储单元供应时钟。在经过初始时间（例如，初始时间激发（fire））之后，SFR110转换到探听状态。

在探听状态下，SFR110的逻辑执行对它们各个条件信号的时钟选通监视。如上所述，总线监视逻辑111监视读访问或写访问，而且更新逻辑117监视指示更新时间的信号。此后，如果检测到条件信号，则SFR110转换到翻转状态以供应时钟。

在翻转状态下，SFR110向需要时钟的块供应时钟以执行正常操作。如果即使在经过预定的探听时间（探听时间激发）之后也没有检测到进一步的条件信号，则SFR110转换到探听状态。在探听状态下，SFR110的逻辑再次执行对它们各个条件信号的时钟选通监视。

现在将描述图1中所示的SFR的操作方法。

图7是示出图1中所示的特殊功能寄存器的操作方法的流程图。为了方便起见，下面的描述将集中于本实施例与以前实施例之间的差别。

参照图7，在初始状态下，更新逻辑117向存储元件116的所有的存储单元供应时钟（S131）。在经过初始时间之后，更新逻辑117中断向存储元件116的所有的存储单元供应时钟（S132）。

接着，在探听状态下，更新逻辑117检测更新信号UPDATE（S133）。与更新信号UPDATE相应地启用总线更新逻辑117a。在翻转状态下，总线更新逻辑117a向总线更新存储元件116a供应时钟（S134）。

如果即使在经过预定的探听时间之后也没有检测到进一步的更新信号，更新逻辑117转换到探听状态，同时中断向总线更新存储元件的时钟供应（S135）。

接着，在探听状态下，更新逻辑117检测同步信号SYNC（S136）。响应于同步信号SYNC启用同步更新逻辑117b，而且在翻转状态下向同步更新存储元件116b供应时钟（S137）。

接着，如果即使在经过探听时间之后也没有检测到进一步的同步信号，更新逻辑117转换到探听状态，同时中断给同步更新存储元件116b的时钟供应（S138）。

在下文中，将描述图1中所示的SFR的时钟树。图8是示出图1中所示的特殊功能寄存器的时钟树的示意图。为了方便起见，将省略重复的描述。

时钟树包括时钟源11、时钟缓冲器12a和12b、时钟选通单元13a到13d、以及负载。时钟源11供应时钟。时钟缓冲器12a和12b缓冲从时钟源11供应的时钟，并向负载供应经缓冲的时钟。时钟选通单元13a到13d根据条件可以供应时钟或者可以中断时钟供应。负载可以对应于存储元件116的多个触发器FF。

多个触发器FF可以包括被选择性地供应时钟的多个组。作为例子，多个触发器FF可以分开配置为第一更新组141、第二更新组142、第三更新组143和第四更新组144。第一更新组141至第四次更新组144可以对应于图3中所示的更新存储元件116a、116b、116c和116d。

多个时钟选通单元13a至13d可以在每个更新组141至144与每个时钟缓冲器12a和12b之间的节点处形成。多个时钟选通单元13a至13d可以被包括，作为图3中所示的更新逻辑117的一些元件。更新逻辑117可以使用多个时钟选通单元13a至13d，选择性地向第一更新组141至第四次更新组144供应时钟。例如，图8示出了仅向第一更新组141供应时钟。

图9是图8中所示的时钟树的应用例子的示图。为了方便起见，下面的描述将集中于图8和图9中所示的应用例子之间的差别。

参照图9，多个触发器FF可以包括分层的组。作为例子，多个触发器FF可以包括分开配置为第一更新组151和第二更新组152。

第一更新组151中包括的触发器FF可以被划分为第一子组161和第二子组162。类似地，第二更新组152中包括的触发器FF可以被划分为第三子组163和第四子组164。某些子组163和164也被分层，并且被划分为第一部分171至第四部分174。

多个时钟选通单元14a、14b、15a至15d、和16a至16d可以在时钟树的节点处形成。多个时钟选通单元14a、14b、15a至15d、和16a至16d可以被包括在图3中所示的更新逻辑117的一些元件中。更新逻辑117可以使用多个时钟选通单元14a、14b、15a至15d、和16a至16d，选择性地向更新组、子组或部分单元供应时钟。

作为另一例子，根据示例性实施例的IP设备100可以适用于各种电子设备之一，诸如计算机、便携式计算机、超移动PC（UMPC）、工作站、上网本、个人数字助理（PDA）、网络平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器（PMP）、便携式游戏机、导航设备、黑盒、数码相机、3维电视、数字音频记录器、数字图像播放器、数字视频录像机、数字视频播放器、无线发射机-接收机、家庭网络设备、计算机网络、远程信息服务（TELEMATIX）网络、RFID设备、或者包括计算系统的各种元件之一。

同时，作为例子，特殊功能寄存器（SFR）110、内部逻辑120或IP设备100可以以不同的封装装配，诸如层叠封装(PoP)、球栅阵列(BGA)、芯片规模封装(CSP)、塑料式引线芯片承载封装(PLCC)、塑料双列直插式封装(PDIP)、晶片包中管芯封装(Die in Waffle Pack)、晶片形式的管芯封装(Die in Wafer Form)、板上芯片技术(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外型封装(SOIC)、缩小外型封装(SSOP)、薄型小尺寸封装(TSOP)、薄型四方扁平封装(TQFP)、单列直插式封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、或者晶片级处理堆叠封装(WSP)。

图10是示出包括图1中所示的特殊功能寄存器的电子系统的框图。

参照图10，电子系统200可以包括处理器210、存储器220和多个IP设备（IP）231至233。处理器210、存储器220和多个IP设备231至233可以通过总线彼此连接。总线可以是数据通过它移动的路径。电子系统200可以被配置成这样的系统，其中，诸如处理器210、存储器220、或执行各种功能的多个IP设备231至233的分立的半导体被提供为片上系统（SoC）的半导体器件。

处理器210可以包括微处理器、数字信号处理器或执行与这些处理器的功能类似的功能的逻辑元件中的至少一个。

存储器220是存储数据和/或命令的存储设备。虽然未清楚地示出，但是电子系统200可以进一步包括改进处理器210的操作的操作存储器，诸如高速DRAM和/或SRAM。

IP设备231至233可以是电子系统200中执行特定功能的电路块。IP设备231至233中的每一个可以包括特殊功能寄存器（SFR）。处理器210可以使用SFR来处理数据。IP设备231至233中的每一个可以对应于图1中所示的IP设备100。

图11是示出图10中所示的电子系统的应用例子的框图。为了方便起见，下面的描述将集中于图10和图11中所示的应用例子之间的差别。

参照图11，电子系统300可以包括处理器310、存储器320、IP设备（IP）330、和特殊功能寄存器（SFR）340。处理器310、存储器320、IP设备330和SFR340可以通过总线彼此连接。

SFR340可以不被并入IP设备330，但是可以被提供为连接到总线的单独的块。处理器310可以使用SFR340来处理数据。IP设备330（例如，IP的内部逻辑）可以通过总线访问SFR340，或者可以连接到SFR340的单独的输出端口以接收数据。

图12是示出包括图1中所示的特殊功能寄存器的电子系统的另一应用例子的框图。为了方便起见，下面的描述将集中于图10和图12中所示的电子系统之间的差异。

参照图12，电子系统400可以包括处理器410、存储器420和IP块430。处理器410、存储器420和IP块430可以通过总线彼此连接。

IP块430可以由电路块配置，所述电路块包括分层的IP设备431至434。IP设备431至434中的每一个可以包括或者可以不包括特殊功能寄存器（SFR）。

参照图13，电子系统500包括控制器510和特殊功能寄存器（SFR）520。控制器510可以是半导体器件，诸如包括处理器和存储器的片上系统（SoC）。SFR520可以不被并入控制器510，但是可以被提供为连接到控制器510的单独的块。

除了连接到控制器510的SFR520，还可以在控制器510内提供附加的SFR。控制器510可以使用SFR520来处理数据。

关于本文所公开的方面描述的方法或算法的步骤可以直接在硬件、由处理器运行的软件模块、或者硬件和软件的组合中具体实施。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中已知的任何其它形式的存储介质中。示例性存储介质可以耦合到处理器，以使得处理器可以从存储介质读信息以及向存储介质写输入信息。可替换地，存储介质可以是处理器形成在一起。另外，在一些方面中，处理器和存储介质可以驻留在专用集成电路（ASIC）中。可替换地，ASIC可以驻留在用户终端中。可替换地，处理器和存储介质可以作为分立的组件驻留在用户终端中。

总结详细描述，本领域技术人员将会理解，可以对优选的实施例做出许多变化和修改而基本上不脱离示例性实施例的原理。因此，所公开的示例性实施例的优选实施例仅在一般的和描述的意义上使用，而不是出于限制的目的。

Claims

1.一种包括特殊功能寄存器(SFR)的片上系统(SoC)，其中，所述SFR包括：

第一更新存储元件；

第二更新存储元件；

与第一更新存储元件相对应的第一更新逻辑；以及

与第二更新存储元件相对应的第二更新逻辑，

其中，响应于第一更新逻辑被启用，时钟被供应给第一更新存储元件，而且响应于第二更新逻辑被启用，所述时钟被供应给第二更新存储元件。

2.如权利要求1所述的包括SFR的SoC，其中，在第一时间，所述时钟被供应给第一更新存储元件而不被供应给第二更新存储元件，而且在不同于第一时间的第二时间，所述时钟不被供应给第一更新存储元件而被供应给第二更新存储元件。

3.如权利要求2所述的包括SFR的SoC，其中，使用不同的使能信号来启用第一更新逻辑和第二更新逻辑。

4.如权利要求1所述的包括SFR的SoC，其中，第一更新逻辑根据第一信号向第一更新存储元件供应至少一个时钟，而且第二更新逻辑根据第二信号向第二更新存储元件供应至少一个时钟。

5.如权利要求4所述的包括SFR的SoC，其中，第一更新逻辑根据第一信号更新存储在第一更新存储元件中的数据，而且第二更新逻辑根据第二信号更新存储在第二更新存储元件中的数据。

6.如权利要求1所述的包括SFR的SoC，其中，所述SFR还包括：

读访问逻辑，其被配置为发送从第一更新存储元件和第二更新存储元件读取的数据；

写访问逻辑，其被配置为接收将被写到第一更新存储元件和第二更新存储元件的数据；以及

总线接口逻辑，其被配置为读访问逻辑和总线之间或者写访问逻辑和总线之间的接口。

7.如权利要求6所述的包括SFR的SoC，其中，响应于总线执行读访问，时钟被供应给读访问逻辑和总线接口逻辑，

响应于总线执行写访问，时钟被供应给写访问逻辑和总线接口逻辑，以及

响应于不是由总线执行访问，时钟不被供应给读访问逻辑、写访问逻辑和总线接口逻辑。

8.如权利要求7所述的包括SFR的SoC，其中，所述SFR还包括：

总线监视逻辑，其被配置为检测访问，以及

响应于检测到总线的访问，向总线接口逻辑和读访问逻辑或写访问逻辑供应至少一个时钟。

9.如权利要求1所述的包括SFR的SoC，其中，所述SFR还包括：

参考逻辑，其被配置为向内部逻辑发送存储在第一更新存储元件和第二更新存储元件中的数据，

其中，不向参考逻辑供应时钟。

10.如权利要求1所述的包括SFR的SoC，其中，第一更新存储元件和第二更新存储元件中的每一个包括至少一个触发器。

11.一种包括特殊功能寄存器(SFR)的片上系统(SoC)，其中，所述SFR包括：

输入端口，其被配置为接收主时钟；

第一更新存储元件，其被配置为接收从主时钟生成的第一时钟；

第二更新存储元件，其被配置为接收从主时钟生成的第二时钟；

其中，响应于第一更新存储元件和第二更新存储元件之一被激活，第一时钟和第二时钟彼此不同。

12.如权利要求11所述的包括SFR的SoC，其中，响应于第一更新存储元件和第二更新存储元件之一被激活，第一时钟处于第一频率，而第二时钟处于不同于第一频率的第二频率。

13.如权利要求11所述的包括SFR的SoC，其中，所述SFR还包括更新逻辑，其被配置为通过选通主时钟来向第一更新存储元件和第二更新存储元件供应至少一个时钟。

14.如权利要求13所述的包括SFR的SoC，其中，响应于第一更新存储元件和第二更新存储元件之一被激活，更新逻辑向第一更新存储元件和第二更新存储元件中的激活的更新存储元件供应主时钟，并且中断向第一更新存储元件和第二更新存储元件中的灭活的更新存储元件供应主时钟。

15.一种包括特殊功能寄存器(SFR)的片上系统(SoC)，其中，所述SFR包括：

特殊功能寄存器(SFR)；

存储器，其被配置为存储数据；

处理器，其被配置为使用SFR来处理数据；以及

总线，其被配置为将处理器、存储器和SFR相互连接，

其中，所述SRF包括第一更新存储元件、第二更新存储元件、与第一更新存储元件相对应的第一更新逻辑、和与第二更新存储元件相对应的第二更新逻辑，而且响应于第一更新逻辑被启用，时钟被供应给第一更新存储元件，而且响应于第二更新逻辑被启用，所述时钟被供应给第二更新存储元件。

16.如权利要求15所述的包括SFR的SoC，其中，在第一时间，所述时钟被供应给第一更新存储元件而不被供应给第二更新存储元件，而且在不同于第一时间的第二时间，所述时钟不被供应给第一更新存储元件而被供应给第二更新存储元件。

17.如权利要求15所述的包括SFR的SoC，其中，第一更新逻辑根据第一信号向第一更新存储元件供应至少一个时钟，而且第二更新逻辑根据第二信号向第二更新存储元件供应至少一个时钟。

18.如权利要求15所述的包括SFR的SoC，其中，所述SFR还包括：

读访问逻辑，其被配置为发送从更新存储元件读取的数据；写访问逻辑，其被配置为接收将被写到更新存储元件的数据；以及总线接口逻辑，其被配置为读访问逻辑和总线之间或者写访问逻辑和总线之间的接口。

19.如权利要求18所述的包括SFR的SoC，其中，响应于总线执行读访问，时钟被供应给读访问逻辑和总线接口逻辑，响应于总线执行写访问，时钟被供应给写访问逻辑和总线接口逻辑，以及响应于不是由总线执行的访问，时钟不被供应给读访问逻辑、写访问逻辑和总线接口逻辑。

20.如权利要求19所述的包括SFR的SoC，其中，所述SFR还包括：

总线监视逻辑，其被配置为检测总线的访问，而且响应于检测到总线的访问，向总线接口逻辑和读访问逻辑或写访问逻辑供应至少一个时钟。