KR20000046220A - 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러 - Google Patents

가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러 Download PDF

Info

Publication number
KR20000046220A
KR20000046220A KR1019980062897A KR19980062897A KR20000046220A KR 20000046220 A KR20000046220 A KR 20000046220A KR 1019980062897 A KR1019980062897 A KR 1019980062897A KR 19980062897 A KR19980062897 A KR 19980062897A KR 20000046220 A KR20000046220 A KR 20000046220A
Authority
KR
South Korea
Prior art keywords
sfr
address
decoder
variable
emulation
Prior art date
Application number
KR1019980062897A
Other languages
English (en)
Inventor
전용석
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980062897A priority Critical patent/KR20000046220A/ko
Publication of KR20000046220A publication Critical patent/KR20000046220A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30196—Instruction operation extension or modification using decoder, e.g. decoder per instruction set, adaptable or programmable decoders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/35—Indirect addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

코아내부에 가변 어드레스 디코더를 구비하여 SFR을 자유롭게 구현하여 사용자가 자유롭게 시스템을 구현하도록 할 수 있고, EH-IC내부에 디코더를 없애서 코아와 중복되는 동작을 하는 것을 방지하고, EH-IC에 다양한 페리 SFR을 구현하여 원활한 시스템구성을 할 수 있는 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러를 제공하기 위한 것이다. 이와 같은 목적을 달성하기 위한 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러는 훅-모드 에뮬레이션을 위한 인터페이스회로에 형성된 복수개의 외부확장 페리 레지스터, 마이크로 컨트롤러 코아(Core) 내부에 상기 복수개의 외부확장 페리 레지스터에 명령어 해독(Instruction Decoding) 및 리드/라이트신호를 출력하기 위한 복수개의 가변 어드레스 디코더를 포함하여 구성됨을 특징으로 한다.

Description

가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러
본 발명은 마이크로 컨트롤러에 대한 것으로, 특히 제한된 에스에프알(Special Function Resister:SFR) 어드레스 영역을 폭넓게 사용하여 시스템 구성을 원활히 하고, 에뮬레이션 모드시 개량된 훅 인터페이스 회로(EH-IC)를 간단하게 설계할 수 있는 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러에 관한 것이다.
첨부 도면을 참조하여 종래 마이크로 컨트롤러에 대하여 설명하면 다음과 같다.
도 1은 종래의 8051계열의 특수기능 레지스터(Special Function Register:SFR)의 어드레스 디코더의 구성도이고, 도 2는 종래 EH-IC부의 에뮬레이션 구성 및 추가 페리확장방법을 나타낸 블록구성도이다.
종래 8051계열의 특수기능 레지스터(Special Function Register:SFR)는 어드레스 맵(map)이 고정되어 있으며 그 중 번지 지정된 비트(Bit-addressable) 영역은 더욱더 제한되어서 다른 어드레스로 변할 수 없게 되어 있어 사용자가 다양하게 사용할 수 없게 제한된다.
또한 에뮬레이션 모드(Emulation mode)로 포트0(P0)와 포트2(P2)를 다양하게 쓸 수 있도록 지원하는 개량된 훅 모드(Enhanced-Hook mode)는 개량된 훅 인터페이스 회로(Enhanced Hook Interface Circuit:EH-IC)를 칩의 포트0, 포트2에 연결하여 자유롭게 포트0, 포트2를 사용할 수 있다. 그러나 EH-IC내에 구현된 SFR영역(RP0와 RP2를 출력하고, 추가페리영역이 구비된 SFR영역)을 읽고 쓰는 경우는 이를 감지하기 위한 명령어 해독기(Instruction Decode Logic)가 EH-IC내에 필요하다.
종래 80C51계열의 SFR은 어드레스가 확정되어 있어서 변동을 할 수 없으며, 도 1에 도시한 바와 같이 새로운 페리영역을 추가할 경우에는 종래 제 1 EH-IC부(1)의 제 1 특수기능 레지스터(SFR)(2) 외에 페리영역의 제 2 EH-IC부(4)에 새로운 제 2 특수기능 레지스터(5) 어드레스를 할당해야 한다. 이때 제 1, 제 2 EH-IC부(1,4)는 각각 제 1, 제 2 특수기능 레지스터(2,5)(SFR)와, 제 1, 제 2 특수기능 레지스터(2,5)를 읽고 쓸 때 이를 감지하기 위한 명령어 해독기 역할을 하는 제 1, 제 2 디코더(3,6)로 구성되어 있다. 그리고 제 1, 제 2 디코더(3,6)에서 리드신호(Read)와 라이트신호(Write)를 각각 제 1, 제 2 특수기능 레지스터(2,5)에 출력시킨다.
또한 Bit-Addressable이 가능한 SFR영역은 16개로 제한되어 있어서 더욱 제한된 어드레스영역을 갖게 된다.
그리고 종래의 개량된 훅 인터페이스 회로를 이용한 에뮬레이션 구성 및 추가 페리영역 확장방법은 도 2에 도시한 바와 같이 RPO, RP2나 추가 페리SFR(11)의 SFR값을 전송하기 위해서 에뮬레이터(12)의 P0'와 P2'에서 오는 프로그램을 제 3 디코더(10)를 통해서 디코딩하여 제 3 EH-IC(9)내부에 있는 SFR인지 아닌지를 검색하고, 이를 P0와 P2를 통하여 훅 인터페이스부(8)로 전송하여 80C51 계열의 마이크로 컨트롤러(7)에 전달한다. 이때 제 3 디코더(10)가 명령어 해독기의 역할을 한다.
이와 같이 추가 페리SFR이 형성된 제 3 EH-IC(9)에 명령어 해독기가 필요하게 되고 이것은 코아(Core)인 80C51계열의 마이크로 컨트롤러(7) 내부에서와 중복되게 된다.
상기와 같은 종래 마이크로 컨트롤러는 다음과 같은 문제가 있다.
첫째, 다양한 특수기능 레지스터(SFR) 영역을 할당하는데 제한적이고, 특히 번지 지정된 비트 영역 사용에 많은 제한이 따른다.
둘째, EH-IC에 디코더를 구성해야 하므로 그 구성이 복잡해지고 디코더의 디코딩동작이 코아 내부의 동작과 중복되는 문제가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 코아내부에 가변 어드레스 디코더를 구비하여 SFR을 자유롭게 구현하여 사용자가 자유롭게 시스템을 구현하도록 할 수 있는 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러를 제공하는 데 그 목적이 있다.
또 다른 목적은 EH-IC내부에 디코더를 없애서 코아와 중복되는 동작을 하는 것을 방지하고, EH-IC에 다양한 페리 SFR을 구현하여 원활한 시스템구성을 할 수 있는 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러를 제공하는 것이다.
도 1은 종래의 8051계열의 특수기능 레지스터(SFR)의 어드레스 디코더의 구성도
도 2는 종래 EH-IC부의 에뮬레이션 구성 및 추가 페리확장방법을 나타낸 블록구성도
도 3은 본 발명의 특수기능 레지스터(SFR)부의 블록구성도
도 4는 도 3의 어드레스 디코더의 구성도
도 5는 도 4의 프로그래머블 멀티플렉서 디코더의 상세구성도
도 6은 가변 SFR 어드레스 기능을 갖는 본 발명 에뮬레이션 마이크로 컨트롤러의 블록구성도
도 7은 도 6의 EH-IC부내의 외부확장 페리 SFR의 제어신호 발생부의 구성도
도면의 주요 부분에 대한 부호의 설명
31: 특수기능 레지스터(SFR) 32: 어드레스 디코더
33: 프로그래머블 멀티플렉서 디코더 34a: 제 1 멀티플렉서
34b: 제 2 멀티플렉서 34c: 제 8 멀티플렉서
35: 앤드게이트 36: 낸드게이트
37: 코아 38: EH-IC 인터페이스부
39: 확장용 어드레스 디코더부 40: EH-IC부
41: 외부확장 페리 SFR부 42: 에뮬레이터
43: 타겟시스템
상기와 같은 목적을 달성하기 위한 본 발명 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러는 훅-모드 에뮬레이션을 위한 인터페이스회로에 형성된 복수개의 외부확장 페리 레지스터, 마이크로 컨트롤러 코아(Core) 내부에 상기 복수개의 외부확장 페리 레지스터에 명령어 해독(Instruction Decoding) 및 리드/라이트신호를 출력하기 위한 복수개의 가변 어드레스 디코더를 포함하여 구성됨을 특징으로 한다.
첨부 도면을 참조하여 본 발명 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러에 대하여 설명하면 다음과 같다.
도 3은 본 발명의 특수기능 레지스터(SFR)부의 블록구성도이고, 도 4는 도 3의 어드레스 디코더의 구성도이며, 도 5는 도 4의 프로그래머블 멀티플렉서 디코더의 상세구성도이다.
그리고 도 6은 가변 SFR 어드레스 기능을 갖는 본 발명 에뮬레이션 마이크로 컨트롤러의 블록구성도이고, 도 7은 도 6의 EH-IC부내의 외부확장 페리 SFR의 제어신호 발생부의 구성도이다.
종래의 고정된 Bit-addressable 영역도 자유롭게 바꾸어서 사용하기 위하여 가변 SFR 어드레스부에 새로운 명령(A5)을 추가한다. 그러나 80C51계열의 명령 중에 연산코드(operation code:op code)로 A5가 정의되어 있지 않다. 여기서 새로운 명령 이름을 체인지 SFR 어드레스(Change SFR Address:CFA)로 할당하여 새로운 명령을 수행하여 SFR 어드레스 디코더단에 프로그래머블한 디코더를 셋팅한다.
예를 들어서 CFA 80h#90h라는 것은 SFR 80h를 90h로 바꾼다는 것이다.
리세트시간 즉, 초기에는 기존 SFR 영역을 그대로 맵핑(mapping)하도록 하고 추후에 변경하고자 하는 부분은 CFA 명령어를 사용하여 자유롭게 어드레스를 변동하게 한다.
새로 추가된 CFA 명령어의 수행은 3바이트(byte),2싸이클(cycle)에 의해 행해지는데, 예를 들어 선택신호(S1∼S6,…,S1∼S6)를 받아서 처음 S1시에는 op code 디코딩하고, S4시에는 첫 SFR을 선택하고, 다음에 S1시에는 두 번째 SFR 어드레스를 선택한다. 그리고 마지막 S6에서는 프로그래머블 멀티플렉서 디코딩을 셋팅한다.
특수기능 레지스터(Special Function Resister:SFR)는 도 3에 도시한 바와 같이 어드레스 디코더(32)와, 특수기능 레지스터(SFR)(31)로 구성된다.
여기서 각 어드레스 디코더(32)의 값은 버스를 통하여 읽고(Read), 쓴다(Write). 그리고 어드레스 디코더(32)에는 도 4에 도시한 바와 같이 프로그래머블 멀티플렉서 디코더(Programmable Multiplexor Decoder)(33)가 셋팅(setting)되어 있으며, 이 프로그래머블 멀티플렉서 디코더(33)는 버스를 통해서 데이터를 입력받고, 제어신호를 받아 동작한다. 그리고 이를 통해서 리드(Read)와 라이트(Write)신호가 출력된다.
상기에서 프로그래머블 멀티플렉서 디코더(33)는 제 1, 제 2 내지 제 8 멀티플렉서(34a,34b,34c)와, 제 1, 제 2 내지 제 8 멀티플렉서(34a,34b,34c)의 출력신호를 받아 논리곱하여 리드/라이트 신호를 출력하는 앤드게이트(35)와, 상기 앤드게이트(35)의 출력신호와 제어신호를 논리곱한 후 반전하는 낸드게이트(36)로 구성된다. 여기서 제 1, 제 2 내지 제 8 멀티플렉서(34a,34b,34c)는 각각 버스로부터 입력되는 비트0∼비트7신호와 상기 비트신호를 반전하는 제 1 내지 제 8 인버터(IN1∼IN8)를 각각 입력받아서 동작한다. 그리고 낸드게이트(36)로 들어오는 제어신호는 코아 디코더로부터 입력된 것으로써, 낸드게이트(36)를 통해 출력되는 신호는 상기 제 1, 제 2 내지 제 8 멀티플렉서(34a,34b,34c)의 인에이블신호로 입력된다.
다음에 EH-IC 디코더 삭제시 종래 코아의 어드레스 디코딩영역(SFR)에서 에뮬레이션용 EH-IC 페리 확장용 포트 핀(Port Pin)이 몇개 추가된다. 이때 포트는 쌍으로 몇 개 정도 확장범위에 따라 가변적으로 추가된다.
이때 한 개의 SFR 추가시에는 리드와 라이트 신호만 있으면 된다. 이외에 EH-IC부(40)와 EH-IC 인터페이스부(38)의 타이밍은 기존의 스팩을 변동없이 사용하고, 단지 코아(core)에서 EH-IC부(40)의 외부확장 페리 SFR부(41)로 리드(Read)와 라이트(Write)신호만 에뮬레이션용으로 확장하면 된다.
다음에 코아내부에 확장용 어드레스 디코더를 갖고 페리 SFR을 EH-IC부(40)에 구현하는 방법과 그 개략도는 도 6에 도시한 바와 같이 80C51 코아칩과 EH-IC 인터페이스부(38)와 확장용 어드레스 디코더부(39)를 포함하고 있는 코아(37)가 있고, 제 1 내지 제 n 외부확장 페리 SFR로 구성된 외부확장 페리 SFR부(41)로 구성된 EH-IC부(40)가 있다.
이때 확장용 어드레스 디코더부(39)는 도 7에 도시한 바와 같이 리드신호와 라이트신호를 상기 EH-IC부(40)의 각 제 1 내지 제 n 외부확장 페리SFR로 각각 출력시키는 복수개(n개)의 어드레스디코더(32)로 구성되었다.
이 확장용 리드/라이트 신호를 몇 개 준비하여 그 제한된 수에 한해서 자유롭게 페리 SFR를 EH-IC부 내에 확장시킬 수 있다.
상기와 같은 본 발명 는 다음과 같은 효과가 있다.
첫째, 가변적인 SFR의 어드레스 맵(Map)을 가능하게 하여 사용자가 자유로운 시스템 구현을 할 수 있다.
둘째, EH-IC를 구현할 때 코아내부에 확장용 어드레스 디코더를 두어서 EH-IC부 내에 디코더를 없애고 다양한 페리 SFR을 구현할 수 있으므로 시스템 구성을 간단하게 할 수 있다.

Claims (5)

  1. 훅-모드 에뮬레이션을 위한 인터페이스회로에 형성된 복수개의 외부확장 페리 레지스터,
    마이크로 컨트롤러 코아(Core) 내부에 상기 복수개의 외부확장 페리 레지스터에 명령어 해독(Instruction Decoding) 및 리드/라이트신호를 출력하기 위한 복수개의 가변 어드레스 디코더를 포함하여 구성됨을 특징으로 하는 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러.
  2. 제 1 항에 있어서, 상기 외부 확장 페리 레지스터는 상기 가변 어드레스 디코더와 상응하여 구비됨을 특징으로 하는 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러.
  3. 제 1 항에 있어서, 상기 가변 어드레스 디코더에는 체인지 특수기능레지스터 어드레스(Change SFR Address)로 할당되는 새로운 연산코드(A5) 명령이 추가되는 것을 특징으로 하는 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러
  4. 제 1 항에 있어서, 상기 가변 어드레스 디코더에는 프로그램 가능한 멀티플렉서 디코더로 구성됨을 특징으로 하는 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러.
  5. 제 4 항에 있어서, 상기 프로그램 가능한 멀티플렉서 디코더는 복수개의 비트신호와 상기 각 비트신호를 반전한 신호를 각각 받는 복수개의 멀티플렉서와,
    상기 복수개의 멀티플렉서의 출력신호를 논리곱하여 상기 리드/라이트신호를 출력하는 앤드게이트와,
    상기 코아내의 디코더로부터 출력되는 제어신호와 상기 앤드게이트의 출력신호를 논리곱한 후 반전하여 상기 복수개의 멀티플렉서에 인에이블신호를 출력하는 낸드게이트로 구성됨을 특징으로 하는 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러.
KR1019980062897A 1998-12-31 1998-12-31 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러 KR20000046220A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062897A KR20000046220A (ko) 1998-12-31 1998-12-31 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062897A KR20000046220A (ko) 1998-12-31 1998-12-31 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러

Publications (1)

Publication Number Publication Date
KR20000046220A true KR20000046220A (ko) 2000-07-25

Family

ID=19569512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062897A KR20000046220A (ko) 1998-12-31 1998-12-31 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러

Country Status (1)

Country Link
KR (1) KR20000046220A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717525B1 (ko) * 2000-01-20 2007-05-14 로베르트 보쉬 게엠베하 액체 제어 밸브
KR100771877B1 (ko) * 2006-07-21 2007-11-01 삼성전자주식회사 오동작 방지용 커맨드 세트 프로토콜 처리 방법 및 장치
US9384855B2 (en) 2012-12-11 2016-07-05 Samsung Electronics Co., Ltd. System-on-chip having special function register and operating method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717525B1 (ko) * 2000-01-20 2007-05-14 로베르트 보쉬 게엠베하 액체 제어 밸브
KR100771877B1 (ko) * 2006-07-21 2007-11-01 삼성전자주식회사 오동작 방지용 커맨드 세트 프로토콜 처리 방법 및 장치
US9384855B2 (en) 2012-12-11 2016-07-05 Samsung Electronics Co., Ltd. System-on-chip having special function register and operating method thereof

Similar Documents

Publication Publication Date Title
JPS62249226A (ja) プログラム可能論理装置およびその方法
EP0299697B1 (en) Semiconductor integrated circuit device
KR900015008A (ko) 데이터 프로세서
US5375218A (en) DMA channel control apparatus capable of assigning independent DMA transfer control line to respective expansion slots
US7571300B2 (en) Modular distributive arithmetic logic unit
CN110008162B (zh) 一种缓冲接口电路及基于该电路传输数据的方法和应用
KR100238869B1 (ko) 버스트 모드 신호를 제공하기 위한 반도체 메모리 장치
US6545942B2 (en) Semiconductor memory device and information processing unit
KR100377708B1 (ko) 저소비 전력화가 가능한 파이프라인 방식의 반도체 기억장치
US5588124A (en) Microcomputer
US20020114211A1 (en) Asynchronous flash-EEPROM behaving like a synchronous RAM/ROM
KR20000046220A (ko) 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러
US5317750A (en) Microcontroller peripheral expansion bus for access to internal special function registers
EP1496444A2 (en) Method of generating an enable signal of a standard memory core and relative memory device
JPH04260959A (ja) マイクロプロセッサ
JPH0394303A (ja) タイミング発生装置
JPS5955525A (ja) マイクロプロセツサ
KR100505600B1 (ko) 시어리얼 인터페이스 회로를 구비하는 프로그래머블 마이크로콘트롤러와 이의 데이터 기입 및 독출방법
SU1624532A1 (ru) Д-триггер
KR100460761B1 (ko) 마이크로콘트롤러 개발 시스템을 지원하는 장치
JPH06103106A (ja) プログラムデバッグ装置
KR200170032Y1 (ko) 휴대용 정보단말기의 입/출력 제어장치
JPS63108747A (ja) ゲ−トアレイ集積回路
SU1195364A1 (ru) Микропроцессор
GB2226433A (en) Microcontroller peripheral expansion bus

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination