CN103869861A

CN103869861A - 带隙基准电路

Info

Publication number: CN103869861A
Application number: CN201310642376.8A
Authority: CN
Inventors: 井口大辉; 曙佐智雄; 广野大辅; 牧川洁志; 郑文在
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2012-12-11
Filing date: 2013-12-03
Publication date: 2014-06-18
Anticipated expiration: 2033-12-03
Also published as: CN103869861B; US20140159699A1; JP2014115861A

Abstract

带隙基准电路，包括：第一PMOSFET，其连接到电源节点；第一电阻器，其连接到第一PMOSFET的漏极；第一二极管，其连接到第一电阻器与接地节点；第二PMOSFET，其连接到电源节点；第二二极管，其连接到第二PMOSFET的漏极和接地节点；第二电阻器，其连接在第一PMOSFET与接地节点之间；第三电阻器，其连接在第二PMOSFET与接地节点之间；第三PMOSFET，其连接到电源节点和基准电压的输出节点；第四电阻器，其连接在第三PMOSFET和接地节点之间；以及运算放大器，其具有连接到第一PMOSFET的非反相输入端和连接到第二PMOSFET的反相输入端，输出电压被供应到第一至第三PMOSFET的每一个栅极。

Description

带隙基准电路

相关申请的交叉引用

本申请要求于2012年12月11日提交的日本优先专利申请公开号JP2012-270104的权益，通过引用将其全部内容并入本文。

技术领域

本公开涉及带隙基准电路。

背景技术

如今，随着半导体集成电路的微型化和高集成化，要求电路可以在低电压下进行工作，因此集成电路制造商（包括申请人）已经回应了这样的要求。对于产生基准电压的带隙基准电路，当然也要求低电压驱动。

应当指出的是，日本专利申请公开号Hei11-45125（在下文中，称为专利文献1）是本公开的相关技术文件，其公开了一种被认为接近本公开的技术。专利文献1公开了一种技术，用于通过将从基准电压生成电路输出并且较少依赖于温度和电源电压的电压设定为电源电压范围内的任意值，使操作能在1.25V或更低电压下进行。

发明内容

图8是专利文献1中公开的相关技术的带隙基准电路801的电路图。

作为P沟道MOSFET（以下简称为“PMOSFET”，N沟道MOSFET同样简称为“NMOSFET”）的第一PMOSFET102的源极被连接到电源节点，其漏极连接到第一电阻器R103。第一电阻器R103的另一端连接到第一二极管104的阳极。第一二极管104的阴极连接到接地节点。第二电阻器R105连接在第一PMOSFET102的漏极和接地节点之间，同时被并联连接到串联的第一电阻器R103和第一二极管104。

第二PMOSFET106的源极连接到电源节点上，其漏极连接到第二二极管107的阳极。第二二极管107的阴极连接到接地节点。第三电阻器R108连接在第二PMOSFET106的漏极和接地节点之间，同时与第二二极管107并联连接。

此处，第二电阻器R105和第三电阻器R108的电阻值是相同的。

第三PMOSFET109的源极连接到电源节点上，其漏极连接到第四电阻器R110的一端，还连接到基准电压输出端Vout。第四电阻器R110的另一端连接到接地节点。

运算放大器111的非反相输入端被连接到第一PMOSFET102的漏极。

运算放大器111的反相输入端被连接到第二PMOSFET106的漏极。

运算放大器111的输出端被连接到第一PMOSFET102、第二PMOSFET106和第三PMOSFET109的栅极，栅极电压通常由运算放大器111控制。换句话说，三个PMOSFET构成电流镜像电路。

从图8中可以看出，第一二极管104是并联连接多个二极管而形成的，与第二二极管107不同。由于带隙基准电路801是由集成电路构成的，形成第一二极管104和第二二极管107的二极管是通过相同的生产过程（相同的电气特性）形成的。

该二极管包括理想二极管和电阻器元件。因此，因为第一二极管104和第二二极管107的结合电阻值有所不同，所以电流密度不同。

通过第一电阻器R103，由第一二极管104和第二二极管107中的电流密度的差异所造成的电位差被转换成具有正温度特性的电流I2a。

另一方面，通过第三电阻器R108，第二二极管107的两端的电压被转换成具有负温度特性的电流Ila。

在运算放大器111的非反相输入端被设置为电压点VA，而它的反相输入端被设置为电压点VB。

由于运算放大器111等效控制连接到电压点VA的第一PMOSFET102和连接到电压点VB的第二PMOSFET106，第二电阻器R105和第三电阻器R108的电位差变成相同。此外，由于第二电阻器R105和第三电阻器R108的电阻值是相同的，流过第二电阻器R105的电流I2b和流经第三电阻器R108的电流I1b也变成了相同的。

构成恒流源的第三PMOSFET109通过电流镜像电路输出电流I2a与I2b的总和电流。由于总和电流有相反的温度特性，在第四电阻器R110中生成的电压变成不具有温度特性的基准电压。

通过使用专利文献1中公开的技术，可以实现带隙基准电路801，利用其可以得到不具有温度特性的基准电压。然而，如后面将要描述的那样，专利文献1中公开的电路具有准稳定点。因此，用于消除准稳定点处的错误稳定的启动电路成为必要。

启动电路的一个例子在图9中被示出。

图9是包括启动电路的相关技术的带隙基准电路901的电路图。图9所示的带隙基准电路901具有一种结构，其中启动电路900被添加到图8所示的带隙基准电路801。

与第三PMOSFET109相同的电流被导致流过启动电路900的PMOSFET902，以造成电阻器R903中的电压。电阻器R903的端子间电压被输入到构成逆变器的PMOSFET904的栅极和NMOSFET905的栅极。PMOSFET904的漏极和NMOSFET905的漏极连接到NMOSFET906的栅极。

由于在带隙基准电路901被激活时，电阻器R903的端子间电压与接地电位几乎是相同的，逆变器变为高电位，NMOSFET906被置于ON状态。在那之后，随着电阻器R903的端子间电压增加，逆变器转移到低电位，NMOSFET906被置于OFF状态。换句话说，在电路被激活时的不稳定状态期间，通过将控制电源的电压降低到接地电位来稳定电路。

然而，启动电路900的提供导致元件数量的增加，从而导致集成电路中的电路规模的扩大。此外，根据集成电路的生产过程，可能难以嵌入启动电路900。

鉴于上述情况，需要带隙基准电路，其不具有准稳定点，并输出稳定的电压。

根据本公开的一个实施方式，提供一种带隙基准电路，其包括：第一PMOSFET，其源极连接到电源节点；第一电阻器，其一端连接第一PMOSFET的漏极；第一二极管，其连接到第一电阻器的另一端与接地节点；第二PMOSFET，其源极连接到电源节点；第二二极管，其连接到第二PMOSFET的漏极和接地节点；第二电阻器，其连接在第一PMOSFET的漏极和接地节点之间；第三电阻器，其连接在第二PMOSFET的漏极和接地节点之间。

所述带隙基准电路还包括：第三PMOSFET，其源极连接到电源节点，漏极连接到基准电压的输出节点；第四电阻器，其连接在第三PMOSFET的漏极和接地节点之间；运算放大器，其具有连接到第一PMOSFET的漏极的非反相输入端，以及连接到第二PMOSFET的漏极的反相输入端，电压高于供给到非反相输入端的电压可以被提供到反相输入端，运算放大器的输出电压被用到第一PMOSFET、第二PMOSFET和第三PMOSFET的每一个栅极。

根据本公开的实施方式，在不提供启动电路的情况下，可以提供不具有准稳定点而输出稳定电压的带隙基准电路。

如附图所示，鉴于对其最佳模式实施例的如下详细描述，本公开的这些和其它目标、特征和优点将会变得更加明显。

附图说明

图1是带隙基准实验电路的电路图，在其中已经执行了用于说明本公开原理的一个实验；

图2是示出了用于说明本公开原理的实验结果的曲线图；

图3是根据本公开第一实施方式的带隙基准电路的电路图；

图4是示出了在根据本公开第一实施方式的带隙基准电路上进行的实验的结果的曲线图；

图5是根据本公开第二实施方式的带隙基准电路的电路图；

图6是根据本公开第三实施方式的带隙基准电路的电路图；

图7是根据本公开第四实施方式的带隙基准电路的电路图；

图8是相关技术的带隙基准电路的电路图；以及

图9是包括启动电路的相关技术的带隙基准电路的电路图。

具体实施方式

在下文中，将参照附图来描述本公开的实施方式。

（本发明的原理）（图1和图2：带隙基准电路的操作特性）

（第一实施方式）（图3和图4：将不平衡电阻器应用到其上的带隙基准电路301）

（第二实施方式）（图5：将不平衡电源应用到其上的带隙基准电路501）

（第三实施方式）（图6：将运算放大器的不平衡差分输入级应用到其上的带隙基准电路601）

（第四实施方式）（图7：将不平衡二极管应用到其上的带隙基准电路701）

（本公开的原理）

在解释本公开的技术之前，将描述带隙基准电路的操作，以帮助理解本公开的技术。

图1是带隙基准实验电路101的电路图，在其中已经执行了用于说明本公开原理的一个实验。

图1所示的带隙基准实验电路101具有这样的结构，其中，可变电压源112连接到图8所示的带隙基准电路801的第一PMOSFET102、第二PMOSFET106和第三PMOSFET109。

第一PMOSFET102的源极连接到电源节点上，其漏极连接到第一电阻器R103。第一电阻器R103的另一端连接到第一二极管的阳极104。第一二极管104的阴极连接到接地节点。第二电阻器R105连接在第一PMOSFET102的漏极和接地节点之间，同时被并联连接到串联的第一电阻器R103和第一二极管104。

第二PMOSFET106的源极连接到电源节点上，其漏极连接到第二二极管107的阳极。第二二极管107的阴极连接到接地节点。第三电阻器R108连接到第二PMOSFET106的漏极和接地节点之间，同时被并联连接到第二二极管107。

此处，第二电阻器R105和第三电阻器R108的电阻值是相同的。

第三PMOSFET109的源极连接到电源节点，其漏极连接到第四电阻器R110的一端和基准电压输出端Vout。第四电阻器R110的另一端连接到接地节点。

运算放大器111的非反相输入端被连接到第一PMOSFET102的漏极。

运算放大器111的反相输入端被连接到第二PMOSFET106的漏极。

通过控制带隙基准实验电路101的可变电压源112并将第一PMOSFET102、第二PMOSFET106和第三PMOSFET109的栅极电压强行从0V变到预定电压，连接到运算放大器111的非反相输入端的电压点VA与连接到运算放大器111的反相输入端的电压点VB之差（VA-VB）被观测到。

图2是示出了用于说明本公开原理的实验结果的曲线图。在图2的曲线图中，横轴表示可变电压源112的电压，纵轴表示VA-VB。

虽然保持正电位作为可变电压源112的输出电压Vin的VA-VB从0V逐渐升高，但是当Vin达到一定的电压之后，VA-VB变为0V，之后变为负电位。然后，在VA-VB达到负电位的峰值之后，VA-VB再次成为0V，之后迅速增加。

具体而言，从图2中可以看出，在带隙基准电路中，有两个电压Vin是VA-VB为0V的稳定点。其中，稳定点A是原本所需的稳定点，而稳定点B是不需要的准稳定点。

在带隙基准电路存在准稳定点的根本问题的原因是，电源引起的电流小，当第一二极管104和第二二极管107不能置为ON状态时，根据并联连接到第一二极管104的第二电阻器R105和第一PMOSFET102电流，来确定电压点VA处的电压，根据并联连接到第二二极管107的第三电阻器R108和第二PMOSFET106的电流，来确定电压点VB处的电压。

原则上，虽然第二电阻器R105和第三电阻器R108的电阻值被认为是相同的，但是由于在实际使用的电路的生产过程中的不匹配、偏移等，电压点VA和VB的电压不能被唯一确定，因此，VA-VB可能取正值和负值。如图2中的实线所示，当VA-VB取正电压值时，产生一个准稳定点。

如图2中虚线所示，当电路的结构使得VA-VB取负电压值时，准稳定点被消除。这是本公开的原理。

（第一实施方式）

图3是根据本公开第一实施方式的带隙基准电路301的电路图。在图3所示的电路中，与图1中所示那些相同的电路元件将用相同的符号来表示，并且将省略其说明。带隙基准电路301具有这样的结构，其中，图1所示的带隙参考实验电路101的可变电压源112被去除，添加了第五电阻器R309。应当指出的是，图3示出了运算放大器111的内侧部分的一个例子。

第一PMOSFET102的漏极被连接到NMOSFET302的栅极。

第二PMOSFET106的漏极被连接到NMOSFET303的栅极。

PMOSFET304的源极连接到电源节点，其漏极连接到NMOSFET302的漏极和PMOSFET304的栅极。

PMOSFET305的源极连接到电源节点，其漏极连接到NMOSFET303的漏极和PMOSFET306的栅极。

PMOSFET306的源极连接到电源节点，其漏极连接到NMOSFET307的漏极。

此外，PMOSFET305不仅连接到PMOSFET306的栅极，还连接到第一PMOSFET102、第二PMOSFET106和第三PMOSFET109的栅极。

NMOSFET302的源极和NMOSFET303的源连接到NMOSFET308的漏极。NMOSFET308的源极连接到接地节点。NMOSFET308的栅极连接到NMOSFET307的栅极和NMOSFET307的漏极。

PMOSFET304、305和306以及PMOSFET302、303、307和308构成运算放大器111。

图4是示出了在根据本公开第一实施方式的带隙基准电路301上进行的实验的结果的曲线图。

如上所述，图3所示的带隙基准电路301与图1所示的带隙基准实验电路101是不同的，在于第五电阻器R309与第三电阻器R108串联连接。换句话说，由于第三电阻器R108和第五电阻器R309的电阻器之和大于第二电阻器R105的电阻值，电压VB变得稍大于电压VA。因此，由于VA-VB取负电压值，所以如图4所示，图2所示的准稳定点B被消除，并且只剩下稳定点A。

将在下面描述如何设置要被添加用于消除准稳定点的第五电阻器R309的电阻值。

改进本公开的带隙基准电路的目的是设置第五电阻器R309的电阻值，使得电路被激活时，VA-VB始终取负电压值。

如上所述，由于集成电路生产过程中的偏移等，电路元件中产生差异。只需要设置第五电阻器R309的电阻值，使得在电路被激活时，VA-VB总是取负电压值，而不受电路元件的差异的影响。

在第一二极管104不处于ON状态时，确定电压VA的元件是第二电阻器R105和作为电源的第一PMOSFET102。

同样，在第二二极管107不处于ON状态时，确定电压VB的元件是第三电阻器R108和作为电源的第二PMOSFET106。

作为一个例子，假定第二电阻器R105和第三电阻器R108为100kΩ，从第一PMOSFET102和第二PMOSFET106输出的电流为10μA，每个元件有1％的误差。

按如下方式获得电阻器和电源的差异之和Msum。

（表达式1）

（约1.414％）

具体而言，要被添加的第五电阻器R309的（参照图3）电阻值只需被设置为一个值，该值超过第三电阻器R108的1.414％。例如，当设置为2％时，通过加入100kΩ的2％，即，2kΩ，就可以实现本公开的带隙基准电路301。

概括上述表达式，当第二电阻器R105和第三电阻器R108的误差由a（％）表示，而从作为电源的第一PMOSFET102和第二PMOSFET106输出的电流误差由b（％）表示时，按如下方式得到电阻器和电源的差异之和Msum以及要添加的第五电阻器R309的电阻值。

（表达式2）

Msum = \sqrt{{(a %)}^{2} + {(b %)}^{2}}

R 309 > R 108 \times (1 + \sqrt{{(a %)}^{2} + {(b %)}^{2}})

应该指出的是，当带隙基准电路的电路布置结构（拓扑）变化并且控制差异变化的元件变化时，上面的表达式可能改变。

与此相反，当要添加的第五电阻器R309的电阻值过大时，导致具有在很大程度上偏离的温度特性和大差异的操作，因此实际上不能建立带隙基准电路301的操作。因此，要添加的第五电阻器R309的电阻值越小越好，并且被设置为一个值，该值超过元件的差异。根据带隙基准电路的规格设定其上限。

如前面所述，通过添加具有适当值的第五电阻器R309，在不提供启动电路的情况下，可以实现供应稳定电压的带隙基准电路301。

（第二实施方式）

图5是根据本公开第二实施方式的带隙基准电路501的电路图。应当指出的是，在图5所示的电路中，与图3所示那些相同的电路元件将用相同的符号来表示，并且将省略其说明。

图5所示的带隙基准电路501不同于图3所示的带隙基准电路301，在于PMOSFET502被并联连接到构成电源的第二PMOSFET106。如上所述，在集成电路的生产过程中，多个小的MOSFET被并联连接，用于提高MOSFET的放大系数、栅极电阻等。此时，小MOSFET的每个元件被称为棘爪（finger）。在图5所示的电路中，棘爪更多的是被设置在第二PMOSFET106和PMOSFET502中作为输出电压VB的电源，而不是在第一PMOSFET102中作为输出电压VA的电源。特别是，由于图5所示的PMOSFET502的添加造成电流镜像的添加，电流的设计是相对比较容易的。此外，作为另一个例子，有一个设计，其中MOS的W长度以倍数的方式发生变化。

在加入电源的棘爪时，与上述的电阻值的计算相同的想法可以应用于棘爪数量的计算。换句话说，如第一实施方式所述，电源的棘爪的添加也是基于与设置第五电阻器R309的电阻值相同的设计思想，使得VA-VB带有负电压值。

即使没有在图3所示的情况下的启动电路，通过加入电源的棘爪，在电路的激活时间点，使得VA-VB取负电压值，也可以实现供应稳定电压的带隙基准电路。

（第三实施方式）

图6是根据本公开第三实施方式的带隙基准电路601的电路图。应当指出的是，在图6所示的电路中，与图3所示那些相同的电路元件将用相同的符号来表示，并且将省略其说明。

图6所示的带隙基准电路601不同于图3所示的带隙基准电路301，在于与构成运算放大器111输入级的NMOSFET的VB输入端相关的反相输入端侧（NMOSFET602）上的NMOSFET302的棘爪被添加。

与上述的电阻值的计算相同的想法可以应用于用在向运算放大器的输入级111添加棘爪的棘爪数量的计算。换句话说，在运算放大器111的输入级添加棘爪是一种设计思想，即通过向运算放大器111本身的输入级添加偏移电压，采运算放大器111代替第一实施方式的第五电阻器R309的添加。

即使在如图3所示没有启动电路的情况下，通过在运算放大器的输入级添加棘爪，在电路的激活时间点设置VA-VB为负电压值，也可以实现供应稳定电压的带隙基准电路。

（第四实施方式）

图7是根据本公开第四实施方式的带隙基准电路701的电路图。应当指出的是，在图7所示的电路中，与图3所示那些相同的电路元件将用相同的符号来表示，并且将省略其说明。

图7中所示的带隙基准电路701不同于图3所示的带隙基准电路301，在于第三二极管702被并联连接到第一二极管104。二极管的并联连接是基于与添加MOSFET的棘爪接近的一个想法。

在设计带隙基准电路中，第一二极管104和第二二极管107的二极管的数量比率在很多情况下为8：1。通过增加要被并联连接到这样一个通用设计的二极管的数量，电流密度被额外地改变如9：1、10：1等，从而准稳定点被取消。

参照图3、图5和图6描述的第一至第三实施方式旨在提高电压VB，使其高于电压VA。与此相反，图7所示的第四实施方式旨在降低电压VA，使其低于电压VB。

与上述的电阻值的计算同样的想法可以应用于用在并联连接二极管的二极管数量的计算。换句话说，添加要被并联连接的第一二极管104是一种设计思想，即通过可以比第一二极管104更容易地使第二二极管107置为（ON）状态，来用第一二极管104代替第一实施方式的第五电阻器R309的添加。

即使在如图3所示没有启动电路的情况下，通过增加并联连接的二极管，设置VA-VB为负电压值，也可以实现供应稳定电压的带隙基准电路。

本公开还可以采取以下结构。

（1）带隙基准电路，包括：

第一PMOSFET，其源极连接到电源节点；

第一电阻器，其一端连接到第一PMOSFET的漏极；

第一二极管，其连接到第一电阻器的另一端与接地节点；

第二PMOSFET，其源极连接到电源节点；

第二二极管，其连接到第二PMOSFET的漏极和接地节点；

第二电阻器，其连接在第一PMOSFET的漏极与接地节点之间；

第三电阻器，其连接在第二PMOSFET的漏极与接地节点之间；

第三PMOSFET，其源极连接到电源节点，漏极连接到基准电压的输出节点；

第四电阻器，其连接在第三PMOSFET的漏极和接地节点之间；以及

运算放大器，其具有连接到第一PMOSFET的漏极的非反相输入端，以及连接到第二PMOSFET的漏极的反相输入端，电压高于供给到非反相输入端的电压可以被提供到反相输入端，运算放大器的输出电压被用到第一PMOSFET、第二PMOSFET和第三PMOSFET的每一个栅极。

（2）根据（1）的带隙基准电路，

其中，比通过将第二PMOSFET的误差平方与第二二极管的误差平方相加得到的值的平方根大的值被提供给电路元件，使得从第二PMOSFET的漏极输出的第二电压变得大于从第一PMOSFET的漏极输出的第一电压。

（3）根据（2）的带隙基准电路，

其中，第三电阻器具有比第二电阻器更大的电阻值。

（4）根据（2）的带隙基准电路，

其中，第二PMOSFET比第一PMOSFET具有更高的电源供应性能。

（5）根据（2）的带隙基准电路，

其中，运算放大器包括

第一NMOSFET，其连接到非反相输入端，以及

第二NMOSFET，其连接到反相输入端，并且具有比第一NMOSFET更大的放大系数。

（6）根据（2）的带隙基准电路，

其中，第一二极管具有比第二二极管更高的电流供应性能。

本实施方式中已经公开了带隙基准电路。

相关技术的带隙基准电路有一个问题，由于本质特征，低于所需的基准电压的准稳定点处的电压被输出，有必要添加启动电路用于消除这种问题。

本公开集中在带隙基准电路的本质特征，并且选择电路元件使得被连接到运算放大器的反相输入端的第二电源的电压VB变得高于被连接到运算放大器的非反相输入端的第一电源的电压VA。

可以通过至少以下4种方式进行电路元件的选择。

首先，与二极管并联连接的电阻器相差仅一个值，该值超过电路元件的差异总和的平方根。

其次，从第二电源输出的电流被设定为大于第一电源输出的电流仅一个值，该值超过电路元件的差异总和的平方根。

第三，在运算放大器的反相输入端的输入级的棘爪数量被设置为大于在运算放大器的非反相输入端的输入级的棘爪数量仅一个值，该值超过电路元件的差异总和的平方根。

第四，要被连接到第一电源的二极管的数量被设定为大于要被连接到第二电源的二极管的数量仅一个值，该值超过电路元件的差异总和的平方根。

通过采用这种方式，即使没有启动电路，也可以实现供应稳定电压的带隙基准电路。

迄今为止，已经描述了本公开的实施方式。然而，本公开不局限于上述的实施方式，并且在不脱离本发明的主旨的情况下，包括其它的变形例和应用实例。

例如，上述实施方式中已经给出了详细和具体的说明，以帮助理解本公开的装置和系统的结构，不必限于包括上述结构。此外，可以用另一个实施方式的结构的一部分替换目标实施方式的结构的一部分，还可以添加另一个实施方式的结构到目标实施方式的结构。此外，对于每个实施方式的结构的一部分，可以使用其它结构进行添加/删除/替换。

此外，一部分或全部的上述结构、功能、处理器等可以由硬件来实现，例如，将它们设计在一个集成电路中。此外，上述结构、功能等可以由软件来实现，该软件用于处理器，以解释并执行用于实现各功能的程序。用于实现所述功能的程序，表、文件等可以被存储在易失性或非易失性存储介质，如存储器、硬盘、SSD（固态驱动器）或记录介质，如IC卡和光盘中。

此外，只有用于解释所必要的控制线和信息线被示出，而不是有关一个产品的所有控制线和信息线被示出。现实中，大多数的结构相互连接。

本领域技术人员应当理解，根据设计需求和其他因素，在所附权利要求或其等价物范围内，可以进行各种修改、组合、子组合、以及更改。

Claims

1.一种带隙基准电路，包括：

第一PMOSFET，其源极连接到电源节点；

第一电阻器，其一端连接到所述第一PMOSFET的漏极；

第一二极管，其连接到所述第一电阻器的另一端与接地节点；

第二PMOSFET，其源极连接到所述电源节点；

第二二极管，其连接到所述第二PMOSFET的漏极和所述接地节点；

第二电阻器，其连接在所述第一PMOSFET的漏极与所述接地节点之间；

第三电阻器，其连接在所述第二PMOSFET的漏极与所述接地节点之间；

第三PMOSFET，其源极连接到所述电源节点，漏极连接到基准电压的输出节点；

第四电阻器，其连接在所述第三PMOSFET的漏极和所述接地节点之间；以及

运算放大器，其具有连接到所述第一PMOSFET的漏极的非反相输入端以及连接到所述第二PMOSFET的漏极的反相输入端，高于供给到非反相输入端的电压的电压能够被提供到反相输入端，所述运算放大器的输出电压被施加到所述第一PMOSFET、所述第二PMOSFET和所述第三PMOSFET的各个栅极。

2.根据权利要求1的带隙基准电路，

其中，比通过将所述第二PMOSFET的误差平方与所述第二二极管的误差平方相加得到的值的平方根大的值被提供给电路元件，使得从所述第二PMOSFET的漏极输出的第二电压变得大于从所述第一PMOSFET的漏极输出的第一电压。

3.根据权利要求2的带隙基准电路，

其中，所述第三电阻器具有比所述第二电阻器更大的电阻值。

4.根据权利要求2的带隙基准电路，

其中，所述第二PMOSFET具有比所述第一PMOSFET更高的电源供应能力。

5.根据权利要求2的带隙基准电路，

其中，所述运算放大器包括：

第一NMOSFET，其连接到所述非反相输入端，以及

第二NMOSFET，其连接到所述反相输入端，并且具有比所述第一NMOSFET更大的放大系数。

6.根据权利要求1的带隙基准电路，

其中，所述第一二极管具有比所述第二二极管更高的电流供应能力。