CN103855211A - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN103855211A
CN103855211A CN201210510636.1A CN201210510636A CN103855211A CN 103855211 A CN103855211 A CN 103855211A CN 201210510636 A CN201210510636 A CN 201210510636A CN 103855211 A CN103855211 A CN 103855211A
Authority
CN
China
Prior art keywords
trap
well
heavily doped
semiconductor element
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210510636.1A
Other languages
English (en)
Other versions
CN103855211B (zh
Inventor
钟淼钧
黄胤富
连士进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201210510636.1A priority Critical patent/CN103855211B/zh
Publication of CN103855211A publication Critical patent/CN103855211A/zh
Application granted granted Critical
Publication of CN103855211B publication Critical patent/CN103855211B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体元件及其制造方法。半导体元件包括一衬底、一外延层、一第一阱、一第二阱、一第三阱、一第一重掺杂区、一第二重掺杂区、一注入区及一导电层。外延层设置于衬底上。第一阱位于外延层内。第二阱位于外延层内。第三阱位于外延层内，并位于第一阱及第二阱之间。第一重掺杂区位于第一阱内。第二重掺杂区位于第二阱内。一表面通道形成于第一重掺杂区及第二重掺杂区之间。注入区整面配置地位于表面通道及衬底之间，并分布于该第一阱、该第二阱及该第三阱的投影范围。导电层设置于表面通道的上方。

Description

半导体元件及其制造方法
技术领域
本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种金属氧化物半导体场效应晶体管及其制造方法。
背景技术
随着半导体产业的发展，各式半导体元件不断推陈出新。其中金属氧化物半导体场效应晶体管是一种可以广泛使用在模拟电路与数字电路的场效应晶体管。
在集成电路中的金属氧化物半导体场效应晶体管可能会出现基极与源极并不直接相连的状况，这种状况造成的副作用称为衬底效应(bodyeffect)。金属氧化物半导体场效应晶体管受到基板效应的影响，栅极的阈值电压会有所改变，而影响其电性效能。
发明内容
本发明是有关于一种半导体元件及其制造方法，其利用整面设置注入区的方式，使得衬底效应(body effect)可以有效被改善，并且无须额外的掩模工艺，而不会增加额外的成本。
根据本发明的一方面，提出一种半导体元件的制造方法。半导体元件的制造方法包括以下步骤：提供一衬底；形成一外延层于该衬底上；形成一第一阱及一第二阱于外延层内；整面形成一注入区于外延层内；接着在第一阱及第二阱之间形成一第三阱于外延层内；第三阱位于第一阱及第二阱之间；形成第三阱的步骤执行于形成注入区的步骤之后；分别形成一第一重掺杂区及第二重掺杂区于第一阱及该第二阱内；一表面通道形成于第一重掺杂区及第二重掺杂区之间；注入区位于表面通道及衬底之间，并分布于该第一阱、该第二阱及该第三阱的投影范围；形成一导电层于表面通道的上方。
根据本发明的一方面，提出一种半导体元件的制造方法。半导体元件的制造方法包括以下步骤：提供一衬底；形成一外延层于该衬底上；形成一第三阱于外延层内；整面形成一注入区于外延层内；形成一第一阱及一第二阱于外延层内；第三阱位于第一阱及第二阱之间；形成第一阱及第二阱的步骤执行于形成注入区的步骤之后；分别形成一第一重掺杂区及第二重掺杂区于第一阱及第二阱内；一表面通道形成于第一重掺杂区及第二重掺杂区之间；注入区位于表面通道及衬底之间，并分布于该第一阱、该第二阱及该第三阱的投影范围；形成一导电层于表面通道的上方。
为让本发明的上述内容能更明显易懂，下文特举各种实施例，并配合所附图式，作详细说明如下：
附图说明
图1A绘示本发明第一实施例的半导体元件的示意图。
图1B绘示图1A的半导体元件的电路图。
图2A～图2E绘示半导体元件的制造方法的流程图。
图3绘示未设置注入区的半导体元件的栅极的电压与电流关系曲线。
图4绘示第一实施例有设置注入区的半导体元件的栅极的电压与电流关系曲线。
图5绘示未设置注入区的半导体元件的栅极的电压与电流关系曲线。
图6绘示第一实施例有设置注入区的半导体元件的栅极的电压与电流关系曲线。
图7绘示第二实施例的半导体元件的示意图。
图8A～图8F绘示半导体元件的制造方法的流程图。
【主要元件符号说明】
100、200：半导体元件
110P、210P：衬底
120P、220P：外延层
131N、231P：第一阱
132N、232P：第二阱
133P、233N：第三阱
141N、241P：第一重掺杂区
142N、242P：第二重掺杂区
150N、250P：注入区
160、260：导电层
170、270：表面通道
280N：势垒层
510、520、530、540：光刻胶层
B：基极
D：漏极
G：栅极
S：源极
具体实施方式
以下是提出各种实施例进行详细说明，其利用整面设置注入区的方式，使得衬底效应(body effect)可以有效被改善，并且无须额外的掩模工艺，而不会增加额外的成本。然而，实施例仅用以作为范例说明，并不会限缩本发明欲保护的范围。此外，实施例中的图式是省略不必要的元件，以清楚显示本发明的技术特点。
第一实施例
请参照图1A～图1B，图1A绘示本发明第一实施例的半导体元件100的示意图，图1B绘示图1A的半导体元件100的电路图。本实施例的半导体元件100例如是一N型金属氧化物半导体场效应晶体管(NMOS)。半导体元件100包括一衬底110P、一外延层120P、一第一阱131N、一第二阱132N、一第三阱133P、一第一重掺杂区141N、一第二重掺杂区142N、一注入区150N及一导电层160。外延层120P设置于衬底110P上。第一阱131N位于外延层120P内。第二阱132N位于外延层120P内。第三阱133P位于外延层120P内，并位于第一阱131N及第二阱132N之间。
第一重掺杂区141N位于第一阱131N内。第二重掺杂区142N位于第二阱132N内。第一重掺杂区141N用以电性连接于一源极S。第二重掺杂区142N用以电性连接于一漏极D。
导电层160设置于表面通道170的上方。导电层160用以电性连接于一栅极G。衬底110P电性连接于一基极B。当栅极G及基极B被施加偏压时，一表面通道170形成于第一重掺杂区141N及第二重掺杂区142N之间。注入区150N整面配置地位于表面通道170及衬底110P(或外延层120P)之间。本实施例透过整面配置的注入区150N来改善衬底效应(bodyeffect)。
在本实施例中，注入区150N、第一阱131N、第二阱132N、第一重掺杂区141N及第二重掺杂区142N具有一第一掺杂型态，衬底110P、第三阱133P及外延层120P具有一第二掺杂型态。第一掺杂型态与第二掺杂型态互补。本实施例的第一掺杂型态及第二掺杂型态例如分别是N型及P型。在另一实施例中，第一掺杂型态及第二掺杂型态例如分别是P型及N型。
注入区150N是连续地分布于第一阱131N、第二阱132N及第三阱133P的投影范围，而不是只设置于第三阱133P的投影范围。
注入区150N是透过全面注入的方式来形成，而无须额外增加掩模工艺。以下更以一流程图详细说明本实施例的半导体元件100的制造方法。
请参照图2A～图2E，其绘示半导体元件100的制造方法的流程图。如图2A所示，提供衬底110P并形成外延层120P于衬底110P上。
接着，如图2B所示，以一光刻胶层510为掩模，形成第一阱131N及第二阱132N于外延层120P内。
然后，如图2C所示，整面形成注入区150N于外延层120P内。在此步骤中，无须任何掩模，而直接采整面注入的方式注入掺杂物。注入能量可以控制在110K～220K以注入至预定的深度，以使注入区150N被控制在衬底110P及预计形成的表面通道170(绘示于图1A)之间。
接着，如图2D所示，以另一光刻胶层520为掩模，形成第三阱133P于外延层120P内。第三阱133P位于第一阱131N及第二阱132N之间。形成第三阱133P的步骤执行于形成注入区150N的步骤之后。也就是说，先形成的注入区150N并不会影响第三阱133P的形成。
然后，如图2E所示，分别形成第一重掺杂区141N及第二重掺杂区142N于第一阱131N及第二阱132N内，表面通道170预计将形成于第一重掺杂区141N及第二重掺杂区142N之间。由于在图2C的步骤已适当控制注入区150N的深度，故注入区150N将位于表面通道170及衬底110P之间。
接着，如图2E所示，形成导电层160于表面通道170的上方。如此一来，即形成本实施例的半导体元件100。
请参照图1B及图3，图3绘示未设置注入区150N的半导体元件的栅极G的电压与电流关系曲线。当基极B被施加偏压为-18V、漏极D被施加偏压为1V且源极S被施加偏压为0V时，基极B被施加较多的偏压，容易产生衬底效应(body effect)。因此，栅极G必须被施加到8V才可以将半导体元件启动。
请参照图1B及图4，图4绘示第一实施例有设置注入区150N的半导体元件100的栅极G的电压与电流关系曲线。当基极B被施加偏压为-18V、漏极D被施加偏压为1V且源极S被施加偏压为0V时，注入区150N可以有效改善衬底效应(body effect)的现象。因此，栅极G仅需被施加到5.79V即可以将半导体元件启动(绘示于图1B)。
从图3与图4的比较可知，在相同情况下，有设置注入区150N的半导体元件100的栅极G的阈值电压明显可以降低2～3V。
请参照图1B及图5，图5绘示未设置注入区150N的半导体元件的栅极G的电压与电流关系曲线。当基极B被施加偏压为-10V、漏极D被施加偏压为16V且源极S被施加偏压为15V时，容易产生衬底效应(bodyeffect)。因此，栅极G必须被施加到9V才可以将半导体元件启动(绘示于图1B)。
请参照图1B及图6，图6绘示第一实施例有设置注入区150N的半导体元件100的栅极G的电压与电流关系曲线。当基极B被施加偏压为-10V、漏极D被施加偏压为16V且源极S被施加偏压为15V时，注入区150N可以有效改善衬底效应(body effect)的现象。因此，栅极G仅需被施加到6.13V即可以将半导体元件启动。
从图5与图6的比较可知，在相同情况下，有设置注入区150N的半导体元件100的栅极G的电压明显可以降低2～3V。
第二实施例
请参照图7，其绘示第二实施例的半导体元件200的示意图。本实施例的半导体元件200可以是P型金属氧化物半导体场效应晶体管(PMOS)。在其他实施例中，也可以作为一绝缘元件(isolation device)。
在本实施例中，注入区250P、第一阱231P、第二阱232P、第一重掺杂区241P、第二重掺杂区242P、衬底210P及外延层220P具有P型掺杂型态，第三阱233N及势垒层280N具有N型掺杂型态。
注入区250P是连续地分布于第一阱231P、第二阱232P及第三阱233N的投影范围，而不是只设置于第三阱233N的投影范围。
注入区250P是透过全面注入的方式来形成，而无须额外增加掩模工艺。透过注入区250P的配置，使得导电层260所连接的栅极G的电压可以明显提升(绝对值下降)。以下更以一流程图详细说明本实施例的半导体元件200的制造方法。
请参照图8A～图8F，其绘示半导体元件200的制造方法的流程图。如图8A所示，提供衬底210P并形成势垒层280N于衬底210P上。
然后，如图8B所示，形成外延层220P于衬底210P上。
接着，如图8C所示，以一光刻胶层530为掩模，形成第三阱233N于外延层220P内。
然后，如图8D所示，整面形成注入区250P于外延层220P内。在此步骤中，无须任何掩模，而直接采整面注入的方式注入掺杂物。注入能量可以控制在110K～220K以注入至预定的深度，以使注入区250P被控制在衬底210P及预计形成的表面通道270(绘示于图7)之间。
接着，如图8E所示，以另一光刻胶层540为掩模，形成第一阱231P及第二阱232P于外延层220P内。第三阱233N位于第一阱231P及第二阱232P之间。其中形成第三阱233N的步骤执行于形成注入区250P的步骤之后。也就是说，先形成的注入区250P并不会影响第一阱231P及第二阱232P的形成。
然后，如图8F所示，分别形成第一重掺杂区241P及第二重掺杂区242P于第一阱231P及第二阱232P内，表面通道270预计将形成于第一重掺杂区241P及第二重掺杂区242P之间。由于在图8D的步骤已适当控制注入区250P的深度，故注入区250P将位于表面通道270及衬底210P之间。
接着，如图8F所示，形成导电层260于表面通道270的上方。如此一来，即形成本实施例的半导体元件200。
上述半导体元件100、200整面配置的注入区150N、250P于表面通道170、270及衬底110P、210P之间，使得衬底效应(body effect)能够有效改善。并且注入区150N、250P的设置无须额外增加掩模，也不会影响第一阱131N、231P、第二阱132N、232P、第三阱133P、233N的设置。
综上所述，虽然本发明已以各种实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (10)

1.一种半导体元件，包括：
一衬底；
一外延层，设置于该衬底上；
一第一阱，位于该外延层内；
一第二阱，位于该外延层内；
一第三阱，位于该外延层内，并位于该第一阱及该第二阱之间；
一第一重掺杂区，位于该第一阱内；
一第二重掺杂区，位于该第二阱内，一表面通道形成于该第一重掺杂区及该第二重掺杂区之间；
一注入区，整面配置地位于该表面通道及该衬底之间，并分布于该第一阱、该第二阱及该第三阱的投影范围；以及
一导电层，位于该表面通道的上方。
2.根据权利要求1所述的半导体元件，其中该注入区具有一第一掺杂型态，该第三阱具有一第二掺杂型态，该第一掺杂型态与该第二掺杂型态互补。
3.根据权利要求2所述的半导体元件，其中该第一阱、该第二阱、该第一重掺杂区及该第二重掺杂区具有该第一掺杂型态。
4.根据权利要求3所述的半导体元件，其中该第一掺杂型态为N型，该第二掺杂型态为P型。
5.根据权利要求3所述的半导体元件，其中该第一掺杂型态为P型，该第二掺杂型态为N型。
6.根据权利要求1所述的半导体元件，其中该注入区连续地分布于该第一阱、该第二阱及该第三阱的投影范围。
7.根据权利要求1所述的半导体元件，更包括：
一势垒层，位于该衬底上，该注入区整面配置地位于该表面通道及该势垒层之间。
8.一种半导体元件的制造方法，包括：
提供一衬底；
形成一外延层于该衬底上；
形成一第一阱及一第二阱于该外延层内；
整面形成一注入区于该外延层内；
形成一第三阱于该外延层内，该第三阱位于该第一阱及该第二阱之间，其中形成该第三阱的步骤执行于形成该注入区的步骤之后；
分别形成一第一重掺杂区及一第二重掺杂区于该第一阱及该第二阱内，一表面通道形成于该第一重掺杂区及该第二重掺杂区之间，该注入区位于该表面通道及该衬底之间，并分布于该第一阱、该第二阱及该第三阱的投影范围；以及
形成一导电层于该表面通道的上方。
9.根据权利要求8所述的半导体元件的制造方法，其中该注入区具有一第一掺杂型态，该第三阱具有一第二掺杂型态，该第一掺杂型态与该第二掺杂型态互补。
10.一种半导体元件的制造方法，包括：
提供一衬底；
形成一外延层于该衬底上；
形成一第三阱于该外延层内；
整面形成一注入区于该外延层内；
形成一第一阱及一第二阱于该外延层内，该第三阱位于该第一阱及该第二阱之间，其中形成该第一阱及该第二阱的步骤执行于形成该注入区的步骤之后；
分别形成一第一重掺杂区及一第二重掺杂区于该第一阱及该第二阱内，一表面通道形成于该第一重掺杂区及该第二重掺杂区之间，该注入区位于该表面通道及该衬底之间，并分布于该第一阱、该第二阱及该第三阱的投影范围；以及
形成一导电层于该表面通道的上方。
CN201210510636.1A 2012-12-04 2012-12-04 半导体元件及其制造方法 Active CN103855211B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210510636.1A CN103855211B (zh) 2012-12-04 2012-12-04 半导体元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210510636.1A CN103855211B (zh) 2012-12-04 2012-12-04 半导体元件及其制造方法

Publications (2)

Publication Number Publication Date
CN103855211A true CN103855211A (zh) 2014-06-11
CN103855211B CN103855211B (zh) 2017-03-22

Family

ID=50862639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210510636.1A Active CN103855211B (zh) 2012-12-04 2012-12-04 半导体元件及其制造方法

Country Status (1)

Country Link
CN (1) CN103855211B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1977386A (zh) * 2004-06-22 2007-06-06 克里公司 碳化硅器件及其制造方法
CN102437193A (zh) * 2011-12-15 2012-05-02 杭州士兰集成电路有限公司 Bcd工艺中的双向高压mos管及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1977386A (zh) * 2004-06-22 2007-06-06 克里公司 碳化硅器件及其制造方法
CN102437193A (zh) * 2011-12-15 2012-05-02 杭州士兰集成电路有限公司 Bcd工艺中的双向高压mos管及其制造方法

Also Published As

Publication number Publication date
CN103855211B (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
US8912605B1 (en) ESD protection circuit
CN106558543B (zh) 静电释放保护器件的半导体结构以及制造方法
TWI550771B (zh) Reference voltage generating device
CN104752423B (zh) 一种半导体器件及其制造方法和电子装置
CN106653752B (zh) 半导体器件
CN102903760B (zh) 半导体装置
CN103022125B (zh) Bcd工艺中的nldmos器件及制造方法
CN104201204A (zh) 横向对称dmos管及其制造方法
CN104051531B (zh) 于崩溃时具有减少漏电流的半导体装置及其制造方法
CN103855211A (zh) 半导体元件及其制造方法
CN107785324A (zh) 高压工艺集成电路方法
CN104465653A (zh) 高压静电保护结构
CN109390404A (zh) 具有低漏源导通电阻的半导体器件及其制造方法
CN104124243A (zh) 一种用于esd防护的具有强抗闩锁能力的scr_pnp结构
US9231078B2 (en) Semiconductor and manufacturing method thereof
CN106783853A (zh) 一种抗总剂量cmos电路基本晶体管结构
CN109309128B (zh) 一种基于FDSOI的gg-NMOS器件
TWI730994B (zh) 功率ｍｏｓ場效電晶體及製造功率ｍｏｓ場效電晶體的方法
US20150097269A1 (en) Transient voltage suppression device and manufacturing method thereof
TWI506785B (zh) 半導體元件及其製造方法
CN102891185B (zh) 半导体结构及其制造方法
CN105576026B (zh) 半导体器件及其制备方法
CN104662665A (zh) 扩展的源漏mos晶体管及形成方法
CN101969049B (zh) 闪存器件的多晶字线顶端区域的制作方法
CN102931183B (zh) 半导体元件、静电放电保护元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant