CN103855156B - 与finfet工艺相兼容的二极管结构 - Google Patents

与finfet工艺相兼容的二极管结构 Download PDF

Info

Publication number
CN103855156B
CN103855156B CN201310064398.0A CN201310064398A CN103855156B CN 103855156 B CN103855156 B CN 103855156B CN 201310064398 A CN201310064398 A CN 201310064398A CN 103855156 B CN103855156 B CN 103855156B
Authority
CN
China
Prior art keywords
fin
drain electrode
gate oxide
doping type
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310064398.0A
Other languages
English (en)
Other versions
CN103855156A (zh
Inventor
蔡宗哲
张伊锋
李介文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103855156A publication Critical patent/CN103855156A/zh
Application granted granted Critical
Publication of CN103855156B publication Critical patent/CN103855156B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种实施例集成电路(如，二极管)及其制造方法。实施例集成电路包括形成在具有第一掺杂类型的衬底的上方的具有第一掺杂类型的阱，该阱包括鳍、形成在鳍的第一侧的阱的上方的源极、形成在鳍的第二侧的阱的上方的漏极、以及形成在鳍的上方的栅氧化物，其中，源极具有第二掺杂类型、漏极具有第一掺杂类型、以及鳍的回退区将栅氧化物和源极横向分隔开。集成电路与FinFET制造工艺相兼容。

Description

与FINFET工艺相兼容的二极管结构
技术领域
本发明总体上涉及半导体领域，更具体地，涉及与FINFET工艺相兼容的二极管结构。
背景技术
二极管是一种允许电流在一个方向通过而在另一个方向很难通过的电子器件。在现代电路设计中最常见的二极管是半导体二极管。
半导体二极管的实例包括浅沟槽隔离(STI)二极管和栅控二极管。这两种二极管通常具有快速的导通时间和高导率，使得它们能很好地适应于静电放电(ESD)保护电路。
在一些案例中，利用鳍式场效应晶体管(FinFET)工艺可以形成栅控二极管。由于FinFET，使得在半导体行业中，半导体的尺寸可以越来越小而相应的FET速度可以越来越快。事实上，FinFET或多个栅极晶体管可以用于32nm的子晶体管节点中。FinFET不仅提高了面密度还增强了沟道的栅极控制。
但不幸的是，栅控二极管和STI二极管均具有不良弊端。
发明内容
为解决上述问题，本发明提供了一种集成电路，包括：阱，具有第一掺杂类型，形成在具有第一掺杂类型的衬底的上方，阱包括鳍；源极，形成在阱的上方，位于鳍的第一侧，源极具有第二掺杂类型；漏极，形成在阱的上方，位于鳍的第二侧，漏极具有第一掺杂类型；以及栅氧化物，形成在鳍的上方，鳍的回退区将栅氧化物与源极横向分隔开。
其中，栅氧化物仅部分地覆盖鳍的顶面。
其中，在源极和漏极之间的鳍中限定沟道。
其中，栅氧化物覆盖鳍的紧邻漏极的一部分。
其中，回退区的第一宽度小于栅氧化物的第二宽度。
其中，栅氧化物的外侧壁与漏极的内侧壁垂直对齐。
其中，源极电连接至超过约三伏特的电压源。
其中，漏极和栅极电连接至地线。
其中，第一掺杂类型是P型，第二掺杂类型是N型。
此外，还提供了一种集成电路，包括：阱，具有第一掺杂类型，形成在具有第一掺杂类型的衬底的上方，阱包括具有鳍式顶面的鳍；源极和漏极，形成在鳍的相对两侧，源极具有第二掺杂类型，漏极具有第一掺杂类型；以及栅氧化物，覆盖鳍式顶面的第一部分，并留出鳍式顶面的第二部分，鳍式顶面的第二部分与未被栅氧化物覆盖的回退区相对应。
其中，在源极和漏极之间的鳍中限定沟道。
其中，鳍式顶面的第一部分紧邻漏极。
其中，回退区由鳍形成。
其中，源极电连接至超过约三伏特的电压源，漏极和栅极电连接至地线。
其中，栅极氧化层的外侧壁与漏极的内侧壁垂直对齐。
其中，栅氧化物与鳍式顶面的第一部分相啮合。
其中，回退区紧邻源极。
此外，还提供了一种形成集成电路的方法，包括：在衬底的上方形成具有第一掺杂类型的阱，衬底具有第一掺杂类型，阱包括具有鳍式顶面的鳍；在鳍的相对侧形成源极和漏极，源极具有第二掺杂类型，漏极具有第一掺杂类型；以及用栅氧化物覆盖鳍式顶面的第一部分，并留出鳍式顶面的第二部分，鳍式顶面的第二部分与未被栅氧化物覆盖的回退区相对应。
该方法进一步包括在源极和漏极之间形成沟道。
该方法进一步包括将源极电连接至超过约三伏特的电压源，并将漏极和栅氧化物电连接至地线。
附图说明
为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中：
图1示出了传统栅控二极管；
图2示出了传统浅沟槽隔离(STI)二极管；
图3示出了具有回退区以及与鳍式场效应晶体管(FinFET)制作工艺兼容的实施例二极管；
图4示出了图1所示的传统栅控二极管的顶视图；
图5示出了图2所示的传统STI二极管的顶视图；
图6示出了图3所示的实施例二极管的顶视图；
图7示出了图1所示的栅控二极管、图2所示的STI二极管以及图3所述的实施例二极管的导通电阻(Ron)和反向漏电流的对比图表；
图8以图形示出横跨图2所示栅控二极管中栅氧化物的区的电场；
图9以图形示出横跨图3所示实施例二极管中栅氧化物的区的电场；以及
图10示出了形成图3所示实施例二极管的方法。
除非另有说明，否则不同图中对应的数字和符号通常指代对应部分。绘制出的图用于清楚地说明实施例的相关方面，且无需按比例绘制。
具体实施方式
下面，详细讨论本发明的优选实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。
通过具体环境中的优选实施例来描述本公开，即与FinFET工艺相兼容的二极管结构。但是，本公开也应用于其他集成电路、电子结构等。
参见图1，示出了使用FinFET工艺形成的传统栅控二极管10以供参考。如图所示，传统栅控二极管10包括支撑阱14(如，P阱)的衬底12(如，P型衬底)。鳍16(或阱14的部分)设置在源极18(如，重掺杂N型源极)和漏极20(如，重掺杂P型漏极)。如图所示，栅氧化物22(如，栅极)设置在鳍16的上方。此外，输入/输出端(IO)24电连接至源极18，且地线26(Vss)电连接至栅极22和漏极20。
不幸的是，当图1所示的栅控二极管10用于超速传动应用(overdriveapplication)时，会出现过应力问题(overstress issue)。例如，当超过大约三伏特(如，3.3V)的电压供给IO24时，栅氧化物22过应力且可能消失。同样地，栅控二极管10可能会出现性能退化或完全失效。
参见图2，也示出了传统浅沟槽隔离(STI)二极管28以供参考。如图所示，传统STI二极管28包括支持阱32(如，P阱)的衬底30(如，P型衬底)。浅沟槽隔离(STI)34的袋状区形成在源极36(如，重掺杂N型源极)和漏极38(如，重掺杂P型漏极)之间。输入/输出端(IO)40电连接至源极36，且地线42(Vss)电连接至漏极38。
虽然图2所示的STI二极管28能够避免过应力条件对图1所示的栅控二极管10产生不良影响，但是和栅控二极管10相比，STI二极管28具有相对较大的导通电阻(Ron)。由于较大的导通电阻，STI二极管28可能会出现性能退化现象。此外，STI二极管28会出现禁区(area penalty)。
参见图3，示出了与FinFET形成工艺相兼容的实施例二极管44。如图所示，实施例二极管44包括衬底46、限定鳍50的阱48、源极52、漏极54、和栅氧化物56(如，栅极)。在一个实施例中，由硅或含硅材料形成衬底46。在一个实施例中，衬底46和阱48分别掺杂为P型。在一个实施例中，阱48可能比衬底46更重掺杂。
如图所示，源极52通常形成在阱48的上方且设置在鳍50的第一侧58，而漏极54通常形成在阱48的上方且设置在鳍50的第二侧60。换言之，源极52和漏极54设置在鳍50的相对侧。在一个实施例中，源极52掺杂为N型。在一个实施例中，漏极54掺杂为P型。在一个实施例中，漏极54比阱48和/或衬底46更重掺杂。
在一个实施例中，源极52电连接至电压源62，如图3中所示的输入/输出端(I/O)。在一个实施例中，电压源62提供超过约三伏特(如，3.3V)的电压。在一个实施例中，漏极54和栅氧化物56分别接地线64，如图3所示的Vss。由于这些电连接，沟槽66可形成在位于源极52和漏极54之间的鳍50中且在其中穿过。
仍参见图3，栅氧化物56通常形成在鳍50的上方。在一个实施例中，栅氧化物56与鳍50相啮合或毗邻。如图3所示，鳍50的回退区68将栅氧化物56和源极52横向分隔开。相似地，栅氧化物56通常覆盖鳍式顶面70的第一部分且留有与未被栅氧化物56覆盖的回退区68相对应的鳍式顶面70的第二部分。换言之，栅氧化物56只覆盖鳍50的鳍式顶面70的一部分。
在一个实施例中，栅氧化物56覆盖紧邻漏极54的鳍50的一部分。事实上，在一个实施例中，栅氧化物56的外侧壁通常与漏极54的内侧壁垂直对齐。在一个实施例中，回退区68紧邻源极52。在一个实施例中，回退区68的宽度小于栅氧化物56的宽度。
参见图4，提供了图1所示的栅控二极管10的顶视图。如图4所示，设置在源极18和漏极20之间的栅氧化物22的宽度大约为136nm。参见图5，示出了图2所示的STI二极管28的顶视图。如图5所示，源极36和漏极38之间的Epi块的宽度大约为144nm，相邻鳍之间的侧空间大约为66nm，以及投影在Epi块中的鳍的长度大约为39nm。
参见图6，提供了图3所示的实施例二极管44的顶视图。如图6所示，Epi块的宽度大约为144nm，而栅氧化物56的宽度大约为36nm。同样地，实施例二极管44中的鳍的未覆盖部分的宽度是108nm。根据期望的器件参数，实施例二极管44也可有其他尺寸，而图6所示的尺寸并不用于限制的目的。
参见图7，示出了栅控二极管10、STI二极管28以及实施例二极管44的导通电阻(Ron)和反向漏电流的对比图表72。如图表72所示，实施例二极管44的导通电阻与栅控二极管10的导通电阻相似，但远远小于STI二极管28的导通电阻。此外，实施例二极管44的反向漏电流与STI二极管28的反向漏电流相似，但远远小于栅控二极管10的反向漏电流。很显然，需要测量图7所示的图表72的反向漏电流，同时提供了约3.3V的电压。
参见图8，提供了横跨图2所示的栅控二极管10中栅氧化物56的区的电场的图示74。如图所示，电场相对很强。参见图9，提供横跨图3所示的实施例二极管44中栅氧化物56的区的电场的图示76。如图所示，不再显示图8所示的强电场。
参见图10，示出了形成图3所示实施例二极管44的方法80。在方框82中，具有第一掺杂类型的阱形成在具有第一掺杂类型的衬底的上方。阱包括具有鳍式顶面70的鳍50。在方框84中，源极52和漏极54形成在鳍50的相对侧。源极52具有第二掺杂类型，而漏极54具有第一掺杂类型。在方框86中，栅氧化物56覆盖鳍式顶面70的第一部分，且留有与未被栅氧化物56覆盖的回退区68相对应的鳍式顶面70的第二部分。
基于以上描述，应该了解，与传统二极管(如图1所示的栅控二极管10和图2所示的STI二极管28)相比，实施例二极管44提供了很多优点。例如，当提供相对高压(如，3.3V)时，实施例二极管44不会出现过应力问题。此外，与栅控二极管10相比，实施例二极管44具有较低的反向漏电流。实施例二极管44也具有导通电阻(Ron)，该导通电阻大约是STI二极管28的导通电阻的三分之一。此外，当形成实施例二极管44时，无需附加的掩模或工艺。
一个实施例集成电路包括形成在具有第一掺杂类型的衬底之上的具有第一掺杂类型的阱，其中阱包括鳍、形成在位于鳍的第一侧的阱的上方的源极、形成在位于鳍的第二侧的阱的上方的漏极、以及形成在鳍的上方的栅氧化物，其中，该源极具有第二掺杂类型，该漏极具有第一掺杂类型，以及鳍的回退区将栅氧化物和源极横向分隔开。
一个实施例包括形成在具有第一掺杂类型的衬底之上的具有第一掺杂类型的阱，其中阱包括具有鳍式顶面的鳍、形成在鳍的相对侧的源极和漏极、以及覆盖鳍式顶面的第一部分且留有与未被栅氧化物覆盖的回退区相对应的鳍式顶面的第二部分，其中，源极具有第二掺杂类型和漏极具有第一掺杂类型。
一种形成集成电路的实施例方法包括：在具有第一掺杂类型的衬底的上方形成具有第一掺杂类型的阱，其中阱包括具有鳍式顶面的鳍；在鳍的相对侧形成源极和漏极，其中源极具有第二掺杂类型，且漏极具有第一掺杂类型；以及栅氧化物覆盖鳍式顶面的第一部分且留有与未被栅氧化物覆盖的回退区相对应的鳍式顶面的第二部分。
虽然本公开提供了说明性实施例，但是本篇描述并不构成限制意义。这些说明性实施例的不同修改和组合以及其他实施例，对于本领域的普通技术人员来说是显而易见的。因此，所附权利要求涵盖任何这样的修改或实施例。

Claims (19)

1.一种集成电路，包括：
阱，具有第一掺杂类型，形成在具有所述第一掺杂类型的衬底的上方，所述阱包括鳍；
源极，形成在所述阱的上方，位于所述鳍的第一侧，所述源极具有第二掺杂类型，所述第一掺杂类型不同于所述第二掺杂类型；
漏极，形成在所述阱的上方，位于所述鳍的第二侧，所述漏极具有所述第一掺杂类型；以及
栅氧化物，形成在所述鳍的上方，所述阱的部分介于所述源极和所述漏极之间，所述鳍的回退区将所述栅氧化物与所述阱的所述部分和所述源极之间的界面横向分隔开。
2.根据权利要求1所述的集成电路，其中，所述栅氧化物仅部分地覆盖所述鳍的顶面。
3.根据权利要求1所述的集成电路，其中，在所述源极和所述漏极之间的所述鳍中限定沟道。
4.根据权利要求1所述的集成电路，其中，所述栅氧化物覆盖所述鳍的紧邻所述漏极的一部分。
5.根据权利要求1所述的集成电路，其中，所述回退区的第一宽度小于所述栅氧化物的第二宽度。
6.根据权利要求1所述的集成电路，其中，所述栅氧化物的外侧壁与所述漏极的内侧壁垂直对齐。
7.根据权利要求1所述的集成电路，其中，所述源极电连接至超过三伏特的电压源。
8.根据权利要求1所述的集成电路，其中，所述漏极和所述栅氧化物电连接至地线。
9.根据权利要求1所述的集成电路，其中，所述第一掺杂类型是P型，所述第二掺杂类型是N型。
10.一种集成电路，包括：
阱，具有第一掺杂类型，形成在具有所述第一掺杂类型的衬底的上方，所述阱包括具有鳍式顶面的鳍；
源极和漏极，形成在所述鳍的相对两侧，所述源极具有第二掺杂类型，所述漏极具有所述第一掺杂类型，所述第一掺杂类型不同于所述第二掺杂类型；
沟道，介于所述源极和所述漏极之间，所述沟道具有所述第一掺杂类型；以及
栅氧化物，覆盖所述鳍式顶面的第一部分，并留出所述鳍式顶面的第二部分，所述鳍式顶面的第二部分与未被所述栅氧化物覆盖的回退区相对应，所述鳍式顶面的第二部分包括所述沟道的部分。
11.根据权利要求10所述的集成电路，其中，所述鳍式顶面的所述第一部分紧邻所述漏极。
12.根据权利要求10所述的集成电路，其中，所述回退区由所述鳍形成。
13.根据权利要求10所述的集成电路，其中，所述源极电连接至超过三伏特的电压源，所述漏极和所述栅氧化物电连接至地线。
14.根据权利要求10所述的集成电路，其中，所述栅氧化物的外侧壁与所述漏极的内侧壁垂直对齐。
15.根据权利要求10所述的集成电路，其中，所述栅氧化物与所述鳍式顶面的所述第一部分相啮合。
16.根据权利要求10所述的集成电路，其中，所述回退区紧邻所述源极。
17.一种形成集成电路的方法，包括：
在衬底的上方形成具有第一掺杂类型的阱，所述衬底具有所述第一掺杂类型，所述阱包括具有鳍式顶面的鳍；
在所述鳍的相对侧形成源极和漏极，所述源极具有第二掺杂类型，所述漏极具有所述第一掺杂类型，其中，所述阱的部分延伸在所述源极和所述漏极之间，所述第一掺杂类型不同于所述第二掺杂类型；以及
用栅氧化物覆盖所述鳍式顶面的第一部分，并留出所述鳍式顶面的第二部分，所述鳍式顶面的第二部分与未被所述栅氧化物覆盖的回退区相对应，所述回退区中的所述阱的所述部分未被所述栅氧化物覆盖。
18.根据权利要求17所述的方法，进一步包括在所述源极和所述漏极之间形成沟道。
19.根据权利要求17所述的方法，进一步包括将所述源极电连接至超过三伏特的电压源，并将所述漏极和所述栅氧化物电连接至地线。
CN201310064398.0A 2012-11-29 2013-02-28 与finfet工艺相兼容的二极管结构 Expired - Fee Related CN103855156B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/689,327 2012-11-29
US13/689,327 US9093492B2 (en) 2012-11-29 2012-11-29 Diode structure compatible with FinFET process

Publications (2)

Publication Number Publication Date
CN103855156A CN103855156A (zh) 2014-06-11
CN103855156B true CN103855156B (zh) 2016-08-17

Family

ID=50772492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310064398.0A Expired - Fee Related CN103855156B (zh) 2012-11-29 2013-02-28 与finfet工艺相兼容的二极管结构

Country Status (3)

Country Link
US (3) US9093492B2 (zh)
KR (2) KR20140070313A (zh)
CN (1) CN103855156B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093492B2 (en) 2012-11-29 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Diode structure compatible with FinFET process
CN107611121B (zh) * 2016-07-11 2020-12-29 联华电子股份有限公司 用于静电放电保护的半导体结构
CN107680956B (zh) * 2016-08-02 2019-12-03 中芯国际集成电路制造(北京)有限公司 静电放电esd保护器件以及保护电路的方法
US10319662B2 (en) 2017-02-01 2019-06-11 Indian Institute Of Science Non-planar electrostatic discharge (ESD) protection devices with nano heat sinks
US10083952B2 (en) * 2017-02-02 2018-09-25 Globalfoundries Inc. Diode-triggered schottky silicon-controlled rectifier for Fin-FET electrostatic discharge control
US10483258B2 (en) 2017-02-25 2019-11-19 Indian Institute Of Science Semiconductor devices and methods to enhance electrostatic discharge (ESD) robustness, latch-up, and hot carrier immunity
US11978798B2 (en) 2020-11-04 2024-05-07 Samsung Electronics Co., Ltd. Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695245A (zh) * 2002-12-03 2005-11-09 国际商业机器公司 横向lubistor结构和方法
CN102005477A (zh) * 2009-09-01 2011-04-06 台湾积体电路制造股份有限公司 集成电路、鳍式场效应晶体管及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173310B2 (en) * 2002-12-03 2007-02-06 International Business Machines Corporation Lateral lubistor structure and method
KR100735000B1 (ko) 2005-05-31 2007-07-04 인터내셔널 비지네스 머신즈 코포레이션 래터럴 루비스터 구조 및 방법
DE102006022126B4 (de) * 2006-05-11 2015-04-09 Infineon Technologies Ag Verfahren zum Herstellen eines elektronischen Bauelementes
US7824969B2 (en) * 2008-01-23 2010-11-02 International Business Machines Corporation Finfet devices and methods for manufacturing the same
US7700449B2 (en) * 2008-06-20 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Forming ESD diodes and BJTs using FinFET compatible processes
US9093492B2 (en) 2012-11-29 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Diode structure compatible with FinFET process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695245A (zh) * 2002-12-03 2005-11-09 国际商业机器公司 横向lubistor结构和方法
CN102005477A (zh) * 2009-09-01 2011-04-06 台湾积体电路制造股份有限公司 集成电路、鳍式场效应晶体管及其制造方法

Also Published As

Publication number Publication date
US20160284849A1 (en) 2016-09-29
US9368629B2 (en) 2016-06-14
CN103855156A (zh) 2014-06-11
US20150295088A1 (en) 2015-10-15
KR101634498B1 (ko) 2016-06-28
US9093492B2 (en) 2015-07-28
US20140145249A1 (en) 2014-05-29
US9601627B2 (en) 2017-03-21
KR20140070313A (ko) 2014-06-10
KR20150073914A (ko) 2015-07-01

Similar Documents

Publication Publication Date Title
CN103855156B (zh) 与finfet工艺相兼容的二极管结构
US9318621B2 (en) Rotated STI diode on FinFET technology
US10096589B2 (en) Fin ESD protection diode and fabrication method thereof
US8779518B2 (en) Apparatus for ESD protection
US20160056146A1 (en) Electrostatic Discharge (ESD) Silicon Controlled Rectifier (SCR) with Lateral Gated Section
CN106449634A (zh) 瞬态电压抑制器及其制造方法
CN104241272A (zh) 静电放电晶体管及其静电放电保护电路
CN107799517A (zh) 用于半导体结构的esd装置
CN106233467B (zh) 半导体器件及鳍状电子器件
CN104218077A (zh) Esd晶体管
CN103208521B (zh) Hvmos器件及其形成方法
CN104392992A (zh) 一种基于soi的硅控整流器esd保护器件结构
CN106257671A (zh) 在高阻衬底上形成的半导体器件和射频模块
CN104347729A (zh) 鳍式二极管结构
CN111146270B (zh) 一种tvs器件及其制造方法
CN104465666B (zh) Soi工艺的静电保护结构及其构成的静电保护电路
TW201725735A (zh) 半導體裝置
CN104124243A (zh) 一种用于esd防护的具有强抗闩锁能力的scr_pnp结构
CN109216343A (zh) 具有静电释放保护结构的半导体装置及其版图结构
CN103430316B (zh) 半导体装置
CN106558571B (zh) 一种esd布局结构、电子装置
US8916935B2 (en) ESD clamp in integrated circuits
CN105990340A (zh) 一种半导体器件
CN113964118B (zh) 半导体器件
CN104733508B (zh) 带静电保护结构的mosfet及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160817