CN107680956B - 静电放电esd保护器件以及保护电路的方法 - Google Patents

静电放电esd保护器件以及保护电路的方法 Download PDF

Info

Publication number
CN107680956B
CN107680956B CN201610626293.3A CN201610626293A CN107680956B CN 107680956 B CN107680956 B CN 107680956B CN 201610626293 A CN201610626293 A CN 201610626293A CN 107680956 B CN107680956 B CN 107680956B
Authority
CN
China
Prior art keywords
doped region
type
grid
protective device
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610626293.3A
Other languages
English (en)
Other versions
CN107680956A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610626293.3A priority Critical patent/CN107680956B/zh
Priority to US15/659,525 priority patent/US10797044B2/en
Priority to EP17184173.7A priority patent/EP3288080A1/en
Publication of CN107680956A publication Critical patent/CN107680956A/zh
Application granted granted Critical
Publication of CN107680956B publication Critical patent/CN107680956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

本发明公开了一种静电放电ESD保护器件以及保护电路的方法，涉及半导体技术领域。该ESD保护器件包括：半导体衬底；位于所述半导体衬底上的半导体鳍片，所述半导体鳍片包括：第一区域、第一掺杂区和第二掺杂区，其中所述第一掺杂区和所述第二掺杂区分别与所述第一区域邻接且互相间隔开；以及在所述半导体鳍片上的栅极结构；其中，所述栅极结构与所述第一掺杂区电连接至相同电位。本发明实现了将栅极结构与第一掺杂区电连接至相同电位。进一步地，本发明可以减小ESD保护器件性能下降的可能性。

Description

静电放电ESD保护器件以及保护电路的方法
技术领域
本发明涉及半导体技术领域，特别涉及一种静电放电(Electro-Staticdischarge，简称为ESD)保护器件以及保护电路的方法。
背景技术
随着MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)器件的尺寸逐渐减小，短沟道效应成为一个关键问题。FINFET(FinField Effect Transistor，鳍片式场效应晶体管)器件对沟道电荷显示出比较好的栅极控制能力，从而可以进一步缩小CMOS器件的尺寸。
现有技术中，可以将栅控二极管应用于ESD保护器件。目前将FINFET技术应用在栅控二极管的制造工艺上，制造出鳍片式栅控二极管。对于鳍片式栅控二极管，其具有比较窄的鳍片(Fin)，当其作为ESD保护器件工作时，容易出现比较差的散热情况，容易出现比较严重的自身发热问题，从而可能导致器件性能降低。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明一个实施例的目的之一是：提供一种ESD保护器件。本发明一个实施例的目的之一是：提供一种保护电路的方法。
根据本发明的第一方面，提供了一种静电放电ESD保护器件，包括：半导体衬底；位于所述半导体衬底上的半导体鳍片，所述半导体鳍片包括：第一区域、第一掺杂区和第二掺杂区，其中所述第一掺杂区和所述第二掺杂区分别与所述第一区域邻接且互相间隔开；以及在所述半导体鳍片上的栅极结构；其中，所述栅极结构与所述第一掺杂区电连接至相同电位。
在一个实施例中，所述第一区域具有第一导电类型；所述第一掺杂区具有所述第一导电类型，其掺杂浓度大于所述第一区域的掺杂浓度；所述第二掺杂区具有与所述第一导电类型相反的第二导电类型，其掺杂浓度大于所述第一区域的掺杂浓度。
在一个实施例中，所述栅极结构包括在所述半导体鳍片的一部分表面上的栅极绝缘物层、在所述栅极绝缘物层上的栅极以及在所述栅极两侧表面上的间隔物；其中，所述栅极与所述第一掺杂区电连接至相同电位，所述第二掺杂区电连接至接收外部信号的信号输入端。
在一个实施例中，所述第一导电类型为P型，所述第二导电类型为N型，所述栅极与所述第一掺杂区电连接至接地端。
在一个实施例中，所述外部信号为正脉冲电压信号。
在一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型，所述栅极与所述第一掺杂区电连接至电源电压端。
在一个实施例中，所述外部信号为负脉冲电压信号。
在一个实施例中，所述栅极包括：在所述栅极绝缘物层上的功函数调节层以及在所述功函数调节层上的导电材料层。
在一个实施例中，所述第一导电类型为P型，所述第二导电类型为N型，所述功函数调节层为P型功函数调节层。
在一个实施例中，所述P型功函数调节层的材料包括氮化钛或氮化钽。
在一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型，所述功函数调节层为N型功函数调节层。
在一个实施例中，所述N型功函数调节层的材料包括钛铝合金。
在一个实施例中，所述ESD保护器件还包括：在所述半导体鳍片上且部分位于所述第一掺杂区中的第一电极，以及在所述半导体鳍片上且部分位于所述第二掺杂区中的第二电极。
在一个实施例中，所述ESD保护器件还包括：与所述第一电极接触的第一接触件，以及与所述第二电极接触的第二接触件；其中，所述第一接触件与所述栅极相连，所述第二接触件电连接至接收外部信号的信号输入端。
在一个实施例中，所述半导体鳍片还包括与所述第二掺杂区间隔开的具有所述第一导电类型的第三掺杂区，其中，所述第三掺杂区的掺杂浓度大于所述第一区域的掺杂浓度。
在一个实施例中，所述栅极结构包括：在所述半导体鳍片上位于所述第一掺杂区和所述第二掺杂区之间的第一栅极结构，以及在所述半导体鳍片上位于所述第二掺杂区和所述第三掺杂区之间的第二栅极结构；其中，所述第一栅极结构的栅极、所述第二栅极结构的栅极、所述第一掺杂区和所述第三掺杂区均电连接至所述相同电位。
在一个实施例中，所述ESD保护器件还包括：在所述半导体鳍片上且部分位于所述第三掺杂区中的第三电极，以及与所述第三电极接触的第三接触件；其中，所述第三接触件与所述第二栅极结构的栅极相连。
在一个实施例中，所述半导体衬底包括具有所述第一导电类型的第二区域，其中，所述第二区域与所述第一区域邻接，所述第二区域的掺杂浓度与所述第一区域的掺杂浓度相同。
根据本发明的第二方面，提供了一种保护电路的方法，包括：
获得ESD保护器件，其中所述ESD保护器件包括：半导体衬底；位于所述半导体衬底上的半导体鳍片，所述半导体鳍片包括：第一区域、第一掺杂区和第二掺杂区，其中所述第一掺杂区和所述第二掺杂区分别与所述第一区域邻接且互相间隔开；以及在所述半导体鳍片上的栅极结构；
将所述栅极结构与所述第一掺杂区电连接至相同电位；以及
将所述第二掺杂区电连接至接收外部信号的信号输入端；
其中，所述ESD保护器件被设置在外部信号要进入的内部电路之前的位置处。
在一个实施例中，所述第一区域具有第一导电类型；所述第一掺杂区具有所述第一导电类型，其掺杂浓度大于所述第一区域的掺杂浓度；所述第二掺杂区具有与所述第一导电类型相反的第二导电类型，其掺杂浓度大于所述第一区域的掺杂浓度。
在一个实施例中，所述第一导电类型为P型，所述第二导电类型为N型；将所述栅极结构与所述第一掺杂区电连接至相同电位的步骤包括：将所述栅极结构与所述第一掺杂区电连接至接地端；在将所述第二掺杂区电连接至接收外部信号的信号输入端的步骤中，所述外部信号为正脉冲电压信号；其中，当所述正脉冲电压信号大于第一预设阈值时，所述ESD保护器件开启，产生从所述第二掺杂区到所述第一掺杂区的电流。
在一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型；将所述栅极结构与所述第一掺杂区电连接至相同电位的步骤包括：将所述栅极结构与所述第一掺杂区电连接至电源电压端；在将所述第二掺杂区电连接至接收外部信号的信号输入端的步骤中，所述外部信号为负脉冲电压信号；其中，当所述负脉冲电压信号小于第二预设阈值时，所述ESD保护器件开启，产生从所述第一掺杂区到所述第二掺杂区的电流。
本发明的实施例实现了将栅极结构与第一掺杂区电连接至相同电位。进一步地，本发明的实施例通过将栅极结构与第一掺杂区电连接到相同电位，使得ESD保护器件在工作时不开启沟道，使得在有电流通过ESD保护器件时，该电流能够在鳍片的较大区域内流过，而不容易形成局部大电流，并且也容易散热，从而可以减小ESD保护器件性能下降的可能性。
进一步地，本发明的一些实施例可以使得沟道比较难地开启。在ESD保护器件开启的情况下，当沟道很难开启(例如没有开启)时，电流可以在鳍片的较大区域内流过，而不容易形成局部大电流，并且也容易散热，从而可以进一步减小ESD保护器件性能下降的可能性，同时也起到保护内部电路的作用。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示意性地示出根据本发明一个实施例的ESD保护器件的横截面示意图。
图2是示意性地示出根据本发明另一个实施例的ESD保护器件的横截面示意图。
图3是示意性地示出根据本发明另一个实施例的ESD保护器件的横截面示意图。
图4是示出根据本发明一个实施例的保护电路的方法的流程图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示意性地示出根据本发明一个实施例的ESD保护器件的横截面示意图。
如图1所示，ESD保护器件10可以包括：半导体衬底(例如硅衬底)110，位于该半导体衬底110上的半导体鳍片(例如硅鳍片)120，以及在半导体鳍片120上的栅极结构130。该半导体鳍片可以包括：第一区域125、第一掺杂区121和第二掺杂区122。该第一掺杂区121和该第二掺杂区122分别与该第一区域125邻接且互相间隔开。其中，该栅极结构130与第一掺杂区121电连接至相同电位。该实施例实现了将栅极结构与第一掺杂区电连接至相同电位。
在一个实施例中，第一区域125具有第一导电类型。第一掺杂区121具有第一导电类型，其掺杂浓度大于第一区域125的掺杂浓度。第二掺杂区122具有与第一导电类型相反的第二导电类型，其掺杂浓度大于第一区域125的掺杂浓度。通过将栅极结构与第一掺杂区电连接到相同电位，使得该ESD保护器件在工作时不开启沟道，使得在有电流通过ESD保护器件时，该电流能够在鳍片的较大区域内流过，而不容易形成局部大电流，并且也容易散热，从而可以减小ESD保护器件性能下降的可能性。
在一个实施例中，如图1所示，栅极结构130可以包括在半导体鳍片120的一部分表面上的栅极绝缘物层(例如可以包括硅的氧化物层)131、在栅极绝缘物层131上的栅极132以及在该栅极132两侧表面上的间隔物(例如硅的氧化物和/或硅的氮化物)130。其中，该栅极132与该第一掺杂区121电连接至相同电位，该第二掺杂区122电连接至接收外部信号的信号输入端(图中未示出)。
在一个实施例中，如图1所示，该ESD保护器件10还可以包括：在半导体鳍片120上且部分位于第一掺杂区121中的第一电极141，以及在半导体鳍片120上且部分位于第二掺杂区122中的第二电极142。
在一个实施例中，如图1所示，该ESD保护器件10还可以包括：与第一电极141接触的第一接触件151，以及与第二电极142接触的第二接触件152。其中，该第一接触件151与栅极132相连，该第二接触件152电连接至接收外部信号的信号输入端(图中未示出)。即栅极132通过第一接触件151和第一电极141与第一掺杂区121相连，第二掺杂区122通过第二电极142和第二接触件152电连接至接收外部信号的信号输入端。
在一个实施例中，如图1所示，该半导体衬底110可以包括具有第一导电类型的第二区域111。其中，该第二区域111与该第一区域125邻接。例如，该第二区域111的掺杂浓度与该第一区域125的掺杂浓度相同。该第二区域111和该第一区域125可以一起作为阱区。
在具体应用中，栅极132与第一掺杂区121电连接至相同电位，第二掺杂区122电连接至接收外部信号的信号输入端(图中未示出)。这里，外部信号可以经信号输入端进入要保护的内部电路。也即，ESD保护器件可以设置在外部信号要进入的内部电路之前的位置处。下面结合不同的实施例说明ESD保护器件的工作过程。
在一个实施例中，第一导电类型为P型，第二导电类型为N型，栅极132与第一掺杂区121电连接至接地端。所述外部信号可以为正脉冲电压信号。在该实施例中，第一区域125的导电类型例如可以为P型，第一掺杂区121的导电类型例如可以为P+型(这里，“P+型”表示导电类型为P型，且该区域的掺杂浓度大于第一区域的掺杂浓度，以下类似)，第二掺杂区122的导电类型例如可以为N+型(这里，“N+”型表示导电类型为N型，且该区域的掺杂浓度大于第一区域的掺杂浓度，以下类似)。在这种情况下，栅极132与第一掺杂区121电连接至接地端，第二掺杂区122电连接至接收外部信号的信号输入端，这里外部信号为正脉冲电压信号。当外部信号的正脉冲电压大于第一预设阈值(例如该第一预设阈值可以为正值)时，也即第二掺杂区122有过多的正电荷堆积时，ESD保护器件开启，产生从第二掺杂区122到第一掺杂区121的电流。由于该栅极132连接至接地端，在第一区域中没有形成沟道，因此产生的电流在鳍片120的较大区域内流过，而不容易形成局部大电流，并且也容易散热，从而可以减小ESD保护器件性能下降的可能性，同时也起到保护内部电路的作用。
在另一个实施例中，第一导电类型为N型，第二导电类型为P型，栅极132与第一掺杂区121电连接至电源电压端(VDD)。所述外部信号可以为负脉冲电压信号。在该实施例中，第一区域125的导电类型例如可以为N型，第一掺杂区121的导电类型例如可以为N+型，第二掺杂区122的导电类型例如可以为P+型。在这种情况下，栅极132与第一掺杂区121电连接至电源电压端，第二掺杂区122电连接至接收外部信号的信号输入端，这里外部信号为负脉冲电压信号。当外部信号的负脉冲电压小于第二预设阈值(例如该第二预设阈值可以为负值)时，也即第二掺杂区122有过多的负电荷堆积时，ESD保护器件开启，产生从第一掺杂区121到第二掺杂区122的电流。由于该栅极132连接至电源电压端，在第一区域中没有形成沟道，因此产生的电流在鳍片120的较大区域内流过，而不容易形成局部大电流，并且也容易散热，从而可以减小ESD保护器件性能下降的可能性，同时也起到保护内部电路的作用。
图2是示意性地示出根据本发明另一个实施例的ESD保护器件的横截面示意图。如图2所示，该ESD保护器件20包括与图1示出的ESD保护器件10类似的结构，这里不再赘述。图2中示出的栅极结构230包括栅极绝缘物层231和间隔物233，分别与图1中示出的栅极绝缘物层131和间隔物133相同或相似，这里不再赘述。如图2所示，栅极结构230还包括栅极232。
在一个实施例中，如图2所示，栅极232可以包括：在栅极绝缘物层231上的功函数调节层2322以及在该功函数调节层2322上的导电材料层2321。该导电材料层2321的材料例如可以包括诸如钨的金属。
在一个实施例中，第一导电类型为P型，第二导电类型为N型，该功函数调节层2322可以为P型功函数调节层。例如，该P型功函数调节层的材料可以包括氮化钛(TiN)或氮化钽(TaN)。在该实施例中，第一区域125的导电类型例如可以为P型，第一掺杂区121的导电类型例如可以为P+型，第二掺杂区122的导电类型例如可以为N+型。在这样的情况下，与采用N型功函数调节层时的栅极阈值电压相比，该功函数调节层2322采用P型功函数调节层，可以提高栅极的阈值电压VT，例如，可以将栅极阈值电压VT从原来的0.1V～0.4V提高到0.6V～1.2V，从而可以使得沟道比较难地开启。因此在ESD保护器件开启的情况下，当沟道很难开启(例如没有开启)时，电流可以在鳍片的较大区域内流过，而不容易形成局部大电流，并且也容易散热，从而可以进一步减小ESD保护器件性能下降的可能性，同时也起到保护内部电路的作用。
在另一个实施例中，第一导电类型为N型，第二导电类型为P型，该功函数调节层2322可以为N型功函数调节层。例如，该N型功函数调节层的材料可以包括钛铝合金(TiAl)。在该实施例中，第一区域125的导电类型例如可以为N型，第一掺杂区121的导电类型例如可以为N+型，第二掺杂区122的导电类型例如可以为P+型。在这样的情况下，与采用P型功函数调节层时的栅极阈值电压相比，该功函数调节层2322采用N型功函数调节层，可以提高栅极的阈值电压VT，例如，可以将栅极阈值电压VT从原来的0.1V～0.4V提高到0.6V～1.2V，从而可以使得沟道比较难地开启。因此在ESD保护器件开启的情况下，当沟道很难开启(例如没有开启)时，电流可以在鳍片的较大区域内流过，而不容易形成局部大电流，并且也容易散热，从而可以进一步减小ESD保护器件性能下降的可能性，同时也起到保护内部电路的作用。
图3是示意性地示出根据本发明另一个实施例的ESD保护器件的横截面示意图。如图3所示，该ESD保护器件30包括与图1示出的ESD保护器件10以及图2示出的ESD保护器件20类似的结构，这里不再赘述。
在一个实施例中，如图3所示，半导体鳍片120还可以包括与第二掺杂区间隔开的具有第一导电类型的第三掺杂区123。其中，该第三掺杂区123的掺杂浓度大于第一区域125的掺杂浓度。
在一个实施例中，如图3所示，栅极结构可以包括：在半导体鳍片120上位于第一掺杂区121和第二掺杂区122之间的第一栅极结构330，以及在半导体鳍片120上位于第二掺杂区122和第三掺杂区123之间的第二栅极结构430。这里，第一栅极结构330和第二栅极结构430分别包括与图2中的栅极结构230相同或相似的结构。例如，第一栅极结构330中的栅极绝缘物层331、栅极332(其包括的功函数调节层3322和导电材料层3321)以及间隔物333分别与图2中的栅极结构230中的栅极绝缘物层231、栅极232(其包括的功函数调节层2322和导电材料层2321)以及间隔物233相同或相似。又例如，第二栅极结构430中的栅极绝缘物层431、栅极432(其包括的功函数调节层4322和导电材料层4321)以及间隔物433分别与图2中的栅极结构230中的栅极绝缘物层231、栅极232(其包括的功函数调节层2322和导电材料层2321)以及间隔物233相同或相似。
在一个实施例中，如图3所示，第一栅极结构330的栅极332、第二栅极结构430的栅极432、第一掺杂区121和第三掺杂区123均电连接至相同电位。
在一个实施例中，如图3所示，该ESD保护器件30还可以包括：在半导体鳍片120上且部分位于第三掺杂区123中的第三电极143，以及与该第三电极143接触的第三接触件153。其中，第三接触件153与第二栅极结构430的栅极432相连。
下面结合不同的实施例说明ESD保护器件30的工作过程。
在一个实施例中，第一导电类型为P型，第二导电类型为N型，第一栅极结构330的栅极332、第二栅极结构430的栅极432、第一掺杂区121和第三掺杂区123均电连接至接地端。外部信号可以为正脉冲电压信号。在该实施例中，第一区域125的导电类型例如可以为P型，第一掺杂区121和第三掺杂区123的导电类型例如可以均为P+型，第二掺杂区122的导电类型例如可以为N+型。在这种情况下，第一栅极结构330的栅极332、第二栅极结构430的栅极432、第一掺杂区121和第三掺杂区123均电连接至接地端，第二掺杂区122电连接至接收外部信号的信号输入端，这里外部信号为正脉冲电压信号。当外部信号的正脉冲电压大于第一预设阈值时，也即第二掺杂区122有过多的正电荷堆积时，ESD保护器件开启，产生从第二掺杂区122分别到第一掺杂区121和第三掺杂区123的电流。由于栅极332和432连接至接地端，在第一区域125中没有形成沟道，因此产生的电流在鳍片120的较大区域内流过，而不容易形成局部大电流，并且也容易散热。而图3所示的这种具有三个掺杂区的结构设计有利于电流更加分散地流过鳍片，从而可以进一步减小ESD保护器件性能下降的可能性，同时也起到保护内部电路的作用。
在另一个实施例中，第一导电类型为N型，第二导电类型为P型，第一栅极结构330的栅极332、第二栅极结构430的栅极432、第一掺杂区121和第三掺杂区123均电连接至电源电压端。外部信号可以为负脉冲电压信号。在该实施例中，第一区域125的导电类型例如可以为N型，第一掺杂区121和第三掺杂区123的导电类型例如可以均为N+型，第二掺杂区122的导电类型例如可以为P+型。在这种情况下，第一栅极结构330的栅极332、第二栅极结构430的栅极432、第一掺杂区121和第三掺杂区123均电连接至电源电压端，第二掺杂区122电连接至接收外部信号的信号输入端，这里外部信号为负脉冲电压信号。当外部信号的负脉冲电压大于第二预设阈值时，也即第二掺杂区122有过多的负电荷堆积时，ESD保护器件开启，产生分别从第一掺杂区121和第三掺杂区123到第二掺杂区122的电流。由于栅极332和432连接至电源电压端，在第一区域125中没有形成沟道，因此产生的电流在鳍片120的较大区域内流过，而不容易形成局部大电流，并且也容易散热。而图3所示的这种具有三个掺杂区的结构设计有利于电流更加分散地流过鳍片，从而可以进一步减小ESD保护器件性能下降的可能性，同时也起到保护内部电路的作用。
图4是示出根据本发明一个实施例的保护电路的方法的流程图。
在步骤S401，获得ESD保护器件，其中该ESD保护器件包括：半导体衬底；位于该半导体衬底上的半导体鳍片，该半导体鳍片包括：第一区域、第一掺杂区和第二掺杂区，其中该第一掺杂区和该第二掺杂区分别与该第一区域邻接且互相间隔开；以及在该半导体鳍片上的栅极结构。
在步骤S402，将栅极结构与第一掺杂区电连接至相同电位。
在步骤S403，将第二掺杂区电连接至接收外部信号的信号输入端。
其中，该ESD保护器件被设置在外部信号要进入的内部电路之前的位置处。上述实施例可以实现对内部电路的保护作用。
在一个实施例中，第一区域具有第一导电类型。第一掺杂区具有所述第一导电类型，其掺杂浓度大于第一区域的掺杂浓度。第二掺杂区具有与所述第一导电类型相反的第二导电类型，其掺杂浓度大于第一区域的掺杂浓度。
在一个实施例中，第一导电类型可以为P型，第二导电类型可以为N型。将栅极结构与第一掺杂区电连接至相同电位的步骤包括：将该栅极结构与该第一掺杂区电连接至接地端。在将第二掺杂区电连接至接收外部信号的信号输入端的步骤中，该外部信号可以为正脉冲电压信号。其中，当该正脉冲电压信号大于第一预设阈值时，ESD保护器件开启，产生从第二掺杂区到第一掺杂区的电流。
在一个实施例中，第一导电类型可以为N型，第二导电类型可以为P型。将栅极结构与第一掺杂区电连接至相同电位的步骤包括：将该栅极结构与该第一掺杂区电连接至电源电压端。在将第二掺杂区电连接至接收外部信号的信号输入端的步骤中，该外部信号可以为负脉冲电压信号。其中，当该负脉冲电压信号小于第二预设阈值时，ESD保护器件开启，产生从第一掺杂区到第二掺杂区的电流。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (18)

1.一种静电放电ESD保护器件，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的半导体鳍片，所述半导体鳍片包括：第一区域、第一掺杂区和第二掺杂区，其中所述第一掺杂区和所述第二掺杂区分别与所述第一区域邻接且互相间隔开；以及
在所述半导体鳍片上的栅极结构；
其中，所述栅极结构与所述第一掺杂区电连接至相同电位；
所述第一区域具有第一导电类型，所述第一掺杂区具有所述第一导电类型，所述第二掺杂区具有与所述第一导电类型相反的第二导电类型；
所述栅极结构包括在所述半导体鳍片的一部分表面上的栅极绝缘物层、在所述栅极绝缘物层上的栅极以及在所述栅极两侧表面上的间隔物；其中，所述栅极与所述第一掺杂区电连接至相同电位，所述第二掺杂区电连接至接收外部信号的信号输入端；
所述栅极包括：在所述栅极绝缘物层上的功函数调节层以及在所述功函数调节层上的导电材料层；
其中，所述第一导电类型为P型，所述第二导电类型为N型，所述功函数调节层为P型功函数调节层；或者，所述第一导电类型为N型，所述第二导电类型为P型，所述功函数调节层为N型功函数调节层。
2.根据权利要求1所述ESD保护器件，其特征在于，
所述第一掺杂区的掺杂浓度大于所述第一区域的掺杂浓度；
所述第二掺杂区的掺杂浓度大于所述第一区域的掺杂浓度。
3.根据权利要求1所述ESD保护器件，其特征在于，
所述第一导电类型为P型，所述第二导电类型为N型，所述栅极与所述第一掺杂区电连接至接地端。
4.根据权利要求3所述ESD保护器件，其特征在于，
所述外部信号为正脉冲电压信号。
5.根据权利要求1所述ESD保护器件，其特征在于，
所述第一导电类型为N型，所述第二导电类型为P型，所述栅极与所述第一掺杂区电连接至电源电压端。
6.根据权利要求5所述ESD保护器件，其特征在于，
所述外部信号为负脉冲电压信号。
7.根据权利要求1所述ESD保护器件，其特征在于，
所述P型功函数调节层的材料包括氮化钛或氮化钽。
8.根据权利要求1所述ESD保护器件，其特征在于，
所述N型功函数调节层的材料包括钛铝合金。
9.根据权利要求1所述ESD保护器件，其特征在于，还包括：
在所述半导体鳍片上且部分位于所述第一掺杂区中的第一电极，以及在所述半导体鳍片上且部分位于所述第二掺杂区中的第二电极。
10.根据权利要求9所述ESD保护器件，其特征在于，还包括：
与所述第一电极接触的第一接触件，以及与所述第二电极接触的第二接触件；
其中，所述第一接触件与所述栅极相连，所述第二接触件电连接至接收外部信号的信号输入端。
11.根据权利要求1所述ESD保护器件，其特征在于，
所述半导体鳍片还包括与所述第二掺杂区间隔开的具有所述第一导电类型的第三掺杂区，
其中，所述第三掺杂区的掺杂浓度大于所述第一区域的掺杂浓度。
12.根据权利要求11所述ESD保护器件，其特征在于，
所述栅极结构包括：在所述半导体鳍片上位于所述第一掺杂区和所述第二掺杂区之间的第一栅极结构，以及在所述半导体鳍片上位于所述第二掺杂区和所述第三掺杂区之间的第二栅极结构；
其中，所述第一栅极结构的栅极、所述第二栅极结构的栅极、所述第一掺杂区和所述第三掺杂区均电连接至所述相同电位。
13.根据权利要求12所述ESD保护器件，其特征在于，还包括：
在所述半导体鳍片上且部分位于所述第三掺杂区中的第三电极，以及与所述第三电极接触的第三接触件；
其中，所述第三接触件与所述第二栅极结构的栅极相连。
14.根据权利要求2所述ESD保护器件，其特征在于，
所述半导体衬底包括具有所述第一导电类型的第二区域，
其中，所述第二区域与所述第一区域邻接，所述第二区域的掺杂浓度与所述第一区域的掺杂浓度相同。
15.一种保护电路的方法，其特征在于，包括：
获得ESD保护器件，其中所述ESD保护器件包括：半导体衬底；位于所述半导体衬底上的半导体鳍片，所述半导体鳍片包括：第一区域、第一掺杂区和第二掺杂区，其中所述第一掺杂区和所述第二掺杂区分别与所述第一区域邻接且互相间隔开；以及在所述半导体鳍片上的栅极结构；
将所述栅极结构与所述第一掺杂区电连接至相同电位；以及
将所述第二掺杂区电连接至接收外部信号的信号输入端；
其中，所述ESD保护器件被设置在所述外部信号要进入的内部电路之前的位置处；
所述第一区域具有第一导电类型，所述第一掺杂区具有所述第一导电类型，所述第二掺杂区具有与所述第一导电类型相反的第二导电类型；
所述栅极结构包括在所述半导体鳍片的一部分表面上的栅极绝缘物层、在所述栅极绝缘物层上的栅极以及在所述栅极两侧表面上的间隔物；其中，所述栅极与所述第一掺杂区电连接至相同电位，所述第二掺杂区电连接至接收外部信号的信号输入端；
所述栅极包括：在所述栅极绝缘物层上的功函数调节层以及在所述功函数调节层上的导电材料层；
其中，所述第一导电类型为P型，所述第二导电类型为N型，所述功函数调节层为P型功函数调节层；或者，所述第一导电类型为N型，所述第二导电类型为P型，所述功函数调节层为N型功函数调节层。
16.根据权利要求15所述的方法，其特征在于，
所述第一掺杂区的掺杂浓度大于所述第一区域的掺杂浓度；
所述第二掺杂区的掺杂浓度大于所述第一区域的掺杂浓度。
17.根据权利要求15所述的方法，其特征在于，
所述第一导电类型为P型，所述第二导电类型为N型；
将所述栅极结构与所述第一掺杂区电连接至相同电位的步骤包括：将所述栅极结构与所述第一掺杂区电连接至接地端；
在将所述第二掺杂区电连接至接收外部信号的信号输入端的步骤中，所述外部信号为正脉冲电压信号；
其中，当所述正脉冲电压信号大于第一预设阈值时，所述ESD保护器件开启，产生从所述第二掺杂区到所述第一掺杂区的电流。
18.根据权利要求15所述的方法，其特征在于，
所述第一导电类型为N型，所述第二导电类型为P型；
将所述栅极结构与所述第一掺杂区电连接至相同电位的步骤包括：将所述栅极结构与所述第一掺杂区电连接至电源电压端；
在将所述第二掺杂区电连接至接收外部信号的信号输入端的步骤中，所述外部信号为负脉冲电压信号；
其中，当所述负脉冲电压信号小于第二预设阈值时，所述ESD保护器件开启，产生从所述第一掺杂区到所述第二掺杂区的电流。
CN201610626293.3A 2016-08-02 2016-08-02 静电放电esd保护器件以及保护电路的方法 Active CN107680956B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610626293.3A CN107680956B (zh) 2016-08-02 2016-08-02 静电放电esd保护器件以及保护电路的方法
US15/659,525 US10797044B2 (en) 2016-08-02 2017-07-25 Electrostatic discharge protection device and method
EP17184173.7A EP3288080A1 (en) 2016-08-02 2017-08-01 Electrostatic discharge protection device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610626293.3A CN107680956B (zh) 2016-08-02 2016-08-02 静电放电esd保护器件以及保护电路的方法

Publications (2)

Publication Number Publication Date
CN107680956A CN107680956A (zh) 2018-02-09
CN107680956B true CN107680956B (zh) 2019-12-03

Family

ID=59520754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610626293.3A Active CN107680956B (zh) 2016-08-02 2016-08-02 静电放电esd保护器件以及保护电路的方法

Country Status (3)

Country Link
US (1) US10797044B2 (zh)
EP (1) EP3288080A1 (zh)
CN (1) CN107680956B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10680087B2 (en) * 2018-09-05 2020-06-09 Nxp B.V. Gated diode having fingers with elevated gates
US11521967B2 (en) * 2019-06-28 2022-12-06 Stmicroelectronics International N.V. Multi-finger devices with reduced parasitic capacitance
US11527528B2 (en) * 2020-04-21 2022-12-13 Globalfoundries Singapore Pte. Ltd. Electrostatic discharge protection devices and methods of forming electrostatic discharge protection devices
US20220199610A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Substrate-less electrostatic discharge (esd) integrated circuit structures

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5199976A (en) * 1991-06-13 1993-04-06 The Gillette Company Ozone-friendly correction fluid
WO1996022613A1 (en) * 1995-01-20 1996-07-25 Peregrine Semiconductor Corporation Method and structure for providing esd protection for silicon on insulator integrated circuits
TW201104757A (en) * 2009-03-13 2011-02-01 Qualcomm Inc Gated diode having at least one lightly-doped drain (LDD) implant blocked and circuits and methods employing same
CN102593804A (zh) * 2011-01-07 2012-07-18 台湾积体电路制造股份有限公司 Esd保护器件以及用于形成esd保护器件的方法
CN103515244A (zh) * 2012-06-15 2014-01-15 国际商业机器公司 具有降低的层间电介质层蚀刻速率的替代金属栅极处理
CN103855156A (zh) * 2012-11-29 2014-06-11 台湾积体电路制造股份有限公司 与finfet工艺相兼容的二极管结构
CN104081531A (zh) * 2012-02-27 2014-10-01 应用材料公司 用于金属栅极电极的原子层沉积方法
CN105336690A (zh) * 2014-06-27 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN105513969A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
DE102006023429B4 (de) * 2006-05-18 2011-03-10 Infineon Technologies Ag ESD-Schutz-Element zur Verwendung in einem elektrischen Schaltkreis
US8461651B2 (en) * 2010-11-04 2013-06-11 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences ESD protection devices for SOI integrated circuit and manufacturing method thereof
KR20170029799A (ko) * 2015-09-08 2017-03-16 삼성전자주식회사 반도체 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5199976A (en) * 1991-06-13 1993-04-06 The Gillette Company Ozone-friendly correction fluid
WO1996022613A1 (en) * 1995-01-20 1996-07-25 Peregrine Semiconductor Corporation Method and structure for providing esd protection for silicon on insulator integrated circuits
TW201104757A (en) * 2009-03-13 2011-02-01 Qualcomm Inc Gated diode having at least one lightly-doped drain (LDD) implant blocked and circuits and methods employing same
CN102593804A (zh) * 2011-01-07 2012-07-18 台湾积体电路制造股份有限公司 Esd保护器件以及用于形成esd保护器件的方法
CN104081531A (zh) * 2012-02-27 2014-10-01 应用材料公司 用于金属栅极电极的原子层沉积方法
CN103515244A (zh) * 2012-06-15 2014-01-15 国际商业机器公司 具有降低的层间电介质层蚀刻速率的替代金属栅极处理
CN103855156A (zh) * 2012-11-29 2014-06-11 台湾积体电路制造股份有限公司 与finfet工艺相兼容的二极管结构
CN105336690A (zh) * 2014-06-27 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN105513969A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Also Published As

Publication number Publication date
US20180040605A1 (en) 2018-02-08
CN107680956A (zh) 2018-02-09
US10797044B2 (en) 2020-10-06
EP3288080A1 (en) 2018-02-28

Similar Documents

Publication Publication Date Title
US10510744B2 (en) Vertical nanowire transistor for input/output structure
CN107680956B (zh) 静电放电esd保护器件以及保护电路的方法
US10964686B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10373946B2 (en) Diode-triggered Schottky silicon-controlled rectifier for Fin-FET electrostatic discharge control
CN104282686B (zh) 宽带隙半导体装置
TW201843801A (zh) 靜電放電保護裝置
JP2010532566A (ja) 静電放電保護デバイスおよびこれを含む半導体デバイスの製造方法
CN112151620B (zh) 一种具有esd防护结构的结型场效应管
TWI278095B (en) High voltage operating electrostatic discharge protection device
US20120250195A1 (en) Electrostatic discharge power clamp with a jfet based rc trigger circuit
EP2637211B1 (en) ESD protection semiconductor device
KR20220027923A (ko) 트리거 디바이스를 갖는 보호 디바이스 및 그 형성 방법
CN105702719B (zh) 具有改进稳定性的功率半导体器件及其生产方法
CN106783839B (zh) 具体用于防止过电压的电子设备
CN107240584B (zh) 静电放电esd保护器件和半导体装置
US20140197448A1 (en) Bidirectional Semiconductor Device for Protection against Electrostatic Discharges
Tam et al. Snapback breakdown ESD device based on zener diodes on silicon-on-insulator technology
CN111403379B (zh) 一种基于soi工艺的静电放电保护结构
TWI556430B (zh) 非對稱閘極的穿隧式電晶體
US9202908B2 (en) Protection diode
CN105990319B (zh) 功率开关元件
Joung et al. Study on ESD Protection Device Based on 4H-SiC GGNMOS with Improved Snapback Characteristics
Peng et al. Novel SCR structure for power supply protection in FinFET technology
CN110797336B (zh) 静电保护电路、静电保护器件及其形成方法
JP2002176347A (ja) 過電流制限型半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant