CN103855109A - 芯片模块、绝缘材料和制造芯片模块的方法 - Google Patents
芯片模块、绝缘材料和制造芯片模块的方法 Download PDFInfo
- Publication number
- CN103855109A CN103855109A CN201310757262.8A CN201310757262A CN103855109A CN 103855109 A CN103855109 A CN 103855109A CN 201310757262 A CN201310757262 A CN 201310757262A CN 103855109 A CN103855109 A CN 103855109A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- carrier
- chip module
- insulating
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000012774 insulation material Substances 0.000 title abstract 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 230000004888 barrier function Effects 0.000 claims description 77
- 239000000463 material Substances 0.000 claims description 37
- 239000011810 insulating material Substances 0.000 claims description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000003466 welding Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 244000287680 Garcinia dulcis Species 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910017750 AgSn Inorganic materials 0.000 description 1
- 229910016347 CuSn Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明涉及芯片模块、绝缘材料和制造芯片模块的方法。一种芯片模块包括载体、布置在载体上或嵌入载体内的半导体芯片和至少部分地覆盖载体的面的绝缘层。绝缘层的介电常数εr和导热系数λ满足条件λ·εr＜4.0W·m-1·K-1。
Description
技术领域
本发明涉及芯片模块、绝缘材料和制造芯片模块的方法。
背景技术
在芯片模块中，半导体芯片可布置在载体上且可产生热。为了防止由过高的温度造成的损害，可提供导热绝缘层以将热传递至例如热沉。
附图说明
附图被包括以提供对实施例的进一步理解并被包含在本说明书中且构成本说明书的一部分。附图示出实施例并与说明一起用于解释实施例的原理。其它实施例和实施例的许多预期的优点将随着通过参考以下详细描述变得更好理解而易于被认识到。附图的元件不一定是相对于彼此成比例的。相同的附图标记表示对应的相似部分。
图1示出了根据实施例的芯片模块的示意性载面侧视图图示；
图2示出了根据实施例的芯片模块的示意性截面侧视图图示；
图3示出了用于绝缘的材料的热阻和尺寸之间的关系；
图4示出了绝缘层的热阻和电容之间的关系；
图5示出了根据实施例的芯片模块的示意性截面侧视图图示；以及
图6示出了用于图示根据实施例的制造芯片模块的方法的流程图。
具体实施方式
现在参考附图描述各个方面和实施例，其中贯穿全文相同的附图标记通常用于指代相似的元件。在以下描述中，为了解释的目的，阐述了大量的具体细节以提供对实施例的一个或多个方面的全面理解。然而，对本领域技术人员来说可能显而易见的是，实施例的一个或多个方面可被实现为具有较少程度的具体细节。在其它情形下，以示意性形式示出已知的结构和元件以利于描述实施例的一个或多个方面。应理解的是，可使用其它实施例且可作出结构上或逻辑上的改变而不脱离本发明的范围。应注意的是，附图不是按比例的或者不一定是按比例的。
此外，虽然可仅针对若干实施方式中的一个来公开实施例的特定特征或方面，但可以将这样的特征或方面与其它实施方式的一个或多个其它特征或方面相组合，如可能被期望的且对任何给定或特定的应用有利的那样。而且，在术语“包括(include)”、“含有(have)”、“具有(with)”或其其它变形被用于详细描述或权利要求中的程度下，意图是使这些术语以类似于术语“包含(comprise)”的方式是包括性的(inclusive)。可以使用术语“耦合的”和“连接的”以及其派生词。应理解的是，这些术语可用来表示两个元件、无论它们是直接物理接触或电接触还是它们相互不直接接触都相互协作或相互作用。而且，术语“示例性的”意思仅仅是作为示例，而不是最佳的或最优的。因此以下详细描述不应在限制性的意义上被理解，并且本发明的范围由所附权利要求来限定。
芯片模块和制造芯片模块的方法的实施例可使用各种类型的半导体芯片或被包括在半导体芯片中的电路，它们中的一些包括AC/DC或DC/DC转换器电路、功率MOS晶体管、功率肖特基二极管、逻辑集成电路、模拟集成电路、混合信号集成电路、传感器电路、MEMS(微机电系统)、功率集成电路、具有集成无源器件的芯片等。实施例也可使用如下半导体芯片，所述半导体芯片包括MOS晶体管结构或垂直晶体管结构(类似于例如IGBT(绝缘栅双极晶体管)结构)，或者一般而言包括如下晶体管结构：在该晶体管结构中，至少一个电接触焊盘布置在半导体芯片的第一主表面上且至少一个其它电接触焊盘布置在与半导体芯片的第一主表面相对的半导体芯片的第二主表面上。而且，绝缘材料的实施例可例如用于提供各种类型的壳体中的绝缘层和用于电子电路和部件的绝缘，和/或用于提供包括上面提到的半导体芯片和电路的各种类型的半导体芯片或被包括在半导体芯片中的电路中的绝缘层。
在若干个实施例中，层或层堆叠被施加到彼此或材料被施加或沉积至这些层上。应理解的是，任何诸如“施加的”或“沉积的”这样的术语意味着字面上涵盖将层施加到彼此上的所有类型的技术。特别地，它们意味着涵盖其中将多个层作为整体一次进行施加的技术(类似于例如层压技术)，以及其中以类似于例如溅射、电镀、模制、CVD等的依次方式沉积多个层的技术。
半导体芯片可包括在其外表面的一个或多个上的接触元件或接触焊盘，其中接触元件用于电接触半导体芯片。接触元件可具有任何期望的形式或形状。它们可以例如具有连接盘(1and)的形式，即半导体封装的外表面上的平坦接触层。接触元件或接触焊盘可由任何导电材料制成，例如，由诸如例如铝、金或铜的金属、或者金属合金、或者导电有机材料、或者导电半导体材料制成。
在权利要求和以下描述中，制造芯片模块的方法的不同实施例特别是在流程图中被描述为工艺或方法的特定序列。应指出，这些实施例不应被限制为所描述的特定顺序。不同工艺或方法中的特定的一些或全部也可同时被执行或以其它任何有用的和适当的顺序被执行。
本申请中描述的芯片模块包括载体。载体可以包括任何种类的材料或由任何种类的材料构成，诸如例如陶瓷或金属材料、铜或铜合金或铁/镍合金。载体可与半导体芯片的一个接触元件机械地和电气地连接。半导体芯片可通过回流焊接、真空焊接、扩散焊接或借助于导电粘接剂的粘接中的一个或多个被连接至载体。如果扩散焊接被用作半导体芯片和载体之间的连接技术，则可使用由于焊接工艺之后的界面扩散过程而导致半导体和载体之间的界面处的金属间相的焊接材料。在铜或铁/镍载体的情形下，因此期望使用包含AuSn、AgSn、CuSn、AgIn、AuIn或CuIn的焊接材料或者由其组成的焊接材料。可替换地，如果半导体芯片是要粘接至载体，则可使用导电粘接剂。粘接剂可例如基于环氧树脂，所述环氧树脂可富含金、银、镍或铜的颗粒以增强其导电性。
半导体芯片的接触元件可包括扩散阻挡层。扩散阻挡层在扩散焊接的情形下防止焊接材料从载体扩散至半导体芯片中。例如，接触元件上的薄的钛层可实现这样的扩散阻挡层。
参考图1，示出了根据实施例的芯片模块的示意性截面侧视图图示。根据图1的芯片模块10包括半导体芯片12、其上布置了所述半导体芯片12的载体11和覆盖载体11的面的绝缘层13。
绝缘层13提供接触绝缘层13的上表面的载体11和绝缘层13的下表面之间的电绝缘。当操作半导体芯片12时，可产生过多的热，其应被传递离开半导体芯片12以防止由于不期望的温度上升引起的损害。可通过载体11和绝缘层13被传递离开半导体芯片12的热量取决于所涉及的层的热导率。因此，通过增大绝缘层13的热导率，可改善通过该层进行的热传递。用在绝缘层中的材料可以如下面讨论的那样被选择。
参考图2，示出了根据实施例的芯片模块的示意性截面侧视图图示。根据图2的芯片模块20包括半导体芯片22、其上布置了所述半导体芯片22的载体21和覆盖载体21的面的绝缘层23。根据图2的芯片模块20还包括热沉24，其被布置在绝缘层23的与载体21相对的表面上。热沉24接收和/或耗散由半导体芯片22产生的热，即热通过载体21和绝缘层23被传递离开半导体芯片22至热沉24。因此，通过增大绝缘层23的热导率，可通过改善到热沉的热传递来改进冷却效果。可以如下那样选择用在绝缘层中的材料。
参考图3，示出了图示热导率的倒数、即绝缘层的热阻Rth如何对应于以下方程取决于该层的面积35和厚度31、32、33、34、35的图：
Rth=λ-1·(厚度/面积)，
其中λ为用在绝缘层中的材料的导热系数。曲线31、32、33和34分别与800μm、600μm、400μm和0μm的绝缘层厚度有关。因此，图3指示，图1和2中给出的绝缘层13、23的热导率可通过减小其厚度或通过增大其面积来改进。
然而，图1和2中示出的绝缘层13、23的电容由如下方程来确定：
C=ε0·εr·(面积/厚度)，
其中面积和厚度与绝缘层13、23的尺寸有关，ε0为电常数而εr为绝缘材料的介电常数。因此，通过减小绝缘层23的厚度或通过增大绝缘层23的面积，增大了绝缘层13、23的电容。
增大绝缘层13、23的电容可对芯片模块10、20的性能具有不利影响。例如，增大电容可导致去往或来自芯片模块内部的相应电容器的较大的动态电流振荡。特别地，当使用较高的频率操作芯片模块时，例如，为了允许具有较小尺寸的电部件的使用，可增大由于上面提到的动态电流引起的相应欧姆损耗。因此，由于动态电流引起的功率损耗可降低芯片模块的功率效率并增大芯片模块内部的热产生。虽然可能较不显著，但这样的劣化效应在低频时也可能是明显的。
而且，增大绝缘层13、23的电容降低了层的阻抗，这可能支持串扰，特别是在较高频率的操作期间。这样的串扰可导致绝缘层13、23上的不期望的能量消耗，其可降低芯片模块10、20的功率效率或增大芯片模块10、20中的热产生。而且，这样的串扰可通过绝缘层13、23传输电信号，特别是高频信号，其可引起例如对邻居电气设备或部件的不期望的电磁干扰。
在根据图1和2的实施例中，用在绝缘层中的材料的选择可考虑获得用于从半导体芯片12、22的改进的热传递的低热阻Rth，但也考虑避免过度增大绝缘层13、23的电容。换句话说，为了解决芯片模块10、20中的不期望的动态电流功率损耗和通过绝缘层13、23传输的电磁干扰，用在绝缘层中的材料可被选择为满足不等式：
Rth·C=ε0·εr·λ-1＜ISOmax，
其中ISOmax表示乘积ε0·εr·λ-1的上限。
图4示出了针对乘积Rth·C的固定值而给定的Rth和C之间的关系40，其中该固定值对应于用在绝缘层13、23中的材料的选择。可通过改变绝缘层13、23的面积或厚度来选择曲线40上的不同点。换句话说，乘积Rth·C与使用的材料有关，而不依赖于绝缘层13、23的尺寸。绝缘层13、23的尺寸可被选择为满足另外的条件，诸如例如以将绝缘层13、23限制为最大热阻Rth，max或限制为最大电容CISO，max，如图4中所示。
满足以上不等式ε0·εr·λ-1＜ISOmax的材料也满足εr·λ-1＜ISOmax/ε0，因为电常数ε0与所使用的材料无关。例如，根据图1和2中示出的实施例，用在绝缘层13、23中的材料满足条件λ·εr＜4.0W·m-1·K-1。
参考图5，示出了根据实施例的芯片模块50的示意性截面侧视图图示。根据图5的芯片模块50包括载体51、嵌入载体51中的半导体芯片52和覆盖载体51的面的绝缘层53。半导体芯片被提供有将半导体芯片52的连接延伸至载体51的上表面的触点56、57。另外的电气部件58可以被例如提供在载体51的上表面上。根据图5的芯片模块50还包括热沉54，热沉54包括金属层55，其被布置在绝缘层53的下表面上。同样在这一实施例中，用在绝缘层13、23中的材料可以是有孔的和/或被选择为满足条件λ·εr＜4.0W·m-1·K-1。
根据图1、2或5中任一图的芯片模块10、20、50的实施例，绝缘层13、23、53的介电常数εr和导热系数λ满足λ·εr＜3.5W·m-1·K-1、λ·εr＜3.0W·m-1·K-1、λ·εr＜2.0W·m-1·K-1或λ·εr＜1.0W·m-1·K-1。
根据图1、2或5中任一图的芯片模块10、20、50的实施例，绝缘层包括有孔材料。该有孔材料的孔隙率是材料中的空白空间、例如填充有空气的空间的量的量度，并且是空白空间占绝缘层13、23、53的总体积的百分比。例如，在一个实施例中，绝缘层13、23、53的孔隙率可被选择为大于25％、50％或60％。
根据图1、2或5中任一图的芯片模块10、20、50的实施例，用在绝缘层中的材料包括二氧化硅、氟掺杂二氧化硅、碳掺杂二氧化硅、聚合物电介质、氮化物或金属氧化物中的至少一种。
根据图1、2或5中任一图的芯片模块10、20、50的实施例，绝缘层的介电常数εr低于3.5、3.0、2.0或1.5。例如，通过降低介电常数εr的最大值来减小绝缘层的电容、以便如上讨论的那样得到例如降低的串扰和功率损耗可能是可能的。
类似地，根据图1、2或5中任一图的芯片模块10、20、50的实施例，绝缘层的导热系数λ可被选择为大于0.7W·m-1·K-1、1.0W·m-1·K-1或1.3W·m-1·K-1。例如，通过增大导热系数λ的最小值来减小绝缘层的热阻Rth、以便如上讨论的那样得到例如绝缘层13、23、53上的改善的热传递可能是可能的。
根据图1、2或5中任一图的芯片模块10、20、50的实施例，绝缘层13、23、53的厚度小于100μm、10μm或5μm。根据芯片模块的另一实施例，
绝缘层13、23、53部分地覆盖载体11、21、51的相应面。
根据图1、2或5中任一图的芯片模块10、20、50的实施例，芯片模块20、50可包括或可不包括热沉24、54，其中热沉可布置在绝缘层23、53的与载体相对的表面上。例如，在包括或不包括热沉24、54的实施例中，芯片模块10、20、50可包括被提供以用于将芯片模块20、50附着至外部热沉24、54的通孔(在图中未示出)，其中所述通孔延伸穿过载体11、21、51和绝缘层13、23、53。
结合图1、2和5中示出的实施例，可根据如前所述的特征和实施例来形成芯片模块的另外的实施例。
根据绝缘材料的实施例，例如如用在图1、2和5中示出的芯片模块10、20、50的实施例中那样，绝缘材料的介电常数εr和导热系数λ满足条件λεr＜4.0W·m-1·K-1。在绝缘材料的另外的实施例中，介电常数εr和导热系数λ可满足λ·εr＜3.5W·m-1·K-1、λ·εr＜3.0W·m-1·K-1、λ·εr＜2.0W·m-1·K-1或λ·εr＜1.0W·m-1·K-1。
根据绝缘材料的实施例，绝缘材料为有孔材料。例如，绝缘材料的孔隙率可大于25％、50％或60％。
根据绝缘材料的实施例，绝缘材料包括二氧化硅、氟掺杂二氧化硅、碳掺杂二氧化硅、聚合物电介质、氮化物或金属氧化物中的至少一种。
根据绝缘材料的实施例，介电常数εr可低于3.5、3.0、2.0或1.5。可替换地，导热系数λ可大于0.7W·m-1·K-1、1.0W·m-1·K-1或1.3W·m-1·K-1。
上述绝缘材料可包括在用于承载电子部件的衬底的实施例中。特别地，用于承载电子部件的衬底的实施例可包括已被施加至衬底的表面的绝缘材料。
参考图6，示出了根据实施例的制造芯片模块的方法的流程图。方法600包括提供载体(框601)、提供半导体芯片和将半导体芯片布置在载体上或将半导体芯片嵌入载体内(框602)、提供绝缘材料，其中绝缘材料的介电常数εr和导热系数λ满足条件λ·εr＜4.0W·m-1·K-1(框603)以及施加绝缘材料以形成至少部分地覆盖载体的面的绝缘层(框604)。
根据图6的方法的实施例，绝缘层被提供(框603)作为有孔材料或甚至作为具有大于25％、50％或60％的孔隙率的有孔材料。
根据图6的方法的实施例，绝缘层被提供为具有满足λεr＜3.5W·m-1·K-1、λ·εr＜3.0W·m-1·K-1、λ·εr＜2.0W·m-1·K-1或λ·εr＜1.0W·m-1·K-1的介电常数εr和导热系数λ。
根据图6的方法的实施例，绝缘层作为膜被施加在载体的面上或通过使用蚀刻、UV固化、气相沉积或旋涂工艺沉积或形成绝缘层来将绝缘层施加在载体的面上。而且，绝缘层可通过打印或旋涂中的一种或多种来形成或通过传统的光刻进行构造。
然而，值得指出的是，在一些实施例中，提供绝缘材料(框603)的步骤和将绝缘材料施加至载体(框604)的步骤可被同时执行，即，在这里将绝缘材料直接提供在载体上。这同样适用于提供、布置和嵌入半导体芯片的步骤，即通过将半导体芯片布置在载体上或将半导体芯片嵌入载体内来提供半导体芯片的步骤(框602)。
虽然已经根据一个或多个实施方式说明和描述了本发明，但可对所说明的示例进行替换和/或修改而不脱离所附权利要求的精神和范围。特别地，对于由上述部件或结构(组件、器件、电路、系统等)执行的各种功能，除非另外指出，否则用于描述这样的部件的术语(包括对“装置”的提及)意图对应于执行所述部件的指定功能的(例如，功能上等效的)任何部件或结构，即使与执行本文中所说明的本发明的示例性实施方式中的功能的所公开的结构在结构上并不等同也是这样。
Claims (26)
1.一种芯片模块，包括：
半导体芯片；
载体，其中半导体芯片被布置在载体上或被嵌入到载体内；以及
至少部分地覆盖载体的面的绝缘层，其中绝缘层的介电常数εr和导热系数λ满足条件λ·εr＜4.0W·m-1·K-1。
2.根据权利要求1所述的芯片模块，其中所述绝缘层的介电常数εr和导热系数λ满足λ·εr＜1.0W·m-1·K-1。
3.根据权利要求1所述的芯片模块，其中所述绝缘层包括有孔材料。
4.根据权利要求3所述的芯片模块，其中所述有孔材料的孔隙率大于50％。
5.根据权利要求1所述的芯片模块，其中所述绝缘层包括选自包括未掺杂二氧化硅、氟掺杂二氧化硅、碳掺杂二氧化硅、聚合物电介质、氮化物和金属氧化物的组中的至少一种材料。
6.根据权利要求1所述的芯片模块，其中所述绝缘层的介电常数εr小于2.0。
7.根据权利要求1所述的芯片模块，其中所述绝缘层的导热系数λ大于1.0W·m-1·K-1。
8.根据权利要求1所述的芯片模块，其中所述绝缘层具有小于10μm的厚度。
9.根据权利要求1所述的芯片模块，其中所述载体为陶瓷的或金属的。
10.根据权利要求1所述的芯片模块，还包括用于将芯片模块附着至外部热沉的通孔，其中所述通孔延伸穿过所述载体和所述绝缘层。
11.根据权利要求1所述的芯片模块，还包括被布置在所述绝缘层的表面上的热沉，该表面与面向所述载体的表面相对。
12.根据权利要求1所述的芯片模块，其中所述半导体芯片包括功率集成电路、AC/DC或DC/DC转换器电路、功率MOS晶体管、功率肖特基二极管、垂直晶体管结构或绝缘栅双极晶体管中的至少一种。
13.一种芯片模块，包括：
半导体芯片；
载体，其中所述半导体芯片被布置在所述载体上或被嵌入到所述载体内；以及
至少部分到覆盖所述载体的面的绝缘层，其中所述绝缘层包括有孔材料。
14.一种绝缘材料，其具有满足条件λ·εr＜4.0W·m-1·K-1的介电常数εr和导热系数λ。
15.根据权利要求14所述的绝缘材料，其中所述介电常数εr和所述导热系数λ满足＜2.0W·m-1·K-1。
16.根据权利要求14所述的绝缘材料，其中该材料为有孔材料。
17.根据权利要求16所述的绝缘材料，其中该材料的孔隙率大于60％。
18.根据权利要求14所述的绝缘材料，其中该绝缘材料包括二氧化硅、氟掺杂二氧化硅、碳掺杂二氧化硅、聚合物电介质、氮化物或金属氧化物中的至少一种。
19.根据权利要求14所述的绝缘材料，其中所述介电常数εr低于1.5。
20.根据权利要求14所述的绝缘材料，其中所述导热系数λ大于1.0W·m-1·K-1。
21.一种用于承载电子部件的衬底，所述衬底包括绝缘材料，所述绝缘材料具有满足条件λ·εr＜4.0W·m-1·K-1的介电常数εr和导热系数λ。
22.根据权利要求21所述的衬底，还包括衬底基体材料，其中所述绝缘材料已被施加至所述衬底基体材料的表面。
23.一种制造芯片模块的方法，该方法包括：
提供载体；
提供半导体芯片；
将所述半导体芯片布置在所述载体上或将所述半导体芯片嵌入至所述载体内；
提供绝缘材料，其中所述绝缘材料的介电常数εr和导热系数λ满足条件λ·εr＜4.0W·m-1·K-1；以及
施加所述绝缘材料以形成至少部分地覆盖所述载体的面的绝缘层。
24.根据权利要求23所述的方法，其中所述绝缘层被提供为具有大于25％的孔隙率的有孔材料。
25.根据权利要求23所述的方法，其中所述绝缘材料被提供为具有满足＜3.0W·m-1·K-1的介电常数εr和导热系数λ。
26.根据权利要求23所述的方法，其中施加所述绝缘层包括形成为膜或沉积所述绝缘层或使用蚀刻、UV固化、气相沉积或旋涂工艺来形成所述绝缘层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/693205 | 2012-12-04 | ||
| US13/693,205 US9117786B2 (en) | 2012-12-04 | 2012-12-04 | Chip module, an insulation material and a method for fabricating a chip module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103855109A true CN103855109A (zh) | 2014-06-11 |
| CN103855109B CN103855109B (zh) | 2016-11-30 |
Family
ID=
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104851860A (zh) * | 2015-04-30 | 2015-08-19 | 华为技术有限公司 | 一种集成电路管芯及制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4744007A (en) * | 1983-03-29 | 1988-05-10 | Nec Corporation | High density LSI package for logic circuits |
| CN1625808A (zh) * | 2001-11-05 | 2005-06-08 | 小柳光正 | 使用低介电常数材料膜的半导体器件及其制造方法 |
| CA2621131A1 (en) * | 2005-09-05 | 2007-03-15 | Denki Kagaku Kogyo Kabushiki Kaisha | Resin composition and hybrid integrated circuit board making use of the same |
| US20080191339A1 (en) * | 2007-02-09 | 2008-08-14 | Infineon Technologies Ag | Module with silicon-based layer |
| CN102007609A (zh) * | 2008-04-18 | 2011-04-06 | 旭硝子株式会社 | 发光二极管封装 |
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4744007A (en) * | 1983-03-29 | 1988-05-10 | Nec Corporation | High density LSI package for logic circuits |
| CN1625808A (zh) * | 2001-11-05 | 2005-06-08 | 小柳光正 | 使用低介电常数材料膜的半导体器件及其制造方法 |
| CA2621131A1 (en) * | 2005-09-05 | 2007-03-15 | Denki Kagaku Kogyo Kabushiki Kaisha | Resin composition and hybrid integrated circuit board making use of the same |
| US20080191339A1 (en) * | 2007-02-09 | 2008-08-14 | Infineon Technologies Ag | Module with silicon-based layer |
| CN102007609A (zh) * | 2008-04-18 | 2011-04-06 | 旭硝子株式会社 | 发光二极管封装 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104851860A (zh) * | 2015-04-30 | 2015-08-19 | 华为技术有限公司 | 一种集成电路管芯及制造方法 |
| WO2016173507A1 (zh) * | 2015-04-30 | 2016-11-03 | 华为技术有限公司 | 一种集成电路管芯及制造方法 |
| CN104851860B (zh) * | 2015-04-30 | 2018-03-13 | 华为技术有限公司 | 一种集成电路管芯及制造方法 |
| CN108281404A (zh) * | 2015-04-30 | 2018-07-13 | 华为技术有限公司 | 一种集成电路管芯及制造方法 |
| US10607913B2 (en) | 2015-04-30 | 2020-03-31 | Huawei Technologies Co., Ltd. | Integrated circuit die and manufacture method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US9117786B2 (en) | 2015-08-25 |
| DE102013113464A1 (de) | 2014-06-05 |
| US20140151856A1 (en) | 2014-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9418930B2 (en) | Power module | |
| TWI264744B (en) | Solid electrolytic capacitor, transmission-line device, method of producing the same, and composite electronic component using the same | |
| EP2469591B1 (en) | Semiconductor device package and method for fabricating the same | |
| US20080315396A1 (en) | Mold compound circuit structure for enhanced electrical and thermal performance | |
| CN103367268B (zh) | 基于pcb的射频功率封装窗口框架 | |
| US9082767B2 (en) | Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package | |
| CN107251255B (zh) | 用于电容性结构的导电穿聚合物通孔 | |
| CN104051377A (zh) | 功率覆盖结构及其制作方法 | |
| TW200929407A (en) | Semiconductor device and method of forming integrated passive device module | |
| CN101416308A (zh) | 使用薄的管芯和金属衬底的半导体管芯封装 | |
| CN103681607A (zh) | 半导体器件及其制作方法 | |
| CN102810507A (zh) | 半导体器件和使用引线框本体形成开口的方法 | |
| CN104900782A (zh) | 具有隔离件的散热增益型线路板制作方法 | |
| JP5813552B2 (ja) | 半導体パッケージおよびその製造方法 | |
| US9691682B2 (en) | Optoelectronic semiconductor component having an electrically insulating element | |
| CN104600054A (zh) | 使用低温过程的高温半导体器件封装和结构的方法及装置 | |
| US8912663B1 (en) | Embedded package structure and method for manufacturing thereof | |
| US9117786B2 (en) | Chip module, an insulation material and a method for fabricating a chip module | |
| JP2008522402A (ja) | 選択的陽極酸化された金属を用いたパッケージ及びその製作方法 | |
| CN104051363A (zh) | 芯片封装和用于制造该芯片封装的方法 | |
| CN103219314B (zh) | 电子器件以及用于制造电子器件的方法 | |
| CN204303794U (zh) | 元件收纳用封装件以及安装构造体 | |
| CN114388375A (zh) | 形成芯片封装体的方法和芯片封装体 | |
| CN102184906B (zh) | 带有绝缘体填充的阱结构的封装基板及其制造方法 | |
| CN203351587U (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |