CN103828238A - 使用双端非易失性存储器的现场可编程门阵列 - Google Patents

Abstract

本发明提供一种使用电阻型随机存取存储器（RRAM）技术的现场可编程门阵列（FPGA）。通过例示，该FPGA可以包括开关块互连件，该开关块互连件具有与垂直的信号输出线相交叉的平行信号输入线。RRAM存储单元可以形成在信号输入线与信号输出线的相应交点处。该RRAM存储单元可以包括分压器，该分压器包括被布置成横跨FPGA的VCC和VSS电串联的多个可编程电阻元件。该分压器的共同节点驱动传输门晶体管的栅极，该传输门晶体管被配置成对该交点进行激活和失活。所公开的RRAM存储器可以提供高的晶体管密度、高的逻辑利用率、快速的编程速度、辐射免疫、快的上电以及对于FPGA技术的显著益处。

Description

使用双端非易失性存储器的现场可编程门阵列

背景技术

本发明涉及包括现场可编程门阵列的装置。现场可编程门阵列（FPGA）是一种能够在制造后加以配置的集成电路。它是一种具有灵活性的装置，具有大量潜在的配置模式，以与（例如，在计算机母板上的）各种其他硬件和软件设计进行交互。FPGA配置一般使用与用于专用集成电路的硬件描述语言相似的硬件描述语言来进行描述。一般来说，FPGA可以经配置以实施ASIC能够运行的绝大多数或所有的逻辑函数，而且在装运之后仍然可以至少部分地重新配置。伴随着与ASIC设计典型相关的相对较低的设计成本，FPGA能够提供电子装置和应用的宽阵列的显著优势。

该FPGA架构一般包括一组可编程逻辑组件或逻辑块，以及用于将逻辑块的一个子集与另一个子集选择性地连接的可重新配置的互连件。逻辑块可以经配置以运行复杂的算法，或者简单的逻辑函数，如与（AND）、与非（NAND）、或非（NOR）等。大多数FPGA还包括存储元件，可以包含触发器、存储寄存器、存储器阵列等。

与大多数集成电路类似，FPGA的设计目标包括减小最小的组件尺寸、增大计算速度、降低功率消耗等。随着这些装置的应用更加广泛，也从许多方面提出了改进技术的需求。尽管在早期实施方案中FPGA主要专门用于电信和网络连接，但是它们的多样功能使得其用于其他产业、消费、自动化和工业应用中。

大体FGPA架构的一个最新进展是将嵌入式微处理器和FPGA的传统逻辑块和互连件相组合。此项进展产生了所谓的片上系统或可编程芯片上系统的装置。片上系统的许多实例已经出现，一般将处理器和模拟外围组件与FPGA架构相组合。片上系统使得微处理器的微型化达成一个新的模式。但是，正如电子行业的一般规律，急剧变化的新模式产生需要更小、更快或更低功耗的应用，从而产生对于研发的需求。

电阻型随机存取存储器（RRAM）的概念是集成电路技术的最新创新。理论上，RRAM是在介电材料中诱发导电丝（或许多导电丝）的非易失性存储器技术。在正常状态下，电介质具有高电阻，不导电。但是，对电介质施加适当电压会在其中诱发导电路径。各种物理机制促成在电介质中导电路径的产生，包括材料中的缺陷（包括自然的和通过掺杂而诱发的）、金属迁移等。一旦在电介质内形成导电丝，通过施加适宜的编程电压，它可以被激活，导致穿过电介质的低电阻导电路径，或失活，使电介质表现为高电阻的电绝缘体。因此，该导电路径可以被称为可编程的导电路径，从而产生与常规三端晶体管相似的电特性。但是，在实务上，本发明的发明人认为，RRAM在商业上算不得成功，原因包括RRAM制造材料与传统CMOS工艺的不兼容、RRAM工艺作为后段CMOS制造的一部分的不兼容，等等。

本发明的发明人认为，采用RRAM技术的基本存储单元架构可以是平行的位线与垂直的字线相交叉的配置。可编程的电阻电介质可以形成在各个位线与字线结点处。此类基本存储单元也被称为交叉点单元（cross-point cell）。RRAM交叉点单元的一个应用例如是在FPGA内的可重新配置的互连件的块。该RRAM交叉点单元可以利用与可比的静态随机存取存储器（SRAM）相比面积更小的RRAM存储单元。这种面积上的缩小可以实现更大的组件密度。该RRAM单元还会具有显著更低的功率消耗，将会是非易失性存储器（与易失性SRAM相比），对辐射免疫，将会具有更快的上电以及其他益处。但是，发明人认为，该基本交叉点单元设计在未激活的存储单元中可能会有大的寄生电流，这会使得读取访问缓慢。另外，在激活和失活状态下的电阻之比经常对于许多敏感应用来说是不够高的，这些应用可能需要10⁶或10⁶以上的比例。因此，发明人认为，结合FPGA技术来使用RRAM存储单元可以提供一些益处，在特定区域上的额外改善将有助于使得RRAM交叉点单元适宜于更宽范围的应用。

发明内容

以下为本发明的简要概述，以提供对于本文所描述的一些方面的基本理解。该概述并非是所公开主旨的全面概览。其既非为了描述所公开主旨的关键或重要元件，也不是为了描述本发明的范围。其首要目的是以简要形式呈现所公开主旨的一些概念，以作为下文将给出的更详细描述的前序。

本发明的各个方面提供了一种使用电阻型随机存取存储器（RRAM）技术的现场可编程门阵列（FPGA）。该FPGA包括开关块互连件，其中平行的信号输入线与垂直的信号输出线相交。在所述信号输入线和所述信号输出线的各个交叉点处形成RRAM存储单元。该RRAM存储单元可以包括分压器，该分压器包括跨越该RRAM存储单元的共同集电极电压（V_CC）和电源供应（V_SS）电压的电串联布置的电阻元件。该分压器的共同节点驱动着在该开关块互连件的一个交叉点处在信号输入线与信号输出线之间插入的开关晶体管（也被称作传输门晶体管（pass gate transistor））的栅极。该传输门晶体管因此被配置为激活或失活该交叉点。

根据具体方面，一种用于RRAM存储单元的分压器可以包括上拉电阻器和下拉电阻器。该上拉电阻器和下拉电阻器包括可编程电阻材料，其可以被编程为高电阻状态（不导电）或低电阻状态（导电）。当上拉电阻器被编程到低电阻状态时，与该分压器相关的传输门晶体管被激活。当该下拉电阻器被编程为低电阻状态时，该传输门晶体管被失活。而且，与诸如嵌入式闪存的常规方法相比，该分压器布置实现对于开关块交叉点的快的编程和擦除时间。另外，本发明的RRAM存储单元实现低的功耗、显著的晶粒大小的减小以及对于软错误和电磁辐射错误的抗性或免疫。因此，各个所公开的方面提供了在FPGA技术中的显著改善。

以下描述和附图将详细描述所公开的本发明的某些说明性方面。这些方面仅仅指示的是能够使用本发明原理的各种方式中的一些方式，并且所公开的主旨意图包括所有此类方面及其等同物。所公开主旨的其他优势和新颖特征在结合附图加以考虑时从本发明的以下详细描述将一目了然。

附图说明

图1所示为根据本发明的一个或多个方面的实例电阻型随机存取存储器（RRAM）单元的示意图。

图2所示为根据一些方面的用于图1的RRAM单元的分压器的样本示意图。

图3所示为根据其他方面的图1的RRAM单元的实例分压器和晶体管元件的示意图。

图4所示为在额外方面中的图1的RRAM单元的样本编程电路的示意图。

图5所示为根据又其他方面的使用RRAM单元的实例开关块互连件的方框图。

图6所示为根据一个具体方面的使用RRAM单元的实例二乘二互连件的示意图。

图7所示为根据其他方面的关于图6的二乘二互连件的实例编程操作的示意图。

图8所示为根据另一个方面的关于图6的二乘二互连件的另一个样本编程操作的示意图。

图9所示为根据一个其他方面的关于图6的二乘二互连件的实例擦除操作的示意图。

图10所示为根据又另一个方面的关于图6的二乘二互连件的额外样本擦除操作的示意图。

图11所示为根据额外方面的关于图6的二乘二互连件的样本读取/激活模式的示意图。

图12所示为根据一些方面的制造使用RRAM技术的现场可编程门阵列（FPGA）的实例方法的流程图。

图13所示为在其他方面中的制造使用RRAM存储器的开关块互连件的样本方法的流程图。

图14所示为根据本发明的一个或多个方面的实例电子操作环境的方块图。

具体实施方式

会结合附图来描述所公开的主题，其中在说明中类似的附图标记表示类似的元件。在以下说明中，出于解释的目的，会阐述众多特定细节以提供对本发明的彻底理解。但是，显然，所公开的主题无需这些细节也可以实践。在其他的例子中，以方块图或示意图形式图示熟知的结构和装置，以便于描述本发明。

如在本文中使用，术语“部件”、“系统”、“架构”等意图指代计算机或相关电子实体，包括硬件与软件的组合、软件（例如，运行的）或固件。例如，部件可以是一个或多个晶体管、存储单元、晶体管或存储单元的布置、可编程门阵列、专用集成电路、控制器、处理器、在处理器上运行的过程、由半导体存储器或计算机等存取或与其接口连接的对象可执行程序或应用程序，或以上各种的适宜组合。该部件可以包括可擦除编程（例如，至少部分地存储在可擦除的存储器中的过程指令）或硬编程（例如，在制造时被烧录进不可擦除的存储器中的过程指令）。

比如，由存储器运行的过程和处理器可以是部件。再例如，架构可以包括电子硬件的布置（例如，并联或串联晶体管）、处理指令和处理器，该处理器以适合于该电子硬件的布置的方式来实施所述处理指令。另外，架构可以包括单个部件（例如，晶体管、门阵列…），或多个部件的布置（多个晶体管的串联或并联布置、与编程电路、电力引线、电接地、输入信号线和输出信号线等相连接的门阵列）。系统可以包括一个或多个部件或一个或多个架构。一个实例系统可以包括一个开关块架构，该开关块架构包括相互交叉的输入/输出线和传输门晶体管，以及电源、信号发生器、通信总线、控制器、I/O接口、地址寄存器等。应了解，在上述定义中可能会有概念上的重叠，比如架构或系统可以是独立的部件，或者是另一架构系统、系统等的部件。

除以上内容外，所主张的主题可以实施为方法、设备或制品，其使用典型的制造、编程或工程技术来生产硬件、固件、软件或其任何适宜组合，以控制电子装置实施所公开的主题。在本文中所用的术语“设备”和“制品”意图涵盖电子装置、半导体装置、计算机或可由任何计算机可读装置、载体或媒体存取的计算机程序。计算机可读媒体可以包括硬件媒体和软件媒体。另外，该媒体可以包括非暂时性媒体和传输媒体。在一个实例中，非暂时性媒体可以包括计算机可读硬件媒体。计算机可读硬件媒体的特定实例可以包括但不限于磁性储存装置（例如，硬碟、软碟、磁带等）、光碟（例如，紧密光碟（CD）、数字通用光盘（DVD）等）、智能卡，以及快闪存储器件（例如，碟、棒、钥匙形U盘等）。计算机可读传输媒体可以包括载波等。当然，在不偏离所主张的主旨的范围或精神的前提下，本领域的技术人员会认识到对此配置可以做出众多其他修改。

现场可编程门阵列（FPGA）在电子技术中广泛使用，被用作可重新配置的系统。在一些应用中，FPGA可以与微处理器整合以作为系统芯片装置，其可以被用作用于诸如机顶盒等的各种计算机部件的主控制器。此类装置的应用范围包括电信和网络连接、机器人、微电子器件、小型工业制造设备、包括手机计算机、智能手机以及个人数字助理等的消费型电子器件，以及其他应用和技术。而且，随着FPGA和基于FPGA的装置的能力在改善，新的应用也会相应产生。

一种基本的FPGA架构是可编程开关块，其被用作可编程信号路由矩阵。开关块包括相互交叉的一组平行信号输入线与一组垂直信号输出线。相应的信号输入线和信号输出线的交叉点为配置单元（在本文中也被称作配置位）。在相应的信号输入/信号输出交叉点处的配置单元的子集的激活（activation）和失活（deactivation）。具体来说，在一个给定交叉点处的配置单元可以被激活以将信号输入线电连接或路由到在该交叉点处的信号输出线，或者可以被失活以将在该交叉点处的信号输入线与信号输出线电隔离。将相应交叉点激活或失活的能力即为可编程开关块的配置能力的基础。因而，例如，可以通过将特定的交叉点激活并且将其他交叉点失活，可以将连接到所述信号输入线和信号输出线的一组电部件相互连接。这种选择性的相互连接能够启用一些功能性，同时禁用其他功能性，有效地将该可编程开关块配置为所启用的功能性（其为所有可能功能性的子集）。

较常见的FPGA配置单元的一种为SRAM配置单元。较可能地，最典型的SRAM配置单元包括六个或六个以上的晶体管，被称作6T SRAM单元。所述SRAM晶体管中的四个形成一对交叉耦合的反相器或锁存器。该SRAM单元具有两个稳定的状态，来表示二进制单元的相应状态0和1。该6T SRAM单元中的其余两个晶体管控制着在读取和写入操作期间对于存储单元的存取，并且被称作存取晶体管。

除了基本的6T SRAM以外，其他类的SRAM芯片还使用八个晶体管、十个晶体管或更多的晶体管来存储一个单个位。一般来说，每个单元所需的晶体管越少，则该单元越小，制造成本越低。与具有更小的部件大小的技术相比，6T SRAM单元的相对较大面积（经常大于125F²，其中F表示最小特征大小，诸如65纳米等）增加了制造成本，同时降低了晶体管密度。另外，SRAM是易失性存储器，需要连续的电力来维持所存储的信号，并且易于因为高频电磁辐射（例如，宇宙射线、高频紫外光、X光等）而遭受存储损失。被设计有基于SRAM的FPGA的系统一般需要外部快闪存储器来在上电序列期间配置所述SRAM位，减缓了上电顺序，并且进一步增加了制造成本，增加了芯片大小。

本发明的方面提供对于FPGA技术的SRAM存储单元的替代。在一个方面中，可编程开关块形成自电阻型随机存取存储器（RRAM），而非SRAM存储器。RRAM技术是基于具有可编程电阻（例如，电阻可以通过施加诸如电压的外部力来在两个或两个以上的状态之间变更）的介电材料。简单的RRAM存储单元可以包括可编程电阻电介质，其具有在两个本来隔离的导体之间定位的可编程的高电阻状态和低电阻状态。因而，此简单的RRAM存储单元可以响应于编程电压而为导电或非导电状态，从而模拟出传输门晶体管的基本性质。

RRAM单元具有相对于SRAM存储单元的若干优势。首先，RRAM技术一般远小于SRAM，每个相邻的RRAM装置消耗大约4F²的硅面积（例如，如果在相邻的硅空间内构建的话，包括两个RRAM装置的存储单元因此将会是大约8F²）。对于一组多个非相邻的装置来说，非相邻的RRAM装置（例如，上下相互堆叠的）可以消耗小至4F²。对于给定数目的晶体管来说，这样可以实现更大的半导体部件密度，并且降低了制造成本。类似于SRAM，RRAM也具有快的编程速度和低的编程电流，但是与SRAM不同的是具有高的逻辑利用率。另外，RRAM是非易失性存储器，RRAM具有无需连续施加电力也可储存数据的能力。因此，使用非易失的嵌入式RRAM作为配置位的基于RRAM的FPGA可以具有比SRAM FPGA快得多的上电循环周期，这是一般不需要外部的非易失存储器。除以上内容外，RRAM单元一般可以构建在金属互连层之间，使得RRAM FPGA用于二维以及三维FPGA架构。

一种简单的RRAM可编程开关块布置被称作RRAM交叉点单元。该RRAM交叉点单元包括在可编程开关块的信号结点处（例如，在信号输入线与信号输出线之间）定位的离散可编程电阻的介电材料。如本文中所述，该RRAM交叉点单元可以作为用于该信号结点的配置单元或配置位。例如，当激活该RRAM交叉点单元时，可以将该信号结点配置为传输信号（例如，当该RRAM交叉点单元的可编程电阻被编程为低电阻状态时）；而在失活该RRAM交叉点单元时，可以将该信号结点配置为阻断该信号（例如，当该可编程电阻被擦除并且处于高电阻状态时）。因而，该交叉点单元包括了简单的RRAM电介质，用作在信号输入与信号输出之间的开关装置。一般来说，通过将适宜的编程或擦除电压施加给所述信号线来将该交叉点单元编程或擦除。

尽管该RRAM交叉点单元是简单的装置，但是相对于金属氧化物半导体（MOS）或互补金属氧化物半导体（CMOS）配置单元，仍具有一些缺陷。首先，典型的RRAM在接通或被编程时的电阻值（也被称作接通电阻R_on）通常高于处于相似编程状态下的MOS晶体管的电阻值。这意味着与基于MOS或CMOS的配置单元相比，在通过由基于简单的交叉点单元的RRAM配置单元所激活的信号结点时，信号会传播得更缓慢。另外，典型RRAM交叉点单元通常具有比典型MOS或CMOS晶体管更低的擦除电阻（也被称作断开电阻R_off）。在该RRAM交叉点单元被擦除时，此较低的R_off在通过该信号结点时会造成相当大的寄生信号。MOS R_off/R_on比（在本文中也被称作截止比（cutoffratio））通常高于10⁶，而典型RRAM可以可靠地传递最高至10³的截止比，但是在大于该数值时就较不可靠了。因而，仅以该RRAM交叉点单元来作为开关装置所实施的FPGA配置单元对于需要较高截止比的应用来说是不太适宜的，除非截止比得到改善以合理地匹配MOS或CMOS晶体管的典型截止比。因此，对于许多应用来说，FPGA制造商受限于基于MOS或CMOS的开关晶体管（传输门晶体管），它们与SRAM单元连接以将该开关晶体管激活和失活。

本发明的额外方面提供一种基于RRAM的配置单元，其具有显著更高的激活/失活电阻比（截止比），并结合了远小于SRAM配置单元的晶粒大小。在一些方面中，提供一种RRAM配置单元，其具有多个电阻元件以及一个或多个晶体管元件。在一个此类方面中，所述电阻元件可以形成一个具有共同节点的分压器，该共同节点驱动传输门晶体管的栅极。另外，该传输门晶体管可以包括具有大约10⁶或10⁶以上的截止比的晶体管。在至少一个方面中，该传输门晶体管可以包括一个CMOS晶体管。

根据其他方面，该基于RRAM的配置单元包括编程电路，该编程电路独立于相关FPGA可编程开关块的信号输入线和信号输出线。该独立的编程电路可以改善从输入信号到输出信号的传播性能，这是因为所述编程电路在输入信号线和输出信号线上并不产生额外的负载电容和泄露。在一个特定方面中，该编程电路可以包括晶体管元件，该晶体管元件促成分压器的电阻元件的互补编程。该互补编程又可驱动传输门晶体管的替代状态，将该传输门晶体管激活或失活。

相对于以简单的RRAM交叉电元件来实施的可编程开关块，该基于RRAM的配置单元可以表现出显著的优势。例如，因为FPGA的输入信号线和输出信号线的连接或隔离是由具有高截止比的传输门晶体管，而不是具有10³截止比的RRAM电介质完成的，所以可以实现具有良好噪声免疫的高速应用。此外，可以实现较好的信号完整性和干扰免疫性，这是因为信号路径没有通过该RRAM单元来路由。因为编程电路独立于所述信号线，所以可以缓解或避免相关的信号降级。

现在参看附图，图1所示为根据本发明的各个方面的实例RRAM配置单元100的示意图。RRAM配置单元100可以被用作各种电子系统和架构的部件，包括FPGA装置。在本发明的至少一个方面中，RRAM配置单元100可以用于可编程开关块，例如涉及到将其信号输入和信号输出结点激活或失活。另外，RRAM配置单元100可以相对小。例如，晶体管元件102可以是大约10-12F²（例如，大约11F²），而编程电路106可以是大约12F²。尽管在一些公开的方面中，分压器104可以是大约8F²，但是在本发明的至少一个方面中分压器104可以在编程电路106上或下或晶体管元件102上或下来构建，从而不会给编程电路106增加额外面积。因而，RRAM配置单元100，包括编程电路106、分压器104和晶体管元件102，可以是大约24F²。在一个具体方面中，晶体管元件102和分压器104可以占用大约11F²的硅空间（例如，在硅空间中，分压器104在晶体管元件10²上或下制造），而在一个替代方面中，编程电路106和分压器104能够以相似方式占用大约12F²的硅空间。与具有6个晶体管来控制晶体管元件102的栅极的相似SRAM存储单元相比时，除了大小为120F²或120F²以上的编程晶体管以外，RRAM配置单元100相对较小。（请注意，F被定义为用于生成该单元的制造技术的最小特征大小，例如，130纳米、90纳米、65纳米、45纳米、32纳米等）

RRAM配置单元100可以包括晶体管元件102。晶体管元件102可以包括具有相对较高截止比的栅极驱动晶体管。晶体管元件102的实例可以包括NMOS晶体管、PMOS晶体管或CMOS晶体管（例如，NMOS+PMOS晶体管），或其他适宜的三端晶体管。在本发明的至少一个方面中，晶体管元件102可以经选择以用于适宜的电特性，包括开关速度、功耗、截止比（例如，约10⁶、约10⁷，或更大）等，或上述的适宜组合。这些电特性可以被匹配到RRAM配置单元100所欲应用的预期应用或应用集合。

另外，晶体管元件102具有至少一个栅极和沟道区域。晶体管元件102的栅极可以由分压器104的共同节点来驱动。因此，分压器104控制晶体管元件102的激活/失活状态。在本发明的至少一个方面中，分压器104可以是可编程分压器。具体来说，分压器104可以具有两个可编程电阻元件（例如，第一可编程电阻元件104A、第二可编程电阻元件104B），它们具有相应的可编程电阻。例如，电阻元件104A、104B可以具有至少一个第一可编程电阻和第二可编程电阻，其中第二可编程电阻是不同于第一可编程电阻的电阻值。在本发明的第一方面中，第一可编程电阻元件104A和第二可编程电阻元件104B可以经编程或擦除以分别具有第一可编程电阻和第二可编程电阻（例如，低电阻和高电阻）。在第二方面中，第一可编程电阻元件104A和第二可编程电阻元件104B可以经擦除或编程以分别具有第二可编程电阻和第一可编程电阻（例如，高电阻和低电阻）。在第三方面中，第一可编程电阻元件104A和第二可编程电阻元件104B可以被擦除到第二可编程电阻（例如，两者均为高电阻）。在第四方面中，第一可编程电阻元件104A和第二可编程电阻元件104B可以经编程以具有第一可编程电阻（例如，两者均为低电阻）。

分压器104的一个操作实例如下。第一可编程电阻元件104A可以被编程至低电阻，而第二可编程电阻元件104可以被编程至高电阻。例如，可以利用这种状态来激活或接通晶体管元件102。在另一状态中，第一可编程电阻元件104A可以被擦除至高电阻，而第二可编程电阻元件104B可以被编程至低电阻。例如，可以利用这种状态来断开晶体管元件102。在又另一个方面中，第一可编程电阻元件104A和第二可编程电阻元件104B可以被擦除至高电阻状态。例如，可以利用这第三种状态来作为将状态从编程改变至擦除的中间状态。在至少一个方面中，第三种状态也可以适宜地作为初始的工厂设定。

分压器104的可编程电阻决定是否将正的源电压（未示出）施加给晶体管元件102的栅极（将晶体管元件102激活），或者是否将接地或其等效物施加给晶体管元件102的栅极（将晶体管元件102失活）。因此，分压器104的编程状态决定了晶体管元件102的激活/失活状态。

针对RRAM配置单元100示出编程电路106。如图所示，编程电路106可以是独立于相关通信电路的信号线（例如，可编程开关块的信号输入线和信号输出线）。编程电路106可以包括至少一个编程晶体管，所述编程晶体管结合上拉电压源和下拉电压源（未示出），能够对分压器104的电阻元件进行编程。在至少一个方面中，编程电路106可以经操作来以互补方式来对所述电阻元件进行编程，如本文中更详细描述（例如，见图2、图3A、图3B和图6，下文中）。

如图所示，晶体管元件102可以电连接至信号输出线108和信号输入线110。因而，激活晶体管元件102可以启用在信号输出108与信号输入110之间的导电性。相反，失活晶体管元件102可以将信号输出108与信号输入110电隔离。以此方式，晶体管元件102充当相对于信号输入110和信号输出108的电结点的传输门晶体管。以相似的布置，可以使用RRAM配置单元100来对可编程开关块进行配置或重新配置。具体来说，通过在该开关快的相应输入/输出结点处形成相应的RRAM配置单元100，以及控制这些RRAM配置单元100的激活/失活，可以完成相应输入/输出结点的配置，如本文中更详细描述（例如，见图5，下文中）。

图2所示为根据本发明的其他方面的实例分压器电路200的示意图。在至少一个方面中，分压器电路200可以基本上与上文图1中的分压器104相似。具体来说，分压器电路20可以经配置以驱动RRAM配置单元的晶体管元件，如本文所述。

分压器电路200可以包括第一电阻元件即电阻元件₁202和第二电阻元件即电阻元件₂204。如图所示，电阻元件₁202和电阻元件₂204可以被布置成电串联。另外，电阻元件202和204可以具有可编程的电阻值。

在本发明的一些方面中，电阻元件202和204可以由适宜的介电材料形成，它们可以经编程以具有两个或两个以上个离散的电阻值。在一个具体方面中，电阻元件₁202和电阻元件₂204由相同的介电材料组成，并且基本上具有相同的两个或两个以上的离散电阻值。在另一个方面中，电阻元件₁202和电阻元件₂204可以由不同的介电材料组成，或可以具有不同的离散电阻值，或者是两种的组合。

根据本发明的至少一个方面，电阻元件₁202可以作为RRAM配置单元的上拉电阻器，而电阻元件₂204可以作为RRAM配置单元的下拉电阻器。另外，该上拉电阻器具有第一可编程电阻，该第一可编程电阻可以至少被编程至第一电阻值或第二电阻值，其中第一电阻值小于第二电阻值。此外，该下拉电阻器具有第二可编程电阻。在本发明的至少一个方面中，该第二可编程电阻可以被至少设置为第三电阻值或第四电阻值。在一个具体方面中，该下拉电阻器的第三电阻值可以基本上等于（该上拉电阻器的）第一电阻值或第二电阻值，或者该下拉电阻器的第四电阻值可以基本上等于该第一电阻值或第二电阻值，或者是两种的组合。

在其他方面中，该上拉电阻器和该下拉电阻器的相应电阻值之比可以决定相应电阻器的截止比。关于截止比的惯例定义是将可编程电阻中的较高者除以可编程电阻中的较低者（例如，1吉欧/100千欧）。例如，该上拉电阻器的截止比可以等于第一电阻值除以第二电阻值，而该下拉电阻器的截止比可以等于第三电阻值除以第四电阻值。在一个具体方面中，电阻元件₁202或电阻元件₂204可以具有至少10³的截止比。在一个方面中，所述截止比中的一个或多个可以是10⁴或10⁴以上，在又另一个方面中，所述截止比中的一个或多个可以是10⁵或10⁵以上。

除上述内容外，该上拉电阻器和该下拉电阻器可以以互补方式来编程，使得当该上拉电阻器被编程至第一电阻值（R_PU ON，对于R_PU的导电状态）时，该下拉电阻器被擦除至第二电阻值（R_PD off，对于R_PD的非导电状态），反之亦然。电阻元件202和204可以通过对相应的电阻元件202和204施加适宜的电压而被设定为特定的电阻值。例如，电阻元件202和204可以在分别对该上拉电阻器或该下拉电阻器施加电压后被分别设定为R_PU ON（低电阻导电状态）或R_PD ON。如果对该上拉电阻器或该下拉电阻器施加擦除电压，则这些电阻器将分别具有R_PU OFF（例如，第二电阻值）或R_PD OFF（例如，第四电阻值）。这种以不同方式将其中一个电阻器编程至低电阻导电状态的过程可以通过对该电阻器施加编程电压来完成，而对电阻器施加擦除电压（不论是单极或双极RRAM）时，相应的电阻器会处于高电阻不导电状态。

可以经由三个电压触点，编程触点206、上拉触点208和下拉触点210来将电压施加给该上拉电阻器和下拉电阻器。此外，该三个电压触点可以经操作来以互补方式对电阻元件202和204进行编程。具体来说，通过在编程触点206处以及在其他两个触点（208、210）中的一个处施加基本上相同的电压，在所述电阻元件中的一个上可以施加基本上为零的电压降。另外，通过施加在至少该编程电压的量值上具有差异的第二电压，该两个电阻元件中的另一个会观测该编程电压。作为一个更特定的实例，对编程触点206和上拉触点208施加该编程电压，使得在电阻元件₁202上基本上没有电压降，使得该上拉电阻器成为未被编程的。在该下拉触点210处施加零伏特（或接地）会造成在电阻元件₂204上的基本上等于该编程电压的电压降，从而对该下拉电阻器编程。相比之下，在上拉触点208处施加高电压，使得该上拉电阻器被编程（在上拉触点208处观测到编程电压而在编程触点206处观测到零伏特），而下拉电阻器不被编程（在上拉触点210和编程触点206处均观测到零伏特）。

在前述实例中，可以理解，初始被擦除的上拉电阻器和初始被擦除的下拉电阻器的互补编程可以通过下述方式来实现：将上拉触点208系接至该编程电压（例如，三伏特），将下拉触点210系接至零伏特，以及简单地将编程触点206应用至零伏特或该编程电压。在此配置中，在触点206上的零伏特会对该上拉电阻器（电阻元件₁202）进行编程，在触点206上的编程电压会对该下拉电阻器（电阻元件₂204）进行编程。这仅仅是一个实例实施方案，但是，并不意图限制本发明的范围。不论如何实施互补编程，根据该上拉电阻器和该下拉电阻器的相应状态，分压器200会在单元栅极触点212处产生相异的电压。这些相异的电压可以将传输门晶体管配置为活动的或不活动的。例如，当上拉触点208被设置到编程电压而下拉触点210被设置到零伏特，激活上拉电阻器和失活下拉电阻器使得单元栅极触点212上电，实际上将在节点208处施加的正电压源传递给单元栅极触点212。在图1的RRAM配置单元100中，例如，这样做可以激活晶体管元件102，该晶体管元件具有电连接至单元栅极触点212的栅极。相比之下，擦除上拉电阻器和编程下拉电阻器使得单元栅极触点212下电（charging down），从而将连接至单元栅极触点212的任何晶体管栅极失活。

图3A和图3B所示为根据本发明的其他方面的两电阻器单晶体管存储单元的交替编程状态。具体来说，图3A所示为存储单元的接通晶体管也就是导电状态。相比之下，图3B所示为存储单元的断开晶体管也就是不导电状态。首先参见图3A，电路300A包括布置成电串联的第一电阻元件302A和第二电阻元件304A。电阻元件302A和304A具有多个离散的可编程电阻。例如，电阻元件302A和304A可以由一个或多个RRAM电介质形成，这些电介质可在经施加一个适宜电压（例如编程电压）后被编程至第一离散可编程电阻（例如，编程电阻），以及在经施加另一个适宜电压（例如擦除电压）后被编程至第二离散可编程电阻（例如擦除电阻）。应了解，不同的RRAM技术具有不同的离散可编程电阻，以及不同的相关编程/擦除电压。例如，单极RRAM，一旦经初始编程后，可以响应于第一正电压（例如，三伏特）而被编程，以及响应于第二正电压（例如，在四伏特与五伏特之间）而被擦除。另一方面，双极RRAM响应于正电压而被编程，并且相应于负电压而被擦除。对于本文中的各个方面和实施例没有规定任何特定的RRAM技术或编程/擦除电压，希望这些方面和实施例并入任何适宜的RRAM技术，并且通过对于该RRAM技术适合的编程/擦除电压来操作，正如本领域的一般技术人员所了解以及本文所提供的上下文所暗示的那样。

除上述内容外，电路300A具有晶体管306A，该晶体管包括栅极308B和沟道区域。晶体管306A可以是适宜的三端晶体管装置（例如，NMOS、PMOS、或CMOS晶体管）。如图所示，栅极308A可以由电阻元件302A和304A的共同节点310A来驱动。另外，第一电阻元件302A连接至电压触点312Ａ，具有适宜于将电阻元件302A编程至低电阻状态的电压值，也被称作激活电阻元件302A。另一方面，电阻元件304A连接至具有低电压（例如，接地、负电压，或者低于在电压触点312A处施加的电压的其他适宜电压）的触点，如所示。

如图所示，电阻元件302A被编程，具有低电阻。作为互补，电阻元件304A被擦除，具有高电阻。因此，在电压触点312A处生成的编程电压可以驱动共同节点310A，从而激活晶体管306A。因此，晶体管306A处于导电状态。

图3B所示为处于不活动状态的电路300B（其中晶体管306B被断开）。电路300B具有与电路300A相同的总体架构，包括被布置成电串联的第一电阻元件302B和第二电阻元件304B。晶体管306B具有栅极308B，该栅极连接至第一电阻元件302B和第二电阻元件304B的共同节点310B。另外，第一电阻元件302B连接至被施加了编程电压（例如高的正电压）的电压触点312B，第二电阻元件304B连接至具有低电压（例如接地）的电压触点314B。

与电路300A不同，第一电阻元件302A具有高电阻（例如，被擦除），而第二电阻元件304B具有低电阻（例如，被编程）。例如，这可以通过在共同节点310B处施加高电压312B来完成。因而，第一电阻元件302B基本上没有经历任何电压降，而第二电阻元件304B则经历基本上等于在电压触点312B处施加的电压（例如，编程电压）的电压降。因此，电流可以流向电压触点314B，因此将下拉电阻器编程至低电阻状态。在读取操作期间，将V_CC施加给电压触点312B，而将接地施加给电压触点314B，从而从栅极308B放尽电荷。这又使得晶体管306B失活，从而使晶体管306B处于不导电状态。如所述，在本发明的至少一个方面中，电路300A和电路300B可以描述RRAM配置单元100的交替状态。

图4所示为根据本发明的另外其他方面的样品编程电路400的示意图。在RRAM配置单元的编程和操作期间，编程电路400可以被利用，但是在待用和读取操作期间一般是不活动的。在至少一个方面中，编程电路400可以基本上与上述图1中的编程电路106相似。但是，编程电路106和编程电路400均不受限于此方面。

如图所示，编程电路400可以包括编程晶体管402。编程晶体管402可以是任何适宜的开关晶体管或传输门晶体管。在本发明的至少一个方面中，编程晶体管402可以包括三端晶体管装置。另外，编程电路400可以包括行编程触点404，其连接至编程晶体管402的栅极。通过对行编程触点404施加适宜的正电压，编程晶体管被激活。通过对行编程触点404施加较小的电压或接地，编程晶体管402被失活。

除上述内容外，编程电路400可以包括列编程触点406。列编程触点406被连接至编程晶体管402的沟通区域。此配置使得在编程晶体管402被激活时在列编程触点406处施加的电压传播至编程触点408，如上所述，以及使得当编程晶体管402被失活时（例如，在读取或待用操作期间）列编程触点406与编程触点408相隔离。当编程触点408连接至一个或多个可编程电阻时，编程电路400可以促成对可编程电阻（多个）进行编程。该操作可以部分地通过首先激活编程晶体管406然后再在列编程触点406处施加适宜的编程电压来完成。通过对电路400进行编程，将至少一个电压施加给所述可编程电阻中的一个或多个，实现将此编程电压传播至编程触点408。

根据本发明的一个具体方面，编程触点408可以基本上等效于图2中的编程触点206，或者分别基本上等效于图3A或图3B中的共同节点310A或310B。在此情况下，编程电路400的一个实例实施方案可以是将分压器的各个可编程电阻器元件编程或擦除至相应的编程状态或擦除状态。因而，在该分压器的共同节点处也可以观测到从列编程触点406传播至编程触点408的电压。当同样将适宜的电压施加给与该分压器相关的相应专用节点时，可以通过编程电路400来将该分压器编程至不同的状态，如上文关于图3A和图3B所描述。

作为一个特定实例，考虑到图3A和图3B中的编程电路400连接至共同节点310A/310B的情况。为了激活编程电路400，将编程电压施加给行编程触点404，从而激活编程晶体管402。该被激活的编程晶体管402将在列编程触点406处施加的电压传递给编程触点408。为了给下拉电阻器（如图3B中所示）编程，将编程电压（例如，高的正电压）施加给列编程触点406，而将低电压（例如，接地、零伏特等）施加给触点314B。为了给该上拉电阻器（图3A）编程，将该低电压施加给列编程触点406，并且将该编程电压施加给高电压（触点）312A。为了将该上拉电阻器擦除，一旦其被编程（例如，电阻元件302A），该编程电压被施加给列编程触点406，同时接地被施加给电压触点312A。类似地，为了将该下拉电阻器擦除，一旦其被编程（例如，电阻元件304B），该编程电压被施加给电压触点314B，而接地被施加给列编程触点406。

上文所述的上拉电阻器和下拉电阻器的编程和擦除又可驱动具有连接至编程触点408的自身栅极的传输晶体管的激活/失活（例如，晶体管306A、晶体管306B、晶体管元件102，等）。特定地，编程电路400又可部分地被用来对上拉电阻器和下拉电阻器进行编程或擦除，这又可以控制该传输门晶体管的激活/失活。该传输门晶体管的这种受控的激活/失活提供了一种用于对可编程开关块结点进行配置的机制。

图5所示为根据本发明其他方面的实例可编程开关块500的方块图。根据其他方面，可以经由基于RRAM的存储单元来对可编程开关块500进行编程。在至少一个此类方面中，可以基本上根据存储单元100来描述所述基于RRAM的存储单元。在另一个方面中，所述基于RRAM的存储单元可以通过分压器200、编程电路400和传输门晶体管306A或306B的组合来进行描述。

可编程开关块500可以包括一组信号输入502，其与平行于该组信号输入502的一组信号输出相交叉。另外，RRAM结点单元形成在信号输入线502和信号输出线504的各个结点处。在至少一个方面中，所述RRAM结点单元可以与结点单元示意图506相对应。

该RRAM结点单元被配置为激活或编程状态，以在特定结点处将信号输入线与信号输出线电连接；以及被配置为失活或擦除状态，以将信号输入线与信号输出线电隔离。连接的结点为被编程的结点，如在相应结点处由黑色方形所表示；隔离的结点为断开的结点，如在相应结点处由白色方形所表示。

应了解，可编程开关块500的各个结点可以被重新编程（例如，通过改变在相应结点处定位的配置单元的激活/失活状态）。因而，尽管图5中的连接结点和断开结点表示出了特定的编程状态，但是所图示的实例仅仅是一种对于可编程开关块500的可能的编程状态。另外，应了解，在FPGA应用的领域中，可编程开关块可以被重新编程。

除上述内容以外，在本发明的至少一个方面中，可编程开关块500可以具有双向的信号输入和信号输出。这种不同的一个（或多个）信号输出204可以发起信号，该信号可以在相应的信号输入502处被接收。如本文所描述，在该信号输入处此信号是被接收还是未被接收取决于相关RRAM配置单元的配置状态。如果相关的RRAM配置单元被配置为接通电路，该信号可以在相应的信号输入处被接收；否则，该信号不被接收。因此，尽管可编程开关块500识别出相应的信号输入502和信号输出504，应了解，在上述方面中，信号输入502和信号输出504可以被重新命名为具有第一末端505A和第二末端505B的信号触点505（未示出），它们可以被用来在适宜条件下发射或接收信号，或者既发射信号也接收信号（例如，可以分别在第一末端505A和第二末端505B并行地发射具有不同频率、相位或其他适宜的相异特性的信号，并且分别在相应的另一末端505B和505A接收）。

图6所示为根据本发明的多个方面的可编程开关块的实例子集的示意图。具体来说，可编程开关块600在四个相应的开关块结点处包括不同的存储单元，包括单元0-0602A、1-0602B、0-1602C和1-1602D（也被统称为单元602A-602D）。对单元602A-602D的命名方法是以列数目作为第一标示符且以行数目作为第二标示符。因此，单元1-0表示在列1和行0处的单元，而单元0-1表示在列0和行1处的单元。

相应的单元602A-602D包括相应的基于RRAM的配置单元。在本发明的至少一个方面中，所述基于RRAM的配置单元可以基本上与RRAM配置单元100相似。所述基于RRAM的配置单元的传输门晶体管被插入在输入信号列和输出信号行的相应结点之间。这种配置使得相应的传输门晶体管能够激活或失活所述相应的结点。因而，输入_列₁604和输出_行₀608的结点由1-0单元602B的传输门晶体管来控制（例如，激活或失活）。类似地，输入_列₀606和输出_行₀608的结点由0-0单元602A的传输门晶体管来控制，输入_列₁604和输出_行₁610的结点由1-1单元602D的传输门晶体管来控制，而输入_列₀和输出_行₁610的结点由0-1单元602C来控制。

与行₀和行₁相关联的相应编程晶体管分别通过在编程_行₀616以及在编程_行₁618处施加的电压来激活和失活。当行₀编程晶体管被编程_行₀616激活时，在编程_列₁612处施加的电压被传递至1-0单元602B的分压器的共同节点处。类似地，当行₀编程晶体管被激活时，在编程_列₀614处施加的电压被传递至0-0单元602A的分压器的共同节点处。因而，行₀分压器的编程/擦除通过以下方式来完成：在编程_行₀616处施加激活电压（例如，三伏特）以及在编程_列₁612（对于1-0单元602B）处和在编程_列₀614（对于0-0单元602A）处施加适宜的编程或擦除电压。另外，上拉电压源620将电压施加给行0中的分压器的相应上拉电阻器，而上拉电压源624将电压施加给行1中的电压器的相应上拉电阻器。下拉激活触点617可以激活或失活一个行₀下拉晶体管，从而使在下拉源622处施加的电压施加给在行₀中的分压器的下拉电阻器。类似地，下拉激活触点619可以激活或失活一个行₁下拉晶体管，从而使在下拉源626处施加的电压施加给在行₁中的分压器的下拉电阻器。

除上述内容以外，提供可读电路以促成将V_CC电压施加给单元602A-692D的上拉电阻器。该可读电路包括可读电压源630。额外地，该可读电路包含相应的PMOS晶体管632。相应的PMOS晶体管632的漏极被连接至行0中的分压器的相应上拉晶体管，如图所示。

开关块600的各种操作实例如上述图7至图11所示。除非另有说明，开关块600的元件/组件的标号可以应用到如上所述的图7至图11中的每一个。当单个组件在图6中具有一个附图标记并且在图7至图11的相应图中具有另一个附图标记时，图6中的附图标记指示的是电阻组件的名称或识别符，人图7至图11中的附图标记指示的是在这些电路组件处的相应电压。因而，该单个组件应被理解为具有相应的图7至图11中的电特性（例如，相应的电压）以及上文关于开关块600所识别的特性（例如，电路组件名称或识别符）。再例如，下拉电压源622在图7中具有标签0V706。这指示的是该特定组件（电压源）是一个下拉电压源，同时针对图7的行₀编程操作对该电压源施以0伏特。但是，在图9中，下拉电压源622被施加高电压HV904，因此，图9中的行₀擦除操作不应被理解为对下拉电压源622施加0伏特。

图7所示为针对可编程开关块600的行编程操作的实例示意图700。具体来说，该行编程操作涉及对于行₀的编程。可以将共同集电极电压（V_CC）施加给可读触点630（其使可读PMOS失活）。另外，高电压HV704（例如，编程电压）可以被施加给例如所示的编程_列₁、上拉电压源以及编程_行₀处。类似地，零电压0V706可以被施加给例如所示的编程_列₀、下拉电压源以及编程_行₁。在编程_行₁处施加零电压使得行₁中的存储单元（底单元1-1602D和0-1602C）的编程晶体管失活，并且使得行₁中的上拉电阻器与在上拉电压源624处施加的HV704相隔离。

假定所有的RRAM电阻器处于擦除状态（高电阻状态），高电压HV704被施加给编程_行0，其还被直接施加给行0的编程晶体管栅极，从而激活那些编程晶体管，并且还使得施加到上拉电压源620处的HV704传播至行₀的上拉电阻器。另外，高电压HV704被施加给编程_列₁，而零伏特0V706被施加给编程_列₀。因此，HV704被传播至1-0单元602B中的分压器的共同节点。所得的1-0单元602B的下拉电阻器上的电压降以及在1-0单元602B中的电流708将1-0单元602B的下拉电阻器编程至低电阻状态。相比之下，该上拉电阻器的两端上的低电压降（例如，大约零伏特）将该上拉电阻器维持在当前状态（其初始的擦除状态），在此实例中即为擦除状态。在正常读取操作期间，该上拉电阻器的高电阻状态和该下拉电阻器的低电阻状态使得1-0单元602B的传输门晶体管失活。

在编程_列0处的零电压0V706被施加给0-0单元602A的分压器的共同节点。所得的在0-0单元602A的上拉电阻器上的电压降以及在0-0单元602A中的电流710将该上拉电阻器编程至低电阻，而施加给该下拉电阻器的两端的大约零伏特（在下拉源622和编程列₀614处）将该下拉电阻器维持在擦除状态（因为对于图7中的行₀编程操作来说，所有的下拉电阻器和上拉电阻器均以擦除状态开始）从而导致对于该下拉电阻器的高电阻。在正常读取操作期间（例如，见上文图11，关于实例读取操作），在0-0单元602A的下拉电阻器中的高电阻和上拉电阻器中的低电阻将该单元的传输门晶体管激活，如本文所描述。

图8所示为关于可编程开关块600的额外行编程操作的样品示意图800。具体来说，示意图8所示为关于行₁的行编程操作。对于编程行₁618来说，V_CC802被施加给可读触点630，其又使可读PMOS晶体管632失活。HV804被施加给编程_列₀614，被施加给上拉电阻器电压源620和624,和下拉激活触点619，被施加给编程_行₁618。大约零伏特0V806被施加给下拉电阻器电压源622和626、下拉激活触点617、编程_行₀616以及被施加给编程_列₁612。

在施加示意图800所列的电压之前在相应单元602C-602D中的每一个RRAM电阻器处于擦除状态。施加给编程_行₀616的零伏特0V806使得行₀的编程晶体管失活，使得在0-0单元602A和1-0单元602B的分压器的共同节点处没有驱动任何电压。另外，施加给编程行₀616处的0V806使得行₀的上拉晶体管失活，使得没有电压施加给行₀的上拉电阻器。最终，施加给下拉激活源617的0V806将行₀的下拉电阻器与下拉源622相隔离。因为没有任何电压施加给该分压器的节点，所以行₀分压器保持不变，并且处于其初始的擦除状态或先前所编程的状态。

对于行₁，施加给编程_行₁618的高电压HV804激活行₁的编程电阻器。1-1单元602D的编程电阻器将0V806传递给1-1单元602D的分压器的共同节点。此外，施加给上拉源624的HV804导致此单元的上拉电阻器上的大致等于HV804的电压降。此电压降以及所导致的1-1单元602D的电流808将1-1单元602D的上拉电阻器编程至低电阻。施加给下拉源626的0V826导致在该下拉电阻器上的大致0伏特，从而将该下拉电阻器维持在初始的擦除的高电阻状态。因为1-1单元602D的上拉电阻器被编程并且下拉电阻器被擦除，所以在正常读取操作期间，1-1单元602D的传输门晶体管会被激活（例如，见图11，上文所述）。

相比之下，在编程_列₀614处施加的高电压HV804导致在0-1单元602C的分压器的共同节点处的HV804。结合在上拉源624处的HV804，导致在0-1单元602C的上拉电阻器上的大致零伏特，从而将此上拉电阻器维持在其现有的状态中（在此实例中其为擦除状态）。在下拉源626处施加的0V826导致在0-1单元602C的下拉电阻器上的大约HV804的电压差，从而产生图示的此单元的电流810，并且将该下拉电阻器编程至低电阻。另外，在正常读取操作期间，此配置使0-1单元602C的传输门晶体管失活。

图9和图10所示为关于可编程开关块600的相应行擦除操作900和1000的实例示意图。行擦除操作900描述的是在上文所述的图7中的行₀编程操作之后的此类操作（1-0单元602B的下拉电阻器和上拉电阻器分别处于编程状态和擦除状态，而0-0单元602A的下拉电阻器和上拉电阻器分别处于擦除状态和编程状态）。另一方面，行擦除操作1000描述的是在上文所示的图8所示的行₁的行编程操作之后的针对行₁的行擦除操作（0-1单元602C的下拉电阻器和上拉电阻器分别处于编程状态和擦除状态，而1-1单元602D的下拉电阻器和上拉电阻器分别处于擦除状态和编程状态）。

如图所示，行擦除操作900包括在可读触点630处施加的V_CC902。这样会使PMOS晶体管632失活。此外，擦除电压EV907被施加给下拉电压源622，该下拉电压源由于在下拉激活触点617处施加的HV904而激活。另外，HV904被施加给编程_行₀616，同时EV907也被施加给编程_列₀614。大约零伏特0V906被施加给上拉电压源620、下拉激活触点619、编程_行₁618以及被施加给编程_列₁612。如上文所述，在编程_行₁618处施加的0V906防止行₁的可编程电阻器发生状态改变（例如，将它们保持在实施该擦除操作之前的各自初始状态）。1-0单元602B的经编程的下拉电阻器由于EV907被施加给此下拉电阻器的底端并且0V906施加给编程_列₁612而被擦除。所导致的在1-0单元602B的下拉电阻器上的反向电压差以及在此下拉电阻器中产生的反向电流908将该下拉电阻器擦除。由于在编程_列₁612处和上拉电压源620处的0V906而在1-0单元602B的上拉电阻器上的大约零伏特电位差将该上拉电阻器保持在其初始的擦除状态。

擦除电压EV907可以是适宜的电压，其结合在1-0单元602B的分压器的共同节点处所施加的电压，造成在该下拉晶体管上的电位差，从而将该下拉晶体管擦除至高电阻状态。因而，EV907可以随着对于该下拉电阻器（或者在擦除该上拉电阻器时为上拉电阻器）所用的RRAM技术的类型而变化。对于单极RRAM技术来说，一般使用与HV904不同的适宜正电位差来将该下拉电阻器擦除至高电阻状态。对于双极RRAM技术来说，与HV904在幅值上相似但是在极性上相反的电位差一般适宜于将该下拉电阻器擦除至高电阻状态。如本领域技术人员所知或本领域的一般技术人员通过本文所提供的背景所知的，对于其他RRAM技术也可以使用其他适宜的电压。此类其他的电压和RRAM技术一般也会被考虑在本发明的范围内。

对于0-0单元602A来说，EV907被施加给编程_列₀614处。这样导致在0-0单元602A的下拉电阻器上没有明显的电位差，因为该下拉电阻器在其上端和下端均观测到EV907（其下端在下拉电压源624处被施加并且通过在下拉激活源617处施加的HV904而激活）。因此，0-0单元602A的下拉电阻器没有改变状态。另一方面，0-0单元602A的上拉电阻器在其上端处观测到在上拉电压源620处施加的0V906以及在编程_列₀614处施加的EV907，导致反向电流910通过此上拉电阻器，从而将该上拉电阻器擦除至高电阻状态。在擦除操作900之后，0-0单元602A和1-0单元602B的上拉电阻器和下拉电阻器可以处于其最初的工厂设置（例如，擦除状态）。

现在来看行擦除操作1000，V_CC1002被施加在可读触点630处以使PMOS晶体管632失活，并且擦除电压EV1007被施加给下拉电压源626，该下拉电压源通过施加给下拉激活触点618处的高电压HV1004而激活。HV1004还被施加给编程_行₁618，同时EV1007被施加给编程_列₁612。大约零伏特0V1006被施加给上拉电压源624并且被施加给下拉激活触点617、编程_行₀616和编程_列₀614处。行₀编程晶体管被失活，使得0-0单元602A和1-0单元602B的分压器的初始擦除状态保持不变。在编程_列₁618处的HV1004激活行₁的编程晶体管。在编程_列₁612和下拉电压源626处施加的EV1007导致在1-1单元602D的下拉电阻器上的大约零电压差，使得此下拉电阻器处于其初始的擦除状态。相比之下，在上拉电压源624处施加的0V1006和在编程列₁612处施加的EV1007造成在1-1单元602D的上拉电阻器上的大约等于EV1007的电位差以及电流1008，将此上拉电阻器擦除。因此，在图中所示的行擦除操作之后，1-1单元602D处于其初始的工厂设置（例如，上拉电阻器和下拉电阻器处于擦除状态）。0-1单元602C在此单元的上拉电阻器和下拉电阻器的共同节点处观测到大约零伏特。因此，在上拉电压源624处施加的大约零伏特导致在0-1单元602C的上拉电阻器上基本上没有电压降，从而将此电阻器维持在其之前的擦除状态。在下拉电压源626处施加的EV1007造成在0-1单元602C的下拉电阻器上的电压降以及图示的电流1010。该电压降和电流将此下拉晶体管擦除，使得0-1单元602C的上拉电阻器和下拉电阻器处于擦除状态（例如，初始工厂设置）。

图11所示为根据本发明的一个或多个方面的关于可编程开关块600的实例读取/活动模式操作1100的示意图。可编程开关块600处于初始状态，对应于行₀和行₁的编程，如上文关于图7和图8所描述。因而，0-0单元602A的传输门晶体管和1-1单元602D的传输门晶体管响应于此等单元的上拉电阻器的编程而被激活。另外，0-1单元602B的传输门晶体管和1-0单元602C的传输门晶体管响应于此等单元的下拉电阻器的编程而失活。

为了实施该读取操作，V_CC1102被施加给下拉激活触点617和619，结果，在下拉源622和626处施加的零伏特传递至行₀和行₁的下拉电阻器的下触点。所述上拉晶体管响应于在编程_行₀616和在编程_行₁618处施加的零伏特而失活。但是，可读PMOS晶体管632通过施加在可读触点630处的零伏特而激活，因此，在行₀和行₁的上拉电阻器的上触点处观测到在可读PMOS晶体管632的相应源极节点处施加的V_CC1102。行₀和行₁的编程晶体管被失活，因此相应的分压器仅在上触点处观测到V_CC，而在下触点处观测到零伏特，从而将相应的上拉电阻器和下拉电阻器维持在其现有的状态。

响应于上文所述的电压设置，0-0单元602A和1-1单元602D的传输门晶体管被激活而处于导电状态1108中，同时1-0单元602B和0-1单元602C的传输门晶体管被失活而处于不导电状态1110中，如图所示。因此，因为1-1单元602D和0-0单元602A被配置为活动的，所以在1-1单元602D处信号输入线604与信号输出线610电连接，而在0-0单元602A处信号输入线606与信号输出线608电连接。在图中，对于所连接的信号输入线，以虚线示出电流流向（在此情况中为信号电流），例如，从信号输入线604流过1-1单元602D的传输门晶体管，并从信号输出线610流出；以及从信号输入线606流过0-0单元602A的传输门晶体管，并从信号输出线608流出。因为0-1单元602C和1-0单元602B被配置为不活动的，所以信号输入线604与信号输出线608电隔离，而信号输入线606与信号输出线610电隔离。

还应了解，在本发明的一些方面中，图11的可编程开关块可以具有双向信号触点（例如，见图5，上文所述）。因此，例如，在这些方面中，通过1-1单元602D的信号传播（电流）可以起源于信号输出线610而在信号输入线604处被接收。类似地，根据这些方面，通过0-0单元602A的信号传播可以起始于信号输出线608而在信号输入线606处被接收。因此，图11所示的读取/活动模式操作1100的实例不应被解释为受限于由此实例所示出的信号传播的方向。

已经围绕在若干组件或存储器架构之间的交互描述了前面的图。应了解，这些图可以包括其中所指出的那些组件和架构、所指出的组件/架构中的一些以及/或者额外的组件/架构。例如，存储单元架构可以包括分压器组件200、编程电路组件400的组合，并结合晶体管元件102、信号输入线110和信号输出线108。子组件也可以被实施成电连接至其他子组件而不是被包括在母架构内。此外，应了解，一个或多个所公开的过程可以被组合成单个过程来提供整合功能性。例如，编程过程可以包括擦除过程，反之，擦除过程也可以包括编程过程，以促成通过单个过程来完成半导体单元的编程和擦除。此外，应了解，所公开的开关块的相应行可以成组地（例如，多个行并行地被编程或擦除）或单个地来编程或擦除。所公开的架构中的组件也可以与本文中没有明确描述但是本领域的技术人员知晓的一个或多个其他组件来交互。

基于上文所描述的示例图，根据所公开主题所实施的过程方法通过参考图12和图13的流程图可以得到更好的了解。尽管为了便于说明，以一串列块的形式示出并描述方法1200、1300，但是，应理解，所主张的主题并不受限于方块的顺序，因为一些方块可以以其他顺序或者是与本文所示出并描述的块并行的方式来发生。另外，对于下文描述的方法1200、1300的实施来说，并非所有示出的块都是需要的。此外，应进一步理解，在本说明书中在下文描述的方法1200和1300能够被存储在制成品上以便于将此类方法转运或转移至电子器件。所使用的术语“制成品（article of manufacture）”意图涵盖可以由任何计算机可读器件、结合载体的器件或存储介质存取的计算机程序。

图12所示为根据本发明的方面的用于制造可编程开关块的实例方法1200的流程图。在1202处，方法1200可以包含在该可编程开关块的信号输入线与信号输出线之间的电结点（electrical junction）。在1204处，方法1200在该电结点处形成RRAM单元。该RRAM单元可以包括将信号输入线与信号输出线物理连接的晶体管元件。根据本发明的具体方面，该RRAM单元可以进一步包括多个可编程电阻元件。在至少一个方面中，所述多个可编程电阻元件可以形成分压器，该分压器驱动该晶体管元件的栅极。在1206处，方法1200可以包括形成编程电路，该编程电路被配置为激活或失活该RRAM单元，从而分别将该电结点激活或失活。在至少一个方面中，该编程电路可以被形成为独立于该可编程开关块的信号输入线和信号输出线。

图13所示为根据本发明的另外方面的用于形成基于RRAM存储单元的可编程开关块的样品方法1300的流程图。在1302处，方法1300可以包括形成该可编程开关块的一组信号输入线。进一步，在1304处，方法1300可以包括形成与该组信号输入线相交的一组信号输出线。在1306处，方法1300可以包括在该可编程开关块的信号输入线和信号输出线的相应结点处形成相应的RRAM配置单元。在1308处，方法1300可以包括将相应的RRAM单元的晶体管元件插入在相应结点的信号输入线与信号输出线之间。另外，在1310处，方法1300可以包括在每一个晶体管元件的栅极处形成具有可编程的上拉电阻器和下拉电阻器的可编程分压器。在1312处，方法1300可以包括在每一个上拉或下拉电阻器的结点处形成编程晶体管。在1314处，方法1300可以包括形成到达所述编程晶体管和分压器的编程引线以对相应的RRAM配置单元进行激活和失活，从而对该可编程开关块的各个结点的配置进行控制。

以上所描述的是本发明的实例。当然，出于描述本发明的目的，不可能将每种可想到的组件或方法的组合描述完全，但是本领域的一般技术人员可以认识到，本发明的许多进一步修改和置换是可能的。因此，所公开的主题意图包括所有落入所附权利要求的精神和范围内的此类变更、修改和变化。另外，不管是在详细描述还是在权利要求中，所用的术语“包括”、“具有”等意图是包含性的，与术语“包含”在权利要求中作为过渡词的使用相似。

此外，本文中所用术语“示例性”用以表示实例、例子或示例。本文中被描述为“示例性”的任何方面或设计不一定表示相对于其他方面或设计优选或有优势。而是，这类词语的使用是为了表示以具体方式呈现概念。如在本说明书中所使用，术语“或（or）”表示的是包含性的“或”，而非选择性的“或”。也就是说，除非另有说明，或者从上下文中可以明显看出，“X使用A或B”意图表示自然包含性选项中的任一选项。也就是说，如果X使用A，X使用B，或X使用A和B两者，那么在前述例子中的任一者均满足“X使用A或B”。此外，在说明书和所附权利要求中所使用的冠词“一（一个）”一般应理解为表示一个或多个，除非另有说明或者从上下文中可以明确看出是单数形式。

此外，详细说明中的一些部分以针对在电子存储器内的数据位的算法或过程操作的形式来呈现。这些过程描述或表示被本领域的技术人员用来将其工作内容有效地传达给同等技术水平的人员。此处的“过程”一般应被理解为得出所要结果的自我连续的序列或动作。这些动作需要对物理量进行物理操控。一般来说，尽管并非必需地，这些量采用能够被存储、转移、组合、比较和/或以其他方式操控的电信号和/或磁信号的形式。

为了便捷，主要是因为常用的原因，将这些信号表示为位、值、元件、符号、字符、项、数字等。但是，应注意，所有这些及相似的术语均与恰当的物理量相关联，并且这些标签仅仅是为了便捷而对这些量来使用。除非另有详细说明或者从前述论述中明显看出，应了解，在说明书全篇中，使用诸如处理、计算、运算、确定或显示等术语的论述是指代处理系统和/或相似的消费型或工业型电子器件或机器的动作和/或过程，它们将被表示为在电子器件的寄存器或存储器内的物理量的数据，操控或变换成以相似方式被表示为在机器和/或计算机系统存储器或寄存器或其他此类信息存储、传输和/或显示器件内的物理量的其他数据。

为了提供所公开主题各方面的应用背景，图14以及以下论述意图对可以实施或进行所公开主旨各个方面的适宜环境的简要大体描述。尽管上文已经就半导体架构和用于制造和操作此类架构的过程方法的大体环境做了描述，但是本领域的技术人员会认识到本发明也可以组合其他架构或过程方法来进行实施。另外，本领域的技术人员将了解到，所公开的过程可以结合处理系统或计算机处理器来实践，包括独立的和与主机计算机结合的，该处理系统可包括单处理器计算机系统或多处理器计算机系统、小型计算器件、大型计算机，以及个人计算机、便携式计算器件（例如，PDA、手机、腕表等）、基于微处理器的或可编程的消费型或工业型电子器件等。所说明的方面也可以在分布式计算环境中时间，在此情况下，通过经由通信网络连接远程处理器件来执行任务。但是，本发明的一些方面（如果不是全部的话）可以在独立的电子器件上实践，诸如存储卡、快闪存储模块、可装卸存储器等。在分布式计算环境中，编程模块可以位于本地和远程存储器存储模块或器件中。

图14所示为根据本发明的方面的用于可编程开关块1402的实例操作和控制环境1400的方块图。在本发明的至少一个方面中，可编程开关块1402可以包括RRAM存储单元技术。如本文所描述，对于可编程开关块1402的相应输入输出信号结点的编程，可以使用相应的RRAM存储单元。

列控制器1406可以被形成为相邻于可编程开关块1406。另外，列控制器1406可以与可编程开关块1402的位线电耦接。列控制器1406可以控制相应的位线，对所选择的位线施加适宜的编程、擦除或读取电压。

此外，操作和控制环境1400可以包括行控制器1404。行控制器1404可以被形成为相邻于可编程开关块1406，并且与可编程开关块1402的字线电连接。行控制器1404可以通过适宜的选择电压来选择特定行的存储单元。此外，行控制器1404通过给所选的字线施加适宜的电压来促成编程、擦除或读取操作。

时钟源1408可以提供相应的时钟脉冲以实现对于行控制1404和列控制1406的读取、写入和编程操作的时序。时钟源1408可以进一步促成响应于由操作和控制环境1400所接收的外部或内部命令来对字线或位线进行选择。输入/输出缓冲器1412可以通过I/O缓冲器或其他I/O通信接口来连接至诸如计算机或其他处理器件（未示出）的外部主机设备。输入/输出缓冲器1412可以被配置为接收写入数据，接收擦除指令，输出读出数据，以及接收地址数据和命令数据，以及关于相应指令的地址数据。地址数据可以通过地址寄存器1410来转移至行控制器1404和列控制器1406。此外，经由信号输入线将输入数据传输至可编程开关块1402，并且经由信号输出线从可编程开关块1402接收输出数据。输入数据可以从该主机设备接收，而输出数据可以经由该I/O缓冲器递送至该主机设备。

从该主机设备接收的命令可以被提供给命令接口1414。命令接口1414可以被配置为从该主机设备接收外部控制信号，并且判定输入到输入/输出缓冲器1412中的数据是写入数据、命令还是地址。输入命令可以被转移至状态机1416。

状态机1416可以被配置为管理可编程开关块1402的编程和重新编程。状态机1416经由输入/输出接口1412和命令接口1414从该主机设备接收命令，并且管理与可编程开关块1402相关联的读取、写入、擦除、数据输入、数据输出等功能性。在一些方面中，状态机1416可以发送和接收与各种命令的成功接收或执行有关的确认和否定确认。

为了实施读取、写入、擦除、输入、输出等功能性，状态机1416可以控制时钟源1408。时钟源1408的控制可以产生输出脉冲，所述输出脉冲被配置为促使行控制器1404和列控制器1406实施特定功能性。输出脉冲可以通过例如列控制器1406转移至位线，或者通过例如行控制器1404转移至字线。

对于由上文所述的组件、架构、电路、过程等所执行各种功能来说，用于描述此类组件的术语（包括对于“构件”的引用）意图对应于执行所述组件的所述功能的任何组件（例如，功能等效物），即使在结构上与所公开结构不等同也无妨，只要其执行在实施例的示例性方面中描述的功能即可。以此而言，还应认识到，实施例包括系统，以及具有用于执行各个过程的动作和/或事件的计算机可执行指令的计算机可读介质。

此外，尽管仅参考若干实施方案中的某一个来公开某一特征，此类特征也可以与其他实施方案的一个或多个特征组合，如果这样做对于任何给定或特定的应用可以更满足需要或更有优势的话。另外，在详细说明和权利要求中所用的术语“包括”及其变体意图为包含性的，与术语“包含”相似。

Claims (20)

1.一种现场可编程门阵列（FPGA），包括：

开关块路由阵列，其由一组信号输入线和一组信号输出线组成；以及

电阻型随机存取存储器（RRAM）配置单元，包括一个或多个晶体管元件以及多个电阻元件，被用在该组信号输入线中的一个信号输入线与该组信号输出线中的一个信号输出线的结点处，其中所述多个电阻元件被配置为经动态编程以启用或禁用从该一个信号输入线到该一个信号输出线的信号传输。

2.根据权利要求1所述的FPGA，其中，当该一个或多个晶体管元件导电时，该一个或多个晶体管元件启用流过该结点的电流。

3.根据权利要求1所述的FPGA，其中，当该一个或多个晶体管元件不导电时，该一个或多个晶体管元件禁用通过该结点的电流。

4.根据权利要求1所述的FPGA，其中所述多个电阻元件形成分压器，该分压器具有连接至该一个或多个晶体管元件的栅极的共同节点。

5.根据权利要求4所述的FPGA，其中该分压器控制该一个或多个晶体管元件的导电和不导电状态。

6.根据权利要求1所述的FPGA，其中该RRAM配置单元的面积大约为11F²，其中F为用于制造该FPGA的工艺技术的最小特征大小尺寸。

7.根据权利要求1所述的FPGA，其中该RRAM配置单元被配置为使得信号电流通过该结点从该组信号输入线中的一个信号输入线向该组信号输出线中的一个信号输出线，或者从该组信号输出线中的一个信号输出线向该组信号输入线中的一个信号输入线，或者其组合进行双向传播。

8.根据权利要求1所述的FPGA，进一步包括编程电路，该编程电路电连接至该组信号输入线中的该一个信号输入线或该组信号输出线中的该一个信号输出线，其中该RRAM配置单元的状态对该编程电路的电压做出响应。

9.一种制造现场可编程门阵列（FPGA）的方法，包括：

在信号输入线与信号输出线之间形成电结点；

在该电结点处形成电阻型随机存取存储器（RRAM）配置单元，该RRAM配置单元包括一个或多个晶体管元件以及多个电阻元件，其中该一个或多个晶体管元件将该信号输入线与该信号输出线物理连接；以及

形成编程电路，该编程电路被配置为使该RRAM配置单元激活或失活，从而分别将该电结点激活或失活。

10.一种电子配置存储器器件，包括：

开关块互连件，包括多个开关，所述多个开关耦接至一组信号输入线和一组信号输出线，其中所述多个开关被配置为响应于一个或多个控制信号输入而将该组信号输入线的一个子集耦接至该组信号输出线的一个子集；以及

一组可编程电阻型随机存取存储器（RRAM）配置单元，连接至该开关块互连件，其中该组RRAM配置单元中的至少一个RRAM配置单元包括多个电阻元件，所述多个电阻元件形成具有分压器输出线的分压器，其中该分压器输出线响应于该一个或多个控制信号输入而将所述多个开关中的一个开关激活或失活。

11.一种操作现场可编程门阵列（FPGA）的方法，包括：

启动该FPGA的活动模式；

将读取电压施加给该FPGA的可编程电阻型随机存取存储器（RRAM）配置单元的RRAM元件，其中该读取电压不足以大幅修改该RRAM配置单元的现有配置状态；以及

对连接至该RRAM配置单元的信号输出触点进行测量，以确定在该信号输出触点上是否存在数据信号。

12.根据权利要求11所述的方法，进一步包括激活该FPGA的可读晶体管以促成启动该FPGA的活动模式。

13.根据权利要求11所述的方法，其中施加该读取电压进一步包括将共同集电极电压（V_CC）差施加给该可编程RRAM元件。

14.根据权利要求11所述的方法，其中将该读取电压施加给该可编程RRAM元件进一步包括将V_CC差施加到该RRAM配置单元的分压器，其中该读取电压被选择来保持该分压器的上拉电阻器和下拉电阻器的现有的编程状态或擦除状态。

15.根据权利要求11所述的方法，进一步包括：

将V_CC差施加给该RRAM配置单元的分压器的第一端子；

将大约零伏特施加给该分压器的第二端子；

使与该RRAM配置单元相关联的编程晶体管失活，从而将该分压器的共同节点与电压源隔离；以及

响应于识别出在该信号输出触点上存在该数据信号，读取该数据信号。

16.一种用于对现场可编程门阵列（FPGA）的配置单元进行配置的方法，包括：

激活被选择用于编程的该FPGA的行的编程晶体管；

将编程电压施加给该配置单元的可编程电阻型随机存取存储器（RRAM）组件的触点；

将大约零伏特施加给该可编程RRAM组件的第二触点；以及以下两个动作中的至少一个：

将大约零伏特施加给该可编程RRAM组件的第三触点以促成该配置单元的金属氧化物半导体（MOS）晶体管的激活；或

将该编程电压施加给该可编程RRAM组件的该第三触点以促成该MOS晶体管的失活。

17.根据权利要求16所述的方法，其中将该编程电压施加给该可编程RRAM组件的触点包括将该编程电压施加给上拉电阻器的第一端子。

18.一种用于对现场可编程门阵列（FPGA）的配置单元进行配置的方法，包括：

激活该FPGA的被编程行的编程晶体管；

将擦除电压施加给该配置单元的可编程电阻型随机存取存储器（RRAM）组件的触点；

将大约零伏特施加给该可编程RRAM组件的第二触点；以及以下动作中的至少一个：

将大约零伏特施加给该可编程RRAM组件的第三触点，以重设该可编程RRAM组件的第一子组件的编程状态，同时维持该可编程RRAM组件的第二子组件的现有的编程状态；或

将该擦除电压施加给该可编程RRAM组件的该第三触点，以重设该可编程RRAM组件的该第二子组件的编程状态，同时维持该可编程RRAM组件的该第一子组件的现有的编程状态。

19.根据权利要求18所述的方法，其中将该擦除电压施加给该可编程RRAM组件的触点包括将该擦除电压施加给上拉电阻器的第一端子。

20.根据权利要求18所述的方法，其中将该大约零伏特施加给该可编程RRAM组件的第二触点包括将该大约零伏特施加给下拉电阻器的第一端子。

Images