CN114338310A - 用于数字显示接口的可编程高频高增益均衡器及增益方法 - Google Patents
用于数字显示接口的可编程高频高增益均衡器及增益方法 Download PDFInfo
- Publication number
- CN114338310A CN114338310A CN202111626741.7A CN202111626741A CN114338310A CN 114338310 A CN114338310 A CN 114338310A CN 202111626741 A CN202111626741 A CN 202111626741A CN 114338310 A CN114338310 A CN 114338310A
- Authority
- CN
- China
- Prior art keywords
- programmable
- transistors
- equalizer
- gain
- impedance control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 230000008054 signal transmission Effects 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 description 14
- 230000001419 dependent effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
本发明涉及一种用于数字显示接口的可编程高频高增益均衡器及增益方法,包括:两对电流源;两个差分对,每个差分对包括一对第一组晶体管,每个第一组晶体管的下端连接至不同的电流源上;负载电阻,设置有四个,每个第一组晶体管的上端连接至一个负载电阻上;电容,设置有一对,每个电容分别与一个差分对连接;以及可编程阻抗控制单元,设置有两个,每个可编程阻抗控制单元连接至一个差分对。其对于不同的电缆长度,通过判断高频信号是处在欠补偿还是过补偿状态,运用可编程阻抗控制单元的信号设置S,做出恰当的选择,优化均衡器的增益,以重现发送端信号的波形,保证了信号传输的完整性。
Description
技术领域
本发明涉及一种用于数字显示接口的可编程高频高增益均衡器及增益方法,属于信号处理技术领域。
背景技术
图1所示为一个数字显示接口中典型发送器/接收器的信道链100。其中,102为发送器,110为接收器;传输信道介质101,包括电缆106、封装104、108和信道节点103、105、107、109处的负载电阻电容,具有低通滤波器(LPF)的特性,传输信号的频率受到传输信道介质101的限制。频率相关损耗产生符号间干扰(ISI)并增加误码率(BER),此外,节点109处的传输信号在传输过程中被由101诱发的干扰信号(noise)111进一步破坏,导致信号眼图关闭;信号频率越高,信号衰减越严重。
对于高频、长电缆数字显示接口,需要在接收器中使用均衡器来补偿频率相关的损耗,降低码间干扰和误码率。均衡器通过提高增益来补偿由于传输信道介质101引起的频率相关损耗,同时最小化信号干扰111的影响,从而实现在节点109处重现发送器端的信号。本均衡器具有高通滤波器的特性,更进一步地阐明,其具有与传输信道介质101相反的频率响应特性,通过补偿,本发送器/接收器和信道链100能实现更高的带宽。而传统的均衡器没有足够的带宽和增益来满足当今的应用需求,因此,需要改进接收器的均衡器。
发明内容
本发明的目的在于提供一种用于数字显示接口的可编程高频高增益均衡器及方法,通过提高增益来补偿由传输信道介质引起的频率相关损耗,具有与传输信道介质相反的频率响应特性,即高通滤波器特性,实现传输更高的视频信号。
为达到上述目的,本发明提供如下技术方案:一种用于数字显示接口的可编程高频高增益均衡器,其特征在于,包括:
两对电流源;
两个差分对,每个所述差分对包括一对第一组晶体管,每个所述第一组晶体管的下端连接至不同的电流源上;
负载电阻,设置有四个,每个所述第一组晶体管的上端连接至一个所述负载电阻上;
电容,设置有一对,每个的电容分别与一个所述差分对连接;以及
可编程阻抗控制单元,设置有两个,每个所述可编程阻抗控制单元连接至一个所述差分对。
进一步地,每个所述可编程阻抗控制单元包括至少一组电阻晶体管网络,每组所述电阻晶体管网络包括一个第二组晶体管和两个电阻,所述第二组晶体管位于中间,所述第二组晶体管的源极连接至其中一个所述电阻上,所述第二组晶体管的漏极连接至另一个所述电阻上,所述第二组晶体管的栅极输入可编程信号S,以控制所述第二组晶体管的导通或中断。
进一步地,每个所述可编程阻抗控制单元包括四组所述电阻晶体管网络,并联连接至一个所述的差分对。
本发明还提供了一种均衡器的可编程高频高增益方法,用于数字显示接口,其特征在于,采用如上所述的用于数字显示接口的可编程高频高增益均衡器,所述方法包括:
所述可编程阻抗控制单元可根据连接电缆的不同长度,以改变设置可编程信号S而改变均衡器的增益。
本发明的有益效果在于:本发明的均衡器对于不同的电缆长度,通过判断高频信号是处在欠补偿还是过补偿状态,运用可编程阻抗控制单元的信号设置S,做出恰当的选择,优化均衡器的增益,以重现发送端信号的波形,保证了信号传输的完整性。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是数字显示接口中典型Tx/Rx信道链的示意框图;
图2是根据本发明优选实施例的均衡器的简化示意图;
图3是构成图2实施例一部分的可编程阻抗控制单元的示意图。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
请参加图2及图3,本发明的一较佳实施例中的一种用于数字显示接口的可编程高频高增益均衡器200,其可以根据输入信号的频率的相关损耗进行增益补偿,进而实现传输更高的视频信号。即,其通过提高增益来补偿由传输信道介质引起的频率相关损耗,具有与传输信道介质相反的频率响应特性,即高通滤波器特性,实现传输更高的视频信号
具体的,该均衡器200包括两对电流源;两个差分对,每个所述差分对包括一对第一组晶体管,每个所述第一组晶体管的下端连接至不同的电流源上;负载电阻,设置有四个,每个所述第一组晶体管的上端连接至一个所述负载电阻上;电容,设置有一对,每个的电容分别与一个所述差分对连接;以及可编程阻抗控制单元,设置有两个,每个所述可编程阻抗控制单元连接至一个所述差分对。
其中,每个差分对包括一对第一组晶体管,相应的,两个差分对设置有两对第一组晶体管,即第一组晶体管设置有四个,分别为207、208、209、210。四个第一组晶体管207、208、209、210的一端连接至电流源216、217、215、218上。四个第一组晶体管207、208、209、210的另一端连接至一个所述负载电阻ZL 202、203、201、204上。其中,每一对有电容213、214和可编程阻抗控制单元211、212与第一组晶体管207、208、209、210两个差分对的电流源216、217、215、218相连。
均衡器200还包括电阻205和206,电阻205、206具有负阻抗的特性,以扩展带宽并在高频时实现增益峰化(Gain-peaking)。其中,电阻205连接在两个第一组晶体管207和209之间,电阻206连接在两个第一组晶体管208和210之间。
每个所述可编程阻抗控制单元包括至少一组电阻晶体管网络,每组所述电阻晶体管网络包括一个第二组晶体管和两个电阻。以可编程阻抗控制单元211为例,其每组电阻晶体管网络的所述第二组晶体管302位于中间,所述第二组晶体管的源极连接至其中一个所述电阻301上,所述第二组晶体管302的漏极连接至另一个所述电阻303上,所述第二组晶体管302的栅极输入可编程信号S,以控制所述第二组晶体管302的导通或中断。
每个所述可编程阻抗控制单元包括四组所述电阻晶体管网络,并联连接至一个所述的差分对。其中,可编程阻抗控制单元211中,305、308、311皆为第二组晶体管,304、307、310皆为电阻,306、309、312皆为电阻。
可编程阻抗控制单元212中,314、317、320、323皆为第二组晶体管,313、316、319、322皆为电阻,315、318、321、324皆为电阻。
上述的可编程阻抗控制单元中,可通过控制各个电阻晶体管网络中的第二组晶体管的导通或中断,以调节A1-A2/B1-B2之间的阻值,进而控制可编程阻抗控制单元的阻值,而改变均衡器的增益。
本发明还提供了一种均衡器的可编程高频高增益方法,用于数字显示接口,其特征在于,采用如上所述的用于数字显示接口的可编程高频高增益均衡器,所述方法包括:
所述可编程阻抗控制单元可根据连接电缆的不同长度,通过改变设置可编程信号S<0:3>而改变均衡器的增益。
综上所述:本发明的均衡器可对于不同的电缆长度,通过判断高频信号是处在欠补偿还是过补偿状态,运用可编程阻抗控制单元的信号设置S<0:3>,做出恰当的选择 ,优化均衡器的增益,以重现发送端信号的波形,保证了信号传输的完整性。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (4)
1.一种用于数字显示接口的可编程高频高增益均衡器,其特征在于,包括:
两对电流源;
两个差分对,每个所述差分对包括一对第一组晶体管,每个所述第一组晶体管的下端连接至不同的电流源上;
负载电阻,设置有四个,每个所述第一组晶体管的上端连接至一个所述负载电阻上;
电容,设置有一对,每个的电容分别与一个所述差分对连接;以及
可编程阻抗控制单元,设置有两个,每个所述可编程阻抗控制单元连接至一个所述差分对上。
2.如权利要求1所述的用于数字显示接口的可编程高频高增益均衡器,其特征在于,每个所述可编程阻抗控制单元包括至少一组电阻晶体管网络,每组所述电阻晶体管网络包括一个第二组晶体管和两个电阻,所述第二组晶体管位于中间,所述第二组晶体管的源极连接至其中一个所述电阻上,所述第二组晶体管的漏极连接至另一个所述电阻上,所述第二组晶体管的栅极输入可编程信号S,以控制所述第二组晶体管的导通或中断。
3.如权利要求2所述的用于数字显示接口的可编程高频高增益均衡器,其特征在于,每个所述可编程阻抗控制单元包括四组所述电阻晶体管网络,并联连接至一个所述差分对。
4.一种均衡器的可编程高频高增益方法,用于数字显示接口,其特征在于,采用如权利要求1至3中任一项所述的用于数字显示接口的可编程高频高增益均衡器,所述方法包括:
所述可编程阻抗控制单元可根据连接电缆的不同长度,以改变设置可编程信号S而改变均衡器的增益。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111626741.7A CN114338310A (zh) | 2021-12-29 | 2021-12-29 | 用于数字显示接口的可编程高频高增益均衡器及增益方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111626741.7A CN114338310A (zh) | 2021-12-29 | 2021-12-29 | 用于数字显示接口的可编程高频高增益均衡器及增益方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114338310A true CN114338310A (zh) | 2022-04-12 |
Family
ID=81014428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111626741.7A Withdrawn CN114338310A (zh) | 2021-12-29 | 2021-12-29 | 用于数字显示接口的可编程高频高增益均衡器及增益方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114338310A (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1897474A (zh) * | 2005-07-14 | 2007-01-17 | 阿尔特拉公司 | 可编程接收均衡电路及其方法 |
CN1992687A (zh) * | 2005-12-20 | 2007-07-04 | 阿尔特拉公司 | 信号调整接收器电路 |
CN101729033A (zh) * | 2008-10-30 | 2010-06-09 | 联发科技股份有限公司 | 可调均衡器及用于调整均衡器的方法 |
CN102780663A (zh) * | 2012-07-09 | 2012-11-14 | 清华大学 | 一种应用于高速串行接口的连续时间均衡电路 |
CN103139526A (zh) * | 2008-11-03 | 2013-06-05 | 英特赛尔美国股份有限公司 | 用于电缆均衡的系统和方法 |
CN103828238A (zh) * | 2011-07-29 | 2014-05-28 | 科洛斯巴股份有限公司 | 使用双端非易失性存储器的现场可编程门阵列 |
CN104242839A (zh) * | 2013-07-05 | 2014-12-24 | 西安电子科技大学 | 可编程全差分增益自举跨导放大器 |
CN104734688A (zh) * | 2013-12-16 | 2015-06-24 | 英特尔公司 | 用于串行通讯的可编程阻抗传输器 |
CN111541634A (zh) * | 2019-02-07 | 2020-08-14 | Qorvo美国公司 | 用于宽调制带宽包络跟踪的自适应频率均衡器 |
CN113206810A (zh) * | 2021-07-05 | 2021-08-03 | 牛芯半导体(深圳)有限公司 | 一种可调均衡器及调整方法 |
-
2021
- 2021-12-29 CN CN202111626741.7A patent/CN114338310A/zh not_active Withdrawn
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1897474A (zh) * | 2005-07-14 | 2007-01-17 | 阿尔特拉公司 | 可编程接收均衡电路及其方法 |
CN1992687A (zh) * | 2005-12-20 | 2007-07-04 | 阿尔特拉公司 | 信号调整接收器电路 |
CN101729033A (zh) * | 2008-10-30 | 2010-06-09 | 联发科技股份有限公司 | 可调均衡器及用于调整均衡器的方法 |
CN103139526A (zh) * | 2008-11-03 | 2013-06-05 | 英特赛尔美国股份有限公司 | 用于电缆均衡的系统和方法 |
CN103828238A (zh) * | 2011-07-29 | 2014-05-28 | 科洛斯巴股份有限公司 | 使用双端非易失性存储器的现场可编程门阵列 |
CN102780663A (zh) * | 2012-07-09 | 2012-11-14 | 清华大学 | 一种应用于高速串行接口的连续时间均衡电路 |
CN104242839A (zh) * | 2013-07-05 | 2014-12-24 | 西安电子科技大学 | 可编程全差分增益自举跨导放大器 |
CN104734688A (zh) * | 2013-12-16 | 2015-06-24 | 英特尔公司 | 用于串行通讯的可编程阻抗传输器 |
CN111541634A (zh) * | 2019-02-07 | 2020-08-14 | Qorvo美国公司 | 用于宽调制带宽包络跟踪的自适应频率均衡器 |
CN113206810A (zh) * | 2021-07-05 | 2021-08-03 | 牛芯半导体(深圳)有限公司 | 一种可调均衡器及调整方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7586987B2 (en) | High speed data link with transmitter equalization and receiver equalization | |
EP1744510B1 (en) | Programmable receiver equalization circuitry and methods | |
US9025655B1 (en) | Transmitter training using receiver equalizer coefficients | |
US20150349986A1 (en) | Methods and circuits for asymmetric distribution of channel equalization between devices | |
US11165456B2 (en) | Methods and apparatus for a continuous time linear equalizer | |
EP1911232B1 (en) | Pre- and De-emphasis circuit. | |
US7696787B2 (en) | Signal history controlled slew-rate transmission method and bus interface transmitter | |
US11211972B2 (en) | High speed serializer-deserializer systems and methods | |
CN113422586B (zh) | 一种高能效的均衡器架构 | |
CN110301122B (zh) | 具有电压升压功能的高摆幅发射机驱动器及发射机 | |
CN116915278A (zh) | Serdes电路和电子设备 | |
JP2018110363A (ja) | 等化装置、等化方法及び信号伝送装置 | |
US4969162A (en) | Polled data network auto-equalizer system and method | |
US20210351963A1 (en) | Passive linear equalizer for serial wireline receivers | |
US20130195154A1 (en) | Transmitter Adaptation Loop Using Adjustable Gain and Convergence Detection | |
KR20200001198A (ko) | 판정 궤환 등화기 회로 | |
CN114338310A (zh) | 用于数字显示接口的可编程高频高增益均衡器及增益方法 | |
US20120188031A1 (en) | Programmable high-frequency high-gain equalizer for digital display interfaces | |
EP1615351A1 (en) | Multistage equalizer | |
CN110781114B (zh) | 一种高速串行接口接收端的宽带无源线性均衡器电路 | |
US20080240412A1 (en) | Maintaining convergence of a receiver during changing conditions | |
Gai et al. | A 4-channel 3.125 Gb/s/ch CMOS transceiver with 30dB equalization | |
TWI783843B (zh) | 纜線損耗補償方法及其電路系統 | |
Kudoh et al. | A 0.13-/spl mu/m CMOS 5-Gb/s 10-meter 28 AWG cable transceiver with no-feedback-loop continuous-time post-equalizer | |
JP7385741B2 (ja) | 複合フィルタを用いる、スキューおよびチャネル非対称性に起因するチャネル障害の除去 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220412 |