CN103824878A - 一种碳化硅功率器件结终端结构及其制造方法 - Google Patents

一种碳化硅功率器件结终端结构及其制造方法 Download PDF

Info

Publication number
CN103824878A
CN103824878A CN201410044259.6A CN201410044259A CN103824878A CN 103824878 A CN103824878 A CN 103824878A CN 201410044259 A CN201410044259 A CN 201410044259A CN 103824878 A CN103824878 A CN 103824878A
Authority
CN
China
Prior art keywords
doped region
limiting ring
field limiting
termination structures
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410044259.6A
Other languages
English (en)
Other versions
CN103824878B (zh
Inventor
杨勇雄
吴煜东
何多昌
蒋华平
李诚瞻
赵艳黎
吴佳
唐龙谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CSR Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CSR Times Electric Co Ltd filed Critical Zhuzhou CSR Times Electric Co Ltd
Priority to CN201410044259.6A priority Critical patent/CN103824878B/zh
Publication of CN103824878A publication Critical patent/CN103824878A/zh
Application granted granted Critical
Publication of CN103824878B publication Critical patent/CN103824878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一种碳化硅功率器件结终端结构及其制造方法。该碳化硅功率器件结终端结构包括多个场限环，其通过掺杂间隔设置于外延层上；掺杂区，其设置于所述外延层的上方；其中，所述掺杂区是在所述外延层上通过再次外延得到。本发明的结终端结构使得功率器件具有较好的耐压能力和较高的可靠性。

Description

一种碳化硅功率器件结终端结构及其制造方法
技术领域
本发明涉及一种碳化硅功率器件结终端结构，还涉及一种制造这种结终端结构的制造方法。
背景技术
相对于以硅为代表的第一代半导体和以砷化镓为代表的第二代半导体，第三代半导体的碳化硅具有更大的禁带宽度和更高的临界击穿电场，非常适合制造高温大功率半导体器件。目前来看，碳化硅功率器件是国际上的开发热点。
就功率器件而言，需要对结终端进行良好设计。合理设计的结终端不仅是确保功率器件耐压能力的关键，也是保证功率器件可靠工作的重要部分。其中，场限环是纵向功率半导体器件的常用结终端结构，它可以与主结同时制作也可以单独制作。
碳化硅功率器件的结终端，特别是在高压情形下，常用浮空场限环的终端结构。但是场限环外侧（远离主结的一侧）的上表面的尖角位置更易于出现尖峰电场。此外，由于材料本身的特点，在碳化硅表面热生长较厚的二氧化硅薄膜受限制，因此碳化硅功率器件的结终端表面的介质钝化层通常是通过淀积得到的二氧化硅，其质量相对较差，相比于碳化硅较高的临界击穿电场，钝化层成为易于被击穿的地方。因此，尖角位置的电场尖峰可降低碳化硅功率器件的耐压能力以及可靠性。因此，急需一种耐压能力好、可靠性高的碳化硅功率器件结终端结构。
发明内容
针对上述的问题，本发明提出了一种碳化硅功率器件结终端结构，这种结终端结构耐压能力好、可靠性高。本发明还提出了制造这种结终端结构的制造方法。
根据本发明的第一方面，提出了一种碳化硅功率器件结终端结构，其包括：多个场限环，其通过掺杂间隔设置于外延层上；掺杂区，其设置于外延层的上方；其中，掺杂区是在外延层上通过再次外延得到。
通过本发明的碳化硅功率器件结终端结构，使得尖角位置的尖峰电场被转移至半导体体内。相对于现有技术中的钝化层，掺杂区具有相对较高的材料质量和更高的介电常数，从而具有更高的可靠性和更强的承受电场的能力。因此功率器件的耐压能力和可靠性得到提高。
在一个实施例中，掺杂区包括第一掺杂区和第二掺杂区，第二掺杂区至少自最外侧场限环的外侧冶金结面向外延伸预定距离，第一掺杂区设置于其余区域，并且第二掺杂区的掺杂浓度大于第一掺杂区的掺杂浓度，但小于场限环的掺杂浓度。由此能够使得结终端的结构得到优化，提高了耐压能力。
在一个实施例中，第二掺杂区还设置于最外侧主结与最外侧场限环的外侧冶金结面之间。由此可优化最外侧主结和最外侧场限环的外侧冶金结面附近的电场分布，从而提高功率器件的耐压能力。
在一个实施例中，第二掺杂区还设置于场限环之间。从而可优化场限环的电场分布，从而提高功率器件的耐压能力。
在一个实施例中，第二掺杂区还横跨场限环的外侧冶金结面，并且第二掺杂区自位于最外侧主结和最外侧场限环之间的中间场限环的外侧冶金结面向外延伸预定距离。由此使得功率器件的性能得到优化。
在一个实施例中，第一掺杂区的导电类型与外延层的导电类型相同，第二掺杂区的导电类型与场限环的导电类型相同。由此削弱半导体内的电场集中，从而提高结终端的耐压能力。
在一个实施例中，第二掺杂区的掺杂浓度为1×1014cm-3～1×1017cm-3。
在一个实施例中，掺杂区的厚度为100nm～5000nm。
根据本发明的第二方面，还提供了一种碳化硅功率器件结终端结构的制造方法，其包括以下步骤：步骤1：在外延层上制作多个主结和多个场限环；步骤2：外延生长掺杂区。由此能够使得场限环外侧的上表面的电场集中转移至半导体内，从而提高了结终端的耐压能力。
在一个实施例中，还包括以下步骤：步骤3：对多个主结补充注入离子；步骤4：制作掩膜，以在掺杂区形成第二掺杂区的注入窗口；步骤5：离子注入，以形成第二掺杂区，其中掺杂区的未进行离子注入的部分为第一掺杂区。第二掺杂区的引入可优化结终端的电场分布，从而使得功率器件的性能得到优化。
需要说明的是，本发明中使用的术语“外”为远离功率器件有源区的方向。
与现有技术相比，本发明的优点在于，场限环外侧的上表面的尖峰电场被转移到半导体体内，由此使得结终端能够承受更强的电场，从而提高了功率器件的耐压能力和产品的可靠性。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1是根据本发明一个优选实施例的碳化硅功率器件结终端结构的示意图；
图2是根据本发明另一个优选实施例的结终端结构的示意图；
图3是根据本发明再一个优选实施例的结终端结构的示意图；
图4是根据本发明又一个优选实施例的结终端结构的示意图；
图5是根据本发明一个优选实施例的碳化硅功率器件结终端结构的制造方法的流程图；
图6是图5中的步骤1的示意图；
图7是图5中的步骤2的示意图；
图8是图5中的步骤3的示意图；
图9是图5中的步骤4的示意图；
图10是图9中去除掩膜后的示意图。
在图中，相同的构件由相同的附图标记标示。附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本发明做进一步说明。
本发明提供的碳化硅功率器件结终端结构包括多个场限环30和掺杂区40。下面将详细地描述该功率器件结终端结构及其各个部件。
如图1所示，场限环30通过掺杂间隔设置于外延层10上，掺杂区40设置于外延层10的上方，其中，外延层10外延生长掺杂区40。掺杂区的掺杂浓度相对于场限环来说相对较低，例如场限环的掺杂浓度一般为1×1017cm-3～1×1019cm-3，那么掺杂区的掺杂浓度可以是1×1014cm-3～1×1017cm-3，也可以是更低浓度。由于可采用外延生长的方式形成掺杂区，因此掺杂区具有相对较高的材料质量以及介电常数，从而使得结终端结构具有更高的可靠性和更强的承受电场的能力。因此功率器件的耐压能力和可靠性得到提高。
如图1所示，掺杂区40可以是同一掺杂浓度，只要能够使得场限环外侧的上表面的尖峰电场被转移至半导体内即可。在一个优选的实施例中，如图2、图3和图4所示，掺杂区40包括第一掺杂区41和第二掺杂区42，第二掺杂区42至少自最外侧场限环31的外侧冶金结面32向外延伸预定距离，第一掺杂区40设置于其余区域，并且第二掺杂区42的掺杂浓度大于第一掺杂区41的掺杂浓度，但小于场限环30的掺杂浓度。由此能够减小半导体内电场的集中，使得结终端的结构得到优化，提高了功率器件的耐压能力。作为优选地，预定距离可以是100nm-3000nm。
作为优选地，如图2所示，第二掺杂区42还设置于最外侧主结21与最外侧场限环31的外侧冶金结面32之间。由此减少了半导体内电场的集中，提高了最外侧主结21和最外侧场限环31的外侧冶金结面32之间的耐压能力。
作为另一个优选实施例，如图3所示，第二掺杂区42还设置于场限环30之间。减少了半导体内电场的集中，从而提高了场限环30之间的耐压能力。
在又一个优选实施例中，如图4所示，第二掺杂区42还横跨场限环30的外侧冶金结面32，并且第二掺杂区42自位于最外侧主结21和最外侧场限环31之间的中间场限环的外侧冶金结面32向外延伸预定距离。作为优选地，预定距离可以是100nm-3000nm。由此使得功率器件的性能得到优化。
在一个实施例中，第一掺杂区41的导电类型与外延层10的导电类型相同，第二掺杂区42的导电类型与场限环30的导电类型相同。避免半导体内的电场集中，提高结终端的耐压能力。
在一个实施例中，第二掺杂区42的掺杂浓度为1×1014cm-3～1×1017cm-3。
在一个实施例中，掺杂区40的厚度为100nm～5000nm。
如图5所示，本发明还提供了一种碳化硅功率器件结终端结构的制造方法。其包括以下步骤：步骤1为S1：在外延层10上制作多个主结20和多个场限环30（参见图6）。如图7所示，步骤2为S2：外延生长掺杂区40。由此能够使得场限环30外侧的上表面的电场集中转移至半导体内，从而提高了结终端的耐压能力。
在一个优选的实施例中，还包括步骤3为S3：对多个主结20补充注入离子。如图8所示，在掺杂区40上方设置掩膜50，对多个主结20补充注入离子的目的是用于欧姆接触。完成多个主结的补充离子注入后，除去掩膜60。如图9所示，步骤4为S4：制作掩膜60，以在掺杂区40形成第二掺杂区42的注入窗口70。步骤5：注入离子，以形成第二掺杂区42，其中掺杂区40的未注入离子的部分为第一掺杂区41。去除掩膜70后的结终端结构如图10所示，从而使得功率器件的性能得到优化。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (10)

1.一种碳化硅功率器件结终端结构，其特征在于，包括：
多个场限环，其通过掺杂间隔设置于外延层上；
掺杂区，其设置于所述外延层的上方；
其中，所述掺杂区是在所述外延层上通过再次外延得到。
2.根据权利要求1所述的结终端结构，其特征在于，所述掺杂区包括第一掺杂区和第二掺杂区，所述第二掺杂区至少自最外侧场限环的外侧冶金结面向外延伸预定距离，所述第一掺杂区设置于其余区域，并且所述第二掺杂区的掺杂浓度大于所述第一掺杂区的掺杂浓度，但小于所述场限环的掺杂浓度。
3.根据权利要求2所述的结终端结构，其特征在于，所述第二掺杂区还设置于最外侧主结与最外侧场限环的外侧冶金结面之间。
4.根据权利要求2所述的结终端结构，其特征在于，所述第二掺杂区还设置于所述场限环之间。
5.根据权利要求2所述的结终端结构，其特征在于，所述第二掺杂区还横跨所述场限环的外侧冶金结面，并且所述第二掺杂区自位于所述最外侧主结和所述最外侧场限环之间的中间场限环的外侧冶金结面向外延伸预定距离。
6.根据权利要求2至5中任一项所述的结终端结构，其特征在于，所述第一掺杂区的导电类型与所述外延层的导电类型相同，所述第二掺杂区的导电类型与所述场限环的导电类型相同。
7.根据权利要求6所述的结终端结构，其特征在于，所述第二掺杂区的掺杂浓度为1×1014cm-3～1×1017cm-3。
8.根据权利要求1所述的结终端结构，其特征在于，所述掺杂区的厚度为100nm～5000nm。
9.一种碳化硅功率器件结终端结构的制造方法，其特征在于，包括以下步骤：
步骤1：在外延层上制作多个主结和多个场限环；
步骤2：外延生长掺杂区。
10.根据权利要求9所述的制造方法，其特征在于，还包括以下步骤：
步骤3：对所述多个主结补充注入离子；
步骤4：制作掩膜，以在所述掺杂区形成第二掺杂区的注入窗口；
步骤5：离子注入，以形成所述第二掺杂区，其中所述掺杂区的未进行离子注入的部分为第一掺杂区。
CN201410044259.6A 2014-01-30 2014-01-30 一种碳化硅功率器件结终端结构及其制造方法 Active CN103824878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410044259.6A CN103824878B (zh) 2014-01-30 2014-01-30 一种碳化硅功率器件结终端结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410044259.6A CN103824878B (zh) 2014-01-30 2014-01-30 一种碳化硅功率器件结终端结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103824878A true CN103824878A (zh) 2014-05-28
CN103824878B CN103824878B (zh) 2017-03-15

Family

ID=50759840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410044259.6A Active CN103824878B (zh) 2014-01-30 2014-01-30 一种碳化硅功率器件结终端结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103824878B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445054B1 (en) * 1999-08-11 2002-09-03 Dynex Semiconductor Limited Semiconductor device
CN1745479A (zh) * 2003-01-15 2006-03-08 克里公司 碳化硅器件的边缘环形端接
CN202839619U (zh) * 2012-09-28 2013-03-27 中国科学院微电子研究所 一种高压半导体器件及其终端
WO2013145545A1 (ja) * 2012-03-30 2013-10-03 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445054B1 (en) * 1999-08-11 2002-09-03 Dynex Semiconductor Limited Semiconductor device
CN1745479A (zh) * 2003-01-15 2006-03-08 克里公司 碳化硅器件的边缘环形端接
WO2013145545A1 (ja) * 2012-03-30 2013-10-03 三菱電機株式会社 半導体装置
CN202839619U (zh) * 2012-09-28 2013-03-27 中国科学院微电子研究所 一种高压半导体器件及其终端

Also Published As

Publication number Publication date
CN103824878B (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
CN105405877B (zh) 具有埋置场板的高电子迁移率晶体管
JP3634830B2 (ja) 電力用半導体素子
CN100530687C (zh) Ⅲ-v族高电子迁移率晶体管器件
US9337268B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
JP6107435B2 (ja) 半導体装置及びその製造方法
US9252255B2 (en) High electron mobility transistor and method of manufacturing the same
CN105789296A (zh) 一种铝镓氮化合物/氮化镓高电子迁移率晶体管
CN101878532A (zh) 制造电子器件的工艺
CN108447907A (zh) 晶体管及其制备方法
WO2015004853A1 (ja) 半導体装置
CN103311292A (zh) 氮化镓超结器件
CN105428412A (zh) AlGaN/GaN异质结场效应晶体管及其制备方法
JP2011165777A (ja) 窒化ガリウム半導体装置及びその製造方法
US9484429B2 (en) High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently and method for manufacturing the same
CN103117303A (zh) 一种氮化物功率器件及其制造方法
CN104134684A (zh) 基于填充结构、含补偿层的补偿结构的超级结半导体器件
CN103594507A (zh) 高击穿电压iii族氮化物器件
CN108258035A (zh) 一种GaN基增强型场效应器件及其制作方法
CN107564951A (zh) 具有完全耗尽的沟道区的功率半导体器件
JP2017073525A (ja) 窒化物半導体装置
JP6482732B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
CN103824878A (zh) 一种碳化硅功率器件结终端结构及其制造方法
CN103824760B (zh) 一种碳化硅功率器件结终端的制造方法
JP6831312B2 (ja) ダイオード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200929

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.