CN103311292A - 氮化镓超结器件 - Google Patents

氮化镓超结器件 Download PDF

Info

Publication number
CN103311292A
CN103311292A CN2013100774991A CN201310077499A CN103311292A CN 103311292 A CN103311292 A CN 103311292A CN 2013100774991 A CN2013100774991 A CN 2013100774991A CN 201310077499 A CN201310077499 A CN 201310077499A CN 103311292 A CN103311292 A CN 103311292A
Authority
CN
China
Prior art keywords
layer
gallium nitride
super knot
substrate
electron mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100774991A
Other languages
English (en)
Inventor
S·W·比德尔
B·赫克玛特绍塔巴里
D·K·萨达那
G·G·沙希迪
D·沙赫莉亚迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103311292A publication Critical patent/CN103311292A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及氮化镓超结器件。氮化镓高电子迁移率晶体管结构允许高击穿电压并可用于大功率和/或高频切换。肖特基二极管便于高电压应用并提供快速切换。由氮化镓中的p/n结形成的超结便于高电子迁移率晶体管结构、肖特基二极管以及由晶体管结构的漏极至栅极连接形成的栅控二极管的操作。抑制了高电子迁移率晶体管结构的栅极与漏极之间的击穿、穿过衬底的击穿、或者这两种击穿。

Description

氮化镓超结器件
技术领域
本发明涉及物理科学,更具体地说，涉及高电子迁移率晶体管结构和肖特基二极管。
背景技术
已开发出通过使用异质结产生高迁移率电子的高电子迁移率晶体管。由于氮化镓（GaN）中载流子的高饱和速度和高临界击穿电场，从而允许在不牺牲器件的导通比电阻（specific on-resistance）的情况下提高器件击穿电压，因此氮化镓器件可用于大功率、高频开关。氮化镓的大带隙还允许在高温下的器件操作。
图1示出GaN高电子迁移率晶体管（HEMT）的示意结构。晶体管20包括邻接氮化镓层24的氮化铝镓层22。由2D电子气（2DEG）形成的导电沟道26在源极28与漏极30之间形成。在所示晶体管中，栅极32邻接氮化铝镓层22，但是可以在栅极32下面设置绝缘体层（未示出）以形成金属绝缘体半导体（MIS）HEMT。GaN层形成在由例如硅、碳化硅或蓝宝石制成的衬底36上。在所示晶体管的氮化镓层24与衬底之间设置成核层38。该成核层可由诸如氮化镓、氮化铝镓或氮化铝的材料形成。在该结构上设置钝化层39。在图1的HEMT中，该钝化层由氮化硅构成。尽管氮化镓具有大带隙，但由于GaN的过早击穿，如针对图1所讨论的GaNHEMT器件的击穿电压被限制为2KV。
已开发出Si上GaN（GaN-on-Si）肖特基二极管，并且，由于反向恢复电荷可忽略，因此Si上GaN肖特基二极管提供快速切换。这种二极管可以包括Si(111)衬底、GaN层、位于衬底与GaN层之间的缓冲层、覆盖GaN层的钝化层、保护环以及肖特基接触。
发明内容
本发明的原理提供许高击穿电压的GaN高电子迁移率晶体管结构。示例性高电子迁移率晶体管结构包括含有多个p/n结的掺杂的氮化镓超结层以及邻接所述掺杂的氮化镓超结层的阻挡层。所述掺杂的氮化镓超结层被设置在衬底层与所述阻挡层之间。当跨栅极端子和源极端子施加电压时，在所述掺杂的氮化镓超结层与所述阻挡层的结附近在所述掺杂的氮化镓超结层中形成二维电子气沟道。钝化层覆盖所述阻挡层。在对栅电极施加电压时，通过所述掺杂的氮化镓超结层建立的电场垂直于在所述栅电极与所述漏电极之间建立的电场。
根据另一方面，一种高电子迁移率转移结构（transfer structure）包括掺杂的氮化镓超结层，该掺杂的氮化镓超结层具有小于10微米的厚度并且包括多个p/n结。所述掺杂的氮化镓超结层的整体厚度包括超结结构。所述高电子迁移率转移结构还包括硅衬底层和邻接所述掺杂的氮化镓超结层的氮化铝镓阻挡层。所述掺杂的氮化镓超结层设置在所述衬底层与所述阻挡层之间。当跨栅极端子和源极端子施加电压时，在所述掺杂的氮化镓超结层与所述阻挡层的结附近在所述掺杂的氮化镓超结层中形成二维电子气沟道。所述掺杂的氮化镓超结层能够用于抑制穿过所述硅衬底层的击穿以及所述栅极与漏电极之间的击穿。
根据另一方面，提供了一种肖特基二极管。示例性肖特基二极管包括肖特基接触、具有顶表面的衬底、以及位于所述肖特基接触与所述衬底的所述顶表面之间的掺杂的氮化镓超结层。所述掺杂的氮化镓超结层具有小于10微米的厚度并包括多个p/n结，所述掺杂的氮化镓超结层的整体厚度包括超结结构，所述p/n结相对于所述衬底的所述顶表面垂直延伸。
如在此使用的那样，“便于”某个动作包括执行动作，使动作更简单，有助于实施动作或导致动作被执行。因此，通过实例而非限制，在一个处理器上执行的指令可以便于通过发送导致或帮助执行操作的合适数据或命令来通过在远程处理器上执行的指令而实施的某个动作。为避免疑义，在动作者便于某个动作而非执行该动作时，该动作仍然由某个实体或实体组合来执行。
本发明的技术可提供大量有益的技术效应。例如，一个或多个实施例可以提供以下优点中的一个或多个：
●通过抑制穿过衬底的击穿提供高击穿电压；
●通过抑制栅极与漏极之间的击穿提供高击穿电压；
●允许将低成本Si用于高击穿电压器件。
通过结合附图阅读下面对本发明的示例性实施例的详细描述，本发明的这些和其它特征和优点将变得显而易见。
附图说明
图1示出现有技术GaN高电子迁移率晶体管的示意性示例；
图2示出根据第一示例性实施例的高电子迁移率晶体管结构的示意性示例；
图3是示出制造图2的高电子迁移率晶体管结构的示例性方法的流程图；
图4示出根据第二示例性实施例的高电子迁移率晶体管结构的示意性示例；
图5示出根据第三示例性实施例的肖特基二极管结构的示意性示例；
图6示出根据第四示例性实施例的肖特基二极管结构的示意性示例；
图7A和7B示出肖特基二极管结构的示例性实施例；
图8示出肖特基二极管结构的另一示例性实施例；
图9是示出制造可用于构造高电子迁移率转移结构或肖特基二极管结构的结构的示例性方法的流程图，以及
图10是示出制造可用于构造高电子迁移率转移结构或肖特基二极管结构的结构的另一示例性方法的流程图。
具体实施方式
披露了以高击穿电压为特征的高电子迁移率晶体管。在示例性实施例中，在沟道与衬底之间设置氮化镓超结，从而抑制穿过衬底的击穿以及栅极与漏极之间的击穿。还披露了包括掺杂的氮化镓超结层的肖特基二极管结构的示例性实施例。
在图2中提供的示意性示例中示出第一示例性实施例。图2所示的HEMT结构40包括由氮化铝镓（AlGaN）形成的阻挡层42，该阻挡层邻接由GaN中的p/n结44’形成的氮化镓超结层44。更具体地说，沟道与衬底46之间的整个GaN材料为超结，该超结由相对于衬底顶表面和阻挡层底表面垂直地延伸的p/n结44’组成。在操作中，沟道形成在该GaN层内且靠近GaN/AlGaN界面。由于沟道中电子的二维量子限制，因此该沟道通常被称为二维电子气或2DEG。掺杂的GaN p/n结44’相对于沟道电场垂直地延伸。当对栅极50（也称为栅电极）施加电压时，电流在相互平行的p-GaN和n-GaN二者中流动。n-GaN层和p-GaN层中的沟道导电模式分别为累积和反转（inversion）。通过GaN超结建立的电场垂直于在栅极与漏极之间建立的电场，并且也垂直于在漏极与Si(111)衬底之间建立的电场。从超结理论可知，与通过超结建立的电场垂直的电场的空间分布被修改，修改的方式使得GaN材料中的垂直电场的最大值减小。因此，相应地提高击穿电压。这既适用于在栅极与漏极之间建立的电场也适用于在栅极与Si(111)衬底之间建立的电场。
栅极50邻接氮化铝镓阻挡层42，但是可以在栅极50下面设置介电层（未示出）以形成金属绝缘体半导体（MIS）HEMT结构。可以可选地使栅极凹入（recessed）以进一步减小栅极的漏极侧电场（未示出）。场板（fieldplate）从栅极延伸并延伸到阻挡层42上方。场板广泛用于包括GaN HEMT的高电压器件以减小栅极的漏极侧电场，并抑制栅极与漏极之间的过早击穿。在AlGaN阻挡层42上还形成源电极52和漏电极54。在衬底46与GaN超结层44之间形成缓冲层48。在该示例性实施例中，缓冲层48由氮化铝（AlN）形成。将理解，阻挡层和缓冲层二者都可由除了上述材料之外的材料形成。例如，阻挡层可以由将在氮化镓上生长并提供大带隙的任何适当的材料构成。其它可用作阻挡层的材料包括但不限于AlInN、AlGaInN、AlN/AlInN双层或超晶格。缓冲层可以是这样的任何材料：相比于GaN与衬底材料的晶格失配，该材料与衬底材料的晶格失配较小，因此减小了GaN中的内部应变。
该示例性实施例中的衬底46优选地包括Si(111)，但是也可替代地采用本领域的技术人员公知的其它衬底材料，例如碳化硅（SiC）、蓝宝石或氧化锌（ZnO）。可以替代地使用GaN衬底，从而消除了对任何附加的GaN生长的需要。由于其显著较低的成本和卓越的导热性，Si(111)是优选的衬底材料。然而，由于GaN与Si(111)之间的晶格失配，在Si(111)上GaN的生长具有挑战性，因此在GaN生长之前通常在Si(111)上生长诸如AlGaN或AlN的缓冲层以减小晶格失配。GaN与Si(111)之间的晶格失配使得GaN层中出现机械应变，从而导致在达到临界应变水平之后，GaN中产生结构缺陷。所述缺陷降低了GaN层的电气性能，例如载流子迁移率和临界电场（因此降低了GaN的固有击穿电压）。GaN中的机械应变的累积还导致衬底（以及在衬底上生长的层）弯曲并可能导致这些层的破裂（cracking）和脱层（delamination）。由于随着所生长的层的厚度的增加，累积的应变增大，因此GaN沟道材料地厚度典型地被限制为小于十（10）微米。因此，Si上GaN HEMT器件特别倾向于击穿Si衬底（即，在漏极与Si衬底之间穿过GaN沟道材料的击穿；因此，典型地，GaN层越薄，击穿电压就越低）。本文中披露的改进因此特别地与最容易击穿衬底的Si上GaN器件有关。栅极与漏极之间的击穿原则上与衬底类型无关，并且通过采用本文中披露的超结结构而被抑制，而不用考虑所使用的衬底类型。
在备选实施例中，可以在GaN层44的下面设置第二AlGaN层以形成双异质结HEMT（DH-HEMT），在这种情况下，图2所示的层48实际包括两层，具体地为AlN缓冲层和第二AlGaN层。替代地，可使用AlN/GaN超晶格、AlInN层、AlGaInN层或InGaN层替代第二AlGaN层。钝化层49被设置在结构40上且覆盖阻挡层42。在该示例性实施例中，该钝化层由氮化硅构成。源极52可与栅极重叠（overlap），在钝化层49上方延伸以与栅极50的漏极侧上的沟道重叠，从而形成第二场板（未示出）。图2所示的HEMT结构中GaN超结层44存在将GaN中的电压保持水平（voltage sustaining level）提高为超过泊松限制，并提高了结构40的击穿电压。超结用于抑制穿过衬底的击穿以及栅极与漏极之间的击穿。
通过在衬底46上生长缓冲层、超结层和阻挡层而制备图2的实施例。可采用金属有机化学气相沉积（MOCVD）、分子束外延（MBE）和/或本领域的技术人员熟悉的其它技术。可以通过生长n-GaN，然后执行掩蔽注入和/或扩散以形成p-GaN层，来形成该超结。GaN的n型导电性是由在GaN中诸如空位的缺陷或Si掺杂剂原子的存在而引起的。图3示出了示例性方法流程。
参考图3中的步骤1，衬底46具有n-GaN层440、可选的缓冲层48、以及在其上形成的注入掩膜430。在步骤2中，将离子注入n-GaN层440中。所述离子可以例如为镁或锌。在步骤3中，通过本领域的技术人员公知的工艺，即在示例性方法中的扩散和/或激活退火，使离子分布在n-GaN层内。激活退火将掺杂剂原子置于晶格位置上。掺杂剂原子的分布使得n-GaN区域保留在注入掩膜下面的层440中。在步骤3之后，整个厚度的GaN材料为超结结构。在步骤4中，去除注入掩膜430，留下包括衬底46、可选的缓冲层48以及GaN超结层44的结构450。将理解，在该工序中形成的垂直p/n结并非与缓冲层48完全正交，也非与随后在其上形成的阻挡层42正交。不要求正交的结。然后可在步骤5中在结构450上生长AlGaN阻挡层42。将理解，可以以晶片规模执行上述制造方法。
图4示出HEMT结构140的另一示例性实施例。图4中示出的结构包括氮化铝镓（AlGaN）阻挡层142，该阻挡层邻接由GaN中的p/n结144’形成的掺杂的氮化镓超结层144。如上面关于图2的实施例所讨论的，可以将其它大带隙材料用于阻挡层。类似于图2的实施例，导电沟道与衬底146之间的整个GaN材料为超结。掺杂的GaN p/n结144’相对于沟道电场垂直地延伸。n-区域和p-区域的结可被取向为如图3所示，其被视为相对于该元件垂直。当对栅极150施加电压时，电流在相互平行的p-GaN和n-GaN二者中流动。栅极150邻接氮化铝镓层142，但是可以在栅极150下面设置介电层（未示出）以形成金属绝缘体半导体（MIS）HEMT结构。栅极可以可选地凹入（未示出）。在AlGaN阻挡层142上还形成源电极152和漏电极154。可选地在衬底146与GaN超结层144之间形成缓冲层148。该示例性实施例中的缓冲层148由氮化铝（AlN）形成。在结构140上设置钝化层149。在该示例性实施例中，该钝化层由氮化硅构成。源极152可与栅极重叠，在钝化层149上方延伸以与栅极150的漏极侧上的沟道重叠，从而形成第二场板（未示出）。在图4的实施例中，使该结构从衬底分离并被接合到绝缘衬底或半导体上绝缘体（例如Si上二氧化硅）衬底。这样的衬底可通过本领域公知的各种方法形成，例如，热氧化Si衬底，然后从一侧去除氧化物；在Si衬底一侧上沉积或生长氧化物或氮化物；或者使用绝缘体上Si（SOI）衬底，其中顶部薄Si层已被蚀刻掉。在Si上绝缘体的情况下，Si衬底可用作背栅，这可改善晶体管静电特性，其中包括降低关断电流。本领域公知，背栅偏置也可用于调整晶体管的阈值电压。这对于DH-HEMT器件的情况尤其有用。可通过剥离（spalling）或其它已知的技术实现层转移（layer transfer）。序列号为2010/0307572的美国专利申请公开披露了适用于制造结构140的层转移技术，通过引用将其并入本文中。图4所示的HEMT结构中GaN超结层144的存在将GaN中的电压保持水平提高为超过泊松限制，并提高了结构140的击穿电压。超结用于抑制穿过衬底的击穿以及栅极与漏极之间的击穿。由于绝缘掩埋氧化物（BOX）层158，图4的实施例允许进一步更高的击穿电压，该BOX层158帮助防止耗尽区渗透到衬底中（否则会导致穿过Si衬底的过早击穿）。由于BOX层的存在，该实施例允许使用与图2的实施例相比更薄的GaN层，因此也是有利的。由于当在Si上生长的GaN层的厚度增加时由晶格失配导致的累积的应变增加，因此在Si上生长较薄的GaN层使得要求较低。与图2中的实施例一样，超结用于抑制穿过衬底的击穿以及栅极与漏极之间的击穿，而不仅仅抑制栅极与漏极之间的击穿。就像本文中公开的其它实施例那样，图4的实施例可被形成为双异质结HEMT。
形成GaN中的超结的p-区域可被诸如Mg和Zn的杂质掺杂。p-区域的掺杂水平范围可从5×1015 cm-3至5×1017 cm-3，但也可以采用更高或更低的掺杂水平。p-区域的宽度范围可从500nm至5μm，但是也可以采用更薄或更宽的区域。形成GaN中的超结的n-区域可被诸如Si的杂质掺杂，或者通过在GaN中存在的缺陷产生。n-区域的掺杂水平范围可从1015 cm-3至5×1016 cm-3，但也可以采用更高或更低的掺杂水平。n-区域的宽度范围可从500nm至3μm，但是也可以采用更薄或更宽的区域。
可采用以图3中公开的方式形成的GaN超结来形成二极管结构。图2和图4的实施例的栅电极和漏电极例如可被电连接以用作二极管（未示出）。
图5和6示出包括掺杂的氮化镓超结层的肖特基二极管结构200、240的示意性示例。首先参考图5，该示例性结构包括掺杂的氮化镓超结层204、Si(111)衬底层206以及位于它们之间的缓冲层208。缓冲层可以包括氮化铝。在GaN层204中设置的离子注入保护环210帮助防止对肖特基结的损伤。可在制造结构200中进行氩注入以产生高电阻率区。诸如镁或锌的其它离子的注入是备选方案。氩、镁和锌是非限制性实例。本领域的技术人员将理解，保护环是肖特基二极管的公知特征。在GaN层204上形成钝化层209。肖特基接触250邻接掺杂的GaN超结层204，形成肖特基势垒。掺杂的GaN超结层204类似于关于图2、图3和图4在上面描述的HEMT结构中采用的超结层。它由多个p-区域和n-区域组成，这些区域具有在缓冲层208与钝化层209或肖特基接触250之间垂直地延伸的结。这些结可以与图5所示的方向完全正交地延伸。如上面关于图3所述，由于其形成方式，这些结未必会垂直于衬底层的顶表面206’或邻接的层。因此，将理解，诸如图5的在此提供的示意性示例可能未按比例绘制或者未以精确取向示出元件之间的边界。该示例性实施例中的超结层204具有小于10微米的厚度，整体厚度包括超结结构。该示例性实施例中的衬底层206为Si(111)，但是可以采用为本领域技术人员所知的其它衬底材料。
图6的肖特基二极管结构240包括衬底层246、绝缘体层258、掺杂的氮化镓超结层244和钝化层249以及可选的缓冲层248。掺杂的氮化镓超结层与上面关于图5描述的层204在结构上相同。结244’相对于衬底的顶表面246’和钝化层底表面垂直地延伸。绝缘体258可以是掩埋氧化物（BOX）层。
图7A和7B是类似的肖特基二极管结构的示意性示例。虽然掺杂的氮化镓超结层204中的结在该图中不可见，图7A所示的结构200与图5所示的结构相同。如果这样的结被形成为与该示例性实施例中形成结的方向正交，这些结就会在该图中可见，并且这些结可以类似于在图3所示的GaN层中形成的垂直结。除了肖特基接触250’的配置以及邻接的钝化层的结构之外，图7B示出具有与图7A所示的结构200相同的结构的肖特基二极管结构200’。
图8示出这样的肖特基二极管结构260：其具有与图7A和7B所示的结构相同的元件，相同的参考标号被用于表示这些元件。结构260还包括位于缓冲层208与掺杂的氮化镓超结层204之间的AlGaN层或GaN/AlN超晶格层212。
图9和10示出可被完全使用或部分地使用以制造在此公开的HEMT或二极管结构中的一者或多者的示例性工艺的示意性示例，将理解，可替代地使用其它工艺。现在参考图9，在初始衬底506上形成应力源（stressor）金属层502和挠性处理衬底（flexible handle substrate）504。该初始衬底例如可以包括氮化镓或者在蓝宝石或碳化硅上的氮化镓。挠性处理衬底504可以是挠性粘合剂。挠性处理衬底用于在金属层（例如，镍）中引起拉应力以在初始衬底506中形成断裂（fracture）508。在该步骤之后留下两个元件，一个元件510包括挠性处理衬底、应力源金属层502和剥离的薄氮化镓层512，另一元件514包括初始衬底506的剩余部分。如果初始衬底为氮化镓，则可通过在该衬底上形成另一应力源金属层且然后形成挠性处理衬底而使该处理衬底被再利用。如果初始衬底为蓝宝石或碳化硅上氮化镓，则可以在再用于相同工序之前，在初始衬底的剩余部分上再次生长氮化镓层，然后沉积应力源金属层和挠性处理衬底。
包括剥离的薄氮化镓层512的元件510被进一步处理以添加例如绝缘体层158和硅衬底层146，例如关于图4的实施例描述的绝缘体层和硅衬底层。从该元件516去除挠性处理衬底504和应力源金属层502，接着在必要时进行进一步处理以形成超结层，并且，使用图4的实例添加阻挡层、钝化层和电极。
图10示出类似于图9所示的方法，但是从不同的初始结构600开始并且是优选的方法。初始结构600包括形成于氮化镓层602上的挠性处理衬底504和应力源金属层502。缓冲层604被设置在氮化镓层602和硅衬底606（例如，Si(111)）之间。如上所述，可使用氮化铝作为缓冲层。在硅衬底606中形成断裂608，从而产生包括上述剥离的薄硅层610、上述其它层502、504、602、604、以及硅衬底606的剩余部分614的第一结构612。可去除剥离的硅层和缓冲层604、610以形成包括氮化镓层、应力源金属层和挠性处理衬底的第三结构616。第三结构616可被接合到氧化物层158以形成与图9所示的结构516类似的第四结构618。可去除挠性处理衬底和应力源金属层，然后进一步处理进行以获得例如图4所示的结构。超结可以在剥离之前或之后形成。可以形成超结，生长阻挡层，然后执行剥离工序。图9和10所示技术的原理可应用于上面关于图5-8描述的肖特基二极管结构的制造。
根据至此给出的描述，将理解，概括地说，提供了包括掺杂的氮化镓超结层44或144的示例性高电子迁移率晶体管结构，该掺杂的氮化镓超结层包括多个p/n结。阻挡层邻接掺杂的氮化镓超结层，该掺杂的氮化镓超结层被设置在衬底层46或146与阻挡层42或142之间。当跨栅极端子和源极端子施加电压时，在掺杂的氮化镓超结层与阻挡层的结附近在掺杂的氮化镓超结层中形成二维电子气沟道。源极/漏极与沟道材料（GaN）之间的低电阻率接触可通过本领域公知的用于GaN HEMT器件的各种技术（未示于附图中）实现。实例包括但不限于在源极端子区域和漏极端子区域处/或下方，在AlGaN阻挡层中打开接触过孔，用Al掺杂AlGaN阻挡层，使用热处理形成金属半导体合金，以及上述技术的组合。钝化层覆盖阻挡层。在操作中，对栅电极施加电压时通过掺杂的氮化镓超结层建立的电场垂直于在栅电极与漏电极之间建立的电场。至少抑制了栅极与漏极之间的击穿。如果结构为Si上GaN器件，则还抑制了穿过衬底的击穿。
还将理解，提供了包括掺杂的氮化镓超结层的示例性高电子迁移率晶体管结构，该掺杂的氮化镓超结层具有小于10微米的厚度并包括多个p/n结，掺杂的氮化镓超结层的整体厚度包括诸如图2和4所示的超结结构。氮化铝镓阻挡层邻接掺杂的氮化镓超结层，该掺杂的氮化镓超结层被设置在硅衬底层与阻挡层之间。当跨栅极端子和源极端子施加电压时，在掺杂的氮化镓超结层与阻挡层的结附近在掺杂的氮化镓超结层中形成二维电子气沟道。掺杂的氮化镓超结层能够用于抑制穿过硅衬底层的击穿以及栅极与漏极之间的击穿。因此通过该HEMT结构提供了提高的器件击穿电压。上述高电子迁移率晶体管结构中的栅电极和漏电极可被电连接，以便所述结构用作二极管。
根据例如图5-8所示的那些的另外的示例性实施例提供了肖特基二极管。示例性肖特基二极管结构包括肖特基接触250、250’、具有顶表面206’、246’的衬底206、246，以及位于肖特基接触与衬底顶表面之间的掺杂的氮化镓超结层204、244。掺杂的氮化镓超结层具有小于10微米的厚度并包括多个p/n结（例如，244’）。掺杂的氮化镓超结层204、244的整体厚度包括超结结构。p/n结相对于衬底顶表面垂直地延伸，如图5和6所示。如图6所示，可在衬底层与超结层之间设置绝缘层258。
在此使用的术语是仅仅用于描述具体实施例的目的，而不旨在限制本发明。在此使用的单数形式的“一”、“一个”和“该”旨在也包括复数形式，除非上下文中明确地另外指出。还应理解，在用于该说明书中时，术语“包括”和/或“包含”规定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或附加。
在下面的权利要求中的所有装置或步骤加功能要素的对应结构、材料、动作和等价物旨在包括用于与具体地要求保护的其他要求保护的要素组合地执行功能的任何结构、材料或动作。本发明的说明书是为了示例和说明的目的而给出的，而不旨在以所公开的形式穷举或限制本发明。只要不脱离本发明的范围和精神，多种修改和变化对于本领域的普通技术人员而言是显而易见的。为了最好地解释本发明的原理和实际应用，且为了使本领域的其他普通技术人员能够理解本发明的具有适于所预期的特定用途的各种修改的各种实施例，选择和描述了实施例。

Claims (25)

1.一种高电子迁移率晶体管结构，包括：
掺杂的氮化镓超结层，其包括多个p/n结；
衬底层；
阻挡层，其邻接所述掺杂的氮化镓超结层，所述掺杂的氮化镓超结层被设置在所述衬底层与所述阻挡层之间；
源电极；
漏电极；
栅电极；以及
钝化层，其覆盖所述阻挡层，
其中，在对所述栅电极施加电压时，通过所述掺杂的氮化镓超结层建立的电场垂直于在所述栅电极与所述漏电极之间建立的电场。
2.根据权利要求1的高电子迁移率晶体管结构，其中，所述阻挡层由氮化铝镓构成。
3.根据权利要求2的高电子迁移率晶体管结构，还包括位于所述衬底层与所述掺杂的氮化镓超结层之间的由氮化铝构成的缓冲层。
4.根据权利要求2的高电子迁移率晶体管结构，还包括位于所述衬底层与所述掺杂的氮化镓超结层之间的第二氮化铝镓层，所述第二氮化铝镓层邻接所述掺杂的氮化镓超结层。
5.根据权利要求4的高电子迁移率晶体管结构，还包括位于所述衬底层与所述掺杂的氮化镓超结层之间的由氮化铝构成的缓冲层。
6.根据权利要求5的高电子迁移率晶体管结构，其中，所述衬底由硅（111）构成。
7.根据权利要求1的高电子迁移率晶体管结构，其中，所述衬底由硅（111）构成。
8.根据权利要求1的高电子迁移率晶体管结构，还包括位于所述衬底层与所述氮化镓超结层之间的绝缘层。
9.根据权利要求8的高电子迁移率晶体管结构，其中，所述绝缘层为掩埋氧化物层。
10.根据权利要求8的高电子迁移率晶体管结构，其中，所述衬底由硅（111）构成，还包括位于所述衬底层与所述掺杂的氮化镓超结层之间的氮化铝缓冲层。
11.根据权利要求1的高电子迁移率晶体管结构，其中，所述掺杂的氮化镓超结层的厚度小于10微米，所述掺杂的氮化镓超结层的整体厚度包括超结结构。
12.一种高电子迁移率晶体管结构，包括：
掺杂的氮化镓超结层，其具有小于10微米的厚度并且包括多个p/n结，所述掺杂的氮化镓超结层的整体厚度包括超结结构；
硅衬底层；
氮化铝镓阻挡层，其邻接所述掺杂的氮化镓超结层，所述掺杂的氮化镓超结层被设置在所述衬底层与所述阻挡层之间；
源电极；
漏电极；以及
栅电极，所述掺杂的氮化镓超结层能够用于抑制穿过所述硅衬底层的击穿以及所述栅电极与所述漏电极之间的击穿。
13.根据权利要求12的高电子迁移率晶体管结构，还包括位于所述衬底层与所述掺杂的氮化镓超结层之间的绝缘层。
14.根据权利要求13的高电子迁移率晶体管结构，其中，所述绝缘层为掩埋氧化物层。
15.根据权利要求13的高电子迁移率晶体管结构，还包括位于所述衬底层与所述掺杂的氮化镓超结层之间的缓冲层。
16.根据权利要求15的高电子迁移率晶体管结构，其中，所述缓冲层由氮化铝构成。
17.根据权利要求12的高电子迁移率晶体管结构，还包括邻接所述掺杂的氮化镓超结层的第二氮化铝镓阻挡层。
18.根据权利要求12的高电子迁移率晶体管结构，其中，所述衬底为绝缘体上硅衬底。
19.根据权利要求12的高电子迁移率晶体管结构，还包括位于所述衬底层与所述掺杂的氮化镓超结层之间的缓冲层，所述衬底层由硅（111）构成。
20.根据权利要求12的高电子迁移率晶体管结构，其中，所述掺杂的氮化镓超结层、所述阻挡层、所述衬底层以及所述栅电极、漏电极和源电极能够用于在所述阻挡层附近在所述掺杂的氮化镓超结层内形成二维导电电子气沟道，并使得通过所述掺杂的氮化镓超结层建立的电场垂直于在所述栅电极与所述漏电极之间建立的电场且还垂直于在所述漏电极与所述衬底层之间建立的电场。
21.一种肖特基二极管结构，包括：
肖特基接触；
具有顶表面的衬底；以及
掺杂的氮化镓超结层，其位于所述肖特基接触与所述衬底的所述顶表面之间，所述掺杂的氮化镓超结层具有小于10微米的厚度并包括多个p/n结，所述掺杂的氮化镓超结层的整体厚度包括超结结构，所述p/n结相对于所述衬底的所述顶表面垂直地延伸。
22.根据权利要求21的肖特基二极管结构，还包括位于所述掺杂的氮化镓超结层上的钝化层。
23.根据权利要求22的肖特基二极管结构，其中，所述衬底包含Si(111)。
24.根据权利要求23的肖特基二极管结构，还包括位于所述衬底与所述掺杂的氮化镓超结层之间的绝缘层。
25.根据权利要求23的肖特基二极管结构，还包括位于所述衬底与所述掺杂的氮化镓超结层之间的AlGaN或GaN/AlN超晶格层中的一者。
CN2013100774991A 2012-03-13 2013-03-12 氮化镓超结器件 Pending CN103311292A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/418,438 2012-03-13
US13/418,438 US20130240951A1 (en) 2012-03-13 2012-03-13 Gallium nitride superjunction devices

Publications (1)

Publication Number Publication Date
CN103311292A true CN103311292A (zh) 2013-09-18

Family

ID=49136309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100774991A Pending CN103311292A (zh) 2012-03-13 2013-03-12 氮化镓超结器件

Country Status (2)

Country Link
US (1) US20130240951A1 (zh)
CN (1) CN103311292A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745989A (zh) * 2013-12-31 2014-04-23 上海新傲科技股份有限公司 高电子迁移率晶体管
CN104617160A (zh) * 2015-01-28 2015-05-13 工业和信息化部电子第五研究所 肖特基二极管及其制造方法
CN108447787A (zh) * 2018-03-20 2018-08-24 重庆大学 一种横向超结结构氮化镓hemt器件及其制造方法
CN110391297A (zh) * 2018-04-23 2019-10-29 纳维达斯半导体公司 具有改进的终止结构的氮化镓晶体管
CN113555311A (zh) * 2021-07-15 2021-10-26 华南师范大学 一种含绝缘衬底的氮化镓晶片材料及其制备与应用
CN114582971A (zh) * 2016-12-02 2022-06-03 维西埃-硅化物公司 高电子迁移率晶体管器件
CN115332245A (zh) * 2020-10-20 2022-11-11 英诺赛科(苏州)科技有限公司 半导体器件

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5551790B2 (ja) * 2009-12-03 2014-07-16 エプコス アクチエンゲゼルシャフト 横方向のエミッタおよびコレクタを有するバイポーラトランジスタならびに製造方法
KR101869045B1 (ko) * 2012-01-11 2018-06-19 삼성전자 주식회사 고전자이동도 트랜지스터 및 그 제조방법
US9064722B2 (en) 2012-03-13 2015-06-23 International Business Machines Corporation Breakdown voltage multiplying integration scheme
US9076763B2 (en) * 2012-08-13 2015-07-07 Infineon Technologies Austria Ag High breakdown voltage III-nitride device
KR101388721B1 (ko) * 2012-10-26 2014-04-25 삼성전기주식회사 반도체 소자
EP2746760B1 (en) * 2012-12-21 2018-02-07 Stichting IMEC Nederland 2DEG sensor, method for making such sensor and use of such sensor
US9202875B2 (en) * 2014-02-18 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor with indium nitride layer
US9761672B1 (en) * 2016-03-01 2017-09-12 Infineon Technologies Americas Corp. Semiconductor component including aluminum silicon nitride layers
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
JP6766522B2 (ja) 2016-08-23 2020-10-14 富士電機株式会社 半導体装置および半導体装置の製造方法
US10446686B2 (en) * 2018-03-09 2019-10-15 International Business Machines Corporation Asymmetric dual gate fully depleted transistor
US11315951B2 (en) * 2019-11-11 2022-04-26 Electronics And Telecommunications Research Institute Semiconductor device and method of fabricating the same
CN114628511A (zh) 2020-12-11 2022-06-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN114864687A (zh) * 2022-06-08 2022-08-05 东南大学 一种集成自反馈栅控制结构的氮化镓功率半导体器件
CN116504816B (zh) * 2023-06-29 2023-09-15 西安电子科技大学 一种横向结构的超级结二极管及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474435A (zh) * 2002-07-16 2004-02-11 半导体元件工业有限责任公司 形成半导体器件的方法及其结构
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474435A (zh) * 2002-07-16 2004-02-11 半导体元件工业有限责任公司 形成半导体器件的方法及其结构
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745989A (zh) * 2013-12-31 2014-04-23 上海新傲科技股份有限公司 高电子迁移率晶体管
CN103745989B (zh) * 2013-12-31 2016-07-06 上海新傲科技股份有限公司 高电子迁移率晶体管
CN104617160A (zh) * 2015-01-28 2015-05-13 工业和信息化部电子第五研究所 肖特基二极管及其制造方法
CN104617160B (zh) * 2015-01-28 2017-07-11 工业和信息化部电子第五研究所 肖特基二极管及其制造方法
CN114582971A (zh) * 2016-12-02 2022-06-03 维西埃-硅化物公司 高电子迁移率晶体管器件
CN108447787A (zh) * 2018-03-20 2018-08-24 重庆大学 一种横向超结结构氮化镓hemt器件及其制造方法
CN110391297A (zh) * 2018-04-23 2019-10-29 纳维达斯半导体公司 具有改进的终止结构的氮化镓晶体管
CN110391297B (zh) * 2018-04-23 2023-08-22 纳维达斯半导体有限公司 具有改进的终止结构的氮化镓晶体管
CN115332245A (zh) * 2020-10-20 2022-11-11 英诺赛科(苏州)科技有限公司 半导体器件
CN115332245B (zh) * 2020-10-20 2024-03-08 英诺赛科(苏州)科技有限公司 半导体器件
CN113555311A (zh) * 2021-07-15 2021-10-26 华南师范大学 一种含绝缘衬底的氮化镓晶片材料及其制备与应用

Also Published As

Publication number Publication date
US20130240951A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
CN103311292A (zh) 氮化镓超结器件
US9318619B2 (en) Vertical gallium nitride JFET with gate and source electrodes on regrown gate
CN104011865B (zh) 在GaN材料中制造浮置保护环的方法及系统
CN104471713B (zh) 具有低欧姆接触电阻的氮化镓器件
CN103201840B (zh) 具有提高的缓冲击穿电压的hemt
US9331163B2 (en) Transistor with diamond gate
US20130087835A1 (en) Method and system for floating guard rings in gan materials
CN103180957B (zh) 具有浮动和接地的衬底区域的hemt
CN103178108A (zh) 具有掩埋式场板的化合物半导体器件
KR101545065B1 (ko) 반도체 장치 및 그 제조 방법
CN103311291B (zh) 半导体器件及方法
CN105226093B (zh) GaN HEMT器件及其制作方法
EP3195365A1 (en) Double heterojunction iii-nitride structures
US11239321B2 (en) GaN lateral vertical HJFET with source-P block contact
US8907377B2 (en) High electron mobility transistor and method of manufacturing the same
WO2014028268A2 (en) Method of fabricating a gallium nitride merged p-i-n schottky (mps) diode by regrowth and etch back
CN103745989B (zh) 高电子迁移率晶体管
WO2014172164A2 (en) Method of fabricating a merged p-n junction and schottky diode with regrown gallium nitride layer
US9257500B2 (en) Vertical gallium nitride power device with breakdown voltage control
US20130087878A1 (en) Method of fabricating a gan merged p-i-n schottky (mps) diode
CN105957881A (zh) 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法
JP2009054659A (ja) 窒化ガリウム半導体装置の製造方法
US9466552B2 (en) Vertical semiconductor device having a non-conductive substrate and a gallium nitride layer
JP5208439B2 (ja) 窒化物半導体装置
RU136238U1 (ru) Гетероструктурный модулировано-легированный полевой транзистор

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130918