CN103824830A - 芯片布置和用于制造芯片布置的方法 - Google Patents

芯片布置和用于制造芯片布置的方法 Download PDF

Info

Publication number
CN103824830A
CN103824830A CN201310568395.0A CN201310568395A CN103824830A CN 103824830 A CN103824830 A CN 103824830A CN 201310568395 A CN201310568395 A CN 201310568395A CN 103824830 A CN103824830 A CN 103824830A
Authority
CN
China
Prior art keywords
chip
embedding material
carrier
chip layout
epoxy resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310568395.0A
Other languages
English (en)
Other versions
CN103824830B (zh
Inventor
E.菲尔古特
J.赫格劳尔
R.奥特伦巴
B.勒默
K.席斯
X.施勒格尔
J.施雷德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103824830A publication Critical patent/CN103824830A/zh
Application granted granted Critical
Publication of CN103824830B publication Critical patent/CN103824830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明涉及芯片布置和用于制造芯片布置的方法。提供一种芯片布置，该芯片布置包括：载体；设置在所述载体之上的芯片，所述芯片包括一个或多个接触焊盘，其中所述一个或多个接触焊盘的第一接触焊盘电接触到所述载体；至少部分包围所述芯片的第一灌封材料；以及至少部分包围所述第一灌封材料的第二灌封材料。

Description

芯片布置和用于制造芯片布置的方法
技术领域
各种实施例总体上涉及芯片布置和用于制造芯片布置的方法。
背景技术
用于功率半导体的外壳需要对于半导体芯片的良好热和保护性能。如图1中所示，现在的功率半导体器件外壳可以基于芯片102、引线框104和用于芯片灌封的环氧树脂模塑化合物。接合线108和焊接112也可以被用在典型芯片封装中。此外，各种需求被加于芯片灌封材料。应该满足针对充分芯片保护的化学、电气和机械需求。这可能导致制造成本的显著上升，其中引线框和环氧树脂模塑化合物趋向于主导外壳的总成本。
发明内容
各种实施例提供一种芯片布置，其包括：载体；设置在所述载体之上的芯片，所述芯片包括一个或多个接触焊盘，其中所述一个或多个接触焊盘的第一接触焊盘电接触到所述载体；至少部分包围所述芯片的第一灌封材料；以及至少部分包围所述第一灌封材料的第二灌封材料。
附图说明
在附图中，相似的参考字符通常指代遍及不同视图的相同部分。附图不必按照比例绘制，而是通常将重点放在说明本发明的原理上。在下面的描述中，参考下面的附图来描述本发明的各种实施例，在其中：
图1示出典型功率封装的构造。
图2示出根据一个实施例用于制造芯片布置的方法。
图3示出根据各种实施例的芯片布置。
图4A至4D示出根据各种实施例用于制造芯片布置的方法。
图5A至5C示出根据各种实施例用于制造芯片布置的方法的图示。
图6示出根据各种实施例的芯片布置。
图7示出根据各种实施例的芯片布置。
图8A至8C示出根据各种实施例用于制造芯片布置的方法。
图9示出根据一个实施例用于制造芯片布置的方法。
具体实施方式
下面的具体实施方式涉及通过图示方式示出具体细节的附图和可以在其中实施本发明的实施例。
词语“示例性”在这里被用来意指“充当示例、实例或图例”等等。在这里描述为“示例性”的任何实施例或设计不必解释为比其他实施例或设计的优选或有利。
词语“之上”在这里可以被用来描述在侧或表面“之上”形成特征（例如层），并且可以被用来意指该特征（例如层）可以 “直接”形成在所暗示的侧或表面上，例如与所暗示的侧或表面直接接触。词语“之上”在这里也可以被用来描述在侧或表面“之上”形成特征（例如层），并且可以被用来意指该特征（例如层）可以 “间接”形成在所暗示的侧或表面上，其中一个或多个附加层被布置在所暗示的侧或表面与所形成的层之间。
各种实施例提供用于功率芯片封装的芯片外壳，其中可以改进功率芯片封装（诸如芯片灌封材料）的成本和性能。
图2示出根据一个实施例用于制造芯片布置的方法200。该方法200可以包括：
-将芯片设置在载体之上，所述芯片包括一个或多个接触焊盘，其中所述一个或多个接触焊盘的第一接触焊盘电接触到所述载体（在210中）；
-利用第一灌封材料至少部分包围所述芯片（在220中）；以及
-利用第二灌封材料至少部分包围所述第一灌封材料（在230中）。
图3示出根据各种实施例的芯片布置302的侧视图310。
芯片布置322可以包括载体304。芯片302（例如半导体管芯）可以被设置在载体304之上。芯片302可以包括一个或多个接触焊盘，其中该一个或多个接触焊盘的第一接触焊盘314A可以电接触到载体304。芯片302可以至少部分地被第一灌封材料316包围。第一灌封材料316可以至少部分地被第二灌封材料318包围。
图4A至4D示出根据各种实施例用于制造芯片布置322的方法400的图示。
图4A的横截面视图410示出根据一个实施例的芯片302。芯片302可以包括半导体器件（例如半导体管芯）。芯片302可以包括已经经历前端处理（比如前端线（FEOL，front end of line）工艺和后端线（BEOL，back end of line）处理）以在半导体晶圆中形成一个或多个电器件的芯片。芯片302可以包括在FEOL工艺期间形成的电活性注入区（例如源极区和/或漏极区和/或栅极区和/或栅极氧化物区）和在BEOL工艺期间形成的电互连和/或金属层和/或接触焊盘。
芯片302可以包括导电的一个或多个接触焊盘。例如，接触焊盘可以包括铜和铝中的至少一个。第一接触焊盘314A可以被形成在芯片302的底侧324之上。一个或多个接触焊盘的第二接触焊盘314B可以被形成在芯片302的顶侧326之上。
芯片302可以包括功率半导体芯片、半导体逻辑芯片和半导体存储器芯片中的至少一个。在一些实施例中，芯片302可以包括功率半导体芯片，其可以包括功率晶体管、功率MOS晶体管、功率双极型晶体管、功率场效应晶体管、功率绝缘栅双极型晶体管、晶闸管、MOS控制晶闸管、硅控制整流器和功率肖特基二极管中的至少一个。作为功率半导体芯片，芯片302可以被配置成支持流动通过形成在底侧324之上的第一接触焊盘314A和形成在顶侧326之上的第二接触焊盘314B之间的芯片302的垂直电流。作为功率芯片，芯片302可能能够承载从约50V到约5000V（例如从约100V到约3000V，例如从约500V到约1500V）的电压。芯片302可以具有范围从约50μm到约600μm（例如从约100μm到约300μm，例如从约150μm到约250μm）的厚度。
如图4B的图示420中所示，芯片302可以被设置在载体304之上。载体304可以包括导电材料。载体304可以包括引线框材料，其可以包括来自以下材料组的至少一种材料，该材料组包括：铜、镍、铁、铜合金、镍合金、铁合金等等。
芯片302的底侧324可以被粘附到载体304且第一接触焊盘314A可以电接触到载体304。第一接触焊盘314A还可以被称为芯片背侧金属化。第一接触焊盘314A还可以经由导电粘附材料（例如焊接材料、导电膏或导电胶中的至少一个）电接触到载体304。
随后，如图4C的视图430中所示，可以利用第一灌封材料316至少部分地包围芯片302。第一灌封材料316可以被形成在芯片302的顶侧326之上或直接在其上面并且在芯片302的一个或多个侧壁334之上或直接在其上面。在一些其他实施例中，第一灌封材料316可以覆盖芯片302，至少部分在芯片302的所有侧上。
芯片布置322还可以包括一个或多个导电引线328。该一个或多个导电引线328可以包括引线框材料，其可以包括来自以下材料组的至少一种材料，该材料组包括：铜、镍、铁、铜合金、镍合金、铁合金。导电引线328可以被称为引线框的“引脚”。
可以经由电互连332将导电引线328电连接到第二接触焊盘314B。电互连332可以包括例如导线（诸如铜导线）。电互连332可以被焊接到导电引线328和第二接触焊盘314B以形成它们之间的导电连接。可以理解芯片布置322不必被限制成仅包括一个导电引线，即使在这里为了简单仅示出一个导电引线328。根据各种实施例，芯片布置322可以包括多个导电引线，其中每个引线可以电连接到芯片302的单独接触焊盘。
随后，如图4D的视图440中所示，第二灌封材料318可以被沉积和/或设置。第二灌封材料318可以被形成在第一灌封材料316之上，以使得可以利用第二灌封材料318至少部分地包围第一灌封材料316。第一灌封材料316可以被第二灌封材料318包围，而所述第一灌封材料316可以被形成在芯片302的顶侧326之上以及在芯片302的一个或多个侧壁334之上。第二灌封材料318因此还可以被形成在芯片302的顶侧326之上且在芯片302的一个或多个侧壁334之上，其中第一灌封材料316可以被布置在第二灌封材料318和芯片302之间。第二灌封材料318还可以灌封（多个）导电引线328，即引线框的（多个）引脚。
第一灌封材料316和第二灌封材料318中每一个都包括不同电绝缘材料。
在各种实施例中，第一灌封材料316可以被形成为具有在从约0.1μm到约0.3μm的范围中的厚度，例如在从约0.15μm到约0.25μm的范围中的厚度，例如在从约0.175μm到约0.225μm的范围中的厚度，例如为约0.2μm的厚度。在各种实施例中，第二灌封材料318可以被形成为具有在从约1.0mm到约4.0mm的范围中的厚度，例如在从约1.5mm到约3.5mm的范围中的厚度，例如在从约2.0mm到约3.0mm的范围中的厚度，例如为约2.5mm的厚度。
根据各种实施例，第一灌封材料316可以包括层压制件和环氧树脂中的至少一个，且第二灌封材料318可以包括热塑性材料。芯片302可以首先被嵌入在层压制件和环氧树脂中的至少一个中，并且随后利用热塑料来对其进行灌封。可以例如通过注入模塑来沉积热塑性材料。热塑性材料可以包括以下聚合材料中的至少一个：聚乙烯、聚氯乙烯（PVC）、聚苯乙烯（PS）、聚酰胺、以及聚丙烯（PP）。
芯片布置322可以包括具有多灌封的功率芯片封装（其利用热塑性模塑）以降低制造成本。尽管与热固性材料（诸如环氧树脂）相比，热塑性模塑通常可能经受缺少长期稳定性，但是可能足以保护芯片302，因为芯片302可以被直接嵌入在环氧树脂或层压制件中。此外，作为形成在内部模塑第一灌封材料316之上的外部注模的热塑性树脂可能导致较短的循环时间以及较好的生产效率。可能不再对第二灌封材料318寄予特定电气和/或机械属性需求，因为第一灌封材料316已经存在于芯片布置322中。根据各种实施例，第一灌封材料316可以包括层压制件；并且第二灌封材料318可以包括环氧树脂，例如环氧树脂模塑化合物。根据各种实施例，环氧树脂可以提供比层压制件更好的抗湿性。
根据各种实施例，第一灌封材料316和第二灌封材料318中的一个可以包括层压制件，且第一灌封材料316和第二灌封材料318中的另一个可以包括填充的环氧树脂。
根据各种实施例，填充的环氧树脂可以具有比层压制件更大的电磁屏蔽属性。例如，在一些实施例中，填充的环氧树脂可以包括填充颗粒，其中该填充颗粒可以包括金属。在各种实施例中，金属可以包括以下金属或多个以下金属的合金中的一个或多个：Cu、Ni、Fe、Ag和/或Al。在各种实施例中，填充颗粒可以具有在从约10μm到约100μm的范围中的直径。
根据各种实施例，填充的环氧树脂可以具有比层压制件更高的导热率。例如，在一些实施例中，填充的环氧树脂可以包括填充颗粒，其中填充颗粒可以包括来自以下材料组的至少一种材料，该材料组包括氮化硼、氮化铝和金属。与层压制件相比，这些填充颗粒可以升高填充的环氧树脂的导热率。在各种实施例中，填充颗粒可以具有在从约10μm到约100μm的范围中的直径。
根据各种实施例，填充的环氧树脂可以具有比层压制件更高的机械硬度。例如，在一些实施例中，填充的环氧树脂可以包括填充颗粒，其中填充颗粒可以包括来自以下材料组的至少一种材料，该材料组包括氮化硅和氧化硅。在各种实施例中，填充颗粒可以具有在从约10μm到约100μm的范围中的直径。
图5A至5C示出根据各种实施例用于制造芯片布置522的方法500的图示。
该方法500可以包括方法400的特征中的一个或多个或所有。然而，在该方法500中，可以在将芯片302设置在载体304之上之前利用第一灌封材料316至少部分地包围该芯片302。例如，第一灌封材料316可能已经将芯片302灌封在嵌入的芯片封装布置中。该嵌入的芯片封装布置可以包括扁平封装，诸如四侧无引脚扁平（QFN）封装，例如S308或S208芯片封装。
图5A的视图510示出利用第一灌封材料316至少部分包围的芯片302。第一灌封材料316可以可选地形成在芯片302的顶侧326之上以及芯片的一个或多个侧壁334之上。第一灌封材料316可以可选地形成在芯片302的底侧324之上。然而，接触焊盘314A、314B可以被暴露或者没有第一灌封材料316。
如图5B的视图520中所示的，随后可以将芯片302设置在第一载体侧536之上，其中芯片302的接触焊盘314A可以电接触到载体304。
如图5C的视图530中所示的，导电引线328可以被设置在第一灌封材料316之上。导电引线328可以被设置在芯片顶侧326之上。导电引线328可以例如通过焊接电接触到接触焊盘314B。
随后，第二灌封材料318可以至少部分地形成在第一灌封材料31和载体304中的至少一个之上。在一些实施例中，第二灌封材料318可以被形成在第一灌封材料316和载体304之上。第二灌封材料318可以包围形成在芯片302的顶侧326之上和芯片302的一个或多个侧壁334之上的第一灌封材料316。第二灌封材料318可以被形成在第一载体侧536之上。第二灌封材料318也可以包围导电引线328的至少一部分。
第一灌封材料316和第二灌封材料318中的每一个可以包括不同的电绝缘材料。
根据各种实施例，第一灌封材料316可以包括层压制件和环氧树脂中的至少一个。换言之，可以直接利用层压制件或环氧树脂来灌封芯片302。例如，层压制件和环氧树脂中的至少一个可以直接形成在芯片302上，例如在芯片侧壁和/或芯片顶侧326和/或芯片底侧324之上。第二灌封材料318可以包括热塑性材料。
根据各种实施例，第一灌封材料316可以包括层压制件；且第二灌封材料318可以包括环氧树脂。
根据各种实施例，第一灌封材料316和第二灌封材料318中的一个可以包括层压制件；且第一灌封材料316和第二灌封材料318中的另一个可以包括填充的环氧树脂。
根据各种实施例，填充的环氧树脂可以具有比层压制件更大的电磁屏蔽属性。例如，在一些实施例中，填充的环氧树脂可以包括填充颗粒，其中该填充颗粒可以包括金属。在各种实施例中，金属可以包括以下金属或多个以下金属的合金中的一个或多个：Cu、Ni、Fe、Ag和/或Al。在各种实施例中，填充颗粒可以具有在从约10μm到约100μm的范围中的直径。
根据各种实施例，填充的环氧树脂可以具有比层压制件更高的导热率。例如，在一些实施例中，填充的环氧树脂可以包括填充颗粒，其中填充颗粒可以包括来自以下材料组的至少一种材料，该材料组包括氮化硼、氮化铝和金属。与层压制件相比，这些填充颗粒可以升高填充的环氧树脂的导热率。在各种实施例中，填充颗粒可以具有在从约10μm到约100μm的范围中的直径。
根据各种实施例，填充的环氧树脂可以具有比层压制件更高的机械硬度。例如，在一些实施例中，填充的环氧树脂可以包括填充颗粒，其中填充颗粒可以包括来自以下材料组的至少一种材料，该材料组包括氮化硅和氧化硅。在各种实施例中，填充颗粒可以具有在从约10μm到约100μm的范围中的直径。
图6示出根据各种实施例的芯片布置622的侧视图610。
芯片布置622可以包括载体304。芯片302可以至少部分地被第一灌封材料316包围，其中芯片302的接触焊盘314A可以被设置在载体304之上且与该载体304电接触。第二灌封材料318可以至少部分地形成在第一灌封材料316和载体304中的至少一个之上。
可以根据关于方法500描述的工艺来制造芯片布置622。
图7示出根据各种实施例的芯片布置722的横截面视图710。
芯片布置722可以包括功率芯片封装。该芯片布置722可以包括载体304。芯片302可以被设置在载体304之上。芯片302可以包括一个或多个接触焊盘，其中一个或多个接触焊盘的第一接触焊盘314A可以被电接触到载体304。
导电引线328可以例如通过焊接或通过电接线（诸如经由电互连332）电连接到第二接触焊盘314B。
第一灌封材料316可以被设置在芯片302之上。例如，第一灌封材料316可以至少部分地包围芯片302。第一灌封材料316可以被形成在第一载体侧536之上。
在一些实施例中，第一灌封材料316可以包括环氧树脂模塑化合物。在一些实施例中，第一灌封材料316可以包括填充的和/或高度填充的环氧树脂，即填充有填充颗粒。这样的环氧树脂可以包括约10GpA到约25GpA的E模量。第一灌封材料316可以被模塑在第一载体侧536之上，例如类似于晶体管外形TO 220封装模塑。第一灌封材料316还可以被形成在载体侧壁737之上。
使用模塑工具，模塑腔744可以被形成在第一灌封材料316中，其中该模塑腔744可以被形成在第二载体侧738之上。
尽管第二载体侧738可以基本上没有第一灌封材料316，但是第二灌封材料318可以被形成在第二载体侧738之上，例如形成在模塑腔744中的整个第二载体侧738之上。第二灌封材料318可以包括热界面材料（TIM），其可以是热性能材料。热界面材料可以包括来自以下材料组的至少一种材料，该组包括：硅油、膏和/或油脂。例如，热界面材料可以包括Henkel或Shin Etsu隔离膏中的至少一个。热界面材料可以具有比环氧树脂模塑化合物明显更高的导热率。热界面材料可以具有范围从约2W/mk到约5W/mk的导热率，而环氧树脂模塑化合物可以具有范围为约1W/mk的导热率。此外，热界面材料可以具有较好的间隙填充属性，其可能能够密封和/或关闭第二载体侧738和垫片（spacer）852之上的任何气隙。热界面材料可以是可压缩且柔软的。热界面材料可以具有小于1GP的E模量。热界面材料可以具有范围从约40%到约60%的压缩系数。热界面材料可以具有范围从约50A到约100A的肖式硬度（shore hardness）。可以通过丝网印刷和/或压缩模塑中的至少一个来沉积热界面材料。
图8A到8C示出根据各种实施例用于制造芯片布置822的方法。
如图8A的横截面视图810中所示，可以根据包括已经关于芯片布置722描述的芯片布置722的工艺和/或特征的一个或多个或所有的方法来制造芯片布置822。然而，不是第二灌封材料318被形成在整个第二载体侧738之上，而是芯片布置822（即组件）被提供有形成在第二载体侧738之上的垫片852，其可以在组装期间提供和/或保证载体304和外部冷却体之间的最小隔离距离。典型地，该距离可以从约50μm变动到约250μm。在一些实施例中，可以通过导致在第二载体侧738之上形成一个或多个腔844的底部模塑工具的修改来形成垫片852。垫片852可以是设置在第二载体侧738的一个或多个部分之上的第一灌封材料316或者可以由该第一灌封材料316形成。垫片852可以具有范围从约50μm到约250μm的厚度，例如约200μm。因为第一灌封材料316仅可以被形成在第二载体侧738的一些部分之上，所以第一灌封材料316可以被理解成在第二载体侧738之上形成至少一个腔844，腔结构由第一灌封材料316来限定。形成在第二载体侧738上的第一灌封材料316可以形成第二载体侧738上的至少一个腔844的侧壁742。换言之，形成在第二载体侧738上的第一灌封材料316的厚度可以等于一个或多个模塑腔844的深度。其可以从约50μm变动到约250μm；例如从约100μm变动到约200μm；例如约200μm。如图8A中所示，两个腔844可以被形成在第二载体侧738上。
可以通过形成在第一载体侧536和第二载体侧738之上的第一灌封材料316和载体304形成通孔846。换言之，可以通过形成在第一载体侧536和垫片852之上的第一灌封材料316和载体304形成该通孔846。
如图8B的横截面视图820中所示，第二灌封材料318可以被形成在形成于第二载体侧738之上的一个或多个腔844中。第二灌封材料318可以基本上填充和/或完全填充形成于第二载体侧738之上的一个或多个腔844。例如，第二灌封材料318可以具有约300μm的厚度，例如范围从约250μm到约350μm的厚度。因此，可以实现由垫片852（第一灌封材料316）提供的最小安全间隙，同时还利用柔软且导热的TIM材料（第二灌封材料318）提供良好的热属性。
芯片布置722和822中的每个可以包括晶体管外形封装，例如TO封装。芯片布置可以采用使用多种灌封剂。以这种方式，可以改进芯片封装的关键区域中（例如直接在芯片302下面，例如在芯片底侧324下面以及在载体302下面）的热属性，因为存在直接沉淀在第二载体侧738上面的高热性能材料（例如TIM材料）。
如8C中所示，距离固定器848可以被形成在芯片布置822的通孔846（未示出）内或者被嵌入在其中，其中距离固定器848可以被第一灌封材料316包围。例如，距离固定器848可以被第一载体侧536（未示出）之上的第一灌封材料316和第二载体侧738（未示出）之上的垫片852包围（例如缠绕或直接包围）。因为第一灌封材料316可以是比第二灌封材料318更硬的材料，所以距离固定器848可以被第一灌封材料316和垫片852稳定支撑。距离固定器848可以被插入和/或焊接和/或熔接到外部冷却体854（诸如散热片），其可以被布置在第二载体侧738之上。距离固定器848本身可以是能够将热量从芯片布置822转移到外部冷却体854的冷却元件。芯片布置822可以是AC/DC和/或DC/DC变压器应用电路的一部分，其中具有多个灌封的芯片布置822可以用作具有改进热属性和机械稳定性的标准通孔封装。
图9示出根据一个实施例用于制造芯片布置的方法900。该方法900可以包括：
利用第一灌封材料至少部分地包围芯片（在910中）；
将所述芯片设置在第一载体侧之上，其中所述芯片的接触焊盘被电接触到载体（在920中）；以及
将第二灌封材料至少部分地形成在所述第一灌封材料和所述载体的至少一个之上（在930中）。
各种实施例提供一种芯片布置，其包括：载体；设置在所述载体之上的芯片，所述芯片包括一个或多个接触焊盘，其中所述一个或多个接触焊盘的第一接触焊盘电接触到所述载体；至少部分包围所述芯片的第一灌封材料；以及至少部分包围所述第一灌封材料的第二灌封材料。
根据一个实施例，所述载体包括导电材料。
根据一个实施例，所述载体包括引线框材料，所述引线框材料包括来自以下材料组中的至少一个，所述材料组包括：铜、镍、铁、铜合金、镍合金、铁合金。
根据一个实施例，所述芯片包括功率半导体芯片、半导体逻辑芯片和半导体存储器芯片中的至少一个。
根据一个实施例，所述芯片包括半导体器件。
根据一个实施例，所述第一接触焊盘被形成在所述芯片的底侧之上；以及其中所述芯片的底侧被粘附到所述载体。
根据一个实施例，所述一个或多个接触焊盘的第二接触焊盘被形成在所述芯片的顶侧之上，其中所述芯片的底侧被粘附到所述载体；并且其中所述第一灌封材料被形成在所述芯片的顶侧之上以及在所述芯片的一个或多个侧壁之上。
根据一个实施例，所述第一灌封材料覆盖所述芯片，至少部分覆盖在所述芯片的所有侧上。
根据一个实施例，所述芯片布置还包括导电引线；其中所述导电引线被电连接到所述第二接触焊盘。
根据一个实施例，所述导电引线被设置在所述第一灌封材料之上；并且所述第二灌封材料包围所述导电引线的至少一部分。
根据一个实施例，所述导电引线包括引线框材料，所述引线框材料包括来自以下材料组的至少一种材料，该材料组包括：铜、镍、铁、铜合金、镍合金、铁合金。
根据一个实施例，所述第二灌封材料包围形成在所述芯片的顶侧之上以及在所述芯片的一个或多个侧壁之上的第一灌封材料。
根据一个实施例，所述第一灌封材料和所述第二灌封材料中的每个包括不同的电绝缘材料。
根据一个实施例，所述第一灌封材料包括层压制件和环氧树脂中的至少一个；以及所述第二灌封材料包括热塑性材料。
根据一个实施例，所述第一灌封材料包括层压制件；且所述第二灌封材料包括环氧树脂。
根据一个实施例，所述第一灌封材料和所述第二灌封材料中的一个包括层压制件；且所述第一灌封材料和所述第二灌封材料中的另一个包括填充的环氧树脂。
根据一个实施例，所述填充的环氧树脂包括填充颗粒，其中所述填充颗粒包括金属。
根据一个实施例，所述填充的环氧树脂包括填充颗粒，其中所述填充颗粒包括来自以下材料组的至少一种材料，该材料组包括氮化硼、氮化铝和金属。
根据一个实施例，所述填充的环氧树脂包括填充颗粒，其中所述填充颗粒包括来自以下材料组的至少一种材料，该材料组包括氮化硅和氧化硅。
根据一个实施例，所述填充的环氧树脂具有比所述层压制件更高的导热率。
根据一个实施例，所述填充的环氧树脂具有比所述层压制件更高的机械硬度。
根据一个实施例，所述填充的环氧树脂具有比所述层压制件更大的电磁屏蔽属性。
各种实施例提供一种芯片布置，其包括：载体；至少部分被第一灌封材料包围的芯片，其中所述芯片的接触焊盘被设置在载体之上且电接触到载体；以及至少部分形成在所述第一灌封材料和所述载体中的至少一个之上的第二灌封材料。
根据一个实施例，所述第二灌封材料至少部分包围所述第一灌封材料和所述载体。
根据一个实施例，所述第一灌封材料和第二灌封材料中的一个包括层压制件；且所述第一灌封材料和所述第二灌封材料中的另一个包括填充的环氧树脂。
根据一个实施例，所述第一灌封材料包括层压制件和环氧树脂中的至少一个；以及所述第二灌封材料包括热界面材料。
根据一个实施例，所述热界面材料包括来自以下材料组的至少一个材料，所述组包括硅油、膏和油脂。
根据一个实施例，所述热界面材料具有比层压制件和环氧树脂更高的导热率。
根据一个实施例，所述第一灌封材料被形成在第一载体侧和第二载体侧之上；第一灌封材料形成所述第二载体侧上的至少一个腔的侧壁；以及所述第二灌封材料被形成在所述第二载体侧之上的腔中。
根据一个实施例，所述第一灌封材料被形成在第一载体侧和第二载体侧之上；并且所述芯片布置还包括：通过形成在第一载体侧和第二载体侧之上的第一灌封材料和载体形成的通孔；以及形成在所述通孔中的距离固定器，其中所述距离固定器被所述第一灌封材料包围。
各种实施例提供一种用于制造芯片布置的方法，该方法包括：将芯片设置在载体之上，所述芯片包括一个或多个接触焊盘，其中所述一个或多个接触焊盘的第一接触焊盘电接触到所述载体；利用第一灌封材料至少部分地包围所述芯片；以及利用第二灌封材料至少部分地包围所述第一灌封材料。
根据一个实施例，所述方法包括在将所述芯片设置在所述载体之上之前利用所述第一灌封材料至少部分地包围所述芯片。
根据一个实施例，所述方法还包括将导电引线设置在所述第一灌封材料之上，其中所述导电引线被电连接到所述一个或多个接触焊盘的第二接触焊盘；以及利用所述第二灌封材料至少部分地包围所述导电引线的至少一部分。
各种实施例提供一种用于制造芯片布置的方法，所述方法包括：利用第一灌封材料至少部分地包围芯片；将所述芯片设置在第一载体侧之上，其中所述芯片的接触焊盘被电接触到载体；以及将第二灌封材料至少部分地形成在所述第一灌封材料和所述载体中的至少一个之上。
根据一个实施例，所述方法包括将所述第二灌封材料形成在第二载体侧之上。
根据一个实施例，所述第一灌封材料包括层压制件和环氧树脂中的至少一个；以及所述第二灌封材料包括热界面材料。
根据一个实施例，所述方法还包括在第二载体侧之上形成所述第一灌封材料，其中所述第一灌封材料形成所述第二载体侧上的至少一个腔的侧壁；以及在所述第二载体侧之上的腔中形成所述第二灌封材料。
根据一个实施例，所述方法还包括形成通过形成在第一载体侧和第二载体侧之上的第一灌封材料和载体的通孔；以及将距离固定器插入在所述通孔中，其中所述距离固定器被所述第一灌封材料包围。
尽管已经参考具体实施例特别示出且描述了本发明，但是本领域技术人员应该理解在不偏离由所附权利要求限定的本发明的精神和范围的情况下可以做出形式和细节方面的各种变化。本发明的范围因此由所附权利要求指示且因此意图包括进入权利要求的等同物的含义和范围之内的所有变化。

Claims (26)

1.一种芯片布置，其包括：
载体；
设置在所述载体之上的芯片，所述芯片包括一个或多个接触焊盘，其中所述一个或多个接触焊盘的第一接触焊盘电接触到所述载体；
至少部分包围所述芯片的第一灌封材料；以及
至少部分包围所述第一灌封材料的第二灌封材料。
2.根据权利要求1的芯片布置，其中，
所述载体包括导电材料。
3.根据权利要求1的芯片布置，其中，
所述芯片包括功率半导体芯片、半导体逻辑芯片和半导体存储器芯片中的至少一个。
4.根据权利要求1的芯片布置，其中所述第一接触焊盘被形成在所述芯片的底侧之上；以及其中所述芯片的底侧被粘附到所述载体。
5.根据权利要求1的芯片布置，
其中所述一个或多个接触焊盘的第二接触焊盘被形成在所述芯片的顶侧之上，其中所述芯片的底侧被粘附到所述载体；并且
其中所述第一灌封材料被形成在所述芯片的顶侧之上以及在所述芯片的一个或多个侧壁之上。
6.根据权利要求5的芯片布置，还包括导电引线；
其中所述导电引线被电连接到所述第二接触焊盘。
7.根据权利要求5的芯片布置，其中，
所述第二灌封材料包围形成在所述芯片的顶侧之上且形成在所述芯片的一个或多个侧壁之上的所述第一灌封材料。
8.根据权利要求1的芯片布置，其中，
所述第一灌封材料和所述第二灌封材料中的每个包括不同的电绝缘材料。
9.根据权利要求1的芯片布置，
其中所述第一灌封材料包括层压制件和环氧树脂中的至少一个；以及
其中所述第二灌封材料包括热塑性材料。
10.根据权利要求1的芯片布置，
其中所述第一灌封材料包括层压制件；以及
其中所述第二灌封材料包括环氧树脂。
11.根据权利要求1的芯片布置，
其中所述第一灌封材料和所述第二灌封材料中的一个包括层压制件；以及
其中所述第一灌封材料和所述第二灌封材料中的另一个包括填充的环氧树脂。
12.根据权利要求11的芯片布置，
其中所述填充的环氧树脂包括填充颗粒，
其中所述填充颗粒包括金属。
13.根据权利要求11的芯片布置，其中，
所述填充的环氧树脂包括具有比所述层压制件更高的导热率。
14.根据权利要求11的芯片布置，其中，
所述填充的环氧树脂包括具有比所述层压制件更高的机械硬度。
15.根据权利要求11的芯片布置，其中所述填充的环氧树脂包括具有比所述层压制件更大的电磁屏蔽属性。
16.一种芯片布置，其包括：
载体；
至少部分被第一灌封材料包围的芯片，其中所述芯片的接触焊盘被设置在载体之上且电接触到载体；以及
至少部分形成在所述第一灌封材料和所述载体中的至少一个之上的第二灌封材料。
17.根据权利要求16的芯片布置，其中，
所述第二灌封材料至少部分包围所述第一灌封材料和所述载体。
18.根据权利要求16的芯片布置，
其中所述第一灌封材料和所述第二灌封材料中的一个包括层压制件；以及
其中所述第一灌封材料和所述第二灌封材料中的另一个包括填充的环氧树脂。
19.根据权利要求16的芯片布置，
其中所述第一灌封材料包括层压制件和环氧树脂中的至少一个；以及
其中所述第二灌封材料包括热界面材料。
20.根据权利要求19的芯片布置，其中，
所述热界面材料具有比层压制件和环氧树脂更高的导热率。
21.根据权利要求19的芯片布置，
其中所述第一灌封材料被形成在第一载体侧和第二载体侧之上；
其中所述第一灌封材料形成所述第二载体侧上的至少一个腔的侧壁；以及
其中所述第二灌封材料被形成在所述第二载体侧之上的腔中。
22.根据权利要求19的芯片布置，
其中所述第一灌封材料被形成在第一载体侧和第二载体侧之上；并且其中所述芯片布置还包括：
通过形成在第一载体侧和第二载体侧之上的第一灌封材料和载体形成的通孔；以及
形成在所述通孔中的距离固定器，其中所述距离固定器被所述第一灌封材料包围。
23.一种用于制造芯片布置的方法，该方法包括：
将芯片设置在载体之上，所述芯片包括一个或多个接触焊盘，其中所述一个或多个接触焊盘的第一接触焊盘电接触到所述载体；
利用第一灌封材料至少部分地包围所述芯片；以及
利用第二灌封材料至少部分地包围所述第一灌封材料。
24.根据权利要求23的方法，包括：
在将所述芯片设置在所述载体之上之前利用所述第一灌封材料至少部分地包围所述芯片。
25.根据权利要求23的方法，还包括：
将导电引线设置在所述第一灌封材料之上，其中所述导电引线被电连接到所述一个或多个接触焊盘的第二接触焊盘；以及
利用所述第二灌封材料至少部分地包围所述导电引线的至少一部分。
26.一种用于制造芯片布置的方法，所述方法包括：
利用第一灌封材料至少部分地包围芯片；
将所述芯片设置在第一载体侧之上，其中所述芯片的接触焊盘被电接触到载体；以及
将第二灌封材料至少部分地形成在所述第一灌封材料和所述载体中的至少一个之上。
CN201310568395.0A 2012-11-16 2013-11-15 芯片布置和用于制造芯片布置的方法 Active CN103824830B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/678,577 US9184066B2 (en) 2012-11-16 2012-11-16 Chip arrangements and methods for manufacturing a chip arrangement
US13/678577 2012-11-16

Publications (2)

Publication Number Publication Date
CN103824830A true CN103824830A (zh) 2014-05-28
CN103824830B CN103824830B (zh) 2017-05-10

Family

ID=50625727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310568395.0A Active CN103824830B (zh) 2012-11-16 2013-11-15 芯片布置和用于制造芯片布置的方法

Country Status (3)

Country Link
US (2) US9184066B2 (zh)
CN (1) CN103824830B (zh)
DE (1) DE102013112592B4 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184066B2 (en) * 2012-11-16 2015-11-10 Infineon Technologies Ag Chip arrangements and methods for manufacturing a chip arrangement
DE102014217260A1 (de) * 2014-08-29 2016-03-17 Robert Bosch Gmbh Halbleiterbauelement und Verfahren zum Herstellen von Halbleiterbauelementen
DE102014114933B4 (de) * 2014-10-15 2021-08-12 Infineon Technologies Austria Ag Halbleiterbauelement
DE102015118245A1 (de) 2015-10-26 2017-04-27 Infineon Technologies Austria Ag Thermisches Schnittstellenmaterial mit definierten thermischen, mechanischen und elektrischen Eigenschaften
US9979187B2 (en) 2015-11-12 2018-05-22 Infineon Technologies Austria Ag Power device with overvoltage arrester
US10438930B2 (en) * 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
DE102019104010A1 (de) 2019-02-18 2020-08-20 Infineon Technologies Austria Ag Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090050957A1 (en) * 2007-08-24 2009-02-26 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20090051052A1 (en) * 2007-08-22 2009-02-26 Denso Corporation Semiconductor device
CN101471329A (zh) * 2007-12-29 2009-07-01 清华大学 半导体封装件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867480B2 (en) 2003-06-10 2005-03-15 Lsi Logic Corporation Electromagnetic interference package protection
US7250672B2 (en) * 2003-11-13 2007-07-31 International Rectifier Corporation Dual semiconductor die package with reverse lead form
US7504716B2 (en) * 2005-10-26 2009-03-17 Texas Instruments Incorporated Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
US7879652B2 (en) 2007-07-26 2011-02-01 Infineon Technologies Ag Semiconductor module
US8138024B2 (en) 2008-02-26 2012-03-20 Stats Chippac Ltd. Package system for shielding semiconductor dies from electromagnetic interference
US20100133682A1 (en) * 2008-12-02 2010-06-03 Infineon Technologies Ag Semiconductor device
JP2013055150A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 半導体装置及びその製造方法
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US9184066B2 (en) * 2012-11-16 2015-11-10 Infineon Technologies Ag Chip arrangements and methods for manufacturing a chip arrangement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090051052A1 (en) * 2007-08-22 2009-02-26 Denso Corporation Semiconductor device
US20090050957A1 (en) * 2007-08-24 2009-02-26 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN101471329A (zh) * 2007-12-29 2009-07-01 清华大学 半导体封装件
US20090166819A1 (en) * 2007-12-29 2009-07-02 Tsinghua University Chipset package structure

Also Published As

Publication number Publication date
DE102013112592A1 (de) 2014-05-22
US9184066B2 (en) 2015-11-10
US20160064255A1 (en) 2016-03-03
CN103824830B (zh) 2017-05-10
US9412626B2 (en) 2016-08-09
DE102013112592B4 (de) 2022-09-01
US20140138803A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
CN103824830A (zh) 芯片布置和用于制造芯片布置的方法
JP5149178B2 (ja) 熱放散が高められたパッケージ化集積回路
US9287231B2 (en) Package structure with direct bond copper substrate
CN104282641B (zh) 半导体装置
US8772923B2 (en) Semiconductor device having leads with cutout and method of manufacturing the same
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
CN104659012B (zh) 具有在再分配结构和装配结构之间的电子芯片的电子部件
JP5163055B2 (ja) 電力半導体モジュール
JP4254527B2 (ja) 半導体装置
US9240369B2 (en) Encapsulated semiconductor device and method for manufacturing the same
US10707143B2 (en) Plug-in type power module and subsystem thereof
CN104979297B (zh) 用于电子模块的基板以及制造用于电子模块的基板的方法
US20130154123A1 (en) Semiconductor Device and Fabrication Method
CN106252301A (zh) 具有增大的爬电距离的电子装置
CN102412211A (zh) 电子器件
CN104037152B (zh) 芯片载体结构、芯片封装及其制造方法
CN104733413A (zh) 一种mosfet封装结构
KR101490751B1 (ko) 반도체장치 및 그 제조방법
CN103824784B (zh) 用连接片实现连接的半导体封装的方法
US20180102300A1 (en) Connectable Package Extender for Semiconductor Device Package
CN102074539A (zh) 半导体器件的封装
TW200937592A (en) Semiconductor device and method for manufacturing a semiconductor device
CN110444536A (zh) 一种电力用逆变电路装置
CN218299797U (zh) 一种多芯片合封的半导体封装结构
CN212570975U (zh) 塑封功率模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant