DE102014217260A1 - Halbleiterbauelement und Verfahren zum Herstellen von Halbleiterbauelementen - Google Patents

Halbleiterbauelement und Verfahren zum Herstellen von Halbleiterbauelementen Download PDF

Info

Publication number
DE102014217260A1
DE102014217260A1 DE102014217260.8A DE102014217260A DE102014217260A1 DE 102014217260 A1 DE102014217260 A1 DE 102014217260A1 DE 102014217260 A DE102014217260 A DE 102014217260A DE 102014217260 A1 DE102014217260 A1 DE 102014217260A1
Authority
DE
Germany
Prior art keywords
molding compound
carrier element
semiconductor
components
shielding device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014217260.8A
Other languages
English (en)
Inventor
Holger Hoefer
Stephan Henzler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102014217260.8A priority Critical patent/DE102014217260A1/de
Priority to PCT/EP2015/067946 priority patent/WO2016030154A1/de
Priority to FR1557733A priority patent/FR3025360A1/fr
Publication of DE102014217260A1 publication Critical patent/DE102014217260A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement (10), mit einer das Halbleiterbauelement (10) zumindest bereichsweise umgebenden Umhüllung in Form einer Moldmasse (18), und mit einer elektromagnetischen Abschirmeinrichtung (26), die die Umhüllung bereichsweise umgibt. Erfindungsgemäß ist es vorgesehen, dass die elektromagnetische Abschirmeinrichtung (26) in Form einer metallische Partikel aufweisenden zweiten Moldmasse (25) ausgebildet ist.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1. Ferner betrifft die Erfindung ein Verfahren zum Herstellen von Halbleiterbauelementen nach dem Oberbegriff des unabhängigen Verfahrensanspruchs.
  • Ein gattungsgemäßes Halbleiterbauelement sowie ein gattungsgemäßes Verfahren zum Herstellen von Halbleiterbauelementen sind aus der US 8,368,185 B2 bekannt. Die aus der genannten Schrift bekannten Halbleiterbauelemente sind jeweils mit einem Trägerelement elektrisch leitend verbunden und zum Schutz gegen äußere Umwelteinflüsse mit einer Moldmasse umgeben. Zusätzlich ist es vorgesehen, eine elektromagnetische Abschirmeinrichtung um die Bauelemente in Form einer metallischen Schicht vorzusehen, die die Moldmasse vollständig umgibt. Die metallische Schicht wird beispielsweise durch Sputtern oder ähnliche, an sich bekannte Abscheide- bzw. Beschichtungsprozesse auf die Moldmasse aufgetragen. Bei dem aus der genannten Schrift bekannten Verfahren zum gleichzeitigen Herstellen mehrerer derartiger Halbleiterbauelemente ist es vorgesehen, die Halbleiterbauelemente auf einem gemeinsamen Trägerelement anzuordnen bzw. mit diesem elektrisch leitend zu verbinden. Anschließend wird der Bereich des Trägerelements mit der Vielzahl der darauf angeordneten Halbleiterbauelemente mit der Moldmasse überdeckt. Danach erfolgt durch Sägen oder ähnliche trennende Verfahren ein Durchtrennen der Moldmasse im Randbereich der späteren Halbleiterbauelemente. Anschließend wird die elektromagnetische Abschirmeinrichtung in Form der erwähnten metallischen Schicht oder ähnlichem auf die Moldmasse aufgetragen. Zuletzt erfolgt ein vollständiges Durchtrennen des Trägerelements zum Vereinzeln der Halbleiterbauelemente aus dem Trägerelement.
  • Nachteilig bei dem aus der genannten Schrift bekannten Halbleiterbauelement bzw. dem Verfahren zum Herstellen der Halbleiterbauelemente ist es, dass das Aufbringen der Moldmasse auf das Trägerelement sowie das Aufbringen der metallischen Schicht zur Ausbildung der elektromagnetischen Abschirmeinrichtung grundsätzlich verschiedene Verfahrensprozesse darstellen und somit auch unterschiedliche Fertigungseinrichtungen benötigen. Darüber hinaus besteht die Gefahr einer Delamination zwischen der Moldmasse und der metallischen Schicht der Abschirmeinrichtung aufgrund von unterschiedlichen Materialeigenschaften der Moldmasse und der metallischen Schicht der Abschirmeinrichtung.
  • Aus dem Stand der Technik gemäß der US 2010/0140534 A1 ist weiterhin die Zusammensetzung einer elektromagnetische Abschirmeigenschaften aufweisenden Moldmasse bekannt.
  • Offenbarung der Erfindung
  • Ausgehend von dem dargestellten Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1 derart weiterzubilden, dass insbesondere die Qualität der Wirkung der Abschirmeinrichtung über die gesamte Lebensdauer des Halbleiterbauelements sichergestellt ist, insbesondere dadurch, dass eine Delamination bzw. Trennung der elektromagnetischen Abschirmeinrichtung von der Moldmasse vermieden wird.
  • Diese Aufgabe wird erfindungsgemäß bei einem Halbleiterbauelement mit den Merkmalen des Anspruchs 1 dadurch gelöst, dass die elektromagnetische Abschirmeinrichtung in Form einer mit metallischen Partikeln versehenen Moldmasse ausgebildet ist. Mit anderen Worten gesagt bedeutet dies, dass durch die Verwendung einer elektromagnetische Abschirmeigenschaften aufweisenden Moldmasse für die Abschirmeinrichtung und die Moldmasse prinzipiell dieselben Stoffe verwendet werden können, sodass trotz ggf. auftretender, die Verbindung zwischen der Moldmasse und der Abschirmeinrichtung negativ beeinflussender Umweltbedingungen, wie hohe oder tiefe Temperaturen, Feuchtigkeit oder ähnlichem, die Verbindung zwischen der Moldmasse und der Abschirmeinrichtung eine besonders hohe Qualität aufweist.
  • Vorteilhafte Weiterbildungen des erfindungsgemäßen Halbleiterbauelements sind in den Unteransprüchen aufgeführt.
  • Besonders bevorzugt ist es, wenn das Grundmaterial der beiden Moldmassen identisch ist. Dadurch läßt sich die Qualität der Verbindung zwischen der Moldmasse und der Abschirmeinrichtung optimieren, da die Wärmeausdehnung der beiden Massen (mit Ausnahme aufgrund von Zusätzen bzw, der Metallpartikel in der jeweiligen Masse) identisch ist und somit Spannungen im Übergangsbereich der beiden Massen vermieden bzw. reduziert sind. Darüber hinaus besteht dann die Möglichkeit, die beiden Massen beispielsweise mittels gleicher Prozesse/Einrichtungen verarbeiten zu können.
  • In einer konstruktiv bevorzugten Ausgestaltung des Halbleiterbauelements ist es vorgesehen, dass dieses auf einem Trägerelement angeordnet ist und mit diesem über wenigstens einem Bonddraht elektrisch leitend verbunden ist, wobei der wenigstens eine Bonddraht das Halbleiterbauelement auf der der Abschirmeinrichtung zugewandten Seite in der Höhe überragt und in elektrisch leitendem Kontakt mit der Abschirmeinrichtung angeordnet ist. Dadurch ist eine besonders einfache elektrische Masseverbindung des Bauelements an die Abschirmeinrichtung und somit eine besonders gute Abschirmwirkung der Abschirmeinrichtung möglich.
  • In Weiterbildung des zuletzt gemachten Vorschlags ist es vorgesehen, dass der Bonddraht und die Moldmasse zumindest auf der der Abschirmeinrichtung zugewandten Seite in etwa die gleiche Höhe aufweisen, oder dass der Bonddraht die Moldmasse in der Höhe etwas überragt. Dadurch ist sichergestellt, dass der betreffende Bonddraht beim Überdecken der Moldmasse mit der Moldmasse der Abschirmeinrichtung zwangsläufig in Wirkverbindung mit der Moldmasse der Abschirmeinrichtung gelangt, ohne dass die Dicke der Abschirmeinrichtung bzw. deren Moldmasse im Bereich des Bonddrahts wesentlich verringert ist. Dadurch wird wiederum die Wirkung der Abschirmeinrichtung optimiert, da diese eine konstante Dicke über den gesamten Bereich der Moldmasse aufweist.
  • Die Erfindung umfasst auch ein Verfahren zum Herstellen von Halbleiterbauelementen, insbesondere von erfindungsgemäßen Halbleiterbauelementen, bei dem Bauelemente in einem ersten Schritt auf einem gemeinsamen Trägerelement angeordnet werden. Anschließend oder aber gleichzeitig mit dem Anordnen der Bauelemente auf dem gemeinsamen Trägerelement erfolgt in einem zweiten Schritt die elektrische Kontaktierung der Bauelemente mit dem Trägerelement. Daraufhin werden in einem dritten Schritt die Bauelemente mit einer Moldmasse überdeckt und anschließend in einem vierten Schritt zumindest die Moldmasse zwischen den Bauelementen in senkrecht zu dem Trägerelement angeordneten Ebenen bereichsweise entfernt. Danach erfolgt in einem fünften Schritt das Anbringen bzw. Anordnen einer elektromagnetischen Abschirmeinrichtung auf den freiliegenden Flächen der Moldmasse und zuletzt in einem sechsten Schritt ein Vereinzeln der Halbleiterbauelemente aus dem Trägerelement. Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, dass der fünfte Schritt das Überdecken der freiliegenden Flächen der Moldmasse mit einer metallischen Partikel enthaltenen zweiten Moldmasse umfasst.
  • In einer bevorzugten Ausgestaltung des erfindungsgemäßen Verfahrens ist es vorgesehen, dass der zweite Schritt zum Herstellen der Halbleiterbauelemente das Ausbilden von Bondverbindungen umfasst, wobei beim Durchführen des dritten Schritts an wenigstens einer Bondverbindung die Moldmasse lediglich bis in Höhe der wenigstens einen Bondverbindung aufgebracht wird.
  • Um sicherzustellen, dass die Abschirmeinrichtung auch an Seitenflächen des Halbleiterbauelements ausgebildet wird, ist es vorgesehen, dass das Entfernen der Moldmasse im vierten Schritt und das Vereinzeln der Halbleiterbauelemente aus dem Trägerelement im sechsten Schritt jeweils durch ein Trennwerkzeug erfolgt, wobei das Trennwerkzeug im sechsten Schritt eine geringere Dicke aufweist als das Trennwerkzeug im vierten Schritt, und dass der vierte und der sechste Schritt im Bezug auf das Trägerelement in einer gemeinsamen Trennebene durchgeführt wird.
  • Weiterhin ist es bevorzugt vorgesehen, dass in dem vierten Schritt das Trägerelement auf der der Moldmasse zugewandten Oberseite teilweise in der Dicke reduziert wird. Dadurch ist sichergestellt, dass nach dem Aufbringen der elektromagnetischen Abschirmeinrichtung diese einen Teilbereich der Seitenfläche des Trägerelements überdeckt und somit die Abschirmeinrichtung ihre Funktion optimal erfüllen kann.
  • Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele sowie anhand der Zeichnung.
  • Diese zeigt in:
  • 1 bis 6 jeweils in stark vereinfachter Darstellung aufeinanderfolgende Herstellungsschritte zum Ausbilden von Halbleiterbauelementen, die auf einem Trägerelement angeordnet sind, jeweils in schematischer Darstellung und
  • 7 ein Ablaufdiagramm zur Erläuterung der einzelnen Verfahrensschritte.
  • Gleiche Elemente bzw. Elemente mit gleicher Funktion sind in den Figuren mit den gleichen Bezugsziffern versehen.
  • In der 1 und 7 ist ein erster Schritt 101 des erfindungsgemäßen Verfahrens zum Herstellen von in der 6 erkennbaren Halbleiterbauelementen 10 dargestellt. Bei dem ersten Schritt 101 werden eine Vielzahl von insbesondere identisch ausgebildeter elektronischer Bauelemente 11, insbesondere in Form von ICs, auf einem gemeinsamen Trägerelement 12 in Form eines Schaltungsträgerelements, wie in einem Substrat, einer Leiterplatte oder einem Leiterrahmen (leadframe) angeordnet. Das Anordnen bzw. Befestigen der Bauelemente 11 auf dem Trägerelement 12 erfolgt mittels an sich bekannter Techniken, beispielsweise mittels leitfähigem Kleber, in Form von Lötverbindungen oder ähnlichem.
  • Anschließend wird entsprechend der Darstellung der 2 und 7 in einem zweiten Schritt 102 zwischen jeweils einem Bauelement 11 und dem Trägerelement 12 zumindest eine Bonddrahtverbindung 13, vorzugsweise jedoch eine Vielzahl von im Einzelnen nicht dargestellten Bonddrahtverbindungen 13 hergestellt. Dabei wird die Oberseite 14 des Trägerelements 12 im Bereich einer elektrisch leitenden Anbindungsfläche mit der Oberseite 15 des Bauelements 11 verbunden. Anhand der Darstellung der 2 ist besonders deutlich erkennbar, dass die Bonddrahtverbindungen 13 im Bereich der Bauelemente 11 die Oberseite 15 des jeweiligen Bauelements 11 in der Höhe überragen.
  • Entsprechend der Darstellung der 3 und 7 erfolgt anschließend in einem dritten Fertigungsschritt 103 das Überdecken des Trägerelements 12 und der Bauelemente 11 mit einer eine Umhüllung ausbildenden Moldmasse 18. Die Moldmasse 18 dient zum Schutz des Bauelements 11 bzw. der elektrischen Verbindungen zwischen dem Trägerelement 12 und dem Bauelement 11, wobei die Moldmasse 18 aus dem Stand der Technik an sich bekannt ist. Wesentlich ist, dass die Höhe h der Moldmasse 18 im Bezug auf die Oberseite 14 des Trägerelements 12 derart gewählt wird, dass diese maximal der Höhe H einer Bonddrahtverbindung 13 entspricht, die der Masseanbindung des Bauelements 11 an das Trägerelement 12 dient.
  • Anschließend erfolgt in einem vierten Fertigungsschritt 104 entsprechend der Darstellung der 4 und 7 ein Durchtrennen der Moldmasse 18 zwischen den einzelnen Bauelementen 11 in Trennebenen 19, die senkrecht zur Ebene des Trägerelements 12 verlaufen. Wesentlich ist darüber hinaus, dass das Trennen der Moldmasse 18 derart tief erfolgt, dass auch das Trägerelement 12 an seiner Oberseite 14 teilweise in der Dicke reduziert wird, sodass nutförmige Gräben 21 in dem Trägerelement 12 ausgebildet werden.
  • Daraufhin erfolgt in einem fünften Fertigungsschritt 105 entsprechend der Darstellung der 5 und 7 ein vollständiges Überdecken der Moldmasse 18 mit einer zweiten, in den Figuren nicht erkennbaren, metallische Partikel aufweisenden Moldmasse 25, die derart ausgebildet ist, dass sie als elektromagnetische Abschirmeinrichtung 26 wirkt. Wesentlich dabei ist, dass die Moldmasse 25 bzw. die elektromagnetische Abschirmeinrichtung 26 die freiliegenden Flächen der Moldmasse 18 vollständig überdeckt und auch die Gräben 21 im Bereich des Trägerelements 12 ausfüllen.
  • Danach erfolgt entsprechend der Darstellung der 6 und 7 in einem letzten, sechsten Fertigungsschritt 106 ein Vereinzeln der Halbleiterbauelemente 10 aus dem Trägerelement 12 durch Ausbilden von Schnitten oder ähnlichem im Bereich der Trennebenen 19. Wesentlich dabei ist, dass das Werkzeug zum Ausbilden bzw. Vereinzeln der Halbleiterbauelemente 10 aus dem Trägerelement 12 eine geringere Dicke aufweist als dass Werkzeug, das zum Auftrennen der Moldmasse 18 im vierten Fertigungsschritt 104 gedient hat. Dadurch ist sichergestellt, dass auch im Bereich der Seitenflächen 27, 28 der Moldmasse 18 diese von der Moldmasse 25 und somit von der elektromagnetischen Abschirmeinrichtung 26 überdeckt ist. Weiterhin befindet sich auch Moldmasse 25 im Bereich der Gräben 21, sodass die Bauelemente 11 vollständig von der elektromagnetischen Abschirmeinrichtung 26, auf der dem Bauelementen 11 zugewandten Oberseite 14 des Trägerelements 12, umgeben sind.
  • Das soweit beschriebene Halbleiterbauelement 10 bzw. die einzelnen Fertigungsschritte 101 bis 106 zum Erzeugen der Halbleiterbauelemente 10 können in vielfältiger Art und Weise abgewandelt bzw. modifiziert werden, ohne vom Erfindungsgedanken abzuweichen. Dieser besteht darin, als elektromagnetische Abschirmeinrichtung 26 eine metallische Partikel aufweisende Moldmasse 25 zu verwenden, welche vorzugsweise aus demselben Grundmaterial wie die Moldmasse 18 besteht, sodass zwischen den beiden Moldmassen 18, 25 eine besonders feste bzw. dauerhafte Verbindung ausgebildet werden kann. So kann es beispielsweise vorgesehen sein, auf dem Trägerelement 12 eine umlaufende bzw. geschlossene, mit elektrischer Masse verbundene Leiterbahn vorzusehen, die in Analogie mit der Bonddrahtverbindung 13 in direktem Anlagekontakt mit der Moldmasse 25 bzw. der Abschirmeinrichtung 26 angeordnet ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 8368185 B2 [0002]
    • US 2010/0140534 A1 [0004]

Claims (9)

  1. Halbleiterbauelement (10), mit einer das Halbleiterbauelement (10) zumindest bereichsweise umgebenden Umhüllung in Form einer Moldmasse (18), und mit einer elektromagnetischen Abschirmeinrichtung (26), die die Umhüllung bereichsweise umgibt, dadurch gekennzeichnet, dass die elektromagnetische Abschirmeinrichtung (26) in Form einer metallische Partikel aufweisenden zweiten Moldmasse (25) ausgebildet ist.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Grundmaterial der beiden Moldmassen (18, 25) identisch ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Halbleiterbauelement (10) auf einem Trägerelement (12) angeordnet ist und mit diesem über wenigstens einen Bonddraht (13) elektrisch leitend verbunden ist, und dass der wenigstens eine Bonddraht (13) das Halbleiterbauelement (10) auf der der Abschirmeinrichtung (26) zugewandten Seite in der Höhe überragt und in elektrisch leitendem Kontakt mit der Abschirmeinrichtung (26) angeordnet ist.
  4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass der Bonddraht (13) und die Moldmasse (18) zumindest auf der der Abschirmeinrichtung (26) zugewandten Seite in etwa die gleiche Höhe (H, h) aufweisen, oder dass der Bonddraht (13) die Moldmasse (18) in der Höhe (H, h) etwas überragt.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Halbleiterbauelement (10) einen IC aufweist.
  6. Verfahren zum Herstellen von Halbleiterbauelementen (10), insbesondere von Halbleiterbauelementen (10) nach einem der Ansprüche 1 bis 4, bei dem Bauelemente (11) in einem ersten Schritt (101) auf einem gemeinsamen Trägerelement (12) angeordnet werden, worauf in einem zweiten Schritt (102) oder gleichzeitig mit dem ersten Schritt (101) die Bauelemente (11) mit dem Trägerelement (12) elektrisch kontaktiert werden, dass anschließend in einem dritten Schritt (103) die Bauelemente (11) mit einer Moldmasse (18) überdeckt werden, dass anschließend in einem vierten Schritt (104) zumindest die Moldmasse (18) zwischen den Bauelementen (11) in senkrecht zu dem Trägerelement (12) angeordneten Ebenen (19) bereichsweise entfernt wird, dass in einem fünften Schritt (105) die freiliegenden Flächen der Moldmasse (18) mit einer elektromagnetischen Abschirmeinrichtung (26) versehen werden, und dass in einem sechsten Schritt (106) die Bauelemente (10) zur Ausbildung der Halbleiterbauelement (10) aus dem Trägerelement (12) vereinzelt werden, dadurch gekennzeichnet, dass der fünfte Schritt (105) das Überdecken der freiliegenden Flächen der Moldmasse (18) mit einer metallische Partikel enthaltenden zweiten Moldmasse (25) umfasst.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der zweite Schritt (102) das Ausbilden von Bondverbindungen (13) umfasst, und dass beim Durchführen des dritten Schritts (103) an wenigstens einer Bondverbindung (13) die Moldmasse (18) lediglich bis in Höhe der wenigstens einen Bondverbindung (13) aufgebracht wird.
  8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass das Entfernen der Moldmasse (18) im vierten Schritt (104) und das Vereinzeln der Halbleiterbauelemente (10) aus dem Trägerelement (12) im sechsten Schritt (106) jeweils durch ein Trennwerkzeug erfolgt, wobei das Trennwerkzeug im sechsten Schritt (106) eine geringere Dicke aufweist als das Trennwerkzeug im vierten Schritt (104), und dass der vierte Schritt (104) und der sechste Schritt (106) in Bezug auf das Trägerelement (12) in einer gemeinsamen Trennebene (19) durchgeführt wird.
  9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass beim vierten Schritt (104) das Material des Trägerelements (12) auf der der Moldmasse (18) zugewandten Oberseite (14) des Trägerelements (12) teilweise entfernt wird.
DE102014217260.8A 2014-08-29 2014-08-29 Halbleiterbauelement und Verfahren zum Herstellen von Halbleiterbauelementen Withdrawn DE102014217260A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014217260.8A DE102014217260A1 (de) 2014-08-29 2014-08-29 Halbleiterbauelement und Verfahren zum Herstellen von Halbleiterbauelementen
PCT/EP2015/067946 WO2016030154A1 (de) 2014-08-29 2015-08-04 Halbleiterbauelement und verfahren zum herstellen von halbleiterbauelementen zum elektromagnetischen abschirmen
FR1557733A FR3025360A1 (fr) 2014-08-29 2015-08-14 Composant semi-conducteur et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014217260.8A DE102014217260A1 (de) 2014-08-29 2014-08-29 Halbleiterbauelement und Verfahren zum Herstellen von Halbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE102014217260A1 true DE102014217260A1 (de) 2016-03-17

Family

ID=53836069

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014217260.8A Withdrawn DE102014217260A1 (de) 2014-08-29 2014-08-29 Halbleiterbauelement und Verfahren zum Herstellen von Halbleiterbauelementen

Country Status (3)

Country Link
DE (1) DE102014217260A1 (de)
FR (1) FR3025360A1 (de)
WO (1) WO2016030154A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439460A1 (de) * 1964-10-19 1968-12-12 Siemens Ag Elektrisches Bauelement,insbesondere Halbleiterbauelement,mit einer aus isolierendemStoff bestehenden Huelle
US20100140534A1 (en) 2008-12-10 2010-06-10 Cheil Industries Inc. EMI/RFI Shielding Resin Composite Material and Molded Product Made Using the Same
US20110261550A1 (en) * 2010-04-21 2011-10-27 Stmicroelectronics Asia Pacific Pte Ltd. Use of conductive paint as a method of electromagnetic interference shielding on semiconductor devices
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
DE102013112592A1 (de) * 2012-11-16 2014-05-22 Infineon Technologies Ag Chipanordnungen und Verfahren zum Herstellen einer Chipanordnung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278325A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 電子部品及びそれを備える回路モジュール
CN102339763B (zh) * 2010-07-21 2016-01-27 飞思卡尔半导体公司 装配集成电路器件的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439460A1 (de) * 1964-10-19 1968-12-12 Siemens Ag Elektrisches Bauelement,insbesondere Halbleiterbauelement,mit einer aus isolierendemStoff bestehenden Huelle
US20100140534A1 (en) 2008-12-10 2010-06-10 Cheil Industries Inc. EMI/RFI Shielding Resin Composite Material and Molded Product Made Using the Same
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20110261550A1 (en) * 2010-04-21 2011-10-27 Stmicroelectronics Asia Pacific Pte Ltd. Use of conductive paint as a method of electromagnetic interference shielding on semiconductor devices
DE102013112592A1 (de) * 2012-11-16 2014-05-22 Infineon Technologies Ag Chipanordnungen und Verfahren zum Herstellen einer Chipanordnung

Also Published As

Publication number Publication date
FR3025360A1 (fr) 2016-03-04
WO2016030154A1 (de) 2016-03-03

Similar Documents

Publication Publication Date Title
DE102013217349B4 (de) Mikromechanische Sensoranordnung und entsprechendes Herstellungsverfahren
EP3360167B1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE2418813A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips
DE102012110188A1 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014103034A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112014000943B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102012100231B4 (de) Halbleiterchip
DE102017210901B4 (de) Halbleitervorrichtung und Verfahren einer Fertigung derselben
DE102006017115B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
DE102013203350A1 (de) Elektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013103351A1 (de) Elektronikmodul
DE102010044560A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE112016000307B4 (de) Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2017144691A1 (de) Optoelektronisches bauteil mit einem leiterrahmenabschnitt
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102015106712A1 (de) Anordnung mit einem Substrat und einem Halbleiterlaser
DE102014217260A1 (de) Halbleiterbauelement und Verfahren zum Herstellen von Halbleiterbauelementen
WO2018224183A1 (de) Led-filament
DE102012224376A1 (de) Leiterbahnanordnung und Verfahren zu deren Herstellung
DE102013206963A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2007093279A2 (de) Verfahren zur herstellung von elektronischen bauelementen und drucksensor
DE102010008618A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee