CN103794182B - 显示控制装置和数据处理系统 - Google Patents

显示控制装置和数据处理系统 Download PDF

Info

Publication number
CN103794182B
CN103794182B CN201310520411.9A CN201310520411A CN103794182B CN 103794182 B CN103794182 B CN 103794182B CN 201310520411 A CN201310520411 A CN 201310520411A CN 103794182 B CN103794182 B CN 103794182B
Authority
CN
China
Prior art keywords
display data
display
data
line
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310520411.9A
Other languages
English (en)
Other versions
CN103794182A (zh
Inventor
白石伊织
幕田喜
幕田喜一
斋藤聪
饭塚胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sin Knapp Dick J Japan Contract Society
Original Assignee
Sin Knapp Dick J Japan Contract Society
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sin Knapp Dick J Japan Contract Society filed Critical Sin Knapp Dick J Japan Contract Society
Publication of CN103794182A publication Critical patent/CN103794182A/zh
Application granted granted Critical
Publication of CN103794182B publication Critical patent/CN103794182B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种在使向帧缓冲存储器的数据的写入和读取跟得上显示定时这一点上能够容易应对高分辨率显示的显示控制装置。具有多个行缓冲器（51～54），能够并行地进行将来自外部的多个显示行的显示数据向一部分行缓冲器写入的写入处理和将所写入的多个显示行的显示数据从其他行缓冲器读取的读取处理，将从行缓冲器读取的显示行数据进行压缩而存储于帧缓冲存储器（28）。从帧缓冲存储器读取的压缩显示数据按行单位来读取并扩展成多个显示行的显示数据，使用扩展后的显示数据来驱动显示装置的信号电极。

Description

显示控制装置和数据处理系统
技术领域
本发明涉及显示控制装置和使用该显示控制装置的数据处理装置，例如涉及有效应用于具备液晶控制器驱动器的通信便携终端等的技术。
背景技术
液晶控制器驱动器进行如下控制：与其内部动作定时非同步地将从主机装置供给的显示数据写入到帧缓冲存储器，与上述内部动作定时同步地读取被写入到帧缓冲存储器的显示数据，使用所读取的显示数据一边与显示定时同步一边驱动液晶面板的信号电极。在专利文献1中有关于如下技术的记载：以提高对帧缓冲存储器写入和读取显示数据所需要的CPU的吞吐量为目的，将显示数据压缩并存储于帧缓冲存储器。也就是说，将显示数据中的图像数据的重复以像素单位来计数，将其重复的前头和重复数作为重复信息予以存储，在显示数据的读取时使用上述重复信息，由此能够省略重复的图像数据的读取。
现有技术文献
专利文献
专利文献 ：日本特开2003-131622号公报
发明内容
发明要解决的问题
本发明人对应对如下事态进行了研究：随着显示图像的分辨率的高精细或显示画面的大型化，写入到帧缓冲存储器的显示数据的数据大小变大，由此用于对帧缓冲存储器写入和读取的存储器动作跟不上。通过利用如专利文献1所记载的那样将存储于帧缓冲存储器的显示数据进行压缩、扩展的技术，能够实现一定程度的改善。然而，对于扩展后的显示数据而言，因为必须使用该扩展后的显示数据一边与显示定时同步一边驱动液晶面板的信号电极，所以为压缩所耗费的处理时间有一定程度的限制，帧缓冲存储器的存储器动作速度的高速化也存在极限，而且，即使便携通信终端这样的处理能力小的系统也要求FHD（full high definition，全高清）这样的高分辨率这样的情形下，发现仅通过简单的数据压缩是不够的。对此，即使想通过仲裁电路来避免对帧缓冲存储器的写入和读取的竞争，也清楚仅通过使仲裁电路的逻辑复杂化是难以实现的。
本发明的目的在于，提供一种在使对帧缓冲存储器写入和读取数据跟得上显示定时这一点上能够容易地应对高分辨率显示的显示控制装置，进而提供一种使用该显示控制装置的数据处理系统。
上述问题及其他问题和新特征根据本说明书的记述及附图可以明确。
用于解决问题的手段
简单说明本申请所公开的实施方式中的代表性的实施方式如下。
即，具有多个行缓冲器，能够并行地进行将来自外部的多个显示行的显示数据向一部分行缓冲器写入的写入处理和将所写入的多个显示行的显示数据从其他行缓冲器读取的读取处理，将从行缓冲器读取的显示行数据进行压缩并存储于帧缓冲存储器。从帧缓冲存储器读取的压缩显示数据按行单位来读取并扩展成多个显示行的显示数据，使用扩展后的显示数据来驱动显示装置的信号电极。
由此，不仅在将显示数据压缩并存储于帧缓冲存储器时，还在将压缩的显示数据写入行缓冲器时，与之并行地从行缓冲器读取显示数据并压缩，因此能够容易地使从外部接收显示数据并将压缩后的显示数据写入到帧缓冲存储器的处理和从帧缓冲存储器读取压缩显示数据的读取处理跟上显示定时。
发明的效果
简单说明由本申请所公开的实施方式中的代表性的实施方式获得的效果如下。
即，在使对帧缓冲存储器写入和读取数据跟得上显示定时这一点上能够容易地应对高分辨率的显示。
附图说明
图1是例示通信便携终端的整体构成的框图。
图2是例示液晶控制器驱动器的构成的框图。
图3是例示从液晶驱动器控制器的显示接口到源极锁存器的显示数据的处理路径的详细内容的框图。
图4是概略性地表示压缩处理的处理流程的说明图。
图5是将显示数据的输入系统动作定时和显示系统动作定时进行对比而例示的时间图。
附图标记说明
1通信便携终端
2液晶面板（DP）
3触摸面板（TP）
4液晶控制器驱动器（DPC）
5触摸面板控制器（TPC）
6副处理器（SMPU）
7主处理器（HMPU）
8高频通信接口
28帧缓冲存储器（FBMRY）
22命令寄存器（CMDR）
23参数寄存器（PRMR）
38脉冲发生器（CPG）
36定时产生电路（TG）
20命令数据接口（CDIF）
21显示接口（DSPIF）
26写数据缓冲器（WDB）
27压缩部（CMP）
25地址计数器（ADRCOUNT）
29行锁存器（LNLT）
30扩展部
31源极锁存器（SRLT）
32信号电极驱动电路（SDRV）
34灰度电压产生电路（GSVG）
35扫描电极驱动电路（GDRV）
50选择器
51～54 写行缓冲器（WLM1～WLM4）
55选择器
56压缩电路
58扩展电路（TRRD）
57作为延迟缓冲器的读行缓冲器（RLM）
59选择器
具体实施方式
1.实施方式的概要
首先，说明本申请所公开的代表性的实施方式的概要。在代表性的实施方式的概要说明中标注括号而参照的附图中的附图标记，只不过例示包含在标注有该附图标记的构成要素的概念中的构成要素。
〔1〕<使用相邻的显示行的多个行缓冲器来压缩显示数据>
本发明的一个实施方式的显示控制装置（4）具有：显示数据接口（21），其被从外部供给显示数据；作为缓冲区域的多个行缓冲器（51～54），其能够并行地进行将从所述显示数据接口输出的显示行的显示数据向一部分所述缓冲区域写入的写入处理和将所写入的多个显示行的显示数据从其他所述缓冲区域读取的读取处理；压缩部（27），其对从所述行缓冲器读取的显示行数据进行压缩；帧缓冲存储器（28），其存储由所述压缩部压缩后的压缩显示数据；扩展部（30），其按行单位来读取从帧缓冲存储器读取的压缩显示数据并扩展成多个显示行的显示数据；和驱动部（31、32），其使用扩展后的显示数据来输出对显示装置的信号电极进行驱动的驱动电压。
由此，不仅在将显示数据压缩并存储于帧缓冲存储器时，还在将压缩的显示数据写入行缓冲器时，与之并行地从行缓冲器读取显示数据并压缩，因此能够容易地使从外部接收显示数据并将压缩后的显示数据写入帧缓冲存储器的处理和从帧缓冲存储器读取压缩显示数据的读取处理跟上显示定时。另外，因为与向行缓冲器写入并行的读取是多个显示行的显示数据，所以在压缩及向帧缓冲存储器写入的处理、以及从帧缓冲存储器读取及扩展的处理中产生时间余裕，时间余裕量（margin）增加。
〔2〕<每次2行交替地利用4行的行缓冲器>
在技术方案1中，具有4个所述行缓冲器，4个行缓冲器依次成为显示数据的写入对象，以相邻的显示行的2个行缓冲器为单位而成为显示数据的并行的读取对象（PS1）。
由此，能够容易地进行使用了相邻的显示行的显示数据的数据压缩。相邻的显示行的显示数据由于像素相邻所以在图像压缩这样的情况下在抑制画质降低方面优选。
〔3〕<将扩展后的2行中的一方的显示数据存储于延迟缓冲器>
在技术方案2中，所述扩展部在将扩展后的2行中的一方的显示数据输出到驱动部时，将另一方的显示数据存储于延迟缓冲器（57），将所述延迟缓冲器所存储的显示数据接着输出到所述驱动部。
由此，能够节省无用的扩展动作。总而言之，在显示定时上串行使用将来自帧缓冲存储器的压缩显示数据读取1次扩展1次得到的2显示行的显示数据，没有浪费。
〔4〕<从行缓冲器的数据读取比数据写入快>
在技术方案3中，从所述行缓冲器读取显示数据的速度比从所述显示数据接口向所述行缓冲器写入数据的速度快。
由此，如果满足上述速度关系，则在写入和读取动作彼此之间完全不需要写入许可及读取许可这样的同步交换（handshake）的控制。
〔5〕<定时调节器>
在技术方案4中，在每个水平扫描期间，从其最初将预定时钟循环数部分设为第1循环（R），将剩余的部分设为第2循环（W）。具有定时调节器（36），其以此为前提，分别控制如下处理：在所述第2循环中将所述延迟缓冲器的显示数据输出到所述驱动部（PS4），并且从所述行缓冲器读取显示数据供给到压缩部而将压缩后的压缩显示数据写入到帧缓冲存储器（PS1）的处理；在接下来的第1循环中将所写入的压缩显示数据从帧缓冲存储器读取并锁存于行数据锁存器电路（PS2）的处理；在接下来的第2循环中读取所锁存的压缩显示数据供给到扩展部，并将扩展后的显示数据锁存到驱动部并写入到所述延迟缓冲器（PS3）的处理。
由此，通过与各水平扫描期间同步地并交替地进行从行缓冲器向帧缓冲存储器的压缩写入及从存储缓冲器向驱动部的显示数据输出的处理、从帧缓冲存储器进行压缩显示数据的读取及压缩显示数据的扩展以及扩展显示数据向一方的驱动部的输出和向另一方的存储缓冲器的躲避的处理，能够在定时方面容易实现所需的显示控制。
〔6〕<使用相邻的显示行的多个行缓冲器来压缩显示数据>
本发明的另一实施方式的数据处理系统（1）具有：执行程序的微计算机（7）；进行从所述微计算机供给的显示数据的显示控制的显示控制装置（4）；基于从所述显示控制装置输出的驱动电压来显示显示数据的显示装置（2）；具有由多个驱动电极和多个检测电极形成的多个交叉部并与所述显示控制装置重叠配置的触摸面板（3）；和驱动触摸面板的所述驱动电极并从检测电极进行检测信号的检测的触摸面板控制器（5）。所述显示控制装置具有：显示数据接口（21），其被从外部供给显示数据；作为缓冲区域的多个行缓冲器（51～54），其能够并行地进行将从所述显示数据接口输出的显示行的显示数据向一部分所述缓冲区域写入的写入处理和将所写入的多个显示行的显示数据从其他所述缓冲区域读取的读取处理；压缩部（27），其对从所述行缓冲器读取的显示行数据进行压缩；帧缓冲存储器（28），其存储由所述压缩部压缩后的压缩显示数据；扩展部（30），其以行为单位来读取从帧缓冲存储器读取的压缩显示数据并扩展成多个显示行的显示数据；和驱动部（31、32），其使用扩展后的显示数据来输出对显示装置的信号电极进行驱动的驱动电压。
由此，起到与技术方案1同样的作用效果，而且，有助于数据处理系统中的显示控制的简化、系统成本的降低。
〔7〕<每次2行交替地利用4行的行缓冲器>
在技术方案6中，具有4个所述行缓冲器，4个行缓冲器依次成为显示数据的写入对象，以相邻的显示行的2个行缓冲器为单位而成为显示数据的并行的读取对象（PS1）。
由此，起到与技术方案2同样的作用效果。
〔8〕<将扩展后的2行中的一方的显示数据存储于延迟缓冲器>
在技术方案7中，所述扩展部在将扩展后的2行中的一方的显示数据输出到驱动部时，将另一方的显示数据存储于延迟缓冲器（57），将所述延迟缓冲器所存储的显示数据接着输出到所述驱动部。
由此，起到与技术方案3同样的作用效果。
〔9〕<从行缓冲器的数据读取比数据写入快>
在技术方案8中，从所述行缓冲器读取显示数据的速度比从所述显示数据接口向所述行缓冲器写入数据的速度快。
由此，起到与技术方案4同样的作用效果。
〔10〕<定时调节器>
在技术方案9中，在每个水平扫描期间，从其最初将预定时钟循环数部分设为第1循环（R），将剩余的部分设为第2循环（W）。具有定时调节器（36），其以此为前提，分别控制如下处理：即，在所述第2循环中将所述延迟缓冲器的显示数据输出到所述驱动部（PS4），并且从所述行缓冲器读取显示数据供给到压缩部而将压缩后的压缩显示数据写入到帧缓冲存储器（PS1）的处理；在接下来的第1循环中将所写入的压缩显示数据从帧缓冲存储器读取并锁存于行数据锁存器电路（PS2）的处理；在接下来的第2循环中读取所锁存的压缩显示数据供给到扩展部，并将扩展后的显示数据锁存到驱动部并写入到所述延迟缓冲器（PS3）的处理。
由此，起到与技术方案5同样的作用效果。
〔11〕<便携通信终端>
在技术方案6～10的任一方中，数据处理系统构成为便携通信终端（1），还具有接受所述微计算机的控制来进行高频无线通信的高频接口。
2.实施方式的详细说明
对实施方式进一步进行详述。
《数据处理系统》
图1中例示了通信便携终端的整体构成。该图所示的通信便携终端设为便携电话或手机等，是数据处理系统的一例。
通信便携终端1具备作为显示装置的液晶面板（DP）2、作为输入装置的触摸面板（TP）3、液晶控制器驱动器（DPC）4以及触摸面板控制器（TPC）5。触摸面板3例如是能够进行多点触控检测的互电容方式的触摸面板，具有由多个驱动电极和多个检测电极形成的多个交叉部。触摸面板控制器5依次向驱动电极供给驱动脉冲，由此基于从检测电极依次获得的信号来获得与各交叉部的电容耦合状态的变动相应的检测数据。
作为副系统用的微处理器的副处理器（SMPU）6控制触摸面板3的驱动。另外，副处理器6对触摸面板控制器5取得的检测数据进行数字滤波运算，基于由此除去了噪声后的数据来运算产生电容变动的交叉部的位置坐标。总而言之，为了表示在交叉部的哪个位置寄生电容发生了变化、即手指接近了交叉部的哪个位置，运算接触事件发生时的位置坐标。
触摸面板3使用透射性（透光性）的电极或导电体膜而构成，例如与液晶面板2的显示面重叠地配置。
主处理器（HMPU）7生成显示数据，液晶控制器驱动器4进行用于将从主处理器7接收的显示数据显示于液晶面板2的显示控制。主处理器7从副处理器6取得接触事件发生时的位置坐标的数据，根据位置坐标数据和对液晶控制器驱动器4提供而显示的显示图像之间的关系，对由触摸面板3的操作实现的输入进行解析。
在主处理器7上连接有高频通信接口8、图像处理单元9、与麦克风和/或扬声器连接的声音接口10、存储器11等。主处理器7与高频通信的基带处理一起进行显示控制和/或输入控制等的应用处理，由此实现作为通信便携终端的控制功能。
虽然没有特别限制，但上述液晶面板2是呈矩阵状排列有大量显示像素的点矩阵方式的面板。液晶面板2中扫描电极（栅极线）和信号电极（源极线）配置成矩阵状，在其交叉部分形成有TFT（Thin Film Transistor：薄膜晶体管）开关。在TFT开关的栅极连接有扫描电极，在漏极连接有信号电极。在TFT开关的源极侧连接有成为子像素的液晶电容的液晶像素电极，该液晶电容的相反侧的电极成为公共电极。向信号电极供给从液晶控制器驱动器4输出的信号电压。栅电极例如按其排列顺序被从液晶控制器驱动器4施加扫描脉冲而驱动。
液晶控制器驱动器4是显示控制装置的一例，进行如下控制：与其内部动作定时非同步地将从主处理器7供给的显示数据压缩并写入到帧缓冲存储器，将写入到帧缓冲存储器的压缩显示数据与上述内部动作定时同步地读取扩展并使用扩展后的显示数据一边与显示定时同步一边驱动液晶面板2的信号电极。在本实施方式中省略说明，液晶控制器驱动器4也可以进行如One-seg TV、电视电话图像那样将与显示定时一起供给的显示数据显示于液晶面板2的视频显示模式的显示控制。
所述声音接口10、主处理器7、图像处理单元9、存储器11、高频通信接口8以及副处理器能够构成为系统上芯片的1个芯片的半导体装置或由多个芯片构成的半导体装置。
以下，对由液晶控制器驱动器4进行的伴随显示数据的压缩、扩展的显示控制进行详细描述。
《液晶控制器驱动器》
图2中例示了液晶控制器驱动器4的构成。在此，液晶控制器驱动器4驱动点矩阵型的液晶显示面板2。液晶控制器驱动器4具有将显示于点矩阵型的液晶显示面板的显示数据以位图（bit map）方式来存储的帧缓冲存储器（FBMRY）28。帧缓冲存储器28例如由SRAM构成。
液晶控制器驱动器4具有作为用于基于来自外部的主处理器7的指令来控制内部的控制单元的命令寄存器（CMDR）22和作为时序器的参数寄存器（PRMR）23。另外，具有基于来自外部的振荡信号或来自与外部端子连接的振荡器的振荡信号来生成基准时钟脉冲的脉冲发生器（CPG）38、基于该时钟脉冲产生用于提供芯片内部的各种电路的动作定时的定时信号的定时产生电路（TG）36。所述主处理器7经由命令数据总线CDBUS与命令数据接口（CDIF）20连接，另外经由显示总线DSPBUS与显示接口（DSPIF）21连接。命令数据接口20从主处理器7受理命令数据以及其他控制数据。
显示接口21从主处理器受理显示数据。例如显示数据的1个像素为RGB各8位、共计24位的数据。所受理的显示数据暂时存储在具有多个行缓冲器的写数据缓冲器（WDB）26中，所存储的显示数据由压缩部（CMP）27压缩而存储于帧缓冲存储器28。向帧缓冲存储器28的写入地址依照从参数寄存器23输出的控制数据生成地址计数器（ADRCOUNT）25。
写入到帧存储器28的压缩显示数据以显示行为单位而读取到行锁存器电路（LNLT）29中。读取地址同样由地址计数器25来生成。行锁存器电路29所锁存的压缩显示数据由扩展部30扩展，扩展后的显示数据与显示定时同步地锁存于源极锁存器（SRLT）31，信号电极驱动电路（SDRV）32基于所锁存的显示数据来选择由灰度电压产生电路（GSVG）34生成的灰度电压，向液晶面板2的信号电极输出信号电压S1～Sm。所选择的灰度电压由用于修正液晶面板的γ特性的γ调整电路来修正。
扫描电极驱动电路（GDRV）35向液晶面板2的扫描电极依次施加由液晶驱动电平产生电路（LCDDLG）37生成的扫描电压G1～Gi并进行扫描驱动。液晶驱动电平产生电路37基于多个电源电压PWR生成驱动电平。
参数寄存器23并没有特别限制，由存储有用于控制液晶控制器驱动器4的动作的大量控制信息的存储电路构成。命令寄存器22是写入用于从参数寄存器23参照控制信息的索引信息的寄存器，通过主处理器7基于设于命令寄存器22的索引信息从参数寄存器23读取控制信息。索引信息作为模式数据和/或命令数据而关联位置。由索引信息所参照的控制信息为设于地址计数器25的初始值、向定时产生电路36的起动使能信号等。定时产生电路36根据被提供的起动使能信号将显示控制等所需要的内部控制信号供给到液晶控制器驱动器4的各部。
由此，液晶控制器驱动器4将主处理器7供给到显示接口21的显示数据取入到写数据缓冲器26并压缩，依次写入到帧缓冲存储器28，与显示定时同步地执行将所写入的数据扩展显示的显示控制。以下，对一边与液晶控制器驱动器4的内部时钟非同步地将从主处理器7输入的显示数据经由缓冲器51～54压缩并展开到显示帧一边与内部时钟同步地驱动信号电极的显示控制动作进行详细描述。
《经由缓冲器压缩显示数据的显示控制动作》
图3中例示了从液晶驱动器控制器4的显示接口21到源极锁存器31的显示数据的处理路径的详细内容。
与主处理器7的动作时钟同步地以例如1个像素RGB各8位共计24位为单位向显示接口21输入显示数据。所输入的显示数据被供给到写数据缓冲器256。
写数据缓冲器26具有例如选择器50和4个写行缓冲器（WLM1～WLM4）51～54。为了便于说明，将写行缓冲器51～54也记为写行缓冲器WLM1～WLM4。选择器50按帧缓冲存储器28的显示行的每个像素数（在本例中为与24×1显示行的像素数对应的每个数据位数）切换写入显示数据的写行缓冲器51～54。在每个水平扫描期间，向写行缓冲器（WLM1～WLM4）51～54写入从选择器50输入的显示数据。各个数据的写入定时与由主处理器7按各水平扫描期间提供的显示数据的供给定时同步。也就是说，在某个水平扫描期间中向写行缓冲器WLM1依次写入与1显示行的像素数对应的显示数据，在其结束时，在下一个水平扫描期间向写行缓冲器WLM2依次写入与1显示行的像素数对应的下一个显示数据，以下同样地依次切换写行缓冲器而写入显示数据。定时产生电路36进行选择器50的选择控制、写入控制。
压缩部27具有选择器55和压缩电路56。选择器55在写行缓冲器WLM1、WLM2分别存储有1显示行的显示数据时，将该存储的显示数据从写行缓冲器WLM1、WLM2并行地输入而提供给压缩电路56。即使在从写行缓冲器WLM1、WLM2并行地输出显示数据时，也继续向其他写行缓冲器WLM3、WLM4写入显示数据。同样，在写行缓冲器WLM3、WLM4分别存储有1显示行的显示数据时，该存储的显示数据被从写行缓冲器WLM3、WLM4并行地供给到压缩电路56。即使在从写行缓冲器WLM3、WLM4并行地输出显示数据时，也继续向其他写行缓冲器WLM1、WLM2写入显示数据。压缩电路56将并行输入的2个显示行的显示数据根据预定的压缩算法进行数据压缩，将压缩后的显示数据写入到帧缓冲存储器28。例如图4所示，首先如（A）所示，将偶数行地址的显示行的显示数据写入到写行缓冲器WLM1，接着如（B）所示，将奇数行地址的显示行的显示数据写入到写行缓冲器WLM2，然后如（C）所示，将以写行缓冲器WLM1、WLM2的显示数据的各4个像素单位共计8个像素的数据（3×8×4位+3×8×4位=192位）按各1/3即64位进行压缩。按每2个显示行的数据进行了压缩后的压缩显示数据，与2个显示行对应地写入1行的帧缓冲器行。图的D1、D2、D3、D4分别意味着写行缓冲器WLM1所存储的24位的像素数据，P1、P2、P3、P4分别意味着写行缓冲器WLM2所存储的24位的像素数据。
扩展部30具有扩展电路（TRRD）58、作为延迟缓冲器的读行缓冲器（RLM）57、以及选择器59。扩展电路58输入按行单位从帧缓冲存储器28读取到行锁存器29的压缩显示数据，按每64位扩展成2个显示行的各显示行的4个像素96位的数据。扩展后的偶数显示行的显示数据由选择器59选择而锁存于源极锁存器31，先转换成信号电极的驱动电压。扩展后的奇数显示行的显示数据被传送到读行缓冲器57而锁存。读行缓冲器57所锁存的显示数据，与由压缩电路56压缩后的压缩显示数据被写入帧缓冲存储器28并行地锁存于源极锁存器31，转换成信号电极的驱动电压。
压缩扩展算法没有特别限制，可以使用图像符号或其他的算法。在此，例如采用观察相邻的纵向和横向的像素数据的关系性来进行显示数据压缩而将数据压缩到1/3的方法。
如此，如图3的箭头PS1所示从写行缓冲器（51～54）读取的显示数据由压缩电路56压缩而写入到帧缓冲存储器28的处理、和如箭头PS4所示读行缓冲器57所锁存的显示数据被传送到源极锁存器31而转换成信号电极的驱动电压的处理，在每个水平扫描期间并行地进行。另外，如箭头PS2所示从帧缓冲存储器28读取压缩显示数据而写入到行锁存器29的处理、和如箭头PS3所示将从行锁存器29输出的压缩显示数据进行扩展而将一方的显示数据传送到源极寄存器31进行显示并使另一方的显示数据躲避到读行缓冲器57的处理，在每个水平扫描期间串行地进行。图3中的显示数据的缓冲器写入处理HS与来自主处理器7的写入响应的显示接口21的动作时钟（DSICK）同步地进行。图3的PS1～PS4的处理与液晶控制器驱动器4的显示控制用的内部时钟（OSCCK）同步地进行。双方的处理非同步。
图5中将显示数据的输入系统动作定时和显示系统动作定时进行对比而例示。双方的动作定时如上述那样是非同步的。主处理器7将显示数据逐次供给到显示接口21。将1显示行（即1水平扫描期间（1H）的显示量）的显示数据图示为Data1、Data2、Data3、……，该数据数是1080RGB～720RGB的规定值。W意味着写入动作，R意味着读取动作。set1_State意味着对写行缓冲器WLM1、WLM2的处理，set2_State意味着对写行缓冲器WLM3、WLM4的处理。
对写行缓冲器的显示数据的写入以写行缓冲器为单位一个一个地依次进行。对写行缓冲器的显示数据的读取以2个写行缓冲器为单位来进行，与写入并行地进行。
显示系统动作定时所表示的PS1～PS4与图3的PS1～PS4对应。在PS1中，Data1、2意味着将显示数据Data1、Data2压缩而存储在帧缓冲存储器28中的压缩显示数据。在PS2中，c、d意味着从帧缓冲存储器28读取而锁存在行锁存器29中的压缩显示数据，实际上与压缩显示数据Data1、2对应。c与显示数据Data1对应，d与显示数据Data2对应。在PS3中，NL（c）意味着锁存在源极锁存器31中的一方的扩展显示数据（与显示数据Data1对应），读行缓冲器57的数据d意味着所躲避的另一方的扩展显示数据（与显示数据Data2对应）。其他数据的下标3、4、……以及e、f、g也与上述同样地对应。
从图5可以明确，在显示系统动作中，在每个水平扫描期间（1H期间），从其最初将预定时钟循环数设为第1循环（读循环R），将剩余的部分设为第2循环（写循环W）。以此为前提，如下处理分别进行，这些处理的控制由定时产生电路36来进行，即：在所述第2循环（写循环W）中将所述读行缓冲器57的显示数据输出到源极锁存器59（PS4），并从所述写行缓冲器读取显示数据而供给到压缩部56并将压缩后的压缩显示数据写入到帧缓冲器28（PS1）的处理；在接下来的第1循环（读循环R）中将所写入的压缩显示数据从帧缓冲存储器28读取而锁存于行数据锁存器29（PS2）的处理；在接下来的第2循环（写循环W）中读取所锁存的压缩显示数据而供给到扩展部30，并将扩展后的显示数据输出到源极锁存器31并写入到所述读行缓冲器57的处理（PS3）。
根据上述实施方式获得以下的作用效果。
（1）不仅在压缩显示数据而存储于帧缓冲存储器28时，还在将压缩的显示数据写入到写行缓冲器时，与之并行地从写行缓冲器读取显示数据进行压缩，因此能够使从外部接受显示数据并将压缩后的显示数据写入到帧缓冲存储器28的处理、和从帧缓冲存储器28读取压缩显示数据的读取处理容易跟上显示定时。另外，因为与向一个写行缓冲器的写入并行的读取设为读取多个显示行的显示数据（即多个写行缓冲器保持的多个显示数据），所以在向压缩及帧缓冲存储器28的写入的处理和从帧缓冲存储器28的读取及扩展的处理上产生时间余裕，时间余裕量增加。而且，有助于通信便携终端1中的显示控制的简化、系统成本的降低。
（2）因为每2行地交替利用4行的写行缓冲器，所以能够容易地进行使用了相邻的显示行的显示数据的数据压缩。相邻的显示行的显示数据因为像素相邻所以在图像压缩这样的情况下可抑制画质降低，是优选的。
（3）因为所述扩展部30在将扩展后的2行的一方的显示数据输出到源极锁存器59时，将另一方的显示数据存储于读行缓冲器57，将所述读行缓冲器57所存储的显示数据接着输出到所述源极锁存器59，所以能够节省无用的扩展动作。总而言之，在显示定时上串行使用将来自帧缓冲存储器28的压缩显示数据读取1次扩展1次得到的2显示行的显示数据，没有浪费。
（4）因为从所述行缓冲器51～54读取显示数据的速度（图5的读循环R的动作速度）比从所述显示数据接口21向所述行缓冲器51～54写入数据的速度（图5的写循环W的速度）快，所以在写入和读取动作彼此之间完全不需要写入许可和读取许可这样的同步交换（handshake）的控制。
（5）通过分别在水平扫描期间同步并交替地进行从写行缓冲器51～54向帧缓冲存储器28的压缩写入和从读行缓冲器57向源极锁存器59的显示数据输出的处理、和从帧缓冲存储器28进行压缩显示数据的读取及压缩显示数据的扩展以及对扩展显示数据的一方的数据的向源极锁存器的输出和对另一方的数据的向读行缓冲器57的躲避的处理，能够容易定时实现所需的显示控制。
本发明没有限定于上述实施方式，当然能够在不脱离其要旨的范围内进行各种变更。对于压缩扩展算法完全没有限定，采用适当的算法即可。写行缓冲器的数量没有限定于4个，2个以上即可。但是，如果是上述实施方式那样4个以上，则如图5所示，在一行一行地向写行缓冲器写入显示行数据时，能够从多个写行缓冲器并行地进行读取，由此容易在压缩、帧缓冲器访问以及扩展处理上确保比较大的动作余裕量。本发明并不限定于应用便携电话、手机等通信便携终端的情况，也能够广泛地应用于比较大的数据处理PAD、个人电脑等数据处理系统。另外，本发明的显示控制装置也能够应用于具有触摸面板的数据处理系统以外的系统。

Claims (5)

1.一种显示控制装置，具有：
显示数据接口，其被从外部供给显示数据；
作为缓冲区域的多个行缓冲器，其能够并行地进行将从所述显示数据接口输出的显示行的显示数据向一部分所述缓冲区域写入的写入处理和将所写入的多个显示行的显示数据从其他所述缓冲区域读取的读取处理；
压缩部，其对从所述行缓冲器读取的显示行数据进行压缩；
帧缓冲存储器，其存储由所述压缩部压缩后的压缩显示数据；
扩展部，其按行单位读取从帧缓冲存储器读取的压缩显示数据并扩展成多个显示行的显示数据；以及
驱动部，其使用扩展后的显示数据来输出对显示装置的信号电极进行驱动的驱动电压，
其中，具备4个所述行缓冲器，
4个所述行缓冲器依次成为显示数据的写入对象，以相邻的显示行的2个行缓冲器为单位而成为显示数据的并行的读取对象，
所述扩展部在将扩展后的2显示行的一方的显示数据输出到驱动部时，将另一方的显示数据存储于延迟缓冲器，将所述延迟缓冲器所存储的显示数据接着输出到所述驱动部，
在压缩的显示数据依次写入所述4个行缓冲器中的2个行缓冲器时，与之并行地从其他2个行缓冲器并行地读出显示数据并压缩，生成所述压缩显示数据，将所述压缩显示数据存储到所述帧缓冲存储器。
2.根据权利要求1所述的显示控制装置，其中，
从所述行缓冲器读取显示数据的速度比从所述显示数据接口向所述行缓冲器写入数据的速度快，将1显示行部分的显示数据写入行缓冲器所需要的时间比显示的一个水平扫描期间要短，
在每个水平扫描期间，从其最初将预定时钟循环数部分设为第1循环，将剩余的部分设为比第1循环长的第2循环，分别控制第1处理、第2处理以及第3处理，
第1处理是在连续2次的循环的最初的所述第1循环接下来的所述第2循环中将所述延迟缓冲器的显示数据输出到所述驱动部，并从所述行缓冲器读取显示数据供给到压缩部而将压缩后的压缩显示数据写入到帧缓冲存储器的处理；
所述第2处理是将在所述第1处理中所写入的压缩显示数据在进行了所述第1处理的接下来的所述第1循环中从帧缓冲存储器读取而锁存于行数据锁存器电路的处理；
所述第3处理是在进行了所述第2处理的接下来的第2循环中将所锁存的压缩显示数据读取而供给到扩展部，并将扩展后的显示数据输出到驱动部并写入到所述存储缓冲器的处理。
3.一种数据处理系统，具有：执行程序的微计算机；进行从所述微计算机供给的显示数据的显示控制的显示控制装置；基于从所述显示控制装置输出的驱动电压来显示显示数据的显示装置；具有由多个驱动电极和多个检测电极形成的多个交叉部并与所述显示控制装置重叠配置的触摸面板；以及驱动触摸面板的所述驱动电极并从检测电极进行检测信号的检测的触摸面板控制器，
所述显示控制装置具有：
显示数据接口，其被从外部供给显示数据；
作为缓冲区域的多个行缓冲器，其能够并行地进行将从所述显示数据接口输出的显示行的显示数据向一部分所述缓冲区域写入的写入处理和将所写入的多个显示行的显示数据从其他缓冲区域读取的读取处理；
压缩部，其对从所述行缓冲器读取的显示行数据进行压缩；
帧缓冲存储器，其存储由所述压缩部压缩后的压缩显示数据；
扩展部，其按行单位读取从帧缓冲存储器读取的压缩显示数据并扩展成多个显示行的显示数据；以及
驱动部，其使用扩展后的显示数据来输出对显示装置的信号电极进行驱动的驱动电压，
其中，具备4个所述行缓冲器，
4个所述行缓冲器依次成为显示数据的写入对象，以相邻的显示行的2个行缓冲器为单位而成为显示数据的并行的读取对象，
所述扩展部在将扩展后的2显示行的一方的显示数据输出到驱动部时，将另一方的显示数据存储于延迟缓冲器，将所述延迟缓冲器所存储的显示数据接着输出到所述驱动部，
在压缩的显示数据依次写入所述4个行缓冲器中的2个行缓冲器时，与之并行地从其他2个行缓冲器并行地读出显示数据并压缩，生成所述压缩显示数据，将所述压缩显示数据存储到所述帧缓冲存储器。
4.根据权利要求3所述的数据处理系统，其中，
从所述行缓冲器读取显示数据的速度比从所述显示数据接口向所述行缓冲器写入数据的速度快，将1显示行部分的显示数据写入行缓冲器所需要的时间比显示的一个水平扫描期间要短，
在每个水平扫描期间，从其最初将预定时钟循环数部分设为第1循环，将剩余的部分设为比第1循环长的第2循环，分别控制第1处理、第2处理以及第3处理，
第1处理是在连续2次的循环的最初的所述第1循环接下来的所述第2循环中将所述延迟缓冲器的显示数据输出到所述驱动部，并从所述行缓冲器读取显示数据供给到压缩部而将压缩后的压缩显示数据写入到帧缓冲存储器的处理；
所述第2处理是将在所述第1处理中所写入的压缩显示数据在进行了所述第1处理的接下来的所述第1循环中从帧缓冲存储器读取而锁存于行数据锁存器电路的处理；
所述第3处理是在进行了所述第2处理的接下来的第2循环中将所锁存的压缩显示数据读取而供给到扩展部，并将扩展后的显示数据输出到驱动部并写入到所述存储缓冲器的处理。
5.根据权利要求3或4所述的数据处理系统，其中，还具备接受所述微计算机的控制来进行高频无线通信的高频接口，并作为便携通信终端而构成。
CN201310520411.9A 2012-10-30 2013-10-29 显示控制装置和数据处理系统 Expired - Fee Related CN103794182B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-239102 2012-10-30
JP2012239102A JP6034135B2 (ja) 2012-10-30 2012-10-30 表示制御装置及びデータ処理システム

Publications (2)

Publication Number Publication Date
CN103794182A CN103794182A (zh) 2014-05-14
CN103794182B true CN103794182B (zh) 2018-04-13

Family

ID=50546638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310520411.9A Expired - Fee Related CN103794182B (zh) 2012-10-30 2013-10-29 显示控制装置和数据处理系统

Country Status (3)

Country Link
US (1) US9082370B2 (zh)
JP (1) JP6034135B2 (zh)
CN (1) CN103794182B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319307B2 (en) * 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
CN104407826B (zh) * 2014-10-29 2018-01-23 京东方科技集团股份有限公司 显示数据写入方法和显示装置
JP6632876B2 (ja) * 2015-12-04 2020-01-22 シナプティクス・ジャパン合同会社 バッファメモリ装置及び表示駆動デバイス
CN107274849B (zh) * 2017-08-10 2019-12-31 深圳市华星光电技术有限公司 时序控制器及其控制方法、显示装置
US11282431B2 (en) * 2018-12-14 2022-03-22 Synaptics Incorporated System and method for display compensation
CN114615537B (zh) * 2020-11-24 2024-03-29 深圳市奥拓电子股份有限公司 一种零帧延时的视频控制系统及方法、led显示系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5020115A (en) * 1989-07-10 1991-05-28 Imnet Corporation Methods and apparatus for dynamically scaling images
US5619226A (en) * 1993-07-01 1997-04-08 Intel Corporation Scaling image signals using horizontal and vertical scaling
US5963262A (en) * 1997-06-30 1999-10-05 Cirrus Logic, Inc. System and method for scaling images and reducing flicker in interlaced television images converted from non-interlaced computer graphics data
JP3498662B2 (ja) * 2000-01-26 2004-02-16 日本電気株式会社 画像表示システム
JP2002135126A (ja) * 2000-10-26 2002-05-10 Seiko Epson Corp 半導体装置及びこれを用いた電子機器
JP2003131622A (ja) 2001-10-22 2003-05-09 Hitachi Ltd 半導体集積回路装置および表示システム並びに表示データの処理方法
US20040237110A1 (en) * 2003-05-21 2004-11-25 Jones Morris E. Display monitor
JP4475216B2 (ja) * 2005-10-11 2010-06-09 セイコーエプソン株式会社 電気光学装置、その駆動方法および画像処理回路、画像処理方法並びに電子機器
WO2007075134A2 (en) * 2005-12-27 2007-07-05 Imsys Technologies Ab Method and system for cost-efficient, high-resolution graphics/image display system
JP2008225241A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd 映像信号処理装置、映像信号処理方法及び映像信号処理プログラム
US20080316221A1 (en) * 2007-06-19 2008-12-25 Aas Eric F Down-sampled image display
JP5256789B2 (ja) * 2008-03-10 2013-08-07 セイコーエプソン株式会社 画面表示制御装置
JP4492759B2 (ja) * 2008-07-17 2010-06-30 コニカミノルタホールディングス株式会社 表示装置
JP2011019008A (ja) * 2009-07-07 2011-01-27 Fujifilm Corp 動画圧縮送信装置、動画圧縮送信プログラム、および動画圧縮送信方法
JP2011128283A (ja) * 2009-12-16 2011-06-30 Seiko Epson Corp 画像表示装置
US8378859B2 (en) * 2010-07-16 2013-02-19 Apple Inc. Memory compression technique with low latency per pixel
JP2014510294A (ja) * 2010-12-21 2014-04-24 シンディアント， インコーポレイテッド 記憶容量低減器を有する空間光変調器
US20130251025A1 (en) * 2012-03-26 2013-09-26 American Megatrends, Inc. Memory bandwidth reduction during video capture

Also Published As

Publication number Publication date
CN103794182A (zh) 2014-05-14
US20140118300A1 (en) 2014-05-01
JP2014089316A (ja) 2014-05-15
JP6034135B2 (ja) 2016-11-30
US9082370B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
CN103794182B (zh) 显示控制装置和数据处理系统
CN103870055B (zh) 集成有触摸屏的显示装置及其驱动方法
US5488385A (en) Multiple concurrent display system
CN109192168B (zh) 一种像素充电方法及电子设备
US9613578B2 (en) Shift register unit, gate driving circuit and display device
JP5578400B2 (ja) 画像表示装置、及び該画像表示装置に用いられる駆動方法
CN101783122B (zh) 控制器驱动器、显示装置及其控制方法
CN104182080A (zh) 半导体装置及显示装置
TW200421252A (en) Liquid crystal display device and method for driving the same
TWI402819B (zh) 具雙閘極驅動架構之液晶顯示裝置
US8120599B2 (en) Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same
US9542721B2 (en) Display control device and data processing system
CN100378793C (zh) 液晶显示器显示方法与系统
JP2008181133A (ja) 表示装置及びその駆動方法
JP2005140959A (ja) 表示装置及びこれを用いた携帯機器
TWI584035B (zh) Display device and display method
CN1295668C (zh) 显示装置
US11551626B2 (en) Electronic paper display device and operation method thereof
KR20110110433A (ko) 영상 표시 장치 및 영상 표시 방법
JPH0973367A (ja) 表示一体型タブレット装置
US6967661B2 (en) Computer system which scans lines in tiled blocks of a display area
CN110379389A (zh) 源极驱动器、显示装置及驱动方法
KR20090128813A (ko) 그래픽 메모리의 데이터 라이트 제어 방법 및 그 장치
CN103714011B (zh) 适用于液晶显示驱动电路中存储器的数据寻址方法及系统
CN104575414A (zh) 显示驱动器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Japan Tokyo city Xiaoping, 22 times the Sheung Shui Ting No. 1

Applicant after: Synaptics Japan G.K.

Address before: Tokyo, Japan

Applicant before: Synaptics Display Devices G.K.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: RENESAS SP DRIVERS INC. TO: SYNAPTICS DISPLAY DEVICE, K. K.

C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Tokyo, Japan, China wild area, wild four, 10, 2

Applicant after: Synaptics Japan G.K.

Address before: Japan Tokyo city Xiaoping, 22 times the Sheung Shui Ting No. 1

Applicant before: Synaptics Japan G.K.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM:

Free format text: CORRECT: APPLICANT; FROM: SYNAPTICS DISPLAY DEVICE, K. K. TO: SYNAPTICS DISPLAY DEVICES K. K.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, China wild area, wild four, 10, 2

Applicant after: Synaptics Japan G.K.

Address before: Tokyo, Japan, China wild area, wild four, 10, 2

Applicant before: Synaptics Japan G.K.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180413

Termination date: 20211029