JP2003131622A - 半導体集積回路装置および表示システム並びに表示データの処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 液晶表示装置を備えたシステムにおいて、比
較的小さな回路規模でデータを圧縮したのと同様な効果
が得られ、これによって液晶パネルの表示駆動のための
表示データ読出し動作によってプロセッサの動作が阻害
されてスループットが低下するのを回避することができ
るようにする。 【解決手段】 液晶表示制御装置（２２０）とプロセッ
サ（２１０）の両方からアクセス可能なメモリに液晶表
示装置（１００）に表示すべきデータを記憶しておく表
示システムにおいて、メモリに記憶されている画像デー
タをブロックに分け、該ブロックごとに例えば画素単位
で画像データが連続しているか判定しその繰返し数を計
数してその繰返し数と繰返しの先頭の位置を示す繰返し
情報を記憶して、表示のためにメモリから画像データを
読み出す際には上記繰返し情報を読み出して繰返しに係
る画像データの読出し動作を省略するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示制御技術
さらには液晶表示制御回路による表示データの読出し方
式に適用して有効な技術に関し、例えばプロセッサが接
続されているバスを介して表示データをメモリから読み
出すような表示システムおよびそれを構成する液晶表示
制御用半導体集積回路装置に利用して有効な技術に関す
る。

【０００２】

【従来の技術】近年、携帯電話やＰＨＳなどの携帯用電
子機器の表示装置としては一般にドットマトリックス型
の液晶パネルが用いられており、機器内部にはこの液晶
パネルの表示制御を行なう半導体集積回路化された液晶
表示制御装置や液晶ドライバ（もしくは液晶ドライバを
内蔵した表示制御装置）、データを記憶する書換え可能
なＲＡＭ（ランダム・アクセス・メモリ）、機器全体の
制御や信号の処理等を行なうマイクロプロセッサなどが
内蔵されている。

【０００３】携帯用電子機器は小型化に対する要求が高
く、小型化には部品点数の削減が有効である。そこで、
本発明者らは、液晶表示制御装置とマイクロプロセッサ
を１つの半導体基板上に搭載して１チップ化することに
ついて検討した。

【０００４】従来のように液晶表示制御装置がマイクロ
プロセッサとは別のチップで構成される場合には、液晶
表示制御装置内部に液晶パネルの１画面分の表示データ
を記憶するフレームバッファと呼ばれるメモリ回路が設
けられることが多い。ところが、液晶表示制御装置とマ
イクロプロセッサを１チップ化する場合、フレームバッ
ファもチップ上に載せようとするとチップサイズが非常
に大きなものとなる。

【０００５】一方、液晶表示制御装置とマイクロプロセ
ッサとが１チップ化されたＬＳＩを用いたシステムであ
っても、このＬＳＩとは別個にシステム用のメモリ（Ｒ
ＡＭ）が設けられるのが一般的である。従って、このシ
ステム用メモリの一部をフレームバッファ領域として使
用するようにすれば、従来は液晶表示制御装置とマイク
ロプロセッサとＲＡＭの３チップで構成されていたもの
を２チップで構成することができる。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな構成とした場合、液晶パネルは周期的に表示のため
のスキャン動作（いわゆる画面リフレッシュ）を行なう
必要があるため、液晶表示制御回路が表示データをＲＡ
Ｍから読み出すためにバスを使用する。そのため、プロ
セッサがメモリから命令を読み出してプログラムを実行
しているときに画面リフレッシュの要求が発生すると、
液晶表示制御回路の表示データ読出し動作によってプロ
セッサの動作が中断され、システムのスループットが低
下するという不具合があることが明らかとなった。そこ
で、表示データを圧縮してＲＡＭに記憶させておくこと
で１画面分の表示データをＲＡＭから読み出すのに要す
る時間を短縮してプロセッサの動作が中断される時間を
短くすることを思い付いた。

【０００７】ところが、画像データの圧縮をプロッサで
行なうとプロセッサの仕事が増えてスループットが向上
しないので、専用の圧縮・伸長回路が必要になる。しか
も、従来の一般的なリアルタイムで処理可能な画像圧縮
方式では、圧縮・伸長回路の規模が非常に大きくなって
しまうとともに、圧縮しようとする画像データによって
は圧縮処理によって却ってデータ量が１．２〜１．５倍
に増えることがある。そのため、圧縮データを記憶する
領域として、圧縮前の画像データを記憶するフレームバ
ッファ領域とほぼ同一の大きさの領域を確保しておかな
くてはならず、プロセッサが利用することができるメモ
リの有効領域が狭くなるという不具合もある。なお、こ
のような圧縮方式に関する発明としては、例えば特開平
８−３２０６７８号がある。

【０００８】この発明の目的は、比較的小さな回路規模
でデータを圧縮したのと同様な効果が得られ、これによ
って液晶パネルの表示駆動のための表示データ読出し動
作によってプロセッサの動作が阻害されてスループット
が低下するのを回避することができる液晶表示制御技術
を提供することにある。この発明の他の目的は、圧縮し
ようとする画像データの性質によって必要とするメモリ
領域の大きさが変動してプロセッサが利用することがで
きるメモリの有効領域が狭くなることがない液晶表示制
御技術を提供することにある。この発明の前記ならびに
そのほかの目的と新規な特徴については、本明細書の記
述および添付図面から明らかになるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、液晶表示制御装置とプロセッサ
の両方からアクセス可能なメモリに液晶表示装置に表示
すべきデータを記憶しておく表示システムにおいて、メ
モリに記憶されている画像データをブロックに分け、該
ブロックごとに例えば画素単位で画像データが連続して
いるか判定しその繰返し数を計数してその繰返し数と繰
返しの先頭の位置を示す繰返し情報を記憶して、メモリ
内の画像データが書き換えられていない場合には、表示
のためにメモリから画像データを読み出す際に上記繰返
し情報を読み出して繰返しに係る画像データの読出し動
作を減らすようにしたものである。

【００１０】上記した手段によれば、プロセッサがメモ
リをアクセスするバスサイクルを連続して実行している
ときに表示のための読出しサイクルが発生して表示制御
装置によるメモリからの表示データの読出しが行なわれ
ても、繰返しのある画像データの読出しは先頭の１回に
対してのみ行なわれ、他の同一画像データの読出しは省
略されるため、プロセッサのバスサイクルが妨害される
回数が少なくなり、システムのスループットが向上され
るようになる。

【００１１】また、望ましくは、メモリに記憶されてい
る画像データをブロックに分けて処理し、同一ブロック
内で最も繰返し数が多いデータの繰返し数を選択すると
ともにそのデータの先頭位置を検出する手段を設ける。
これにより、一層表示データの読出し回数を減らしてシ
ステムのスループットが向上させることができる。

【００１２】さらに、使用する液晶表示装置の種類に応
じた複数の動作モードを用意し、画面リフレッシュ周期
が短い液晶表示装置が使用されるシステムで、上記画像
データの繰返し情報に基づく表示制御を行ない、画面リ
フレッシュ周期が長い液晶表示装置が使用されるシステ
ムでは、上記画像データの繰返し情報に基づく表示制御
を行なわないようにすることができる。これにより、使
用する液晶表示装置の種類に応じて効適な表示制御を行
うことができる。

【００１３】なお、本発明は、液晶表示制御装置とプロ
セッサが１つのチップ上に形成されたコントロールＬＳ
Ｉに適用すると最も有効であるが、液晶表示制御装置と
プロセッサが別チップで構成され、液晶表示制御装置内
に設けられているプロセッサがアクセス可能なメモリに
液晶表示装置に表示すべきデータを記憶するようにした
システムにも適用することができる。

【００１４】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。図１は、本発明を液晶表示制御
回路とプロセッサとが１チップ化された半導体集積回路
装置に適用した場合の実施例を示すブロック図である。
図１において、１００は液晶パネル、２００は液晶表示
制御回路とＣＰＵ（プロセッサ）とが１チップ化された
半導体集積回路装置（以下、液晶コントローラ内蔵プロ
セッサと称する）、３００はＲＡＭのような半導体メモ
リなどからなるデータ記憶部である。

【００１５】この実施例のシステムでは、データ記憶部
３００内にＣＰＵが実行するプログラムを格納する領域
３１０と、ＣＰＵの作業領域を提供するワークエリア３
２０と、液晶パネルに表示される画像データが格納され
るフレームバッファ領域３３０と、後述の画像繰返し情
報記憶領域３４０が設けられている。液晶パネルは、Ｄ
ＳＴＮ（Double Super Twisted Nematic）パネル、ＴＦ
Ｔ（Thin Film Transistor）パネルなど表示のためのス
キャン動作（画像リフレッシュ）が必要な液晶パネルで
あればどのような液晶パネルを使用する場合であっても
良いが、ＤＮＴＮパネルのように画面リフレッシュ周期
が短いものを使用するシステムほど本実施例を適用する
ことが有効である。

【００１６】本実施例の液晶コントローラ内蔵プロセッ
サは、ＣＰＵ（プロセッサ）２１０と液晶表示制御回路
２２０と上記データ記憶部３００のリード・ライトを行
なうメモリコントロール回路２３０の他に、表示データ
取込み制御部２４０が設けられている。液晶表示制御回
路２２０は、画像データを表示させるためのアドレスを
生成するとともに、液晶パネル１００のコモン電極を順
次選択駆動する信号と表示データ取込み制御部２４０に
より読み出された表示データに応じてセグメント電極を
駆動する信号を生成して出力する。

【００１７】表示データ取込み制御部２４０は、液晶表
示制御回路２２０からのアドレス等に基づいてデータ記
憶部３００のフレームバッファ領域３３０に格納されて
いる画像データを実際に読み出すリードアドレスを出力
するリード制御回路２４１と、データ記憶部３００から
読み出された表示データの繰返し数を計数する繰返し数
計数回路２４２と、該回路２４２で計数された繰返し数
を一時保持したりデータ記憶部３００の画像繰返し情報
記憶領域３４０から読み出された繰返し情報を保持した
りするストアバッファ２４３と、同一表示データが繰り
返される場合に一度読み出された画像データを繰返し数
だけ液晶表示制御回路２２０へ出力するデータ繰返し制
御回路２４４と、ＣＰＵ２１０によりフレームバッファ
領域３３０内の画像データが書き換えられたか否かを監
視して繰返し情報を無効にさせる繰返し情報制御回路２
４５とを備えている。

【００１８】さらに、この実施例の液晶コントローラ内
蔵プロセッサ２００は、モード切替え用のレジスタ２５
０を備えている。このレジスタ２５０は、液晶パネル１
００の種類に応じてモードが設定される。例えば、液晶
パネル１００としてＴＦＴパネルが使用される場合には
ＴＦＴモードが、また液晶パネル１００としてＳＴＮパ
ネルもしくはＤＳＴＮパネルが使用される場合にはＳＴ
Ｎモードが設定される。

【００１９】そして、ＳＴＮモードが設定されると表示
データ取込み制御部２４０が有効に機能して、画像繰返
し情報記憶領域３４０から読み出された繰返し情報に基
づいて、以下に説明するような表示データの処理が行な
われる。一方、ＴＦＴモードが設定されると表示データ
取込み制御部２４０の機能が無効にされ、データ記憶部
３００への繰返し情報の書込みも読出しも実行されな
い。

【００２０】ＴＦＴパネルでは、画素電極からのリーク
がＳＴＮパネルよりも少ないので、画像リフレッシュ周
期を長くすることができ、液晶パネルの表示駆動によっ
てＣＰＵのバスサイクルが妨害されることも少ないた
め、表示データ取込み制御部２４０が働かなくてもスル
ープットはそれほど低下しない。また、表示データ取込
み制御部２４０が働かないことによって、表示データの
処理に要する時間を節約できるとともに消費電力を低減
できる。

【００２１】さらに、データ記憶部３００内に画像繰返
し情報記憶領域３４０を確保する必要がないので、ＣＰ
Ｕ２００が有効に利用できるメモリ領域を大きくするこ
とができる。上記モード切替えレジスタ２５０の代わり
に、チップ外部からモードを設定するための端子（ピ
ン）を設けたり、あるいは配線を切断してモードの設定
を行なったりするようにしても良い。

【００２２】なお、図１には示されていないが、チップ
内部には、液晶の駆動に必要な比較的高い電圧を発生す
る昇圧回路や、カラー表示や階調表示に適した波形信号
を生成するＰＷＭ階調回路や、メモリから読み出された
表示データを保持する表示データラッチ回路、該表示デ
ータラッチ回路に保持された表示データに基づいて上記
ＰＷＭ階調回路から供給される波形信号の中から表示デ
ータに応じた波形信号を選択する階調制御回路、選択さ
れた階調データを保持する出力ラッチ回路、該出力ラッ
チ回路にラッチされたデータに基づいて液晶パネルのセ
グメント電極に印加されるセグメント駆動信号を出力す
るセグメントドライバ等を設けることができる。また、
セグメントドライバやコモン電極を駆動するコモンドラ
イバはチップ外部に設けるようにしてもよい。

【００２３】次に、本実施例における表示データの処理
方法を、図２および図３を用いて説明する。図２は、フ
レームバッファ領域３３０内に格納されている表示デー
タを液晶パネルと対応させて示したものであり、１つ１
つのブロックＢ１，Ｂ２……Ｂｎは管理単位の画像デー
タ群を表わしている。また、横方向は液晶パネルの１ラ
イン分の画像データに相当する。フレームバッファ領域
３３０内には、図２の画像データが左から右、かつ上か
ら下へ順に格納されている。１つのブロックは例えば１
６バイトのデータで構成され、データ記憶部３００から
はバイト単位で画像データが読み出される。特に制限さ
れるものでないが、この実施例では１画素は１バイトで
あるとする。

【００２４】図３には、１ブロック１６バイトの画像デ
ータ列の例が示されている。本実施例は、繰返し数計数
回路２４２において、この１ブロックの中で同一データ
の繰返し数が最も多いデータのブロック先頭からの位置
（オフセット）ＯＦＦと繰返し数ＲＥＰを検出し、それ
らをそれぞれ４ビットで表わして計８ビットの繰返し情
報ＲＤＴを生成し、これをストアバッファ２４３に一旦
格納してから、データ記憶部３００の画像繰返し情報記
憶領域３４０へ転送して記憶させる。繰返し情報ＲＤＴ
をデータ記憶部３００に記憶させるためのアドレスは、
読み出された表示データのアドレスを把握しているリー
ド制御回路２４１によって生成させるように構成するこ
とができる。

【００２５】また、フレームバッファ領域３３０から画
像データを読み出す際には先ず画像繰返し情報記憶領域
３４０から既に記憶されている繰返し情報ＲＤＴを読み
出してストアバッファ２４３に保持させ、データ繰返し
制御回路２４４が上記オフセットＯＦＦと繰返し数ＲＥ
Ｐとから、同一データが繰り返される間はフレームバッ
ファ領域３３０からの画像データの読出し動作を中断さ
せ、最初に取り込んだオフセット位置のデータを繰返し
数だけ出力させる。繰返し情報ＲＤＴをデータ記憶部３
００から読み出すためのアドレスも、リード制御回路２
４１によって生成させることができる。

【００２６】上記画像繰返し情報記憶領域３４０から繰
返し情報ＲＤＴを読み出す際には、ブロック毎に繰返し
情報ＲＤＴを読み出したり、全ブロックの繰返し情報Ｒ
ＤＴをまとめて読み出したりするようにしても良いが、
同一行のブロックに関する繰返し情報は、まとめてデー
タ記憶部３００から読み出してストアバッファ２４３に
格納するようにするとよい。繰返し情報ＲＤＴをストア
バッファ２４３から画像繰返し情報記憶領域３４０へ転
送して格納する場合も同様に１ラインのブロック分まと
めて転送すると良い。

【００２７】まとめて読み出す繰返し情報ＲＤＴが少な
いほどストアバッファ２４３の記憶容量が小さて済むよ
うになるが、トータルの読出し所要時間が長くなる。ま
た、まとめて読み出す繰返し情報ＲＤＴが多いほどスト
アバッファ２４３がトータルの読出し所要時間が短くな
るが、ストアバッファ２４３の記憶容量が大きくなると
ともに途中で画像データの書換えが行なわれて読み出し
た繰返し情報ＲＤＴが無駄になることもある。よって、
両者の兼ね合いからまとめて繰返し情報ＲＤＴを読み出
すブロックの数を決定すれば良い。

【００２８】なお、実施例においては、ストアバッファ
２４３に保持した繰返し情報ＲＤＴをデータ記憶部３０
０に格納するようにしているが、ストアバッファ２４３
を予め大きく形成しておいて、繰返し数計数回路２４２
によって生成された繰返し情報ＲＤＴをそのままストア
バッファ２４３に保持させておくようにすることも可能
である。

【００２９】図４には、繰返し数計数回路２４２とデー
タ繰返し制御回路２４４と繰返し情報制御回路２４５の
より詳細な構成例が示されている。図４に示されている
ように、繰返し数計数回路２４２は、一つ前のデータを
保持するレジスタＲＥＧ１と、該レジスタの保持データ
と現在のデータとを比較するコンパレータＣＭＰ１と、
一致した数を計数する繰返しカウンタＣＮＴ１とから構
成されている。

【００３０】なお、この実施例では、１バイト（１画素
分のデータ）ずつメモリから読み出して繰返し数を判定
処理する場合を示したが、２バイト（２画素分のデー
タ）ずつ読み出して処理するようにしても良い。同様
に、１画素が２バイトで構成される場合にも、１バイト
単位あるいは２バイト単位でメモリから画像データを読
み出して処理するように構成することができる。

【００３１】上記繰返しカウンタＣＮＴ１は、この実施
例では例えば４ビットのカウンタ２個で構成される。こ
のうち第１のカウンタは、読出しデータに同期したクロ
ックＣＫでコンパレータＣＭＰ１によるデータ不一致の
数つまりオフセット数を計数する。第２のカウンタは、
クロックＣＫでコンパレータＣＭＰ１によるデータ一致
の数つまりデータ繰返し数を計数する。

【００３２】コンパレータＣＭＰ１がデータ一致を連続
して検出後最初に不一致を検出した時点で第１のカウン
タと第２のカウンタの値はストアバッファ２４３に格納
され、コンパレータＣＭＰ１が同一ブロック内で再度デ
ータ一致を検出するまで第１のカウンタが計数動作し、
データ一致を検出した後は第２カウンタが再びデータ繰
返し数を計数する。１ブロックの読出しデータの処理が
終了すると、第１のカウンタと第２のカウンタはリセッ
トされる。

【００３３】ストアバッファ２４３では、同一ブロック
内で検出されたデータ繰返し数のうち最も大きなものを
選択し、データ記憶部３００の画像繰返し情報記憶領域
３４０内の当該ブロックに対応したアドレスに格納す
る。このとき、第１カウンタの計数値がｎ１，ｎ２，ｎ
３……で、第２カウンタの計数値がｍ１，ｍ２，ｍ３…
…であり、例えば２番目の繰返し数ｍ２が最も大きかっ
たとすると、画像繰返し情報記憶領域３４０に記憶され
る繰返し数ＲＥＰは「ｍ２」とされ、オフセット値ＯＦ
Ｆはｎ１＋ｍ１＋ｎ２とされる。図３には、ｎ１＝０，
ｍ１＝１０，ｎ２＝２，ｍ＝３の例が示されている。従
って、この場合にフレームバッファ領域３３０に記憶さ
れる繰返し数ＲＥＰは「１０」で、オフセット値ＯＦＦ
は「０」となる。

【００３４】このように、本実施例に従うと、画像繰返
し情報記憶領域３４０に記憶される繰返し情報ＲＤＴ
は、１ブロック（実施例では１２８ビット）当たり８ビ
ットと固定である。従って、繰返し情報ＲＤＴはフレー
ムバッファ領域３３０に記憶されている画像データの性
質に依存せず常に一定であり、画像繰返し情報記憶領域
３４０はフレームバッファ領域３３０の大きさの例えば
１／１６のような大きさで済み、従来の一般的な画像デ
ータ圧縮方式で圧縮したデータを格納する記憶領域の大
きさに比べて非常に小さくなる。

【００３５】一方、データ繰返し制御回路２４４は、フ
レームバッファ領域３３０から読み出された表示データ
を保持するレジスタＲＥＧ２と、繰返し出力数のカウン
タＣＮＴ２と、画像繰返し情報記憶領域３４０から読み
出されてストアバッファ２４３に保持されている繰返し
情報の繰返し数が「０」でないときはオフセット値をカ
ウンタＣＮＴ２にセットして、読出しデータに同期した
クロックＣＫにより「０」になるまでダウンカウントさ
せ、その後、繰返し数をカウンタＣＮＴ２にセットして
から「０」になるまでダウンカウントさせる繰返し制御
回路ＲＣＴなどから構成されている。この繰返し出力数
のカウンタＣＮＴ２もオフセット値を計数する第１の４
ビットカウンタと、繰返し数を計数する第２の４ビット
カウンタとで構成するようにしてもよい。

【００３６】この繰返し制御回路ＲＣＴは、オフセット
をカウンタＣＮＴ２にセットしてからカウンタＣＮＴ２
が繰返し数をダウンカウントして「０」になるまで間、
上記レジスタＲＥＧ２に保持されているデータを繰返し
出力させる制御信号を出力する。なお、この制御信号は
リード制御回路２４１に対して読出し禁止信号ＲＩＣと
して供給され、レジスタＲＥＧ２の保持データが繰返し
出力されている間は、リード制御回路２４１からメモリ
コントロール回路２３０に対するリードアドレスの出力
が禁止される。これによって、ＣＰＵのバスサイクルが
液晶パネルの表示データ読出しサイクルで中断されるの
を回避することができる。

【００３７】繰返し情報制御回路２４５は、フレームバ
ッファ領域３３０のアドレス範囲を設定するレジスタＲ
ＥＧ３と、該レジスタの値とアドレスバス上のアドレス
信号とを比較するコンパレータＣＭＰ２とから構成され
ている。レジスタＲＥＧ３には、例えばフレームバッフ
ァ領域３３０の先頭アドレスと最終アドレスの共通の上
位数ビットが設定される。コンパレータＣＭＰ２がアド
レスの一致を検出したときに出力される検出信号は、繰
返し数計数回路２４２の繰返しカウンタＣＮＴ１に供給
されてこれをリセットさせて計数値を「０」にさせると
ともに、ストアバッファ２４３に供給されて保持されて
いるデータをクリアさせる。これによって、ＣＰＵがフ
レームバッファ領域３３０の画像データを書き換えたこ
とを検出して、繰返し数計数回路２４２とデータ繰返し
制御回路２４４が誤った表示データ処理をしてしまうの
を回避することができる。

【００３８】次に、上記実施例の液晶コントローラ内蔵
プロセッサの作用を、図５のタイミングチャートを用い
て説明する。図５の（Ａ）は液晶パネルの画面リフレッ
シュ動作がないと仮定した場合のＣＰＵ２１０のバスサ
イクルＣ０〜Ｃ５を示す。また、図５の（Ｂ）は本発明
を適用しない場合すなわち図１に示されているプロセッ
サにおいて表示データ取込み制御部２４０を設けない場
合に、フレーム同期信号ＦＬＭによって液晶パネルの画
面リフレッシュ動作が発生したときのＣＰＵ２１０のバ
スサイクルＣ０〜Ｃ５と表示データ読出しサイクルＦ０
〜Ｆ２を示す。

【００３９】図５（Ｂ）より、ＣＰＵ２１０のバスサイ
クルは表示データ読出しサイクルによって妨害され、図
５（Ａ）に比べてＴ１だけＣＰＵの処理が遅くなること
が分かる。なお、図５には、ＣＰＵ２１０のサイクルと
してＣ０Ｃ〜５の５サイクルが、また表示データ読出し
サイクルとしてＦ０〜Ｆ２の３サイクルが示されている
が、これは図示の都合上でそのようにしたものであり、
実際のシステムではもっと多くのサイクルが実行され
る。

【００４０】図５（Ｃ），（Ｄ）は、本発明を適用した
実施例の液晶コントローラ内蔵プロセッサにおいて、フ
レーム同期信号によって液晶パネルの画面リフレッシュ
動作が発生したときのＣＰＵ２１０のバスサイクルＣ０
〜Ｃ５と表示データ読出しサイクルＦ０〜Ｆ２を示す。
本実施例においては、フレーム同期信号によって先ず画
像繰返し情報記憶領域３４０からの繰返し情報の読出し
サイクルが発生する。

【００４１】その後、ＣＰＵ２１０のバスサイクルＣ０
〜Ｃ５と表示データ読出しサイクルＦ０〜Ｆ２が実行さ
れるが、仮にフレームバッファ領域３３０の画像データ
がすべて書き換わっていたとすると、図５（Ｃ）のよう
に画面リフレッシュ動作後に画像繰返し情報記憶領域３
４０への繰返し情報の書き戻しサイクルが入るため、
このときのＣＰＵ２１０のバスサイクルは、図５（Ｂ）
のＣ２と比較すると明らかなように、書き戻しサイクル
の分だけ遅くなる。

【００４２】しかし、この間にＣＰＵによる画像データ
の書き換え動作がなかったとすると、次のフレーム期間
においては、表示データ読出しサイクルＦ０〜Ｆ２がそ
れぞれ短くなる。そのため、この場合、ＣＰＵ２１０の
バスサイクルＣ０〜Ｃ５の所要時間は、図５（Ｂ）に比
べてＴ２だけ短くなる。さらに、図５（Ｄ）のように、
最初からフレームバッファ領域３３０の画像データが前
回と同じであった場合には、ＣＰＵ２１０のバスサイク
ルＣ０〜Ｃ５の所要時間は、図５（Ｂ）に比べてＴ３だ
け短くなる。このように、本実施例を適用することによ
り、データを圧縮したのと同様にメモリからの表示デー
タの読出し所要時間を短縮することができる。

【００４３】図６は、本発明を液晶コントローラドライ
バＬＳＩに適用した場合の実施例を示すブロック図であ
る。図１の実施例との主な違いは、ＣＰＵ２１０がＬＳ
Ｉチップ２００’の外部に設けられており、チップ内に
は外部のＣＰＵとの間で信号の受け渡しを行なうＣＰＵ
インタフェース２６０が設けられている点と、表示デー
タ等を格納するＲＡＭのようなメモリ回路３００’がチ
ップ内部に設けられている点と、例えば液晶パネルの１
ライン分の表示データのようなデータを一時的に記憶す
る表示データバッファ２７０が設けられている点にあ
る。

【００４４】この実施例においても、メモリ回路３０
０’への描画処理（画像データの書込み）はチップ外部
のＣＰＵが行ない、表示制御回路２２０および表示デー
タ取込み制御部２４０がメモリ回路３００’から液晶パ
ネル１００に表示させる表示データの読出しを行なう。
また、表示データ取込み制御部２４０が生成された繰返
し情報ＲＤＴはメモリ回路３００’に格納される。表示
データ取込み制御部２４０の構成および動作は、図１の
実施例と同様であるので説明は省略する。

【００４５】表示データバッファ２７０は必ずしも必要
なものでなく、省略することができる。メモリ回路３０
０’は、チップ外部のＣＰＵが画像データ以外のデータ
を記憶するのに使用することができる。この実施例の液
晶コントローラドライバ装置が使用されるシステムで
は、ＣＰＵが実行するプログラムは、チップ外部の図示
しない例えばフラッシュメモリのような半導体メモリも
しくはＣＰＵのチップ内部に設けられているＲＯＭに格
納される。

【００４６】このように図６のシステムにおいては、メ
モリ回路３００’に画像繰返し情報が格納されこの情報
を使用することで表示データ読出しのためのメモリのア
クセス回数が低減されるため、例えばＣＰＵがメモリ回
路３００’へ画像データ等のデータを書き込んでいると
きにフレーム同期信号により表示データの読出しサイク
ルが発生しても、ＣＰＵによる描画処理が引き延ばされ
てシステムのスループットが低減するのを回避すること
ができる。

【００４７】なお、繰返し情報ＲＤＴはメモリ回路３０
０’に格納する代わりに、ストアバッファ２４３にその
まま保持しておくようにしても良い。これにより、スト
アバッファ２４３は大きくなるがメモリ回路３００’の
記憶容量を小さくするかあるいはＣＰＵが利用すること
ができる有効領域を大きくすることができるとともに、
図５におけるサイクル，が不用になり、一層表示デ
ータの読出し所要時間を短縮することができる。

【００４８】図１の実施例では、メモリ３００が別チッ
プであるため、繰返し情報ＲＤＴをメモリ３００に格納
することによりストアバッファ２４３の規模を小さくし
てチップサイズを低減させることができるが、図６の実
施例では、メモリ回路３００’もストアバッファ２４３
も同一チップ内にあるので、繰返し情報ＲＤＴをメモリ
回路３００’に格納してストアバッファ２４３の規模を
小さくするのと、繰返し情報ＲＤＴをストアバッファ２
４３に格納してメモリ回路３００’の規模を小さくする
のは、チップ全体のサイズを考える上では同じである。

【００４９】なお、図６の実施例では、ＣＰＵ２１０に
よってメモリ回路３００’内に記憶される画像データを
生成すると説明したが、ＣＰＵ２１０の代わりに、例え
ば外部のＣＰＵ２１０からのコマンドに基づいて画像デ
ータを生成する機能もしくは回路を、コントローラドラ
イバＬＳＩチップ２００’に設けることも可能であり、
その場合においても本発明を適用することができる。

【００５０】図７は、本発明を液晶表示制御回路とプロ
セッサとが１チップ化された半導体集積回路装置に適用
した場合の他の実施例を示す。この実施例は、画像デー
タが更新されない場合には、画面リフレッシュをほとん
どする必要のないＴＦＴパネルのような液晶パネルを使
用したシステムに有効な実施例である。具体的には、表
示データ取込み制御部２４０内に、ＣＰＵ２１０がフレ
ームバッファ領域３３０に対して画像データの書込みを
行なったか否かを示すフラグ２８０とタイマ２９０を設
け、フラグ２８０が画像データの書込みがあったことを
示した場合にのみ表示データ取込み制御部２４０がデー
タ記憶部３００から表示データを読み出すようにしたも
のである。これにより、表示データのリードサイクルに
よるＣＰＵのバスサイクルに対する妨害を大幅に減らす
ことができるとともに、液晶パネルの駆動に必要な消費
電力も大幅に減らすことができる。

【００５１】また、この実施例においては、表示データ
取込み制御部２４０が、画像データが更新されてもデー
タが変化していない部分は繰返し情報に基づいて表示を
行なうように構成されている。これにより、さらにスル
ープットを向上させるとともに消費電力を減らすことが
できる。ただし、ＴＦＴパネルでもリークにより少しず
つ画素電極から電荷が抜けて画質が低下するので、ある
時間経過したときはタイマ２９０からの信号により液晶
パネルの画面リフレッシュを行なうようにするのが望ま
しい。このリフレッシュの周期は、使用するＴＦＴパネ
ルの実力（リークの程度）に応じてそれぞれ決定すれば
良い。

【００５２】なお、フラグ２８０は、繰返し制御回路２
４５によりＣＰＵから出力されるアドレス信号を監視し
てＣＰＵがフレームバッファ領域３３０をアクセスした
場合にフラグをセットし、表示データ取込み制御部２４
０がフレームバッファ領域３３０から表示データを読み
出して画面リフレッシュを行なった後にフラグをリセッ
トするように制御することができる。この実施例のフラ
グ２８０とタイマ２９０に基づく画面リフレッシュ制御
は、図６のような構成を有する液晶コントローラドライ
バ装置にも適用することができる。

【００５３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、前
記実施例においては、同一ブロック内で検出されたデー
タ繰返し数のうち最も大きなものを選択してデータ記憶
部３００の画像繰返し情報記憶領域３４０内に格納する
ようにしているが、最初に現われた繰返しデータに関す
る繰返し情報（開始位置と繰返し数）を画像繰返し情報
記憶領域３４０内に格納するようにしてもよい。これに
よってリードサイクルは前記実施例よりも多くなるが、
最大のものを選択する機能が不要になり、その分回路を
簡略化して占有面積を小さくできるとともにデータ処理
速度も速くすることができる。

【００５４】さらに、図１の実施例では液晶表示制御装
置とプロセッサが１つのチップ上に形成され液晶表示装
置に表示すべきデータを外部のメモリに記憶するシステ
ムについて説明したが、本発明は、液晶表示装置に表示
すべきデータを記憶するとともにプロセッサにワークエ
リアを提供するメモリが、液晶表示制御装置とプロセッ
サと共に１つのチップ上に形成されている場合にも適用
することができる。

【００５５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である液晶パ
ネルを表示装置として有する表示システムについて説明
したがこの発明はそれに限定されるものでなく、例え
ば、有機ＥＬ（Electroluminescence）ディスプレイな
ど他の表示装置を用いたシステムにも利用することがで
きる。

【００５６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、例えば液晶表示制御装置と
プロセッサの両方からアクセス可能なメモリに液晶表示
装置に表示すべきデータを記憶しておくような表示シス
テムにおいて、液晶パネルの表示駆動のための表示デー
タ読出し動作によってプロセッサの動作が阻害されてス
ループットが低下するのを回避することができる。ま
た、本発明に従うと画像データを圧縮したのと同様な効
果が得られるが、一般的な圧縮方法のように圧縮しよう
とする画像データの性質によって必要とするメモリ領域
の大きさが変動してプロセッサが利用することができる
メモリの有効領域が狭くなるのを回避することができ
る。

【図面の簡単な説明】

【図１】本発明を液晶表示制御回路とプロセッサとが１
チップ化された半導体集積回路装置に適用した場合の実
施例を示すブロック図である。

【図２】フレームバッファ領域内に格納されている表示
データを液晶パネルと対応させて示したメモリマップで
ある。

【図３】１ブロックの画像データ列と繰返しデータのオ
フセットＯＦＦおよび繰返し数ＲＥＰとの関連を示す説
明図である。

【図４】図１の実施例における繰返し数計数回路とデー
タ繰返し制御回路と繰返し情報制御回路のより詳細な構
成例を示すブロック図である。

【図５】実施例の液晶コントローラ内蔵プロセッサの動
作を示すタイミングチャートである。

【図６】本発明を液晶コントローラドライバ装置に適用
した場合の実施例を示すブロック図である。

【図７】本発明を液晶表示制御回路とプロセッサとが１
チップ化された半導体集積回路装置に適用した場合の他
の実施例を示すブロック図である。

【符号の説明】

１００ 液晶パネル ２００ 液晶コントローラ内蔵プロセッサ ２１０ ＣＰＵ（プロセッサ） ２２０ 液晶表示制御回路 ２３０ メモリコントロール回路 ２４０ 表示データ取込み制御部 ２４１ リード制御回路 ２４２ 繰返し数計数回路 ２４３ ストアバッファ ２４４ データ繰返し制御回路 ２４５ 繰返し情報制御回路 ３００ データ記憶部（メモリ） ３１０ プログラム領域 ３２０ ワークエリア ３３０ フレームバッファ領域 ３４０ 画像繰返し情報記憶領域

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６３２ Ｇ０９Ｇ 3/20 ６３２Ｚ ６８０ ６８０Ｇ (72)発明者 橋本 幸治 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5B069 BA04 BB00 BC00 LA12 5C006 AA01 AF02 AF03 AF04 AF05 AF51 AF53 AF61 AF71 BB11 BC16 BC20 BF02 BF14 BF15 BF22 EB06 FA41 5C080 AA10 BB05 DD22 DD27 DD28 GG12 JJ02 JJ04

Claims (15)

【特許請求の範囲】
1. 【請求項１】 液晶表示制御回路とプロセッサとが１つ
   の半導体基板上に形成された半導体集積回路装置であっ
   て、外部のメモリから表示データを読み出すためのアド
   レス信号を生成する読出し制御手段と、上記メモリから
   読み出されたデータの繰返し数を計数する繰返し計数手
   段と、繰返しの先頭のデータ位置を検出する繰返し先頭
   位置検出手段と、上記繰返し数と先頭位置情報を上記メ
   モリに記憶する繰返し情報格納手段と、上記メモリから
   繰返し数と先頭位置情報を読み出す繰返し情報読出し手
   段と、上記メモリから読み出された前記情報に基づいて
   繰返しのある表示データを保持し上記繰返し数だけ当該
   表示データを繰返し出力するデータ繰返し制御手段とを
   備えたことを特徴とする半導体集積回路装置。
2. 【請求項２】 上記繰返し計数手段の計数値および上記
   繰返し先頭位置検出手段の検出情報を一時的に保持する
   バッファを有することを特徴とする請求項１に記載の半
   導体集積回路装置。
3. 【請求項３】 上記プロセッサが上記メモリの表示デー
   タ格納領域をアクセスしたことを検出するメモリアクセ
   ス監視手段を備え、該監視手段がプロセッサによる上記
   表示データ格納領域へのアクセスを検出した場合には上
   記繰返し計数手段の計数値および上記繰返し先頭位置検
   出手段の検出情報を無効にされるように構成されている
   ことを特徴とする請求項１に記載の半導体集積回路装
   置。
4. 【請求項４】 上記メモリに記憶されている画像データ
   をブロックに分けて処理し、同一ブロック内で最も繰返
   し数が多いデータの繰返し数を選択する手段とそのデー
   タの先頭位置を検出する手段とを有することを特徴とす
   る請求項１に記載の半導体集積回路装置。
5. 【請求項５】 使用する表示装置に応じた動作モードを
   設定するモード設定手段を備え、表示動作の周期が長い
   表示装置を使用する動作モードが設定された場合には上
   記繰返し計数手段と上記繰返し先頭位置検出手段と上記
   繰返し情報格納手段と上記繰返し情報読出し手段と上記
   データ繰返し制御手段が動作しないように構成されてい
   ることを特徴とする請求項１〜４に記載の半導体集積回
   路装置。
6. 【請求項６】 液晶表示制御回路とプロセッサとが１つ
   の半導体基板上に形成され、外部のメモリから表示デー
   タを読み出すためのアドレス信号を生成する読出し制御
   手段と、上記から読み出されたデータの繰返し数を計数
   する繰返し計数手段と、繰返しの先頭のデータ位置を検
   出する繰返し先頭位置検出手段と、上記繰返し数と先頭
   位置情報を上記メモリに記憶する繰返し情報格納手段
   と、上記メモリから繰返し数と先頭位置情報を読み出す
   繰返し情報読出し手段と、上記メモリから読み出された
   前記情報に基づいて繰返しのある表示データを保持し上
   記繰返し数だけ当該表示データを繰返し出力するデータ
   繰返し制御手段とを備えた半導体集積回路装置と、 液晶表示装置と、 該液晶表示装置に表示されるデータと上記プロセッサが
   実行するプログラムが格納されているメモリと、 を備えていることを特徴とする表示システム。
7. 【請求項７】 液晶表示制御回路と液晶表示装置に表示
   されるデータを記憶するメモリ回路とが１つの半導体基
   板上に形成された半導体集積回路装置であって、上記メ
   モリ回路から表示データを読み出すためのアドレス信号
   を生成する読出し制御手段と、上記メモリ回路から読み
   出されたデータの繰返し数を計数する繰返し計数手段
   と、繰返しの先頭のデータ位置を検出する繰返し先頭位
   置検出手段と、上記繰返し数と先頭位置情報を上記メモ
   リ回路に記憶する繰返し情報格納手段と、上記メモリ回
   路から繰返し数と先頭位置情報を読み出す繰返し情報読
   出し手段と、上記メモリ回路から読み出された前記情報
   に基づいて繰返しのある表示データを保持し上記繰返し
   数だけ当該表示データを繰返し出力するデータ繰返し制
   御手段とを備えたことを特徴とする半導体集積回路装
   置。
8. 【請求項８】 上記繰返し計数手段の計数値および上記
   繰返し先頭位置検出手段の検出情報を一時的に保持する
   バッファを有することを特徴とする請求項７に記載の半
   導体集積回路装置。
9. 【請求項９】 上記プロセッサが上記メモリ回路の表示
   データ格納領域をアクセスしたことを検出するメモリア
   クセス監視手段を備え、該監視手段がプロセッサによる
   上記表示データ格納領域へのアクセスを検出した場合に
   は上記繰返し計数手段の計数値および上記繰返し先頭位
   置検出手段の検出情報を無効にされるように構成されて
   いることを特徴とする請求項７に記載の半導体集積回路
   装置。
10. 【請求項１０】 上記メモリ回路に記憶されている画像
    データをブロックに分けて処理し、同一ブロック内で最
    も繰返し数が多いデータの繰返し数を選択する手段とそ
    のデータの先頭位置を検出する手段とを有することを特
    徴とする請求項７に記載の半導体集積回路装置。
11. 【請求項１１】 使用する表示装置に応じた動作モード
    を設定するモード設定手段を備え、表示動作の周期が長
    い表示装置を使用する動作モードが設定された場合には
    上記繰返し計数手段と上記繰返し先頭位置検出手段と上
    記繰返し情報格納手段と上記繰返し情報読出し手段と上
    記データ繰返し制御手段が動作しないように構成されて
    いることを特徴とする請求項７〜１０に記載の半導体集
    積回路装置。
12. 【請求項１２】 外部のメモリから表示データを読み出
    すためのアドレス信号を生成する読出し制御手段と、上
    記メモリから読み出されたデータの繰返し数を計数する
    繰返し計数手段と、繰返しの先頭のデータ位置を検出す
    る繰返し先頭位置検出手段と、上記繰返し数と先頭位置
    情報を上記メモリに記憶する繰返し情報格納手段と、上
    記メモリから繰返し数と先頭位置情報を読み出す繰返し
    情報読出し手段と、上記メモリから読み出された前記情
    報に基づいて繰返しのある表示データを保持し上記繰返
    し数だけ当該表示データを繰返し出力するデータ繰返し
    制御手段とを備えた半導体集積回路装置と、 液晶表示装置と、 プロセッサと、 該プロセッサが実行するプログラムが格納されているメ
    モリと、 を備えていることを特徴とする表示システム。
13. 【請求項１３】 液晶表示制御回路とプロセッサとが１
    つの半導体基板上に形成された半導体集積回路装置であ
    って、外部のメモリから表示データを読み出すためのア
    ドレス信号を生成する読出し制御手段と、上記プロッサ
    が上記メモリの表示データ格納領域をアクセスしたこと
    を検出するメモリアクセス監視手段とを備え、該監視手
    段がプロセッサによる上記表示データ格納領域へのアク
    セスを検出した場合に上記メモリから表示データを読み
    出して表示を行なうことを特徴とする半導体集積回路装
    置。
14. 【請求項１４】 液晶表示制御回路と液晶表示装置に表
    示されるデータを記憶するメモリ回路とが１つの半導体
    基板上に形成された半導体集積回路装置であって、上記
    メモリ回路から表示データを読み出すためのアドレス信
    号を生成する読出し制御手段と、上記プロッサが上記メ
    モリ回路の表示データ格納領域をアクセスしたことを検
    出するメモリアクセス監視手段とを備え、該監視手段が
    プロセッサによる上記表示データ格納領域へのアクセス
    を検出した場合に上記メモリ回路から表示データを読み
    出して表示を行なうことを特徴とする半導体集積回路装
    置。
15. 【請求項１５】 液晶表示制御回路とプロセッサとが１
    つの半導体基板上に形成された半導体集積回路装置にお
    ける表示データの処理方法であって、メモリに記憶され
    ている画像データをブロックに分け、該ブロックごとに
    データが連続している繰返し数を計数してその繰返し数
    と繰返しの先頭の位置を示す繰返し情報をメモリに記憶
    し、表示のためにメモリから画像データを読み出す際に
    は上記繰返し情報をメモリから読み出して繰返しに係る
    データの読出し動作を省略することを特徴とする表示デ
    ータの処理方法。