JP2011128283A - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JP2011128283A
JP2011128283A JP2009285142A JP2009285142A JP2011128283A JP 2011128283 A JP2011128283 A JP 2011128283A JP 2009285142 A JP2009285142 A JP 2009285142A JP 2009285142 A JP2009285142 A JP 2009285142A JP 2011128283 A JP2011128283 A JP 2011128283A
Authority
JP
Japan
Prior art keywords
image data
image
line buffer
data
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009285142A
Other languages
English (en)
Inventor
Michio Yoshitake
三千男 吉竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009285142A priority Critical patent/JP2011128283A/ja
Priority to US12/970,308 priority patent/US20110134134A1/en
Publication of JP2011128283A publication Critical patent/JP2011128283A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/02Handling of images in compressed format, e.g. JPEG, MPEG
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/128Frame memory using a Synchronous Dynamic RAM [SDRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

【課題】ラインバッファーからVRAMの画像データの書き込みを効率よく行なう。
【解決手段】ラインバッファー32を1ライン分の画像データの左半分(左画像)と右半分(右画像)とを各々保持する2つのラインバッファーBL0,BL1により構成し、各々にVRAMのデータの読み出しと競合しないよう書き込み禁止期間を設けて各々を独立して動作させる。BL0からVRAMに左画像が書き込まれる前にBL1から同一ラインの右画像を書き込む場合には右画像の先頭画素を無圧縮とし2番目以降の画素を左隣の画素の画像データとの差分に基づいて圧縮し、BL0からVRAMに左画像が書き込まれた後にBL1から右画像を書き込む場合には右画像の先頭画素を既にVRAMに書き込み済みの右画像の最終画素の画像データとの差分に基づいて圧縮し2番目以降の画素を左隣の画素の画像データとの差分に基づいて圧縮する。
【選択図】図2

Description

本発明は、表示部に画像を表示する画像表示装置に関する。
従来、この種の画像表示装置としては、1ライン分の画像データを一時的に格納するラインバッファーと、読み出しと書き込みとが非同期で行なわれるVRAM(VideoRAM)とを備えるものが提案されている(例えば、特許文献1参照)。この装置では、ラインバッファーから読み出した画像データを圧縮してVRAMに書き込むと共に所定周期でVRAMに格納されている画像データを読み出して解凍しながら表示装置(LCD)に出力する。
特開2002−55667号公報
ところで、1ライン分の画像データのデータ量よりも容量が小さな2つのラインバッファーを備え、1ライン分の画像データを分割して各ラインバッファーに保持するものを考えると、比較的高いデータ転送レートを保つためには、複数のラインバッファーからフレームメモリーへの画像データの書き込みを効率良く行なう必要がある。一方、近年、ディスプレイの高解像度化や高階調度化が進んでおり、取り扱う画像のデータ容量が増大していることを考えると、できる限り効率の良い圧縮を施して、フレームメモリーの容量をできる限り節約することが望ましい。
本発明の画像表示装置は、単位ライン分の画像データを複数に分割して格納する複数のラインバッファーを備えるものにおいて、ラインバッファーからフレームメモリーへの画像データの書き込みを効率よく行なうことを主目的とする。
本発明の画像表示装置は、上述の主目的を達成するために以下の手段を採った。
本発明の画像表示装置は、
表示部に画像を表示する画像表示装置であって、
単位ライン分の画像データを分割して格納する複数のラインバッファーと、
単位フレーム分の画像データを格納するフレームメモリーと、
前記複数のラインバッファー毎に独立して動作し、前記フレームメモリーへの画像データの書き込みが禁止されていないラインバッファーの画像データを1画素ずつ順次読み出すと共に圧縮して前記フレームメモリーに書き込む圧縮手段と、
前記圧縮手段とは非同期に前記フレームメモリーに格納されている画像データを順次読み出して解凍すると共に該読み出しと競合する前記ラインバッファーから前記フレームメモリーへ画像データの書き込みを禁止する解凍手段と、
前記解凍された画像データを前記表示部に出力する表示出力手段と、
を備え、
前記圧縮手段は、前記ラインバッファーから読み出した画像データの圧縮を前記フレームメモリーに格納されている隣接画素の画像データの参照を伴って行なう第1の処理を実行し、前記読み出した画像データと前記隣接画素の画像データとが異なるラインバッファーからのデータである場合には前記第1の処理とは異なる第2の処理を実行する手段である
ことを要旨とする。
この本発明の画像表示装置では、単位ライン分の画像データを分割して格納する複数のラインバッファーを設けると共に単位フレーム分の画像データを格納するフレームメモリーを設け、圧縮手段が複数のラインバッファー毎に独立して動作しフレームメモリーへの画像データの書き込みが禁止されていないラインバッファーの画像データを1画素ずつ順次読み出すと共に圧縮してフレームメモリーに書き込み、解凍手段が圧縮手段とは非同期にフレームメモリーに格納されている画像データを順次読み出して解凍すると共に読み出しと競合するラインバッファーからフレームメモリーへの画像データの書き込みを禁止する。そして、圧縮手段がラインバッファーから読み出した画像データの圧縮をフレームメモリーに格納されている隣接画素の画像データの参照を伴って行なう第1の処理を実行し、読み出した画像データと隣接画素の画像データとが異なるラインバッファーからのデータである場合には第1の処理とは異なる第2の処理を実行する。これにより、単位ライン分の画像データを複数に分割して格納する複数のラインバッファーを備えるものとしても、ラインバッファーからフレームメモリーへの画像データの書き込みを効率よく行なうことができる。
こうした本発明の画像表示装置において、前記圧縮手段は、前記読み出した画像データと同一フレームの前記隣接画素の画像データが前記フレームメモリーに書き込まれているときには前記読み出した画像データと前記隣接画素の画像データとが異なるラインバッファーからのデータである場合であっても前記第1の処理を実行する手段であるものとすることもできる。こうすれば、圧縮効率を更に向上させることができる。この態様の本発明の画像表示装置において、前記複数のラインバッファーは、第1のラインバッファーと、該第1のラインバッファーよりも画素順が後の第2のラインバッファーとを有し、前記圧縮手段は、同一ラインに対して前記第2のラインバッファーから前記フレームメモリーへの画像データの書き込みが禁止されておらず前記第1のラインバッファーから前記フレームメモリーへの画像データの書き込みも禁止されていない場合にはフラグを第1の状態に設定し、同一ラインに対して前記第2のラインバッファーから前記フレームメモリーへの画像データの書き込みが禁止されていないが前記第1のラインバッファーから前記フレームメモリーへの画像データの書き込みが禁止されている場合には前記フラグを第2の状態に設定する手段であり、前記解凍手段は、前記設定されたフラグの状態に対応する解凍処理を実行する手段であるものとすることもできる。
また、本発明の画像表示装置において、前記第1の処理は、前記読み出した画像データと前記隣接画素の画像データとの差分により圧縮する処理であるものとすることもできる。
さらに、本発明の画像表示装置において、前記第2の処理は、無圧縮処理であるものとすることもできる。
また、本発明の画像表示装置において、前記第2の処理は、前記読み出した画像データと予め定めた所定データとの差分により圧縮する処理であるものとすることもできる。
プリンターの構成の概略を示す構成図。 LCDコントローラーの概略構成図。 バッファーBL0側書き込み処理ルーチンの一例を示すフローチャート。 バッファーBL1側書き込み処理ルーチンの一例を示すフローチャート。 VRAM内の圧縮データの構造を示す説明図。 フラグの状態を示す説明図。 フレーム解凍処理ルーチンの一例を示すフローチャート。 VRAMのデータの読み書きの様子を説明する説明図。 変形例のVRAM内の圧縮データの構造を示す説明図。 変形例のVRAM内の圧縮データの構造を示す説明図。
次に、本発明の実施の形態を図面に基づいて説明する。図1は、本発明の一実施形態であるプリンター10の構成の概略を示す構成図である。本実施形態のプリンター10は、図1に示すように、インクを吐出する印刷ヘッド45を有するインクジェット式の印刷機構40と、ディスプレイ22付きの操作パネル20と、ディスプレイ22を表示制御するLCDコントローラー30と、プリンター全体をコントロールするメインコントローラー50と、を備える。
印刷機構40は、左右方向(主走査方向)にループ状に架け渡されたキャリッジベルト41により駆動されガイド42に沿って左右に往復するキャリッジ43と、キャリッジ43にシアン・マゼンダ・イエロー・ブラック等の各色のインクを供給するインクカートリッジ44と、各インクカートリッジ44から供給された各インクに圧力をかけてノズルから記録紙Sに向かってインクを吐出する印刷ヘッド45と、副走査方向に記録紙Sを搬送する搬送ローラー46とを備える。インクカートリッジ44は、印刷機構40の下方に取り付けられており、インクカートリッジ44がキャリッジ43上に搭載されていない、いわゆるオフキャリッジタイプである。印刷ヘッド45は、ここでは圧電素子に電圧をかけることによりこの圧電素子を変形させてインクを加圧する方式を採用しているが、発熱抵抗体(例えばヒータなど)に電圧をかけインクを加熱して発生した気泡によりインクを加圧する方式を採用してもよい。
操作パネル20は、文字や図形,記号などを表示する液晶ディスプレイ(LCD)としてのディスプレイ22と、ディスプレイ22に隣接して配置されたボタン類24とを備える。ディスプレイ22は、本実施形態では、960ドット×240ドットの画素により構成されており、960ドット分の画像データにより1ラインが形成され、240ラインのラインデータにより1フレーム(1画像)が形成される。ボタン類24は、電源のオンオフを行なうための電源ボタン24aや、ディスプレイ22に表示されている画像等の表示サイズを6分割表示・15分割表示・全画面表示等に切り替えるための表示切替ボタン24b、記録紙Sへの印刷実行を指示するための印刷ボタン24c、ディスプレイ22に表示された複数の選択肢の中から所望の選択肢を選択したりカーソルを移動したりするときに操作される上下左右ボタン24d、この上下左右ボタン24dの中央に配置され上下左右ボタン24dによって選択されている選択肢に決定したことを指示するためのOKボタン24eなどで構成されている。
ディスプレイ22は、LCDコントローラー30による制御を受けて画面表示を行なう。図2は、LCDコントローラー30の構成の概略を示す構成図である。LCDコントローラー30は、図示するように、入力されたシリアルデータの画像データをパラレルデータの画像データに変換する入力SP変換部31と、パラレルデータに変換された画像データの1ライン分を一時的に保持するラインバッファー32と、ラインバッファー32から画像データを1画素ずつ読み出して圧縮する圧縮部33と、1フレーム分の圧縮データを保持するVRAM35と、圧縮データのVRAM35への書き込みとVRAM35に保持されている圧縮データの読み出しとを制御するVRAM制御部34と、水平/垂直同期信号などの各種同期信号を発生させる同期信号発生部36と、ディスプレイ22への画面表示の水平/垂直同期信号に同期してVRAM35から周期的に圧縮データを読み出すと共に解凍して元の画像データを復元する解凍部37と、復元された画像データをディスプレイ22に表示するためのデータ変換を行なう出力データ変換部38と、ディスプレイ22に接続されたLCDインターフェース(I/F)39とを備える。
ラインバッファー32は、例えば429ワード×24ビットのSRAM(StaticRAM)により構成された2個のラインバッファーBL0,BL1からなり、2個のラインバッファーBL0,BL1で1ライン分の画像データを画像の左から右方向に順に保持する。本実施形態では、1ライン分の画像データのうち左半分(左画像)をラインバッファーBL0で保持し、右半分(右画像)をラインバッファーBL1で保持するものとした。
VRAM35からの圧縮データの読み出しは、同期信号発生部36から水平同期信号が出力されたときに解凍部37がVRAM制御部34に指示することにより開始され、次の水平同期信号が出力されるまでの1周期の間に1ライン分の圧縮データが画像の左から右方向に順に読み出される。また、圧縮データの読み出しは、同期信号発生部36から出力される1画素分の圧縮データの読み出しタイミングを定めるクロック信号に従って1画素分ずつ行なわれる。一方、VRAM35への圧縮データの書き込みは、上述した圧縮データの読み出し(水平同期信号)とは非同期に、圧縮部33がVRAM制御部34に指示することにより行なわれる。具体的には、ラインバッファー32(ラインバッファーBL0,BL1)に1ライン分の画像データが記憶されたタイミングで開始され、画像の左から右方向に1画素分ずつラインバッファー32から画像データを読み出して圧縮してからVRAM35に書き込むことにより行なわれる。本実施形態では、2つのラインバッファーBL0,BL1毎に独立して画像データを読み出して圧縮データとしてVRAM35に書き込むものとした。したがって、ラインバッファーBL0は1ラインの左半分の画像が保持されるとラインバッファーBL1から独立してVRAM35への書き込みを行ない、ラインバッファーBL1は1ラインの右半分の画像が保持されるとラインバッファーBL2から独立してVRAM35への画像データの書き込みを行なう。上述したように、VRAM35からの圧縮データの読み出しとVRAM35への圧縮データの書き込みとが非同期で行なわれることから、圧縮データの読み出しの途中で同一ラインの新たな圧縮データの書き込みが追い越し、或いは、VRAM35への新たな圧縮データの書き込みの途中で同一ラインの圧縮データの読み込みが追い越す場合(読み出しと書き込みとが競合する場合)が生じる。本実施形態では、こうした追い越しが生じる可能性がある期間を書き込み禁止期間として設定し、VRAM35への圧縮データの書き込みを禁止している。本実施形態では、2つのラインバッファーBL0,BL1は、互いに独立してデータの読み出しと書き込みとを行なうから、書き込み禁止期間がそれぞれ別々のタイミングに設定されている。したがって、ラインバッファーBL0に左画像が保持され且つラインバッファーBL1に右画像が保持されているときでも、ラインバッファーBL0からVRAM35に左画像が書き込まれるタイミングとラインバッファーBL1からVRAM35に右画像が書き込まれるタイミングとが入れ替わる場合がある。
コントローラー50は、CPU51を中心とするマイクロプロセッサとして構成されており、各種処理プログラムや各種データ、各種テーブルなどを記憶したROM52と、一時的にデータを記憶するRAM53と、電気的に書き換え可能で電源を切ってもデータは保持されるフラッシュメモリー54と、メモリーカードスロット18に挿入されたメモリーカードMや印刷機構40、操作パネル20と通信を可能とするインタフェース55(I/F)とを備え、これらはバス57を介して互いに信号のやり取りが可能なように接続されている。このコントローラー50は、メモリーカードスロット18に挿入されたメモリーカードMの画像ファイルなどを入力し、操作パネル20のボタン群22からの指令信号や印刷機構40の各部からの検出信号などを入力する。また、コントローラー50は、メモリーカードMに編集画像などを保存するほか、印刷機構40の各部への制御信号や操作パネル20のディスプレイ22への制御信号を出力する。
次に、こうして構成されたプリンター10の動作、特に、ラインバッファー32からの画像データを圧縮してVRAM35に書き込む際の動作とVRAM35から圧縮データを読み出して解凍する際の動作とを説明する。まず、前者の動作について説明し、その後、後者の動作について説明する。図3は、圧縮部33により実行されるバッファーBL0側書き込み処理ルーチンの一例を示すフローチャートであり、図4は、圧縮部33により実行されるバッファーBL1側書き込み処理ルーチンの一例を示すフローチャートである。両ルーチンは、それぞれ並行して実行される。
バッファーBL0側書き込み処理ルーチンが実行されると、まず、ラインバッファーBL0に1ラインの左半分の画像データすべてが保持されるのを待ち(ステップS100)、ラインバッファーBL0からVRAM35へのデータの書き込みが禁止されている(書き込み禁止期間中)か否かを判定する(ステップS110)。ここで、書き込みの禁止は、圧縮部33によるラインバッファーBL0からVRAM35への左画像の圧縮データの書き込みと、解凍部37による同一ライン上の左画像の圧縮データの読み出しとが競合しているときに解凍部37によりなされる。書き込み禁止期間中のときにはそのまま待機し、書き込み禁止期間中でないときには、圧縮モードをモード0に設定すると共に(ステップS120)、画素カウンターC0を値0に初期化する(ステップS130)。続いて、画素カウンターC0が示すラインバッファーBL0のアドレス(画素)から画像データを読み出してモード0により圧縮する(ステップS140)。そして、画素カウンターC0を値1だけインクリメントし(ステップS150)、ラインバッファーBL0が空であるか否かを判定し(ステップS160)、空でないときにはステップS140に戻って次の画素の画像データをラインバッファーBL0から読み出して圧縮する処理を繰り返し、ラインバッファーBL0が空のときには本ルーチンを終了する。ここで、モード0の圧縮モードは、本実施形態では、画素カウンターC0が値0を示す先頭画素については無圧縮とし、画素カウンターC0が値1を示す2番目の画素から最終画素については左に隣接する画素の画像データ(1つ前に圧縮した画像データ)との差分を演算し演算した差分を量子化する(DPCM符号化)ことにより圧縮するものとした。なお、ステップS140により画素カウンターC0が示す画素の画像データが読み出されると、読み出された画像データを一時的に保持することにより、保持した画像データを値1加算した次の画素カウンターC0が示す画素の画像データの圧縮に用いるものとした。
次に、バッファーBL1側書き込み処理ルーチンについて説明する。バッファーBL1側書き込み処理ルーチンが実行されると、まず、ラインバッファーBL1に1ラインの右半分の画像データすべてが保持されるのを待ち(ステップS200)、ラインバッファーBL1からVRAM35へのデータの書き込みが禁止されている(書き込み禁止期間中)か否かを判定する(ステップS210)。ここで、書き込みの禁止は、圧縮部33によるラインバッファーBL0からVRAM35への右画像の圧縮データの書き込みと、解凍部37による同一ライン上の右画像の圧縮データの読み出しとが競合しているときに解凍部37によりなされる。書き込み禁止期間中のときにはそのまま待機し、ラインバッファーBL1が書き込み禁止期間中でないときには、さらに、1ラインの左半分の画像データを保持するラインバッファーBL0が書込禁止期間中か否かを判定する(ステップS220)。ラインバッファーBL0が書込禁止期間中でないときには、フラグFを値0に設定すると共に(ステップS230)、圧縮モードを前述したモード0に設定し(ステップS240)、ラインバッファーBL0が書込禁止期間中のときにはフラグFに値1を設定すると共に(ステップS250)、圧縮モードにモード1を設定する(ステップS260)。ここで、フラグFは、値0のときには左画像の書き込みのタイミングが右画像の書き込みのタイミングよりも早いことを示し、値1のときには右画像の書き込みのタイミングが左画像の書き込みのタイミングよりも早いことを示す。続いて、画素カウンターC0を値0に初期化し(ステップS270)、画素カウンターC0が示すラインバッファーBL1のアドレス(画素)から画像データを読み出して前述したステップS240或いはステップS260により設定された圧縮モードにより圧縮する(ステップS280)。そして、画素カウンターC0を値1だけインクリメントし(ステップS290)、ラインバッファーBL1が空か否かを判定し(ステップS300)、空でないときにはステップS280に戻って次のアドレス(画素)の画像データをラインバッファーBL0から読み出して圧縮する処理を繰り返し、バッファーBL1が空のときには本ルーチンを終了する。ここで、モード1の圧縮モードは、画素カウンターC0が値0を示す先頭画素についてはラインバッファーBL0からの最終画素の画像データとの差分に基づいて前述したDPCM符号化することにより圧縮し、画素カウンターC0が値1を示す2番目の画素から最終画素についてはモード0による圧縮と同様に左に隣接する画素の画像データ(1つ前に圧縮した画像データ)との差分に基づいてDPCM符号化することにより圧縮するものとした。なお、ラインバッファーBL0からの最終画素の画像データは、バッファーBL0側書き込み処理ルーチンで保存した圧縮前の画像データを用いることができる。
図5に、VRAM35内の圧縮データの構造を示し、図6に、フラグFの状態を示す。本実施形態では、画像データをRGBの各輝度値を8ビットで表現し、DPCM符号化による量子化を4ビットで行なうものとしたから、無圧縮のデータは24ビットのデータサイズとなり、DPCM符号化により圧縮したデータは12ビットのデータサイズとなる。図示するように、同一ライン上でラインバッファーBL0が書込禁止期間中でラインバッファーBL0からVRAM35に左画像の圧縮データが書き込まれる前にラインバッファーBL1からVRAM35に右画像の圧縮データを書き込むときには(フラグFが値0)、未だ左画像の最終画素の圧縮データは書き込まれておらずDPCM符号化による圧縮を行なうことができないから、無圧縮とし、ラインバッファーBL0が書込禁止期間中でなくラインバッファーBL0からVRAM35に左画像の圧縮データが書き込まれた後にラインバッファーBL1からVRAM35に右画像の圧縮データを書き込むときには(フラグFが値1)、既に左画像の最終画素の圧縮データが書き込まれているから、DPCM符号化による圧縮を行なうのである。これにより、右画像の先頭画素のデータを常に無圧縮とするものに比して、圧縮効率を高めることができる。
次に、フレーム解凍処理について説明する。図7は、フレーム解凍処理の一例を示すフローチャートである。フレーム解凍処理が実行されると、まず、ラインカウンタCLを値0に初期化し(ステップS400)、画素カウンタC0を値0に初期化する(ステップS410)。続いて、画素カウンタC0が示すVRAM35のアドレス(画素)の圧縮データを読み出すと共にモード0で圧縮データを解凍し(ステップS420)、画素カウンタC0を値1だけインクリメントし(ステップS430)、左画像の圧縮データの読み出しが完了するまで、ステップS410に戻って処理を繰り返す。左画像の圧縮データの読み出しが完了すると、フラグFを読み出すと共に(ステップS450)、画素カウンタC0を値0に初期化し(ステップS460)、フラグFが値0のときには(ステップS470)、VRAM35上の同一ラインの左画像の書き込みのタイミングが右画像の書き込みのタイミングよりも早く圧縮データはモード0で圧縮されていると判断し、モード0で解凍処理を実行し(ステップS480)、フラグFが値1のときには(ステップS470)、VRAM35上の同一ラインの右画像の書き込みのタイミングが左画像の書き込みのタイミングよりも早く圧縮データはモード1で圧縮されていると判断し、モード1で解凍処理を実行する(ステップS490)。そして、画素カウンタC0を値1だけインクリメントし(ステップS500)、右画像の圧縮データの読み出しが完了するまでステップS470に戻って処理を繰り返す(ステップS510)。右画像の圧縮データの読み出しが完了すると、ラインカウンタCLを値1だけインクリメントし(ステップS520)、全ラインの圧縮データの読み出しが完了するまでステップS410に戻ってステップS410〜S510の処理を繰り返し(ステップS530)、全ラインの圧縮データの読み出しが完了すると、本ルーチンを終了する。
図8に、VRAMのデータの読み書きの様子を示す。図示するように、1ライン分の画像データの左半分(左画像)がラインバッファーBL0に、右半分(右画像)がラインバッファーBL1に保持されると、VRAM35の同一ライン上の左画像が読み出し中でラインバッファーBL0が書き込み禁止期間中のときにはラインバッファーBL0よりも早いタイミングでラインバッファーBL1から画像データが読み出され圧縮されてVRAM35に書き込まれる。VRAM35の左画像の読み出しが完了しラインバッファーBL0の書込禁止が解除されると、ラインバッファーBL1よりも遅れてラインバッファーBL0から画像データが読み出され圧縮されてVRAM35に書き込まれる。前述したように、画像データの圧縮は左に隣接する画素の画像データとの差分に基づいて行なわれ、右画像の先頭画素の左に隣接する画素は左画像の最終画像となるから、上述した場合には右画像の先頭画素の画像データは無圧縮の状態でVRAM35に書き込まれることになる。
ここで、本実施形態の構成要素と本発明の構成要素との対応関係を明らかにする。本実施形態のラインバッファーBL0,BL1が本発明の「複数のラインバッファー」に相当し、VRAM35が「フレームメモリー」に相当し、圧縮部33が「圧縮手段」に相当し、解凍部37が「解凍手段」に相当し、出力データ変換部38が「表示出力手段」に相当する。
以上説明した実施例のプリンター10によれば、ラインバッファー32を1ライン分の画像データの左半分(左画像)と右半分(右画像)とを各々保持する2つのラインバッファーBL0,BL1により構成し、各々にVRAM35からのデータの読み出しと競合しないよう書込禁止期間を設定して各々を独立して動作させるものとし、ラインバッファーBL0が書込禁止期間中でラインバッファーBL0からVRAM35に左画像のデータが書き込まれる前にラインバッファーBL1からVRAM35に同一ラインの右画像のデータを書き込む場合には、右画像の先頭画素については無圧縮とし、2番目以降の画素については1つ前の画素(左に隣接する画素)の画像データとの差分に基づいて圧縮し、ラインバッファーBL0が書込禁止期間中でなくラインバッファーBL0からVRAM35に左画像のデータが書き込まれた後にラインバッファーBL1からVRAM35に同一ラインの右画像のデータを書き込む場合には、右画像の先頭画素については左隣の画素である左画像の最終画素の画像データとの差分に基づいて圧縮し、2番目以降の画素については1つ前の画素(左に隣接する画素)の画像データとの差分に基づいて圧縮するから、ラインバッファー32からVRAM35へのデータの書き込みを効率良く行なうことができると共に圧縮効率を高めることができる。
上述した実施形態では、右画像の先頭画素のデータ圧縮について、ラインバッファーBL0からVRAM35に左画像のデータが書き込まれる前にラインバッファーBL1からVRAM35に右画像のデータを書き込む場合には、無圧縮とし、ラインバッファーBL0からVRAM35に左画像のデータが書き込まれた後にラインバッファーBL1からVRAM35に右画像のデータを書き込む場合には、左隣の画素である左画像の最終画素の画像データとの差分に基づいて圧縮するものとしたが、いずれの場合についても無圧縮とするものとしてもよいし、左画像の最終画素の画像データに代えて予め定めた固定値との差分に基づいてDPCM符号化により圧縮するものとしてもよい。前者の場合におけるVRAM35の圧縮データの構造を図9に示し、後者の場合におけるVRAM35の圧縮データの構造を図10に示す。
上述した実施形態では、左画像の先頭画素のデータは圧縮しないものとしたが、これに限られず、例えば、予め定めた固定値との差分に基づいてDPCM符号化により圧縮するものとしてもよい。
上述した実施形態では、本発明を液晶ディスプレイ付きのプリンター10に適用して説明したが、これに限られず、ディスプレイを備える機器であれば、例えば、FAX機器やビューワー,パーソナルコンピューターなど如何なる機器に適用するものとしてもよい。また、ディスプレイも液晶ディスプレイに限られず、プラズマディスプレイや有機ELディスプレイなど複数の画素により構成される如何なるディスプレイに適用するものとしてもよい。
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
10 プリンター、18 メモリーカードスロット、20 操作パネル、22 ディスプレイ、24 ボタン類、24a 電源ボタン、24b 表示切替ボタン、24c 印刷ボタン、24d 上下左右ボタン、24e OKボタン、30 LCDコントローラー、31 入力SP変換部、32 ラインバッファー、33 圧縮部、34 VRAM制御部、35 解凍部、36 同期信号発生部、38 出力データ変換部、39 LCDインターフェース(I/F)、40 印刷機構、41 キャリッジベルト、42 ガイド、43 キャリッジ、44 インクカートリッジ、45 印刷ヘッド、46 搬送ローラ、50 メインコントローラー、51 CPU、52 ROM、53 RAM、54 フラッシュメモリー、55 インターフェース(I/F)、S 記録紙、M メモリーカード。

Claims (6)

  1. 表示部に画像を表示する画像表示装置であって、
    単位ライン分の画像データを分割して格納する複数のラインバッファーと、
    単位フレーム分の画像データを格納するフレームメモリーと、
    前記複数のラインバッファー毎に独立して動作し、前記フレームメモリーへの画像データの書き込みが禁止されていないラインバッファーの画像データを1画素ずつ順次読み出すと共に圧縮して前記フレームメモリーに書き込む圧縮手段と、
    前記圧縮手段とは非同期に前記フレームメモリーに格納されている画像データを順次読み出して解凍すると共に該読み出しと競合する前記ラインバッファーから前記フレームメモリーへ画像データの書き込みを禁止する解凍手段と、
    前記解凍された画像データを前記表示部に出力する表示出力手段と、
    を備え、
    前記圧縮手段は、前記ラインバッファーから読み出した画像データの圧縮を前記フレームメモリーに格納されている隣接画素の画像データの参照を伴って行なう第1の処理を実行し、前記読み出した画像データと前記隣接画素の画像データとが異なるラインバッファーからのデータである場合には前記第1の処理とは異なる第2の処理を実行する手段である
    画像表示装置。
  2. 前記圧縮手段は、前記読み出した画像データと同一フレームの前記隣接画素の画像データが前記フレームメモリーに書き込まれているときには前記読み出した画像データと前記隣接画素の画像データとが異なるラインバッファーからのデータである場合であっても前記第1の処理を実行する手段である請求項1記載の画像表示装置。
  3. 請求項2記載の画像表示装置であって、
    前記複数のラインバッファーは、第1のラインバッファーと、該第1のラインバッファーよりも画素順が後の第2のラインバッファーとを有し、
    前記圧縮手段は、同一ラインに対して前記第2のラインバッファーから前記フレームメモリーへの画像データの書き込みが禁止されておらず前記第1のラインバッファーから前記フレームメモリーへの画像データの書き込みも禁止されていない場合にはフラグを第1の状態に設定し、同一ラインに対して前記第2のラインバッファーから前記フレームメモリーへの画像データの書き込みが禁止されていないが前記第1のラインバッファーから前記フレームメモリーへの画像データの書き込みが禁止されている場合には前記フラグを第2の状態に設定する手段であり、
    前記解凍手段は、前記設定されたフラグの状態に対応する解凍処理を実行する手段である
    画像表示装置。
  4. 前記第1の処理は、前記読み出した画像データと前記隣接画素の画像データとの差分により圧縮する処理である請求項1ないし3いずれか1項に記載の画像表示装置。
  5. 前記第2の処理は、無圧縮処理である請求項1ないし4いずれか1項に記載の画像表示装置。
  6. 前記第2の処理は、前記読み出した画像データと予め定めた所定データとの差分により圧縮する処理である請求項1ないし4いずれか1項に記載の画像表示装置。
JP2009285142A 2009-12-06 2009-12-16 画像表示装置 Pending JP2011128283A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009285142A JP2011128283A (ja) 2009-12-16 2009-12-16 画像表示装置
US12/970,308 US20110134134A1 (en) 2009-12-06 2010-12-16 Image display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009285142A JP2011128283A (ja) 2009-12-16 2009-12-16 画像表示装置

Publications (1)

Publication Number Publication Date
JP2011128283A true JP2011128283A (ja) 2011-06-30

Family

ID=44081586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009285142A Pending JP2011128283A (ja) 2009-12-06 2009-12-16 画像表示装置

Country Status (2)

Country Link
US (1) US20110134134A1 (ja)
JP (1) JP2011128283A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI397885B (zh) * 2008-05-07 2013-06-01 Novatek Microelectronics Corp 用於一平面顯示器之一時序控制器存取資料的方法與平面顯示器
JP6034135B2 (ja) * 2012-10-30 2016-11-30 シナプティクス・ジャパン合同会社 表示制御装置及びデータ処理システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825424A (en) * 1996-06-19 1998-10-20 Thomson Consumer Electronics, Inc. MPEG system which decompresses and recompresses image data before storing image data in a memory and in accordance with a resolution of a display device
US6594315B1 (en) * 1996-12-18 2003-07-15 Thomson Licensing S.A. Formatting of recompressed data in an MPEG decoder
EP1160759A3 (en) * 2000-05-31 2008-11-26 Panasonic Corporation Image output device and image output control method
JP2003274156A (ja) * 2002-03-15 2003-09-26 Ricoh Co Ltd 画像処理装置および方法

Also Published As

Publication number Publication date
US20110134134A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
JP5315797B2 (ja) 画面表示制御装置
JP2008147883A (ja) 画像処理装置、記録装置、画像処理方法、プログラム、および記憶媒体
US9176935B2 (en) Image forming apparatus capable of displaying print preview on screen
JP2009060444A (ja) 画像復号装置、画像復号方法及び記録装置
JP2011128283A (ja) 画像表示装置
JP2011158532A (ja) 画像表示装置およびプログラム並びに画像表示制御方法
JP2008147884A (ja) 画像処理装置、記録装置、画像処理方法、プログラム、および記憶媒体
JP2007108353A (ja) 情報処理装置
US8179398B2 (en) Screen display control device
JP5256789B2 (ja) 画面表示制御装置
JP2009218809A (ja) 画像処理装置、画像処理方法及びそのプログラム
JP2006091750A (ja) 画像表示制御装置、印刷装置、及び画像表示制御方法
US20090207463A1 (en) Screen display control device
JPH10207645A (ja) 出力制御方法とその装置と該装置を備えた画像形成装置及び前記方法を実施するプログラムを記憶した記憶媒体
JP6035848B2 (ja) 画像表示装置およびプログラム並びに画像表示装置の制御方法
JP2004171050A (ja) 印刷制御装置、印刷制御装置の制御方法、印刷制御装置の制御プログラム、印刷システムおよび印刷装置
US8837848B2 (en) Image processing device and image processing method
JP2006102990A (ja) 印刷装置、印刷システム及びプログラム
JP6091071B2 (ja) データ復号装置
US20110069231A1 (en) Image forming apparatus and display method of image forming apparatus
JP2010226381A (ja) 表示制御装置およびこの装置を備える印刷装置
JP6481391B2 (ja) 画像形成遠隔操作システム、画像形成装置および遠隔操作における画像転送方法
JP4952153B2 (ja) 印刷装置および印刷方法
JP2009017268A (ja) 静止画像作成装置及び静止画像作成方法
JPH0898032A (ja) 画像データ処理装置