具体实施方式
1.实施方式概要
首先,说明本发明所公开的实施方式的概要。在关于实施方式的概要说明中标注括号而参照的附图中的附图标记只是例示其包含在所标注的构成要素的概念中。
〔1〕<<行存储器和逻辑电路>>
接收多个显示行的显示行数据(DT_DISP)来驱动控制显示面板(3)的显示驱动器(1)具有:输入电路,其输入从外部供给的显示行数据;行存储器(11),其能够存储输入到上述输入电路的显示行数据;逻辑电路(10),其控制显示行数据相对于上述行存储器的写入和读出,并且使用从行存储器读出的数据来重排显示行数据的像素数据,从而生成显示驱动数据;和驱动电路(13_A、13_B、14_A、14_B),其基于从上述逻辑电路输出的驱动数据以显示行为单位来驱动显示面板。上述驱动电路隔着上述逻辑电路及上述行存储器而分离配置在其两侧。上述行存储器具有与比显示帧的显示行数少的行数对应的存储容量。
由此,通过使用逻辑电路和行存储器,能够无需在狭窄的部位追加多个电路要素的复杂结构地进行显示行数据的重排,其中,在狭窄的部位追加多个电路要素是指例如增加沿驱动端子配置的线锁存器的级数、或在线锁存器之间的传输路径上配置多个多工器等。另外,与采用这样的复杂结构的情况相比能够减小布局面积。并且,也不存在采用帧存储器的情况那样的占有面积大幅增大的担心。而且,能够在显示驱动器侧改变显示行数据的像素数据的排列。即,能够增加显示驱动器侧的数据处理的自由度,也有助于主机装置的负担减轻。
〔2〕<<与显示面板的子像素映射相应的像素数据的重排>>
在项1中,上述逻辑电路将输入到上述输入电路的显示行数据存储到上述行存储器中,并且使用所输入的该显示行数据、和涉及紧挨着该显示行数据的显示行之前的显示行且从上述行存储器读出的显示行数据,来以显示像素为单位在同一显示行内或相邻显示行之间进行像素数据的重排,由此,使像素数据的排列与构成显示面板的像素的子像素映射对应(图7至图11)。
由此,能够不给主机装置添加负担地通过显示驱动器其自身来使像素数据的排列与构成显示面板的像素的子像素映射对应。
〔3〕<<放大>>
在项1中,上述逻辑电路通过n次读出与每一个显示行对应的显示行数据并以像素为单位重复n次地配置同一像素数据,来进行用于图像放大的显示行数据的重排(图5、图6)。
由此,能够不给主机装置添加负担地通过显示驱动器其自身来进行用于放大显示的数据操作。
〔4〕<<子像素数据的纵向、横向及斜向移动>>
在项2中,上述逻辑电路依次重复以下处理直至最后的显示行:将第1显示行数据的第1子像素位置的子像素数据重排到接着上述第1显示行数据的第2显示行数据的第2子像素位置上,将第2显示行数据的第2子像素位置的子像素数据重排到接着上述第2显示行数据的第3显示行数据的第2子像素位置上,并使第3显示行数据的第2子像素位置的子像素数据移动到第3显示行数据的第1子像素位置上(图7、图8)。
由此,能够不给主机装置添加负担地通过显示驱动器其自身在同一或相邻的显示行数据之间进行子像素数据的纵向、横向及斜向移动。
〔5〕<<子像素数据的纵向、横向及斜向移动>>
在项2中,上述逻辑电路依次重复以下处理直至最后的显示行:针对输入到输入电路的第1显示行数据而将其第1子像素位置的子像素数据存储到行存储器中;针对输入到输入电路的接下来的第2显示行数据而将其第2子像素位置的子像素数据存储到行存储器中,并且从上述行存储器读出上述第1显示行数据的第1子像素位置的子像素数据,将读出的上述第1显示行数据的第1子像素位置的子像素数据重排到该输入的上述第2显示行数据的第2子像素位置上;针对输入到输入电路的接下来的第3显示行数据而将其第1子像素位置的子像素数据存储到行存储器中,并且将输入的第3显示行数据的第2子像素位置的子像素数据重排到该第3显示行数据的第1子像素位置上,并从上述行存储器读出第2显示行数据的第2子像素位置的子像素数据,将读出的上述第2显示行数据的第2子像素位置的子像素数据重排到该输入的上述第3显示行数据的第2子像素位置上(图7、图8)。
由此,能够不给主机装置施加负担地通过显示驱动器其自身在同一或相邻的显示行数据之间进行子像素数据的纵向、横向及斜向移动。
〔6〕<<子像素数据的纵向移动>>
在项2中,上述逻辑电路依次重复以下处理直至最后的显示行数据:将第1显示行数据的第1子像素位置的子像素数据排重排到接下来的第2显示行数据的第1子像素位置上,将接着上述第1显示行数据的第2显示行数据的第1子像素位置的子像素数据重排到接着上述第2显示行数据的第3显示行数据的第1子像素位置上。
由此,能够不给主机装置添加负担地通过显示驱动器其自身在相邻的显示行数据之间进行子像素数据的纵向移动(图9)。
〔7〕<<子像素数据的纵向及横向移动>>
在项2中,上述逻辑电路依次重复以下处理直至最后的显示行数据:将第1显示行数据的第1子像素位置的子像素数据重排到接着上述第1显示行数据的第2显示行数据的第1子像素位置上后,将该显示行的各子像素数据以子像素为单位右移;将上述第2显示行数据的第1子像素位置的子像素数据重排到接着上述第2显示行数据的第3显示行数据的第1子像素位置上;将上述第3显示行数据的第1子像素位置的子像素数据重排到接着上述第3显示行数据的第4显示行数据的第1子像素位置上后,将该显示行的各子像素数据以子像素为单位右移(图10)。
由此,能够不给主机装置添加负担地通过显示驱动器其自身在同一及相邻显示行数据之间进行子像素数据的纵向及横向移动。
〔8〕<<子像素数据的纵向及横向移动>>
在项2中,上述逻辑电路依次重复以下处理直至最后的显示行数据:将第1显示行数据的第1子像素位置的子像素数据重排到接着上述第1显示行数据的第2显示行数据的第1子像素位置上后,将该显示行的各子像素数据以子像素为单位左移;将上述第2显示行数据的第1子像素位置的子像素数据重排到接着上述第2显示行数据的第3显示行数据的第1子像素位置上;将上述第3显示行数据的第1子像素位置的子像素数据重排到接着上述第3显示行数据的第4显示行数据的第1子像素位置上后,将该显示行的各子像素数据以子像素为单位左移(图11)。
由此,能够不给主机装置添加负担地通过显示驱动器其自身在同一及相邻显示行数据之间进行子像素数据的纵向及横向移动。
〔9〕<<第偶数个/第奇数个的子像素位置>>
在项4至8中任一项中,上述第1子像素位置是从显示行数据的前头开始的第偶数个的各子像素位置,上述第2子像素位置是从显示行数据的前头开始的第奇数个的各子像素位置。
由此,由于行存储器具有存储第偶数个的子像素位置的数据的存储区域、和存储第奇数个的子像素位置的数据的存储区域,所以能够简单地实现项4至8中的任一处理。
2.实施方式的详细情况
更加详细地说明实施方式。
<显示驱动器>
图1示出显示驱动器的一例。图1所示的显示驱动器1没有特别限制,通过CMOS集成电路制造技术而形成在单晶硅那样的一个半导体基板上。
显示驱动器1从作为主机装置的主处理器2接收多个显示行的显示行数据来驱动控制液晶显示面板(也记作LCD面板)3。
虽然没有特别图示,但液晶显示面板3作为所谓的TFT(Thin FilmTransistor)液晶显示面板而构成,在图1的X方向上形成有多条扫描电极及公共电极,在Y方向上形成有多条信号电极,在各个交点位置处形成有像素。一个像素由例如RGB这三个子像素构成。子像素将栅极与扫描电极连接,将信号电极与源极连接,将一端与公共电极连接的电容与漏极连接。该电容用于液晶元件及电荷保持。在公共电极及扫描电极中与显示的扫描定时(水平同步定时)同步地施加有公共电压及扫描驱动电压,在按每条扫描线的水平同步期间,在信号电极中提供有与显示数据相应的灰阶驱动信号。由此,在每个显示行中确定了各个子像素的液晶元件的遮光状态,从而将图像显示在液晶显示面板3上。
显示驱动器1呈沿着液晶显示面板3的显示行(沿X方向)具有长边的矩形。在显示驱动器1的长度方向中央部配置有逻辑电路10、行存储器(LNMRY)11、及作为输入电路的主接口电路(HSTIF)12,在其两侧配置有源极放大电路13_A、13_B及线锁存电路14_A、14_B。此外,还配置有电源电路、灰阶电压产生电路、基准电压产生电路、栅极驱动信号产生电路等周边电路15。
主接口电路12是输入从作为主机装置的主处理器2供给的显示行数据的输入电路。以下为了便于说明而将主处理器2所供给的显示行数据记作输入显示行数据。虽然没有特别限制,但使输入显示行数据作为相对于在主机装置侧描绘在帧缓冲存储器中的图像数据的、按显示行顺序的像素数据或视频数据那样的流数据。
行存储器是能够存储输入到主接口电路12中的输入显示行数据的存储器,例如,由SRAM构成。其存储容量具有例如与该显示驱动器1能够显示驱动的液晶显示面板3的最大显示行尺寸的子像素数分别对应的存储位数的第1存储区域(第1存储行)和第2存储区域(第2存储行)。
逻辑电路10控制输入显示行数据相对于行存储器11的写入和读出,并且使用从主接口电路12接收的输入显示行数据及从行存储器11读出的数据,来进行重排显示行数据的像素数据的存取控制和数据处理,从而生成显示驱动数据。将从逻辑电路10输出的显示驱动数据提供到线锁存电路14_A、14_B,所提供的显示驱动数据依照显示定时并通过源极放大电路13_A、13_B而放大,由此,液晶显示面板3的信号电极在每个水平扫描期间以显示行为单位而驱动。显示行的扫描电极在每个水平扫描期间通过栅极驱动信号依次切换而驱动。
从上述源极放大电路13_A、13_B的各放大器输出的显示驱动信号(灰阶电压信号)S1~Sn与液晶显示面板3的各个信号电极对应。输出显示驱动信号S1~Sn的驱动端子(外部输出端子)虽然没有特别图示,但依照图1的显示驱动信号S1~Sn的排列而沿着显示驱动器1的长边配置。
图2示出逻辑电路的具体例。逻辑电路10具有数据处理部20及行存储器控制部30。行存储器控制部30具有:地址计数器(ADRCOUNT)31、读写时钟控制电路(RWCKCNT)32、读出数据控制电路(RDCNT)33、及写入数据控制电路(WDCNT)34。地址计数器(ADRCOUNT)31、读写时钟控制电路(RWCKCNT)32、及写入数据控制电路(WDCNT)34与从主接口电路12提供的动作时钟CK同步地动作。读出数据控制电路(RDCNT)33及数据处理部20与省略图示的显示动作用的时钟同步动作。
当从主处理器2供给显示行数据时,主接口电路12将输入显示数据DT_DISP提供到逻辑电路10,并且以输入显示数据的显示行为单位输出在数据的确定期间激活的数据使能信号DE。即,数据使能信号DE是在显示行周期中在数据确定期间激活的信号,能够基于例如输入显示数据的水平同步信号而生成。
在对行存储器11的第1存储行(第2存储行)进行写入的情况下,读写时钟控制电路RWCKCNT通过第1存储行写读模式信号MD_FML(第2存储行写读模式信号MD_SML)对行存储器11指示写模式(例如高电平),并在此期间使第1存储行写读时钟CK_FML(第2存储行写读时钟CK_SML)进行时钟变化来规定写入存取周期。而且,从地址计数器(ADRCOUNT)31将依次指定第1存储行(第2存储行)的存储单元的第1存储行地址信号ADR_FML(第2存储行地址信号ADR_SML)输入到行存储器11,并且,写入数据控制电路(WDCNT)34将第1存储行写入数据WD_FML(第2存储行写入数据WD_SML)依次输出到行存储器11。
另一方面,在从行存储器11的第1存储行(第2存储行)进行读出的情况下,读写时钟控制电路RWCKCNT通过第1存储行写读模式信号MD_FML(第2存储行写读模式信号MD_SML)对行存储器11指示读模式(例如低电平),在此期间使第1存储行写读时钟CK_FML(第2存储行写读时钟CK_SML)进行时钟变化来规定读出存取周期。而且,通过从地址计数器(ADRCOUNT)31将依次指定第1存储行(第2存储行)的存储单元的第1存储行地址信号ADR_FML(第2存储行地址信号ADR_SML)输出到行存储器11,来将第1存储行读出数据RD_FML(第2存储行读出数据RD_SML)依次从行存储器11输出到读出数据控制电路(RDCNT)33。
写入数据控制电路(WDCNT)34能够将本次写入到行存储器11中的第1存储行写入数据WD_FML(第2存储行写入数据WD_SML)作为第1处理数据FPD而供给到数据处理部20,另外,读出数据控制电路(RDCNT)33能够将从行存储器11读出的第1存储行读出数据RD_FML(第2存储行读出数据RD_SML)作为第2处理数据SPD而供给到数据处理部20。第2处理数据SPD成为第1处理数据FPD的接下来的显示行的数据。
数据处理部20使用第1处理数据FPD和第2处理数据SPD的双方或一方来进行针对输入显示数据的子像素数据的重排动作。重排的数据作为每个显示行的显示驱动数据DT_DRV而供给到线锁存电路14_A、14_B。
针对输入显示数据的子像素数据的重排动作模式虽然没有特别限制,但能够是基于寄存器设定的可编程指定、基于模式端子的指定、或模式固定等适当方式。在此,省略了该指定用的结构的详细说明。以下,大致区别分为用于放大显示的重排模式、和使像素数据的排列与构成液晶显示面板3的像素的子像素映射对应的重排模式,来说明各个重排动作模式。地址计数器(ADRCOUNT)31、读写时钟控制电路(RWCKCNT)32、读出控制电路(RDCNT)33、及写入控制电路(WTCNT)34的动作方式也根据重排动作模式而确定。
<<用于放大显示的重排>>
图3中例示出输入显示行数据的一部分。虽然没有特别限制,但在本说明书中,以RGB三色的数据表示一个像素,以Rxy、Gxy、Bxy三色的子像素数据表示一个像素。在图3中,作为输入显示行数据,第1显示行的第1像素数据P11以子像素数据R11、G11、B11表示,第2像素数据P12以子像素数据R12、G12、B12表示,该第2显示行的第1像素数据P21以子像素数据R21、G21、B21表示,该第2像素数据P22以子像素数据R22、G22、B22表示。
在放大显示的重排模式中,通过n次读出与每个显示行对应的显示行数据并以像素为单位而重复n次地配置同一像素数据,来进行用于图像放大的显示行数据的重排的操作。
图4中例示出用于放大显示的重排结果。图4是进行了4倍放大的例子。通过将一个像素的像素数据沿纵向及横向扩展地配置,能够得到放大的显示驱动数据DT_DRV。当然,输入显示行数据的大小是最大显示尺寸的1/4以下的大小。
图5中例示出用于放大显示的重排模式下的动作定时。HFP意味着水平回扫期间。行1(Line1)、行2(Line2)、行3(Line3)意味着每个显示行的输入显示行数据。在该例中,第奇数个的显示行的显示行数据存储在第1存储行中,第偶数个的显示行的显示行数据存储在第2存储行中。从存储行的读出从同一存储行连续两次进行。数据处理部20针对同一数据的第一次的读出数据,使像素数据的配置为每隔一个像素,并将第二次的读出数据的对应像素数据配置在空白的像素位置上,由此,得到能够4倍放大显示的显示驱动数据DT_DRV。
驱动数据DT_DRV从线锁存电路14_A、14_B的初级锁存器向末级锁存器进行内部传输,并与栅极驱动定时同步地使用末级锁存器的显示驱动数据DT_DRV通过源极放大电路13_A、13_B来驱动液晶显示面板3的信号电极。
<<使像素数据的排列与面板的子像素映射对应的重排模式>>
图6中例示出输入显示行数据的一部分。在此,在各显示行中,与四个显示行相应地例示了四个像素的像素数据。表述规则与图3相同。
在与液晶显示面板3的子像素映射相应的像素数据的重排中,进行以下操作:将输入到主接口电路12的显示行数据存储到行存储器11中,并且使用所输入的该显示行数据、和涉及紧挨着该显示行数据的显示行之前的显示行且从上述行存储器11读出的显示行数据,以显示像素为单位在同一显示行内或在相邻显示行之间进行像素数据的重排。
图7中例示出进行了子像素数据的纵向、横向及斜向移动的重排结果。在图7中,依次重复以下处理直至最后的显示行来进行显示行数据的重排:将第1显示行数据的第偶数个的子像素位置(第1子像素位置)的子像素数据(G11、R12、B12、…)重排到接着上述第1显示行数据的第2显示行数据的第奇数个的子像素位置(第2子像素位置)上,将第2显示行数据的第奇数个的子像素位置的子像素数据(R21、B21、G22、…)重排到接着上述第2显示行数据的第3显示行数据的第奇数个的子像素位置上,将第3显示行数据的第奇数个的子像素位置的子像素数据(R31、B31、G32、…)重排到第3显示行数据的第偶数个的子像素位置上。
图8中例示出进行图7的重排的情况下的动作定时。行FP(LineFP)意味着垂直回扫期间。行1A+1B(Line1A+1B)、行2A+2B(Line2A+2B)、行3A+3B(Line3A+3B)意味着每个显示行的输入显示行数据。此时,行XA+XB(LineXA+XB)中的X意味着显示行的编号,A意味着第奇数个的子像素数据,B意味着第偶数个的子像素数据。在该例中,第奇数个的显示行的第偶数个的子像素数据存储在第1存储行中,第偶数个的显示行的第奇数个的子像素数据存储在第2存储行中。在每个基于数据使能信号EN的使能周期中,从存储行进行的读出在第1存储行与第2存储行之间交替地进行。数据处理部20在从行存储器11读出第偶数个的子像素数据时,使用该第偶数个的子像素数据、和此时从主接口电路12输入的显示行数据中的第偶数个的子像素数据,来进行子像素数据的重排。由此,进行图7的第2显示行所示那样的重排。另一方面,数据处理部20在从行存储器11读出第奇数个的子像素数据时,使用该第奇数个的子像素数据、和此时从主接口电路12输入的显示行数据中的第奇数个的子像素数据,来进行子像素数据的重排。由此,进行图7的第3显示行所示那样的重排。通过重复该操作,得到图7那样地重排而成的显示驱动数据DT_DRV。
驱动数据DT_DRV从线锁存电路14_A、14_B的初级锁存器向末级锁存器进行内部传输,并与栅极驱动定时同步地使用末级锁存器的显示驱动数据DT_DRV通过源极放大电路13_A、13_B来驱动液晶显示面板的信号电极。
进一步详细说明基于逻辑电路10的图7的重排方法。针对输入到主接口电路12的第1显示行数据而将其第偶数个的子像素位置的子像素数据存储到行存储器11中。针对输入到主接口电路12的接下来的第2显示行数据而将其第奇数个的子像素位置的子像素数据存储到行存储器11中,并且,从上述行存储器11读出上述第1显示行数据的第偶数个的子像素位置的子像素数据,将读出的该子像素数据重排到此时输入的上述第2显示行数据的第奇数个的子像素位置上。针对输入到主接口电路12的接下来的第3显示行数据而将其第偶数个的子像素位置的子像素数据存储到行存储器11中,并且,将输入的第3显示行数据的第奇数个的子像素位置的子像素数据重排到该第3显示行数据的第偶数个的子像素位置上,并从上述行存储器读出第2显示行数据的第奇数个的子像素位置的子像素数据,将读出的子像素数据重排到此次输入的上述第3显示行数据的第奇数个的子像素位置上。依次重复这些处理直至最后的显示行,来进行显示行数据的重排。
图9例示出进行了子像素数据的纵向移动的重排结果。在图9中,依次重复以下处理直至最后的显示行数据来进行显示行数据的重排:将第1显示行数据的第偶数个的子像素位置的子像素数据重排到接下来的第2显示行数据的第偶数个的子像素位置上,将接着上述第1显示行数据的第2显示行数据的第偶数个的子像素位置的子像素数据重排到接着上述第2显示行数据的第3显示行数据的第偶数个的子像素位置上。
图10中例示出进行了子像素数据的纵向及横向移动的重排结果。在图10中,依次重复以下处理直至最后的显示行数据来进行显示行数据的重排:将第1显示行数据的第偶数个的子像素位置的子像素数据重排到接着上述第1显示行数据的第2显示行数据的第偶数个的子像素位置上后,将该显示行的各子像素数据以子像素为单位右移;将上述第2显示行数据的第偶数个的子像素位置的子像素数据重排到接着上述第2显示行数据的第3显示行数据的第偶数个的子像素位置上;将上述第3显示行数据的第偶数个的子像素位置的子像素数据重排到接着上述第3显示行数据的第4显示行数据的第偶数个的子像素位置上后,将该显示行的各子像素数据以子像素为单位右移。
图11中例示出进行了子像素数据的纵向及横向移动的其他重排结果。在图11中,依次重复以下处理直至最后的显示行数据来进行显示行数据的重排:将第1显示行数据的第偶数个的子像素位置的子像素数据重排到接着上述第1显示行数据的第2显示行数据的第偶数个的子像素位置上后,将该显示行的各子像素数据以子像素为单位左移;将上述第2显示行数据的第偶数个的子像素位置的子像素数据重排到接着上述第2显示行数据的第3显示行数据的第偶数个的子像素位置上;将上述第3显示行数据的第偶数个的子像素位置的子像素数据重排到接着上述第3显示行数据的第4显示行数据的第偶数个的子像素位置上后,将该显示行的各子像素数据以子像素为单位左移。
在进行图10及图11的重排的情况下,由于需要提供到主接口电路12的显示行数据的第偶数个的子像素数据、和涉及其前面的显示行的从行存储器11读出的第奇数个的子像素数据,所以需要在行存储器11中存储各显示行的第奇数个的子像素数据。
根据上述实施方式,得到以下的作用效果。
根据图1的显示驱动器1,通过使用逻辑电路10和行存储器11,能够不需要在狭窄的部位追加多个电路要素的复杂结构地进行输入显示行数据中的像素数据的重排,其中,在狭窄的部位追加多个电路元素是指例如增加沿输出驱动信号S1~Sn的驱动端子而配置的线锁存电路14_A、14_B的锁存级数、或在锁存级之间的传输路径上配置多个多工器等。另外,与采用这样的复杂结构的情况相比能够减小显示驱动器1的布局面积。并且,也不存在像在显示驱动器1中采用帧存储器的情况那样的占有面积大幅增大的担心。而且,能够在显示驱动器1侧改变显示行数据的像素数据的排列。即,能够增加显示驱动器1侧的数据处理的自由度,也有助于主处理器2的负担减轻。
根据图7及图8中说明的方法,能够不给主处理器2添加负担地通过显示驱动器1其自身来使像素数据的排列与构成液晶显示面板3的像素的子像素映射对应。例如,能够不给主处理器2添加负担地通过显示驱动器1其自身在同一或相邻的显示行数据之间进行与子像素数据的纵向、横向及斜向移动相同的重排。此外,能够在相邻的显示行数据之间进行与子像素数据的纵向移动相同的重排、在同一及相邻的显示行数据之间进行与子像素数据的纵向及横向移动相同的重排。
而且,根据图4及图5中说明的方法,能够不给主处理器2添加负担地通过显示驱动器1其自身来进行用于放大显示的数据操作。
本发明并不限定于上述实施方式,当然能够在不脱离其要旨的范围内进行各种变更。
例如,子像素数据并不限定为RGB的各数据,也可以是蓝色色差成分、红色色差成分、及亮度成分的各子像素数据。
显示驱动器也能够作为半导体装置而实现,该半导体装置将对基于静电电容方式等的触摸面板的检测动作进行控制的触摸面板控制器集成在芯片上。
针对子像素的重排模式并不限定于上述实施方式,能够适当变更。
显示面板并不限定于液晶显示面板,也可以是等离子显示面板、电致发光显示面板等。