JP2004294673A - 画像表示システム、電気光学装置、画像処理装置及び画像処理装置制御プログラム - Google Patents
画像表示システム、電気光学装置、画像処理装置及び画像処理装置制御プログラム Download PDFInfo
- Publication number
- JP2004294673A JP2004294673A JP2003085530A JP2003085530A JP2004294673A JP 2004294673 A JP2004294673 A JP 2004294673A JP 2003085530 A JP2003085530 A JP 2003085530A JP 2003085530 A JP2003085530 A JP 2003085530A JP 2004294673 A JP2004294673 A JP 2004294673A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data
- image data
- input image
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】電気光学装置側のコストを低減するのに好適な画像表示システム、このシステムにおける、電気光学装置、画像処理装置及び画像処理装置制御プログラムを提供する。
【解決手段】画像処理装置１０を、入力画像データ生成部１０ａと、フレームメモリ１０ｂと、入力画像データ伝送部１０ｃと、を含んだ構成とし、電気光学装置１１を、パネル１１ａと、走査線駆動部１１ｂと、データ線駆動部１１ｃと、制御部１１ｄと、ラインメモリ１１ｅと、入力画像データ取得部１１ｆと、を含んだ構成とし、画像処理装置１０側の入力画像データ生成部１０ａにおいて、非順次走査における走査線の選択順番に合わせて予め画像データにおける画素データを並び替えてから、電気光学装置１１に伝送する。更に、入力画像データの伝送は、走査線毎に必要なデータ数から構成されるデータブロック単位とする。
【選択図】 図１
【解決手段】画像処理装置１０を、入力画像データ生成部１０ａと、フレームメモリ１０ｂと、入力画像データ伝送部１０ｃと、を含んだ構成とし、電気光学装置１１を、パネル１１ａと、走査線駆動部１１ｂと、データ線駆動部１１ｃと、制御部１１ｄと、ラインメモリ１１ｅと、入力画像データ取得部１１ｆと、を含んだ構成とし、画像処理装置１０側の入力画像データ生成部１０ａにおいて、非順次走査における走査線の選択順番に合わせて予め画像データにおける画素データを並び替えてから、電気光学装置１１に伝送する。更に、入力画像データの伝送は、走査線毎に必要なデータ数から構成されるデータブロック単位とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置に係り、特に、階調表示による画像の表示ムラを抑えるのに好適な非順次走査処理によって前記電気光学装置に画像を表示するシステムに関する。
【０００２】
【従来の技術】
従来、電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器や液晶テレビなどの表示部に広く用いられている。ここで、従来の電気光学装置は、例えば、マトリクス状に配列した画素電極や、この画素電極に接続されたスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板の間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、ある１本の走査線を選択すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介し画素電極に対して、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化する。このため、画素毎に濃度が変化するので、階調表示することが可能となる。
【０００３】
このとき、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、各走査線を順次選択するとともに、第２に、選択された走査線と交差する画素に、当該画素の階調に応じた電圧を有する画像信号を、対応するデータ線に印加する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００４】
ところが、データ線に印加される画像信号は、画素の階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなどが必要となるので、装置全体のコスト高を招致してしまう。更に、これらのＤ／Ａ変換回路・オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難となり、特に高精細な表示を行う場合に顕著となるという問題がある。また、Ｄ／Ａ変換回路やオペアンプ等による消費電力の増加等の問題もある。
【０００５】
そこで、電気光学素子の発光時間を制御して、階調を得る方式が開発されている。この方式においては、データ線に、電気光学素子を発光させるか否かの２値の信号（ディジタル信号）を供給すれば良く、画質に悪影響を与える上記したアナログ回路が不要になるといった利点があるが、この制御を行う上で走査線の選択時間がかかり過ぎるといった問題が浮上している。
【０００６】
そこで、上記した問題を解決するためのディジタル信号を利用した液晶ディスプレイの駆動方式として、非順次走査方式が開発されている。この方式では、ビット長Ｎの階調データによって光学素子の発光階調が示される。そして、この階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・（Ｎ−１））の比率に応じた数値群を生成し、この数値群を利用して走査線を非順次に選択する。このように非順次に走査線の選択を行うことで、この光学素子の発光時間が制御される。つまり、発行階調にあわせて発行時間を制御することで、階調表示を行うのである（例えば、特許文献１参照。）。
【０００７】
【特許文献１】
特開２００１−１６６７３０号公報。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記非順次走査方式は、通常の順次走査に比べて処理が複雑（画素データの並び替え等が必要）となるため、この処理をすべて電気光学装置側で行わせようとすると、十分なフレームメモリと、高速なプロセッサ、あるいは、専用のハードウェア等が必要となり、電気光学装置のコストアップを招くといった問題がある。
【０００９】
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、電気光学装置側のコストを低減するのに好適な画像表示システム、このシステムにおける、電気光学装置、画像処理装置及び画像処理装置制御プログラムを提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る画像表示システムは、画像処理装置と電気光学装置とを備え、前記画像処理装置からの入力画像を前記電気光学装置に表示する画像表示システムであって、
前記電気光学装置は、
光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次１つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、
前記画像処理装置から伝送された入力画像データを取得する入力画像データ取得手段と、を備え、
前記制御部は、前記入力画像データと前記光学素子の発光階調数に応じた所定ビット長の階調データとに基づき、前記走査線の並び順に対して非連続な順番に走査する非順次走査によって前記光学素子の発効時間を制御することで、所定数の前記走査線及び前記データ線より成る表示領域に前記入力画像を階調表示するようになっており、
前記画像処理装置は、
前記電気光学装置に入力する画像データを構成する画素データを、前記電気光学装置における前記非順次走査に対応した走査線の選択順番に合わせて並び替えることにより前記入力画像データを生成する入力画像データ生成手段と、
前記入力画像データ生成手段によって生成された入力画像データを前記光学装置に伝送する入力画像データ伝送手段と、を備えることを特徴としている。
【００１１】
このような構成であれば、第１の発明において、電気光学装置は、走査線駆動回路によって、複数の走査線を、順次１つずつ選択することが可能であり、データ線駆動回路によって、光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力することが可能であり、制御部によって、前記走査線駆動回路及び前記データ線駆動回路の動作を制御することが可能であり、入力画像データ取得手段によって、画像処理装置から伝送された入力画像データを取得することが可能であり、画像処理装置は、入力画像データ生成手段によって、電気光学装置に入力する画像データを構成する画素データを、前記電気光学装置における前記非順次走査に対応した走査線の選択順番に合わせて並び替えることにより前記入力画像データを生成することが可能であり、入力画像データ伝送手段によって、前記入力画像データ生成手段によって生成された入力画像データを前記光学装置に伝送することが可能である。
【００１２】
従って、画像処理装置側で、画像データの画素データを非順次走査に対応した順番に並び替えるようにしたので、電気光学装置側で画素データの並び替える処理が必要なくなり、フレームメモリの容量の低減や制御部の簡易化等、電気光学装置側のハードウェア構成を簡易化することが可能となる。よって、コスト低減が可能となる。
【００１３】
ここで、上記した光学素子は、例えば、液晶、エレクトロルミネッセンス素子、プラズマディスプレイ、発光ダイオード等である。
また、第２の発明は、第１の発明において、ビット長Ｎの前記階調データに基づき生成される前記表示領域の走査線の総数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された前記表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように決定された前記走査線の選択順番によって、前記非順次走査を行うことを特徴としている。
【００１４】
つまり、前記表示領域の走査線の総数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群に基づき、発光素子の発光時間を制御するようにしたので、これにより、大きな表示領域に対して表示ムラの少ない画像を表示することが可能となる。
【００１５】
また、第３の発明は、第１又は第２の発明において、前記入力画像データ伝送手段は、前記入力画像データを所定サイズのデータから成るデータブロック毎に分けて前記電気光学装置に伝送するようになっていることを特徴としている。
つまり、入力画像データ伝送手段は、入力画像データを所定サイズのデータから成るデータブロック毎に分けて前記電気光学装置に伝送するようにしたので、これにより、電気光学装置側のメモリの必要量を低減することが可能となる。従って、電気光学装置にかかるコストを低減することが可能となる。
【００１６】
また、第４の発明は、第３の発明において、前記データブロックは、前記走査線毎の前記画素数分のデータにより構成されていることを特徴としている。
つまり、入力画像データ伝送手段は、１走査線毎に対応する全画素データを１ブロックとしてブロック分けして電気光学装置に伝送するようにしたので、電気光学装置側のメモリの必要量を低減することが可能となる。従って、電気光学装置にかかるコストを低減することが可能となる。
【００１７】
また、第５の発明は、第４の発明において、前記走査線は、当該走査線の並び順に合わせて通し番号が対応付けられており、
前記入力画像データ伝送手段は、前記データブロックを前記電気光学装置に伝送する際に、当該データブロック毎に対応する前記走査線を示す通し番号データを伝送するようになっていることを特徴としている。
【００１８】
つまり、入力画像データ伝送手段は、データブロックを前記電気光学装置に伝送する際に、当該データブロック毎に対応する前記走査線を示す通し番号データを伝送するようにしたので、電気光学装置側で走査線の番号を用意する処理をする必要がなくなり、処理の低減及び制御部の構成の簡易化が可能となる。従って、電気光学装置にかかるコストを低減することが可能となる。
【００１９】
また、第６の発明は、第１乃至第５のいずれか１の発明において、前記入力画像データ生成手段は、
前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を行う処理部を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記入力画像データを生成することを特徴としている。
【００２０】
つまり、上記手順によって、走査線の選択順番を決定することにより、任意の走査線数の電気光学装置における走査線の選択順番を簡易に決定することが可能となる。
また、第７の発明は、第１の発明における前記電気光学装置であって、
光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次１つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、
前記画像処理装置から伝送された入力画像データを取得する入力画像データ取得手段と、を備え、
前記制御部は、前記入力画像データと前記光学素子の発光階調数に応じた所定ビット長の階調データとに基づき、前記走査線の並び順に対して非連続な順番に走査する非順次走査によって前記光学素子の発効時間を制御することで、所定数の前記走査線及び前記データ線より成る表示領域に前記入力画像を階調表示するようになっていることを特徴としている。
【００２１】
ここで、本発明は、第１の発明における電気光学装置であり、その作用効果は重複するので記載を省略する。
また、第８の発明は、第７の発明において、ビット長Ｎの前記階調データに基づき生成される、前記表示領域の走査線数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された前記表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように決定された前記走査線の選択順番によって、前記非順次走査を行うことを特徴としている。
【００２２】
ここで、本発明は、第２の発明における電気光学装置であり、その作用効果は重複するので記載を省略する。
また、第９の発明は、第１の発明における前記画像処理装置であって、
前記電気光学装置に入力する画像データを構成する画素データを、前記電気光学装置における前記非順次走査に対応した走査線の選択順番に合わせて並び替えることにより前記入力画像データを生成する入力画像データ生成手段と、
前記入力画像データ生成手段によって生成された入力画像データを前記光学装置に伝送する入力画像データ伝送手段と、を備えることを特徴としている。
【００２３】
ここで、本発明は、第１の発明における画像処理装置であり、その作用効果は重複するので記載のを省略する。
また、第１０の発明は、第９の発明において、前記入力画像データ伝送手段は、前記入力画像データを所定サイズのデータから成るデータブロック毎に分けて前記電気光学装置に伝送するようになっていることを特徴としている。
【００２４】
ここで、本発明は、第３の発明における電気光学装置であり、その作用効果は重複するので記載を省略する。
また、第１１の発明は、第１０の発明において、前記データブロックは、前記走査線毎の前記画素数分のデータにより構成されていることを特徴としている。ここで、本発明は、第４の発明における電気光学装置であり、その作用効果は重複するので記載を省略する。
【００２５】
また、第１２の発明は、第１１の発明において、前記走査線は、当該走査線の並び順に合わせて通し番号が対応付けられており、
前記入力画像データ伝送手段は、前記データブロックを前記電気光学装置に伝送する際に、当該データブロック毎に対応する前記走査線を示す通し番号データを伝送するようになっていることを特徴としている。
【００２６】
ここで、本発明は、第５の発明における電気光学装置であり、その作用効果は重複するので記載を省略する。
また、第１３の発明は、第９乃至第１２のいずれか１にの発明において、前記入力画像データ生成手段は、
前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を行う処理部を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記入力画像データを生成することを特徴としている。
【００２７】
ここで、本発明は、第５の発明における電気光学装置であり、その作用効果は重複するので記載を省略する。
また、第１４の発明は、第９の発明を制御するためのプログラムであって、
前記電気光学装置に入力する画像データを構成する画素データを、前記電気光学装置における前記非順次走査に対応した走査線の選択順番に合わせて並び替えることにより前記入力画像データを生成する入力画像データ生成ステップと、
前記入力画像データ生成ステップにおいて生成された入力画像データを前記光学装置に伝送する画像データ伝送ステップと、を備えることを特徴としている。
【００２８】
ここで、本発明は、第９の発明を制御するためのプログラムであり、その効果は重複するので記載を省略する。
また、第１５の発明は、第１４の発明において、前記入力画像データ生成ステップにおいては、
前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記入力画像データを生成することを特徴としている。
【００２９】
ここで、本発明は、第１３の発明を制御するためのプログラムであり、その効果は重複するので記載を省略する。
本発明は、更に以下の態様を取り得る。
（１）前記画像データ伝送ステップにおいては、前記入力画像データを所定サイズのデータから成るデータブロック毎に分けて前記電気光学装置に伝送するようになっていることを特徴とする第１４の発明に記載の画像処理装置制御プログラム。
【００３０】
（２）前記データブロックは、前記走査線毎の前記画素数分のデータにより構成されていることを特徴とする（１）に記載の画像処理装置制御プログラム。
（３）前記走査線は、当該走査線の並び順に合わせて通し番号が対応付けられており、
前記画像データ伝送ステップにおいては、前記データブロックを前記電気光学装置に伝送する際に、当該データブロック毎に対応する前記走査線を示す番号データを伝送するようになっていることを特徴とする（２）に記載の画像処理装置制御プログラム。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１乃至図９は、本発明に係る画像表示システムの実施の形態を示す図である。
まず、本発明に係る画像表示システムの構成を図１に基づいて説明する。図１は、本発明に係る画像表示システムの構成を示すブロック図である。
【００３２】
画像表示システム１は、画像処理装置１０と、電気光学装置１１と、を含んだ構成となっている。
画像処理装置１０は、入力画像データ生成部１０ａと、フレームメモリ１０ｂと、入力画像データ伝送部１０ｃと、を含んだ構成となっている。
入力画像データ生成部１０ａは、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）等の装置から取得した画像データを電気光学装置１１の非順次操作による画像表示における走査線の選択順番に合わせて並び替えた入力画像データを生成する処理を行うものである。生成された入力画像データはフレームメモリ１０ｂに記憶される。
【００３３】
フレームメモリ１０ｂは、各部における処理を行うために入力される画像データを記憶するためのメモリである。このメモリは、少なくとも２枚分の画像データを同時に記憶できるだけの容量を備えたものである。本実施の形態においては、記憶領域Ａ及び記憶領域Ｂの２つの記憶領域を有することとする。
入力画像データ伝送部１０ｃは、フレームメモリ１０ｂに記憶された入力画像データを走査線毎の画素数に応じたデータ量のブロックデータ単位で電気光学装置１１に伝送するものである。
【００３４】
ここで、図示しないが、画像処理装置１０は、上記各部を制御するための制御プログラムを実行するためのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等のプロセッサと、当該プログラムの記憶されたＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）と、を備えており、前記ＲＯＭから制御プログラムを読み出して実行することにより各種制御処理を行うようになっている。また、この構成に限らず、専用のハードウェアとして実現されても良い。
【００３５】
電気光学装置１１は、パネル１１ａと、走査線駆動部１１ｂと、データ線駆動部１１ｃと、制御部１１ｄと、ラインメモリ１１ｅと、入力画像データ取得部１１ｆと、を含んだ構成となっている。
パネル１１ａは、スイッチングトランジスタとドライビングトランジスタと光学素子と保持容量コンデンサとを含んで成る画素回路が複数の走査線と複数のデータ線との交点にマトリクス状に設けられて構成されるものである。そして、後述する階調データのビット長に応じて前記光学素子の発光時間を制御することにより、パネル上に画像が階調表示される。
【００３６】
走査線駆動部１１ｂは、後述する制御部１１ｄの制御により、非順次走査における走査線の選択順番に基づき、走査線を駆動するものである。
データ線駆動部１１ｃは、後述する制御部１１ｄの制御により、データ線を駆動するものである。
制御部１１ｄは、走査線駆動部１１ｂに、非順次走査によりパネル１１ａにおける画像表示領域の走査線を特定の順番で選択させ、且つ、表示する画像データに基づきデータ線駆動部１１ｃへのデータ信号の供給により、選択された走査線に対応する画素回路を駆動させるものである。
【００３７】
ラインメモリ１１ｅは、画像処理装置１０からの入力画像データを記憶するためのメモリであり、並列して、データの書き込み及びデータの読み出しを行うために２つの記憶領域を備えたものである。
入力画像データ取得部１１ｆは、所定のタイミング毎に画像処理装置１０からの入力画像データを取得するものである。ここで、取得した入力画像データは、制御部１１ｄを介してラインメモリ１１ｅに記憶される。
【００３８】
ここで、本実施の形態におけるパネル１１ａを構成する画素回路は、走査線駆動部１１ｂ及びデータ線駆動部１１ｃによる走査線及びデータ線の駆動に加え、制御部１１ｄからデータ線駆動部１１ｃを介して供給されるｂｒｉｇｈｔ信号がｈｉｇｈ、又は、ｌｏｗと書き込まれることに応じてその動作が制御され、走査線が駆動されているいないに関わらず、ｂｒｉｇｈｔ信号がｈｉｇｈと書き込まれたときは光学素子を発光させ、ｌｏｗと書き込まれたときは光学素子を発光させないようになっている。また、本実施の形態において、光学素子は、エレクトロルミネッセンス素子とする。
【００３９】
また、本実施の形態に係る電気光学装置１１は、データ線に印加する信号（ｂｒｉｇｈｔ信号）を２値的なビットデータとするとともに、このビットデータを用いて、１フレームの期間において光学素子の発光時間を制御する構成となっている。すなわち、光学素子の発光時間を階調データを構成するビット列の各ビットに対応した時間にしたがって制御することで画像の階調表示を行う。
【００４０】
更に、図２乃至図４に基づき、画像表示システム１のより具体的な動作を説明する。図２（ａ）は、表示領域の走査線数が１４本で、階調データが４ビットの場合の走査線の選択される様子を示す図であり、図２（ｂ）は、各走査線における表示データの数え方を示す図であり、図３は、２０ビットデータバスによる入力画像データの転送形式を示す図である。
【００４１】
まず、ＰＣ等の外部装置から動画等の画像データが画像処理装置１０に入力されると、その画像データは一旦フレームメモリ１０ｂに記憶される。画像処理装置１０は、画像データがフレームメモリ１０ｂの２つある記憶領域のいずれか一方に記憶されると、入力画像データ生成部１０ａによって、記憶された画像データを読み出して、その画像データの解析を行う。この解析により画像データのサイズや色数等が解ると、次に、電気光学装置１１から取得した表示領域の走査線数に応じて、非順次走査の走査線選択順に合わせて、画像データにおける画素データを呼び出し、入力画像データを生成する。ここで、入力画像データの生成中に、画像データの入力があったときは、その画像データは、現在処理中の画像データの記憶されていないもう一方の記憶領域に書込まれることになる。このようにして生成された入力画像データを、入力画像データ伝送部１０ｃによって電気光学装置１１に伝送する処理を行う。ここで、入力画像データの生成においては、各走査線における画素数分のデータを１ブロックとしてまとめて取り扱う。また、入力画像データは、電気光学装置の処理タイミングに合わせて１ブロック毎に伝送されることになる。つまり、入力画像データブロック１→入力画像データブロック２→入力画像データブロック３→・・・・の順番で伝送されることになる。
【００４２】
一方、電気光学装置１１では、入力画像データ取得部１１ｆによって画像処理装置１０からの入力画像データブロックを取得すると、このデータを、制御部１１ｄを介してラインメモリ１１ｅに記憶する。そして、ラインメモリ１１ｅの２つある記憶領域のいずれか一方に入力画像データブロックが記憶されると、制御部１１ｄ、走査線駆動部１１ｂ及びデータ線駆動部１１ｃによって、その入力画像データブロックの画像をパネル１１ａに表示する処理を開始する。制御部１１ｄは、ラインメモリ１１ｅの記憶領域から、入力画像データブロックを読み出し、まず選択する走査線の番号を抽出する。ここで、ラインメモリ１１ｅの２つある記憶領域のうち一方の情報が読み出され且つ表示処理が行われている間に、他方には、新たなデータが書き込まれることになる。従って、このタイミングで画像処理装置１０から電気光学装置１１に入力画像データブロックが伝送される。
【００４３】
更に、図２及び図３に基づき、電気光学装置１１における、非順次走査による画像の階調表示処理を説明する。ここで、パネル１１ａの表示領域の走査線数１４本、階調データのビット長４ビット及び表示領域の画素数２２４（１４×１６）個の場合を例として説明する。但し、本実施の形態では、色データ（ＲＧＢ）を考慮しないこととする。
【００４４】
まず、走査線の総数を１４本、階調データのビット長を４ビットとしたときの走査線の選択順番の決定方法を具体的に説明する。本実施の形態においては、以下の方法による走査線の選択順番の決定は、画像処理装置１０側において、プログラムとして実行されるもので、画像処理装置１０が、電気光学装置１１から走査線の総数及び階調データを取得することで行われる。
【００４５】
まず、走査線の総数１４に１を加算した１５を、ビット長Ｎの階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じて分割された数値群を生成する。つまり、階調データのビット長Ｎは４ビットであるので、２０：２１：２２：２３＝１：２：４：８の比率で走査線の総数に１を加算した１５を分割する。この場合は、丁度、１：２：４：８に分割できる。従って、それぞれの比に応じて、１、２、４、８の４つの数値に分割されることになる。
【００４６】
次に、総数１４本の走査線のそれぞれに０〜１３の通し番号を対応付ける。そして、階調データのＬＳＢ（０ビット目）に、最初に選択する走査線（以降、初期走査線と称す）の通し番号０を初期値として設定する。次に、階調データの３ビット目（ＭＳＢ）に対して、１つ前に選択された走査線の通し番号０に前記分割した数値のうち最も大きい８を加算し、この通し番号８を初期走査線の通し番号として設定する。更に、階調データの２ビット目に対して、１つ前に選択された走査線の通し番号８に前記分割した数値のうち２番目に大きい４を加算し、この１２を初期走査線の通し番号として設定する。なお更に、階調データの１ビット目に対して、１つ前に選択された通し番号１２に前記分割した数値のうち３番目に大きい２を加算するが、この場合は、加算後の数値が通し番号１３を超えるので、加算結果の１４を走査線の総数１４で割ったときの余り（０）を初期走査線の通し番号として設定する。
【００４７】
従って、階調データのビット長４ビットにおける、ＬＳＢに対しては通し番号０が初期値として設定され、ＭＳＢに対しては通し番号８が初期値として設定され、２ビット目に対しては通し番号１２が初期値として設定され、１ビット目に対しては通し番号０が初期値として設定されることになる。
このように、階調データのビット長に応じて、上記したように１つ前に選択された走査線の通し番号に前記分割した数値を大きいものから小さいものに向けて順番に加算した数値によって、階調データの各ビットに対応した初期走査線の通し番号を決定する。
【００４８】
更に、この決定された初期走査線を、階調データの、ＬＳＢ（０ビット目）に対応した初期走査線、ＭＳＢ（３ビット目）に対応した初期走査線、２ビット目に対応した初期走査線、１ビット目に対応した初期走査線の順でそれぞれ対応する通し番号の走査線を選択していき、且つ、選択された走査線の各画素を駆動していく。そして、各走査線の選択後は各ビットに対応した初期走査線の通し番号にそれぞれ１を加算する。この際、各ビットに対応した初期値に１を加算していった結果が走査線の総数から１を減算した値（ここでは１３）を超えたときは、その加算結果を０にする。つまり、１３番目の走査線が選択され、その通し番号１３に１を加算したときはその加算結果を走査線の通し番号１３を超える数値（１４）とせずに０とする。故に、次の処理では、０番目の走査線が選択されることになる。階調データの各ビットの選択順番は、ＬＳＢ→ＭＳＢ→「ＬＳＢ及びＭＳＢの間の上位ビット→下位ビット」→ＬＳＢ→ＭＳＢ→・・・の順番で行われる。すなわち、０ビット目→３ビット目→２ビット目→１ビット目→０ビット目→３ビット目→２ビット目→・・・の繰り返しとなる。つまり、階調データの各ビットに対応して、０番目の走査線、８番目の走査線、１２番目の走査線、０番目の走査線を選択すると、以降は、１番目の走査線、９番目の走査線、１３番目の走査線、１番目の走査線を選択するように、各ビットに対応した１つ前に選択した走査線の通し番号にそれぞれ１を加算した通し番号の走査線を順次選択し、各画素を駆動していく。
【００４９】
つまり、図２（ａ）に示すように、非順次走査において走査線は、階調データの各ビットに応じて、０番目の走査線→８番目の走査線→１２番目の走査線→０番目の走査線→・・・の順に選択される。
更に、上記通し番号と同様に、走査線を示す番号をＳ０〜Ｓ１３とし、且つ、各走査線に対する画素をＤ０〜Ｄ１５として表示領域を表すと、図２（ｂ）に示すように、走査線１本あたりの画素数は１６個となる。
【００５０】
従って、上記した非順次走査を行うために、入力画像データは、画像処理装置１０において図３に示す順番でデータブロック毎に並び替えられ、且つ、電気光学装置１１に伝送されることになる。ここでは、ｎ番目（ｎ＝０，１，２，・・・，１３）の走査線Ｓｎにおける１ブロック分の画素Ｄ０〜Ｄ１５を、（Ｓｎ，Ｄ０）〜（Ｓｎ，Ｄ１５）として表すこととする。また、各走査線は、階調データのビット毎に選択されることになるので、１つの画像が階調表示される間に４回選択されることになる。ここで、走査線Ｓ０に着目してみると、走査線Ｓ０は、Ｔ０で１回目が選択され、Ｔ３で２回目、Ｔ１０で３回目、Ｔ２５で４回目といったように選択される。その時間間隔を調べると、Ｔ０からＴ２では３、Ｔ３からＴ９では７、Ｔ１０からＴ２４では１５、Ｔ２５からＴ５５では３１となっている。つまり、発光素子は、最初の発光から２回目の発光までの間隔が３で、３回目が７、４回目が１５、５回目が３１といったように、３：７：１５：３１の比で発光が行われているのが解る。
【００５１】
なお、本実施の形態においては、図３に示すように、入力画像データ（１６ビット）は、走査線の番号情報（４ビット）と共に２０ビットのデータバスによって電気光学装置１１に伝送される。
更に、図４に基づき、電気光学装置１１におけるラインメモリ１１ｅに対する入力画像データの書き込み処理及び読み出し処理の流れを説明する。図４（ａ）は、従来のフレームメモリに対する入力画像データの書き込み処理及び読み出し処理の流れを示す図であり、図４（ｂ）は、本発明におけるラインメモリ１１ｅに対する入力画像データの書き込み処理及び読み出し処理の流れを示す図である。
【００５２】
図４（ａ）に示すように、従来の非順次走査を行う電気光学装置では、フレームメモリＡに対して入力画像データ（１画像分のデータ）を並び替えることなく書き込み、その間に、フレームメモリＢに既に書き込まれた入力画像データにおける画素データを非順次走査の順番に合わせて読み出して処理を行っている。そして、その次に、入力画像データを読み出し終わったフレームメモリＢに次の入力画像データを書き込み、その間に、既に入力画像データの書き込まれたフレームメモリＡから入力画像データを非順次走査の順番に合わせて読み出して処理を行う。このようにして、フレームメモリＡ及びＢに対して交互に入力画像データの書き込み又は画素データの非順次読み出しを行うことで、非順次走査による画像の階調表示を行う。つまりフレームメモリに書き込まれた入力画像データを、電気光学装置側で非順次走査に合わせた順番に読み出す処理が必要となる。
【００５３】
一方、図４（ｂ）に示すように、本実施の形態における電気光学装置１１においては、ラインメモリ１１ｅの２つの記憶領域（図では、ラインメモリＡ及びＢの２つ）に対して、入力画像データの書き込み及び読み出し処理が行われる。図に示すように、まずラインメモリＡに対し画像処理装置１０において非順次走査に合わせて並び替えられた入力画像データブロック（上記した２０ビットのデータ）が書き込まれる。そして、このデータブロックが書き込まれている間に、ラインメモリＢに既に書き込まれた入力画像データブロックの順次読み出しが行われる。その次に、入力画像データの読み出されたラインメモリＢに次の入力画像データブロックを書き込み、その間に、先ほどデータの書き込まれたラインメモリＡから入力画像データの順次読み出しが行われる。このようにして、ラインメモリＡ及びＢに対して交互に入力画像データブロックの書き込み又は順次読み出しを行うことで、非順次走査による画像の階調表示を行う。つまり、本実施の形態では、ラインメモリに書き込まれた入力画像データブロックを、電気光学装置側で非順次走査に合わせた順番に読み出す処理が不要となる。
【００５４】
更に、図５に基づき、画像処理装置１０における画像データの取得処理の流れを説明する。図５は、画像処理装置１０における画像データの取得処理を示すフローチャートである。ここで、フレームメモリ１０ｂの２つある記憶領域をそれぞれ記憶領域１及び記憶領域２と称す。
図５に示すように、まずステップＳ５００に移行し、画像データを取得したか否かを判定し、取得したと判定された場合（Ｙｅｓ）はステップＳ５０２に移行し、そうでない場合（Ｎｏ）は取得するまで待機する。
【００５５】
ステップＳ５０２に移行した場合は、フレームメモリ１０ｂの記憶領域１に対応するフラグであるＦ１がセット状態（専用のレジスタに１がセットされた状態）か否かを判定し、セット状態であると判定された場合（Ｙｅｓ）はステップＳ５０４に移行し、そうでない場合（Ｎｏ）はステップＳ５１２に移行する。
ここで、本実施の形態においては、Ｆ１がセット状態のときに、フレームメモリ１０ｂの記憶領域１に未処理の画像データが記憶された状態であり、Ｆ１がクリア状態（専用のレジスタに０がセットされた状態）のときに、フレームメモリ１０ｂの記憶領域１に処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは画像データの書き込み中となる。
【００５６】
ステップＳ５０４に移行した場合は、フレームメモリ１０ｂの記憶領域２に対応するフラグであるＦ２がセット状態（専用のレジスタに１がセットされた状態）か否かを判定し、セット状態であると判定された場合（Ｙｅｓ）はステップＳ５０６に移行し、そうでない場合（Ｎｏ）はステップＳ５０８に移行する。
ここで、本実施の形態においては、Ｆ１と同様に、Ｆ２がセット状態のときに、フレームメモリ１０ｂの記憶領域２に未処理の画像データが記憶された状態であり、Ｆ２がクリア状態（専用のレジスタに０がセットされた状態）のときに、フレームメモリ１０ｂの記憶領域２に処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは画像データの書き込み中となる。
【００５７】
ステップＳ５０６に移行した場合は、フレームメモリ１０ｂへのデータの書込みを禁止しステップＳ５０２に移行する。
つまり、フレームメモリ１０ｂの記憶領域１及び記憶領域２の両方に未処理の画像データが記憶されている状態であり、この場合は、一方が処理されるまで、ステップＳ５００〜ステップＳ５０６の処理を繰り返し行うことになる。
【００５８】
一方、ステップＳ５０８に移行した場合は、Ｆ２に対応した記憶領域２に、入力された画像データを記憶してステップＳ５１０に移行する。
ステップＳ５１０では、フレームメモリ１０ｂの記憶領域２に対応したフラグＦ２をセットしてステップＳ５００に移行する。
また、ステップＳ５０２において、Ｆ１がクリア状態で、ステップＳ５１２に移行した場合は、Ｆ１に対応した記憶領域１に、入力された画像データを記憶してステップＳ５１４に移行する。
【００５９】
ステップＳ５１４では、フレームメモリ１０ｂの記憶領域１に対応したフラグＦ１をセットしてステップＳ５００に移行する。
つまり、画像データが入力されると、フレームメモリ１０ｂの記憶領域に対してフラグがセットされているか否かを判定し、フラグのセットされていない方の記憶領域に画像データを記憶する。これにより、入力画像データの生成処理等により一方の記憶領域のフラグがセット状態であっても、もう一方の記憶領域のフラグがセット状態でなければ、画像データを記憶することが可能である。
【００６０】
更に、図６に基づき、画像処理装置１０における入力画像データの生成処理及び入力画像データの伝送処理の流れを説明する。図６は、画像処理装置１０における入力画像データの生成処理及び入力画像データの伝送処理を示すフローチャートである。
図６に示すように、まずステップＳ６００に移行し、入力画像データ伝送部１０ｃを介して、電気光学装置１１から表示領域の走査線数及び階調情報を取得してステップＳ６０２に移行する。ここで、走査線数及び階調情報の取得は、電気光学装置１１側が表示領域や階調数を可変な場合を想定して取得するもので、これらが固定である場合は、最初に１回だけ情報を取得するか、予めその情報を入力しておくなどしても良い。
【００６１】
ステップＳ６０２では、入力画像データ生成部１０ａにおいて、取得した画像データを解析してステップＳ６０４に移行する。ここで、画像の解析においては、画像のサイズ（ピクセル数）や色数などを解析する。
ステップＳ６０４では、入力画像データ生成部１０ａにおいて、フレームメモリ１０ｂの記憶領域１に対応したフラグＦ１がセットされたか否かを判定し、セットされたと判定された場合（Ｙｅｓ）はステップＳ６０６に移行し、そうでない場合（Ｎｏ）はステップＳ６１６に移行する。
【００６２】
ステップＳ６０６に移行した場合は、セットされたフラグに対応するフレームメモリ１０ｂの記憶領域から非順次走査の画像データ選択ルール及び順番に従って画像データブロックを読み出しステップＳ６０８に移行する。
ステップＳ６０８では、入力画像データ生成部１０ａにおいて、記憶領域から読み出した画像データブロックに走査線番号を付加して入力画像データブロックを生成しステップＳ６１０に移行する。
【００６３】
ステップＳ６１０では、入力画像データ伝送部１０ｃにおいて、前記生成された入力画像データブロックを電気光学装置１１に送信してステップＳ６１２に移行する。
ステップＳ６１２では、１画像分の画像データの送信が全て終了したか否かを判定し、終了したと判定された場合（Ｙｅｓ）はステップＳ６１４に移行し、そうでない場合（Ｎｏ）はステップＳ６０６に移行する。
【００６４】
ステップＳ６１４に移行した場合は、送信処理を行った画像データに対応する記憶領域のフラグをクリアしてステップＳ６００に移行する。
また、ステップＳ６０４において、フラグＦ１がセットされておらずステップＳ６１６に移行した場合は、入力画像データ生成部１０ａにおいて、フラグＦ２がセットされているか否かを判定し、セットされていると判定された場合（Ｙｅｓ）はステップＳ６０６に移行し、そうでない場合（Ｎｏ）はステップＳ６０４に移行する。
【００６５】
つまり、ステップＳ６００〜ステップＳ６１６の処理を行うことで、フレームメモリ１０ｂの記憶領域に対応したフラグがセット状態にある記憶領域から、非順次走査における画像データの選択ルール及び走査線の選択順番に合わせて画像データブロックを読み出し、更に、当該読み出した画像データブロックに対して、対応する走査線番号を付加して入力画像データブロックを生成し、この入力画像データブロックを電気光学装置１１に伝送することが可能である。
【００６６】
そして、選択された記憶領域からの入力画像データの伝送処理が終了すると、この記憶領域のフラグがリセットされるので、上記したステップＳ５００〜ステップＳ５１４の処理において、この記憶領域に画像データの書込みが可能となる。
つまり、入力画像データの生成中又は伝送中においては、フラグがセット状態となるので、上記したステップＳ５００〜ステップＳ５１４の処理においては、その記憶領域に対して画像データの書込みを行うことができない。しかし、一方の記憶領域において、入力画像データの生成又は伝送が行われている間に、フラグがリセットされている他方の記憶領域に対しては、画像データの書込み処理を行うことが可能である。
【００６７】
従って、フレームメモリ１０ｂの記憶領域１及び記憶領域２に対する画像データの書込み処理及び画像データの読み出し処理（伝送処理）は、連続して画像データが送られてきた場合に、それぞれの領域に対して、交互に行われることになる。
更に、図７に基づき、電気光学装置１１におけるラインメモリ１１ｅへの入力画像データの書込み処理の流れを説明する。図７は、電気光学装置１１におけるラインメモリ１１ｅへの入力画像データの書込み処理を示すフローチャートである。
【００６８】
図７に示すように、まずステップＳ７００に移行し、制御部１１ｄにおいて、画像処理装置１０から入力画像データブロックが入力されたか否かを判定し、入力されたと判定された場合（Ｙｅｓ）はステップＳ７０２に移行し、そうでない場合（Ｎｏ）は入力されるまで待機する。
ステップＳ７０２に移行した場合は、制御部１１ｄにおいて、ラインメモリＡに対応したフラグＦＡがセットされた状態（専用のレジスタに１がセットされた状態）であるか否かを判定し、セットされた状態であると判定された場合（Ｙｅｓ）はステップＳ７０４に移行し、そうでない場合（Ｎｏ）はステップＳ７１２に移行する。
【００６９】
ここで、本実施の形態においては、ＦＡがセット状態のときに、ラインメモリ１１ｅのラインメモリＡに未処理の画像データが記憶された状態であり、ＦＡがクリア状態（専用のレジスタに０がセットされた状態）のときに、ラインメモリ１１ｅのラインメモリＡには処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは画像データの書き込み中となる。
【００７０】
ステップＳ７０４に移行した場合は、制御部１１ｄにおいて、ラインメモリＢに対応したフラグＦＢがセットされた状態（専用のレジスタに１がセットされた状態）であるか否かを判定し、セットされた状態であると判定された場合（Ｙｅｓ）はステップＳ７０６に移行し、そうでない場合（Ｎｏ）はステップＳ７０８に移行する。
【００７１】
ここで、本実施の形態においては、ＦＡと同様に、ＦＢがセット状態のときに、ラインメモリ１１ｅのラインメモリＡに未処理の入力画像データブロックが記憶された状態であり、ＦＢがクリア状態（専用のレジスタに０がセットされた状態）のときに、ラインメモリ１１ｅのラインメモリＢには処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは画像データの書き込み中となる。
【００７２】
ステップＳ７０６に移行した場合は、制御部１１ｄにおいて、ラインメモリ１１ｅへのデータの書込みを禁止しステップＳ７００に移行する。
一方、ステップＳ７０８に移行した場合は、制御部１１ｄは、フラグＦＢの対応したラインメモリＢに入力画像データブロックを書込みステップＳ７１０に移行する。
【００７３】
ステップＳ７１０では、制御部１１ｄは、フラグＦＢをセットしてステップＳ７００に移行する。
また、ステップＳ７０２においてフラグＦＡがセット状態ではなくステップＳ７１２に移行した場合は、制御部１１ｄは、フラグＦＡの対応したラインメモリＡに入力画像データブロックを書込みステップＳ７１４に移行する。
【００７４】
ステップＳ７１４では、制御部１１ｄは、フラグＦＡをセットしてステップＳ７００に移行する。
つまり、上記ステップＳ７００〜ステップＳ７１４の処理によって、フラグＦＡ又はフラグＦＢがセットされているか否かを判定し、フラグがセットされているラインメモリにはデータの書込みを行わず、セットされていないラインメモリに対して書込みを行う。
【００７５】
更に、図８に基づき、電気光学装置１１における非順次走査による画像の表示処理の流れを説明する。図８は、電気光学装置１１における非順次走査による画像の表示処理を示すフローチャートである。
図８に示すように、まずステップＳ８００に移行し、制御部１１ｄは、ラインメモリＡに対応したフラグＦＡがセットされているか否かを判定し、セットされていると判定された場合（Ｙｅｓ）はステップＳ８０２に移行し、そうでない場合（Ｎｏ）はステップＳ８０８に移行する。
【００７６】
ステップＳ８０２に移行した場合は、制御部１１ｄは、ラインメモリ１１ｅにおけるラインメモリＡに書込まれた入力画像データブロックを読み出してステップＳ８０４に移行する。
ステップＳ８０４では、制御部１１ｄは、ラインメモリＡに対応するフラグＦＡをクリアしてステップＳ８０６に移行する。
【００７７】
ステップＳ８０６では、制御部１１ｄは、読み出した入力画像データブロックに基づき、走査線駆動部１１ｂ及びデータ線駆動部１１ｃを制御して、非順次走査による画像の階調表示処理を行いステップＳ８００に移行する。
一方、ステップＳ８０８に移行した場合は、ラインメモリＢに対応したフラグＦＢがセットされているか否かを判定し、セットされていると判定された場合（Ｙｅｓ）はステップＳ８１０に移行し、そうでない場合（Ｎｏ）はステップＳ８００に移行する。
【００７８】
ステップＳ８１０に移行した場合は、制御部１１ｄは、ラインメモリ１１ｅにおけるラインメモリＢに書込まれた入力画像データブロックを読み出してステップＳ８１２に移行する。
ステップＳ８１２では、制御部１１ｄは、ラインメモリＢに対応するフラグＦＢをクリアしてステップＳ８０６に移行する。
【００７９】
つまり、ステップＳ８００〜ステップＳ８１２の処理を繰り返し行うことで、ラインメモリ１１ｅの記憶領域であるラインメモリＡ又はラインメモリＢに対応したフラグＦＡ又はＦＢのいずれかがセット状態にある記憶領域から入力画像データブロックを読み出し、当該入力画像データブロックに含まれる走査線番号に基づき走査線駆動部１１ｂを駆動し、データ線駆動部１１ｃを駆動して選択された走査線に対応する画素回路を駆動し、画像の階調表示を行う。
【００８０】
そして、選択された記憶領域からの入力画像データブロックの読み出し処理が終了すると、この記憶領域のフラグがリセットされるので、上記したステップＳ７００〜ステップＳ７１４の処理において、この記憶領域に入力画像データブロックの書込みが可能となる。
つまり、入力画像データブロックが読み出されている間は、フラグがセット状態となるので、上記したステップＳ７００〜ステップＳ７１４の処理においては、その記憶領域に対して入力画像データブロックの書込み処理を行うことができない。しかし、一方の記憶領域において、入力画像データブロックの読み出し処理が行われている間に、読み出し処理が終了してフラグがリセットされている他方の記憶領域に対しては、入力画像データブロックの書込み処理を行うことが可能である。
【００８１】
従って、ラインメモリ１１ｅのラインメモリＡ及びラインメモリＢに対する入力画像データブロックの書込み処理及び入力画像データの読み出し処理は、連続して送られてくる入力画像データに対し、それぞれの領域について、交互に行われることになる。
更に、図９に基づき、本発明の上記とは別の構成例を２つ説明する。図９（ａ）は、データ線駆動部及びその制御部を１つのＩＣで構成した場合の一例を示す図であり、図９（ｂ）は、データ線駆動部及びその制御部を複数のＩＣで構成した場合の一例を示す図である。ここで、図９においては、３２０×２４０画素の表示領域を想定しており、且つ、色データ（ＲＧＢ）を考慮している。従って、１本の走査線毎に３２０×３（ＲＧＢ）個のデータが必要となる。
【００８２】
図９（ａ）に示す構成は、データ線駆動部及びその制御部を１つのＩＣで構成したもので、この場合は、データバスの幅が３２ビットとなり、データ線ドライバ側も９６０ビットのデータを一度に扱わなければならない。
一方、図９（ｂ）に示す構成は、データ線駆動部及びその制御部を複数のＩＣで構成したもので、９６０個のデータをそれぞれのＩＣにおいて分散処理することが可能であり、負荷を分散することができる。
【００８３】
以上、画像データを、画像処理装置１０側で、予め非順次走査における走査線の選択順番に合わせて並び替えてから、電気光学装置１１側に伝送することで、電気光学装置１１側において、非順次走査に合わせた画像データの抽出処理が不要になる。
また、並び替えた画像データを１走査線毎に対応するデータブロック単位で伝送するようにし、且つ、ブロック毎に走査線番号を対応付けるようにしたので、電気光学装置１１側のメモリ容量の低減ができ、更に、選択する走査線番号の決定処理が不要となる。
【００８４】
ここで、図１に示す、入力画像データ生成部１０ａは、第１、第６、第９及び第１３の発明に記載の入力画像データ生成手段に対応し、入力画像データ伝送部１０ｃは、第１、第３、第５、第９、第１０及び第１２の発明に記載の入力画像データ伝送手段に対応し、走査線駆動部１１ｂは、第１、第２、第６、第７、第８、第１３及び第１５の発明に記載の走査線駆動回路に対応し、データ線駆動部１１ｃは、第１及び第７の発明に記載のデータ線駆動回路に対応し、入力画像データ取得部１１ｆは、第１及び第７の発明に記載の入力画像データ取得手段に対応する。
【００８５】
なお、上記実施の形態においては、ＰＣ等の外部装置から電気光学装置１１に表示する画像データが伝送される構成を説明したが、これに限らず、画像処理装置がグラフィックスボードとしてＰＣに内蔵される構成や、画像処理装置の機能がＰＣ上で動作するソフトウェア（デバイスドライバ）として実現される構成など、他の構成であっても良い。
【００８６】
また、上記実施の形態において説明した非順次走査における走査線の選択順番の決定方法は、上記した方法に限らず、別の方法を用いても良い。
また、上記実施の形態において説明した非順次走査の方法は、上記した階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））の比率に応じた数値群を利用するものに限らず、別の方法を用いても良い。
【図面の簡単な説明】
【図１】本発明に係る画像表示システムの構成を示すブロック図である。
【図２】（ａ）は、走査線の選択される様子を示す図であり、（ｂ）は、各走査線における表示データの数え方を示す図である。
【図３】２０ビットデータバスによる入力画像データの転送形式を示す図である。
【図４】（ａ）は、従来のフレームメモリに対する入力画像データの書き込み処理及び読み出し処理の流れを示す図であり、（ｂ）は、本発明におけるラインメモリ１１ｅに対する入力画像データの書き込み処理及び読み出し処理の流れを示す図である。
【図５】画像処理装置１０における画像データの取得処理を示すフローチャートである。
【図６】画像処理装置１０における入力画像データの生成処理及び入力画像データの伝送処理を示すフローチャートである。
【図７】電気光学装置１１におけるラインメモリ１１ｅへの入力画像データの書込み処理を示すフローチャートである。
【図８】電気光学装置１１における非順次走査による画像の表示処理を示すフローチャートである。
【図９】（ａ）は、データ線駆動部及びその制御部を１つのＩＣで構成した場合の一例を示す図であり、（ｂ）は、データ線駆動部及びその制御部を複数のＩＣで構成した場合の一例を示す図である。
【符号の説明】
１…画像表示システム、１０…画像処理装置、１０ａ…入力画像データ生成部、１０ｂ…フレームメモリ、１０ｃ…入力画像データ伝送部、１１…電気光学装置、
１１ａ…パネル、１１ｂ…走査線駆動部、１１ｃ…データ線駆動部、１１ｄ…制御部、１１ｅ…ラインメモリ、１１ｆ…入力画像データ取得部
【発明の属する技術分野】
本発明は、電気光学装置に係り、特に、階調表示による画像の表示ムラを抑えるのに好適な非順次走査処理によって前記電気光学装置に画像を表示するシステムに関する。
【０００２】
【従来の技術】
従来、電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器や液晶テレビなどの表示部に広く用いられている。ここで、従来の電気光学装置は、例えば、マトリクス状に配列した画素電極や、この画素電極に接続されたスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板の間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、ある１本の走査線を選択すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介し画素電極に対して、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化する。このため、画素毎に濃度が変化するので、階調表示することが可能となる。
【０００３】
このとき、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、各走査線を順次選択するとともに、第２に、選択された走査線と交差する画素に、当該画素の階調に応じた電圧を有する画像信号を、対応するデータ線に印加する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００４】
ところが、データ線に印加される画像信号は、画素の階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなどが必要となるので、装置全体のコスト高を招致してしまう。更に、これらのＤ／Ａ変換回路・オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難となり、特に高精細な表示を行う場合に顕著となるという問題がある。また、Ｄ／Ａ変換回路やオペアンプ等による消費電力の増加等の問題もある。
【０００５】
そこで、電気光学素子の発光時間を制御して、階調を得る方式が開発されている。この方式においては、データ線に、電気光学素子を発光させるか否かの２値の信号（ディジタル信号）を供給すれば良く、画質に悪影響を与える上記したアナログ回路が不要になるといった利点があるが、この制御を行う上で走査線の選択時間がかかり過ぎるといった問題が浮上している。
【０００６】
そこで、上記した問題を解決するためのディジタル信号を利用した液晶ディスプレイの駆動方式として、非順次走査方式が開発されている。この方式では、ビット長Ｎの階調データによって光学素子の発光階調が示される。そして、この階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・（Ｎ−１））の比率に応じた数値群を生成し、この数値群を利用して走査線を非順次に選択する。このように非順次に走査線の選択を行うことで、この光学素子の発光時間が制御される。つまり、発行階調にあわせて発行時間を制御することで、階調表示を行うのである（例えば、特許文献１参照。）。
【０００７】
【特許文献１】
特開２００１−１６６７３０号公報。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記非順次走査方式は、通常の順次走査に比べて処理が複雑（画素データの並び替え等が必要）となるため、この処理をすべて電気光学装置側で行わせようとすると、十分なフレームメモリと、高速なプロセッサ、あるいは、専用のハードウェア等が必要となり、電気光学装置のコストアップを招くといった問題がある。
【０００９】
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、電気光学装置側のコストを低減するのに好適な画像表示システム、このシステムにおける、電気光学装置、画像処理装置及び画像処理装置制御プログラムを提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る画像表示システムは、画像処理装置と電気光学装置とを備え、前記画像処理装置からの入力画像を前記電気光学装置に表示する画像表示システムであって、
前記電気光学装置は、
光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次１つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、
前記画像処理装置から伝送された入力画像データを取得する入力画像データ取得手段と、を備え、
前記制御部は、前記入力画像データと前記光学素子の発光階調数に応じた所定ビット長の階調データとに基づき、前記走査線の並び順に対して非連続な順番に走査する非順次走査によって前記光学素子の発効時間を制御することで、所定数の前記走査線及び前記データ線より成る表示領域に前記入力画像を階調表示するようになっており、
前記画像処理装置は、
前記電気光学装置に入力する画像データを構成する画素データを、前記電気光学装置における前記非順次走査に対応した走査線の選択順番に合わせて並び替えることにより前記入力画像データを生成する入力画像データ生成手段と、
前記入力画像データ生成手段によって生成された入力画像データを前記光学装置に伝送する入力画像データ伝送手段と、を備えることを特徴としている。
【００１１】
このような構成であれば、第１の発明において、電気光学装置は、走査線駆動回路によって、複数の走査線を、順次１つずつ選択することが可能であり、データ線駆動回路によって、光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力することが可能であり、制御部によって、前記走査線駆動回路及び前記データ線駆動回路の動作を制御することが可能であり、入力画像データ取得手段によって、画像処理装置から伝送された入力画像データを取得することが可能であり、画像処理装置は、入力画像データ生成手段によって、電気光学装置に入力する画像データを構成する画素データを、前記電気光学装置における前記非順次走査に対応した走査線の選択順番に合わせて並び替えることにより前記入力画像データを生成することが可能であり、入力画像データ伝送手段によって、前記入力画像データ生成手段によって生成された入力画像データを前記光学装置に伝送することが可能である。
【００１２】
従って、画像処理装置側で、画像データの画素データを非順次走査に対応した順番に並び替えるようにしたので、電気光学装置側で画素データの並び替える処理が必要なくなり、フレームメモリの容量の低減や制御部の簡易化等、電気光学装置側のハードウェア構成を簡易化することが可能となる。よって、コスト低減が可能となる。
【００１３】
ここで、上記した光学素子は、例えば、液晶、エレクトロルミネッセンス素子、プラズマディスプレイ、発光ダイオード等である。
また、第２の発明は、第１の発明において、ビット長Ｎの前記階調データに基づき生成される前記表示領域の走査線の総数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された前記表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように決定された前記走査線の選択順番によって、前記非順次走査を行うことを特徴としている。
【００１４】
つまり、前記表示領域の走査線の総数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群に基づき、発光素子の発光時間を制御するようにしたので、これにより、大きな表示領域に対して表示ムラの少ない画像を表示することが可能となる。
【００１５】
また、第３の発明は、第１又は第２の発明において、前記入力画像データ伝送手段は、前記入力画像データを所定サイズのデータから成るデータブロック毎に分けて前記電気光学装置に伝送するようになっていることを特徴としている。
つまり、入力画像データ伝送手段は、入力画像データを所定サイズのデータから成るデータブロック毎に分けて前記電気光学装置に伝送するようにしたので、これにより、電気光学装置側のメモリの必要量を低減することが可能となる。従って、電気光学装置にかかるコストを低減することが可能となる。
【００１６】
また、第４の発明は、第３の発明において、前記データブロックは、前記走査線毎の前記画素数分のデータにより構成されていることを特徴としている。
つまり、入力画像データ伝送手段は、１走査線毎に対応する全画素データを１ブロックとしてブロック分けして電気光学装置に伝送するようにしたので、電気光学装置側のメモリの必要量を低減することが可能となる。従って、電気光学装置にかかるコストを低減することが可能となる。
【００１７】
また、第５の発明は、第４の発明において、前記走査線は、当該走査線の並び順に合わせて通し番号が対応付けられており、
前記入力画像データ伝送手段は、前記データブロックを前記電気光学装置に伝送する際に、当該データブロック毎に対応する前記走査線を示す通し番号データを伝送するようになっていることを特徴としている。
【００１８】
つまり、入力画像データ伝送手段は、データブロックを前記電気光学装置に伝送する際に、当該データブロック毎に対応する前記走査線を示す通し番号データを伝送するようにしたので、電気光学装置側で走査線の番号を用意する処理をする必要がなくなり、処理の低減及び制御部の構成の簡易化が可能となる。従って、電気光学装置にかかるコストを低減することが可能となる。
【００１９】
また、第６の発明は、第１乃至第５のいずれか１の発明において、前記入力画像データ生成手段は、
前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を行う処理部を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記入力画像データを生成することを特徴としている。
【００２０】
つまり、上記手順によって、走査線の選択順番を決定することにより、任意の走査線数の電気光学装置における走査線の選択順番を簡易に決定することが可能となる。
また、第７の発明は、第１の発明における前記電気光学装置であって、
光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次１つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、
前記画像処理装置から伝送された入力画像データを取得する入力画像データ取得手段と、を備え、
前記制御部は、前記入力画像データと前記光学素子の発光階調数に応じた所定ビット長の階調データとに基づき、前記走査線の並び順に対して非連続な順番に走査する非順次走査によって前記光学素子の発効時間を制御することで、所定数の前記走査線及び前記データ線より成る表示領域に前記入力画像を階調表示するようになっていることを特徴としている。
【００２１】
ここで、本発明は、第１の発明における電気光学装置であり、その作用効果は重複するので記載を省略する。
また、第８の発明は、第７の発明において、ビット長Ｎの前記階調データに基づき生成される、前記表示領域の走査線数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された前記表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように決定された前記走査線の選択順番によって、前記非順次走査を行うことを特徴としている。
【００２２】
ここで、本発明は、第２の発明における電気光学装置であり、その作用効果は重複するので記載を省略する。
また、第９の発明は、第１の発明における前記画像処理装置であって、
前記電気光学装置に入力する画像データを構成する画素データを、前記電気光学装置における前記非順次走査に対応した走査線の選択順番に合わせて並び替えることにより前記入力画像データを生成する入力画像データ生成手段と、
前記入力画像データ生成手段によって生成された入力画像データを前記光学装置に伝送する入力画像データ伝送手段と、を備えることを特徴としている。
【００２３】
ここで、本発明は、第１の発明における画像処理装置であり、その作用効果は重複するので記載のを省略する。
また、第１０の発明は、第９の発明において、前記入力画像データ伝送手段は、前記入力画像データを所定サイズのデータから成るデータブロック毎に分けて前記電気光学装置に伝送するようになっていることを特徴としている。
【００２４】
ここで、本発明は、第３の発明における電気光学装置であり、その作用効果は重複するので記載を省略する。
また、第１１の発明は、第１０の発明において、前記データブロックは、前記走査線毎の前記画素数分のデータにより構成されていることを特徴としている。ここで、本発明は、第４の発明における電気光学装置であり、その作用効果は重複するので記載を省略する。
【００２５】
また、第１２の発明は、第１１の発明において、前記走査線は、当該走査線の並び順に合わせて通し番号が対応付けられており、
前記入力画像データ伝送手段は、前記データブロックを前記電気光学装置に伝送する際に、当該データブロック毎に対応する前記走査線を示す通し番号データを伝送するようになっていることを特徴としている。
【００２６】
ここで、本発明は、第５の発明における電気光学装置であり、その作用効果は重複するので記載を省略する。
また、第１３の発明は、第９乃至第１２のいずれか１にの発明において、前記入力画像データ生成手段は、
前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を行う処理部を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記入力画像データを生成することを特徴としている。
【００２７】
ここで、本発明は、第５の発明における電気光学装置であり、その作用効果は重複するので記載を省略する。
また、第１４の発明は、第９の発明を制御するためのプログラムであって、
前記電気光学装置に入力する画像データを構成する画素データを、前記電気光学装置における前記非順次走査に対応した走査線の選択順番に合わせて並び替えることにより前記入力画像データを生成する入力画像データ生成ステップと、
前記入力画像データ生成ステップにおいて生成された入力画像データを前記光学装置に伝送する画像データ伝送ステップと、を備えることを特徴としている。
【００２８】
ここで、本発明は、第９の発明を制御するためのプログラムであり、その効果は重複するので記載を省略する。
また、第１５の発明は、第１４の発明において、前記入力画像データ生成ステップにおいては、
前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記入力画像データを生成することを特徴としている。
【００２９】
ここで、本発明は、第１３の発明を制御するためのプログラムであり、その効果は重複するので記載を省略する。
本発明は、更に以下の態様を取り得る。
（１）前記画像データ伝送ステップにおいては、前記入力画像データを所定サイズのデータから成るデータブロック毎に分けて前記電気光学装置に伝送するようになっていることを特徴とする第１４の発明に記載の画像処理装置制御プログラム。
【００３０】
（２）前記データブロックは、前記走査線毎の前記画素数分のデータにより構成されていることを特徴とする（１）に記載の画像処理装置制御プログラム。
（３）前記走査線は、当該走査線の並び順に合わせて通し番号が対応付けられており、
前記画像データ伝送ステップにおいては、前記データブロックを前記電気光学装置に伝送する際に、当該データブロック毎に対応する前記走査線を示す番号データを伝送するようになっていることを特徴とする（２）に記載の画像処理装置制御プログラム。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１乃至図９は、本発明に係る画像表示システムの実施の形態を示す図である。
まず、本発明に係る画像表示システムの構成を図１に基づいて説明する。図１は、本発明に係る画像表示システムの構成を示すブロック図である。
【００３２】
画像表示システム１は、画像処理装置１０と、電気光学装置１１と、を含んだ構成となっている。
画像処理装置１０は、入力画像データ生成部１０ａと、フレームメモリ１０ｂと、入力画像データ伝送部１０ｃと、を含んだ構成となっている。
入力画像データ生成部１０ａは、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）等の装置から取得した画像データを電気光学装置１１の非順次操作による画像表示における走査線の選択順番に合わせて並び替えた入力画像データを生成する処理を行うものである。生成された入力画像データはフレームメモリ１０ｂに記憶される。
【００３３】
フレームメモリ１０ｂは、各部における処理を行うために入力される画像データを記憶するためのメモリである。このメモリは、少なくとも２枚分の画像データを同時に記憶できるだけの容量を備えたものである。本実施の形態においては、記憶領域Ａ及び記憶領域Ｂの２つの記憶領域を有することとする。
入力画像データ伝送部１０ｃは、フレームメモリ１０ｂに記憶された入力画像データを走査線毎の画素数に応じたデータ量のブロックデータ単位で電気光学装置１１に伝送するものである。
【００３４】
ここで、図示しないが、画像処理装置１０は、上記各部を制御するための制御プログラムを実行するためのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等のプロセッサと、当該プログラムの記憶されたＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）と、を備えており、前記ＲＯＭから制御プログラムを読み出して実行することにより各種制御処理を行うようになっている。また、この構成に限らず、専用のハードウェアとして実現されても良い。
【００３５】
電気光学装置１１は、パネル１１ａと、走査線駆動部１１ｂと、データ線駆動部１１ｃと、制御部１１ｄと、ラインメモリ１１ｅと、入力画像データ取得部１１ｆと、を含んだ構成となっている。
パネル１１ａは、スイッチングトランジスタとドライビングトランジスタと光学素子と保持容量コンデンサとを含んで成る画素回路が複数の走査線と複数のデータ線との交点にマトリクス状に設けられて構成されるものである。そして、後述する階調データのビット長に応じて前記光学素子の発光時間を制御することにより、パネル上に画像が階調表示される。
【００３６】
走査線駆動部１１ｂは、後述する制御部１１ｄの制御により、非順次走査における走査線の選択順番に基づき、走査線を駆動するものである。
データ線駆動部１１ｃは、後述する制御部１１ｄの制御により、データ線を駆動するものである。
制御部１１ｄは、走査線駆動部１１ｂに、非順次走査によりパネル１１ａにおける画像表示領域の走査線を特定の順番で選択させ、且つ、表示する画像データに基づきデータ線駆動部１１ｃへのデータ信号の供給により、選択された走査線に対応する画素回路を駆動させるものである。
【００３７】
ラインメモリ１１ｅは、画像処理装置１０からの入力画像データを記憶するためのメモリであり、並列して、データの書き込み及びデータの読み出しを行うために２つの記憶領域を備えたものである。
入力画像データ取得部１１ｆは、所定のタイミング毎に画像処理装置１０からの入力画像データを取得するものである。ここで、取得した入力画像データは、制御部１１ｄを介してラインメモリ１１ｅに記憶される。
【００３８】
ここで、本実施の形態におけるパネル１１ａを構成する画素回路は、走査線駆動部１１ｂ及びデータ線駆動部１１ｃによる走査線及びデータ線の駆動に加え、制御部１１ｄからデータ線駆動部１１ｃを介して供給されるｂｒｉｇｈｔ信号がｈｉｇｈ、又は、ｌｏｗと書き込まれることに応じてその動作が制御され、走査線が駆動されているいないに関わらず、ｂｒｉｇｈｔ信号がｈｉｇｈと書き込まれたときは光学素子を発光させ、ｌｏｗと書き込まれたときは光学素子を発光させないようになっている。また、本実施の形態において、光学素子は、エレクトロルミネッセンス素子とする。
【００３９】
また、本実施の形態に係る電気光学装置１１は、データ線に印加する信号（ｂｒｉｇｈｔ信号）を２値的なビットデータとするとともに、このビットデータを用いて、１フレームの期間において光学素子の発光時間を制御する構成となっている。すなわち、光学素子の発光時間を階調データを構成するビット列の各ビットに対応した時間にしたがって制御することで画像の階調表示を行う。
【００４０】
更に、図２乃至図４に基づき、画像表示システム１のより具体的な動作を説明する。図２（ａ）は、表示領域の走査線数が１４本で、階調データが４ビットの場合の走査線の選択される様子を示す図であり、図２（ｂ）は、各走査線における表示データの数え方を示す図であり、図３は、２０ビットデータバスによる入力画像データの転送形式を示す図である。
【００４１】
まず、ＰＣ等の外部装置から動画等の画像データが画像処理装置１０に入力されると、その画像データは一旦フレームメモリ１０ｂに記憶される。画像処理装置１０は、画像データがフレームメモリ１０ｂの２つある記憶領域のいずれか一方に記憶されると、入力画像データ生成部１０ａによって、記憶された画像データを読み出して、その画像データの解析を行う。この解析により画像データのサイズや色数等が解ると、次に、電気光学装置１１から取得した表示領域の走査線数に応じて、非順次走査の走査線選択順に合わせて、画像データにおける画素データを呼び出し、入力画像データを生成する。ここで、入力画像データの生成中に、画像データの入力があったときは、その画像データは、現在処理中の画像データの記憶されていないもう一方の記憶領域に書込まれることになる。このようにして生成された入力画像データを、入力画像データ伝送部１０ｃによって電気光学装置１１に伝送する処理を行う。ここで、入力画像データの生成においては、各走査線における画素数分のデータを１ブロックとしてまとめて取り扱う。また、入力画像データは、電気光学装置の処理タイミングに合わせて１ブロック毎に伝送されることになる。つまり、入力画像データブロック１→入力画像データブロック２→入力画像データブロック３→・・・・の順番で伝送されることになる。
【００４２】
一方、電気光学装置１１では、入力画像データ取得部１１ｆによって画像処理装置１０からの入力画像データブロックを取得すると、このデータを、制御部１１ｄを介してラインメモリ１１ｅに記憶する。そして、ラインメモリ１１ｅの２つある記憶領域のいずれか一方に入力画像データブロックが記憶されると、制御部１１ｄ、走査線駆動部１１ｂ及びデータ線駆動部１１ｃによって、その入力画像データブロックの画像をパネル１１ａに表示する処理を開始する。制御部１１ｄは、ラインメモリ１１ｅの記憶領域から、入力画像データブロックを読み出し、まず選択する走査線の番号を抽出する。ここで、ラインメモリ１１ｅの２つある記憶領域のうち一方の情報が読み出され且つ表示処理が行われている間に、他方には、新たなデータが書き込まれることになる。従って、このタイミングで画像処理装置１０から電気光学装置１１に入力画像データブロックが伝送される。
【００４３】
更に、図２及び図３に基づき、電気光学装置１１における、非順次走査による画像の階調表示処理を説明する。ここで、パネル１１ａの表示領域の走査線数１４本、階調データのビット長４ビット及び表示領域の画素数２２４（１４×１６）個の場合を例として説明する。但し、本実施の形態では、色データ（ＲＧＢ）を考慮しないこととする。
【００４４】
まず、走査線の総数を１４本、階調データのビット長を４ビットとしたときの走査線の選択順番の決定方法を具体的に説明する。本実施の形態においては、以下の方法による走査線の選択順番の決定は、画像処理装置１０側において、プログラムとして実行されるもので、画像処理装置１０が、電気光学装置１１から走査線の総数及び階調データを取得することで行われる。
【００４５】
まず、走査線の総数１４に１を加算した１５を、ビット長Ｎの階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じて分割された数値群を生成する。つまり、階調データのビット長Ｎは４ビットであるので、２０：２１：２２：２３＝１：２：４：８の比率で走査線の総数に１を加算した１５を分割する。この場合は、丁度、１：２：４：８に分割できる。従って、それぞれの比に応じて、１、２、４、８の４つの数値に分割されることになる。
【００４６】
次に、総数１４本の走査線のそれぞれに０〜１３の通し番号を対応付ける。そして、階調データのＬＳＢ（０ビット目）に、最初に選択する走査線（以降、初期走査線と称す）の通し番号０を初期値として設定する。次に、階調データの３ビット目（ＭＳＢ）に対して、１つ前に選択された走査線の通し番号０に前記分割した数値のうち最も大きい８を加算し、この通し番号８を初期走査線の通し番号として設定する。更に、階調データの２ビット目に対して、１つ前に選択された走査線の通し番号８に前記分割した数値のうち２番目に大きい４を加算し、この１２を初期走査線の通し番号として設定する。なお更に、階調データの１ビット目に対して、１つ前に選択された通し番号１２に前記分割した数値のうち３番目に大きい２を加算するが、この場合は、加算後の数値が通し番号１３を超えるので、加算結果の１４を走査線の総数１４で割ったときの余り（０）を初期走査線の通し番号として設定する。
【００４７】
従って、階調データのビット長４ビットにおける、ＬＳＢに対しては通し番号０が初期値として設定され、ＭＳＢに対しては通し番号８が初期値として設定され、２ビット目に対しては通し番号１２が初期値として設定され、１ビット目に対しては通し番号０が初期値として設定されることになる。
このように、階調データのビット長に応じて、上記したように１つ前に選択された走査線の通し番号に前記分割した数値を大きいものから小さいものに向けて順番に加算した数値によって、階調データの各ビットに対応した初期走査線の通し番号を決定する。
【００４８】
更に、この決定された初期走査線を、階調データの、ＬＳＢ（０ビット目）に対応した初期走査線、ＭＳＢ（３ビット目）に対応した初期走査線、２ビット目に対応した初期走査線、１ビット目に対応した初期走査線の順でそれぞれ対応する通し番号の走査線を選択していき、且つ、選択された走査線の各画素を駆動していく。そして、各走査線の選択後は各ビットに対応した初期走査線の通し番号にそれぞれ１を加算する。この際、各ビットに対応した初期値に１を加算していった結果が走査線の総数から１を減算した値（ここでは１３）を超えたときは、その加算結果を０にする。つまり、１３番目の走査線が選択され、その通し番号１３に１を加算したときはその加算結果を走査線の通し番号１３を超える数値（１４）とせずに０とする。故に、次の処理では、０番目の走査線が選択されることになる。階調データの各ビットの選択順番は、ＬＳＢ→ＭＳＢ→「ＬＳＢ及びＭＳＢの間の上位ビット→下位ビット」→ＬＳＢ→ＭＳＢ→・・・の順番で行われる。すなわち、０ビット目→３ビット目→２ビット目→１ビット目→０ビット目→３ビット目→２ビット目→・・・の繰り返しとなる。つまり、階調データの各ビットに対応して、０番目の走査線、８番目の走査線、１２番目の走査線、０番目の走査線を選択すると、以降は、１番目の走査線、９番目の走査線、１３番目の走査線、１番目の走査線を選択するように、各ビットに対応した１つ前に選択した走査線の通し番号にそれぞれ１を加算した通し番号の走査線を順次選択し、各画素を駆動していく。
【００４９】
つまり、図２（ａ）に示すように、非順次走査において走査線は、階調データの各ビットに応じて、０番目の走査線→８番目の走査線→１２番目の走査線→０番目の走査線→・・・の順に選択される。
更に、上記通し番号と同様に、走査線を示す番号をＳ０〜Ｓ１３とし、且つ、各走査線に対する画素をＤ０〜Ｄ１５として表示領域を表すと、図２（ｂ）に示すように、走査線１本あたりの画素数は１６個となる。
【００５０】
従って、上記した非順次走査を行うために、入力画像データは、画像処理装置１０において図３に示す順番でデータブロック毎に並び替えられ、且つ、電気光学装置１１に伝送されることになる。ここでは、ｎ番目（ｎ＝０，１，２，・・・，１３）の走査線Ｓｎにおける１ブロック分の画素Ｄ０〜Ｄ１５を、（Ｓｎ，Ｄ０）〜（Ｓｎ，Ｄ１５）として表すこととする。また、各走査線は、階調データのビット毎に選択されることになるので、１つの画像が階調表示される間に４回選択されることになる。ここで、走査線Ｓ０に着目してみると、走査線Ｓ０は、Ｔ０で１回目が選択され、Ｔ３で２回目、Ｔ１０で３回目、Ｔ２５で４回目といったように選択される。その時間間隔を調べると、Ｔ０からＴ２では３、Ｔ３からＴ９では７、Ｔ１０からＴ２４では１５、Ｔ２５からＴ５５では３１となっている。つまり、発光素子は、最初の発光から２回目の発光までの間隔が３で、３回目が７、４回目が１５、５回目が３１といったように、３：７：１５：３１の比で発光が行われているのが解る。
【００５１】
なお、本実施の形態においては、図３に示すように、入力画像データ（１６ビット）は、走査線の番号情報（４ビット）と共に２０ビットのデータバスによって電気光学装置１１に伝送される。
更に、図４に基づき、電気光学装置１１におけるラインメモリ１１ｅに対する入力画像データの書き込み処理及び読み出し処理の流れを説明する。図４（ａ）は、従来のフレームメモリに対する入力画像データの書き込み処理及び読み出し処理の流れを示す図であり、図４（ｂ）は、本発明におけるラインメモリ１１ｅに対する入力画像データの書き込み処理及び読み出し処理の流れを示す図である。
【００５２】
図４（ａ）に示すように、従来の非順次走査を行う電気光学装置では、フレームメモリＡに対して入力画像データ（１画像分のデータ）を並び替えることなく書き込み、その間に、フレームメモリＢに既に書き込まれた入力画像データにおける画素データを非順次走査の順番に合わせて読み出して処理を行っている。そして、その次に、入力画像データを読み出し終わったフレームメモリＢに次の入力画像データを書き込み、その間に、既に入力画像データの書き込まれたフレームメモリＡから入力画像データを非順次走査の順番に合わせて読み出して処理を行う。このようにして、フレームメモリＡ及びＢに対して交互に入力画像データの書き込み又は画素データの非順次読み出しを行うことで、非順次走査による画像の階調表示を行う。つまりフレームメモリに書き込まれた入力画像データを、電気光学装置側で非順次走査に合わせた順番に読み出す処理が必要となる。
【００５３】
一方、図４（ｂ）に示すように、本実施の形態における電気光学装置１１においては、ラインメモリ１１ｅの２つの記憶領域（図では、ラインメモリＡ及びＢの２つ）に対して、入力画像データの書き込み及び読み出し処理が行われる。図に示すように、まずラインメモリＡに対し画像処理装置１０において非順次走査に合わせて並び替えられた入力画像データブロック（上記した２０ビットのデータ）が書き込まれる。そして、このデータブロックが書き込まれている間に、ラインメモリＢに既に書き込まれた入力画像データブロックの順次読み出しが行われる。その次に、入力画像データの読み出されたラインメモリＢに次の入力画像データブロックを書き込み、その間に、先ほどデータの書き込まれたラインメモリＡから入力画像データの順次読み出しが行われる。このようにして、ラインメモリＡ及びＢに対して交互に入力画像データブロックの書き込み又は順次読み出しを行うことで、非順次走査による画像の階調表示を行う。つまり、本実施の形態では、ラインメモリに書き込まれた入力画像データブロックを、電気光学装置側で非順次走査に合わせた順番に読み出す処理が不要となる。
【００５４】
更に、図５に基づき、画像処理装置１０における画像データの取得処理の流れを説明する。図５は、画像処理装置１０における画像データの取得処理を示すフローチャートである。ここで、フレームメモリ１０ｂの２つある記憶領域をそれぞれ記憶領域１及び記憶領域２と称す。
図５に示すように、まずステップＳ５００に移行し、画像データを取得したか否かを判定し、取得したと判定された場合（Ｙｅｓ）はステップＳ５０２に移行し、そうでない場合（Ｎｏ）は取得するまで待機する。
【００５５】
ステップＳ５０２に移行した場合は、フレームメモリ１０ｂの記憶領域１に対応するフラグであるＦ１がセット状態（専用のレジスタに１がセットされた状態）か否かを判定し、セット状態であると判定された場合（Ｙｅｓ）はステップＳ５０４に移行し、そうでない場合（Ｎｏ）はステップＳ５１２に移行する。
ここで、本実施の形態においては、Ｆ１がセット状態のときに、フレームメモリ１０ｂの記憶領域１に未処理の画像データが記憶された状態であり、Ｆ１がクリア状態（専用のレジスタに０がセットされた状態）のときに、フレームメモリ１０ｂの記憶領域１に処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは画像データの書き込み中となる。
【００５６】
ステップＳ５０４に移行した場合は、フレームメモリ１０ｂの記憶領域２に対応するフラグであるＦ２がセット状態（専用のレジスタに１がセットされた状態）か否かを判定し、セット状態であると判定された場合（Ｙｅｓ）はステップＳ５０６に移行し、そうでない場合（Ｎｏ）はステップＳ５０８に移行する。
ここで、本実施の形態においては、Ｆ１と同様に、Ｆ２がセット状態のときに、フレームメモリ１０ｂの記憶領域２に未処理の画像データが記憶された状態であり、Ｆ２がクリア状態（専用のレジスタに０がセットされた状態）のときに、フレームメモリ１０ｂの記憶領域２に処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは画像データの書き込み中となる。
【００５７】
ステップＳ５０６に移行した場合は、フレームメモリ１０ｂへのデータの書込みを禁止しステップＳ５０２に移行する。
つまり、フレームメモリ１０ｂの記憶領域１及び記憶領域２の両方に未処理の画像データが記憶されている状態であり、この場合は、一方が処理されるまで、ステップＳ５００〜ステップＳ５０６の処理を繰り返し行うことになる。
【００５８】
一方、ステップＳ５０８に移行した場合は、Ｆ２に対応した記憶領域２に、入力された画像データを記憶してステップＳ５１０に移行する。
ステップＳ５１０では、フレームメモリ１０ｂの記憶領域２に対応したフラグＦ２をセットしてステップＳ５００に移行する。
また、ステップＳ５０２において、Ｆ１がクリア状態で、ステップＳ５１２に移行した場合は、Ｆ１に対応した記憶領域１に、入力された画像データを記憶してステップＳ５１４に移行する。
【００５９】
ステップＳ５１４では、フレームメモリ１０ｂの記憶領域１に対応したフラグＦ１をセットしてステップＳ５００に移行する。
つまり、画像データが入力されると、フレームメモリ１０ｂの記憶領域に対してフラグがセットされているか否かを判定し、フラグのセットされていない方の記憶領域に画像データを記憶する。これにより、入力画像データの生成処理等により一方の記憶領域のフラグがセット状態であっても、もう一方の記憶領域のフラグがセット状態でなければ、画像データを記憶することが可能である。
【００６０】
更に、図６に基づき、画像処理装置１０における入力画像データの生成処理及び入力画像データの伝送処理の流れを説明する。図６は、画像処理装置１０における入力画像データの生成処理及び入力画像データの伝送処理を示すフローチャートである。
図６に示すように、まずステップＳ６００に移行し、入力画像データ伝送部１０ｃを介して、電気光学装置１１から表示領域の走査線数及び階調情報を取得してステップＳ６０２に移行する。ここで、走査線数及び階調情報の取得は、電気光学装置１１側が表示領域や階調数を可変な場合を想定して取得するもので、これらが固定である場合は、最初に１回だけ情報を取得するか、予めその情報を入力しておくなどしても良い。
【００６１】
ステップＳ６０２では、入力画像データ生成部１０ａにおいて、取得した画像データを解析してステップＳ６０４に移行する。ここで、画像の解析においては、画像のサイズ（ピクセル数）や色数などを解析する。
ステップＳ６０４では、入力画像データ生成部１０ａにおいて、フレームメモリ１０ｂの記憶領域１に対応したフラグＦ１がセットされたか否かを判定し、セットされたと判定された場合（Ｙｅｓ）はステップＳ６０６に移行し、そうでない場合（Ｎｏ）はステップＳ６１６に移行する。
【００６２】
ステップＳ６０６に移行した場合は、セットされたフラグに対応するフレームメモリ１０ｂの記憶領域から非順次走査の画像データ選択ルール及び順番に従って画像データブロックを読み出しステップＳ６０８に移行する。
ステップＳ６０８では、入力画像データ生成部１０ａにおいて、記憶領域から読み出した画像データブロックに走査線番号を付加して入力画像データブロックを生成しステップＳ６１０に移行する。
【００６３】
ステップＳ６１０では、入力画像データ伝送部１０ｃにおいて、前記生成された入力画像データブロックを電気光学装置１１に送信してステップＳ６１２に移行する。
ステップＳ６１２では、１画像分の画像データの送信が全て終了したか否かを判定し、終了したと判定された場合（Ｙｅｓ）はステップＳ６１４に移行し、そうでない場合（Ｎｏ）はステップＳ６０６に移行する。
【００６４】
ステップＳ６１４に移行した場合は、送信処理を行った画像データに対応する記憶領域のフラグをクリアしてステップＳ６００に移行する。
また、ステップＳ６０４において、フラグＦ１がセットされておらずステップＳ６１６に移行した場合は、入力画像データ生成部１０ａにおいて、フラグＦ２がセットされているか否かを判定し、セットされていると判定された場合（Ｙｅｓ）はステップＳ６０６に移行し、そうでない場合（Ｎｏ）はステップＳ６０４に移行する。
【００６５】
つまり、ステップＳ６００〜ステップＳ６１６の処理を行うことで、フレームメモリ１０ｂの記憶領域に対応したフラグがセット状態にある記憶領域から、非順次走査における画像データの選択ルール及び走査線の選択順番に合わせて画像データブロックを読み出し、更に、当該読み出した画像データブロックに対して、対応する走査線番号を付加して入力画像データブロックを生成し、この入力画像データブロックを電気光学装置１１に伝送することが可能である。
【００６６】
そして、選択された記憶領域からの入力画像データの伝送処理が終了すると、この記憶領域のフラグがリセットされるので、上記したステップＳ５００〜ステップＳ５１４の処理において、この記憶領域に画像データの書込みが可能となる。
つまり、入力画像データの生成中又は伝送中においては、フラグがセット状態となるので、上記したステップＳ５００〜ステップＳ５１４の処理においては、その記憶領域に対して画像データの書込みを行うことができない。しかし、一方の記憶領域において、入力画像データの生成又は伝送が行われている間に、フラグがリセットされている他方の記憶領域に対しては、画像データの書込み処理を行うことが可能である。
【００６７】
従って、フレームメモリ１０ｂの記憶領域１及び記憶領域２に対する画像データの書込み処理及び画像データの読み出し処理（伝送処理）は、連続して画像データが送られてきた場合に、それぞれの領域に対して、交互に行われることになる。
更に、図７に基づき、電気光学装置１１におけるラインメモリ１１ｅへの入力画像データの書込み処理の流れを説明する。図７は、電気光学装置１１におけるラインメモリ１１ｅへの入力画像データの書込み処理を示すフローチャートである。
【００６８】
図７に示すように、まずステップＳ７００に移行し、制御部１１ｄにおいて、画像処理装置１０から入力画像データブロックが入力されたか否かを判定し、入力されたと判定された場合（Ｙｅｓ）はステップＳ７０２に移行し、そうでない場合（Ｎｏ）は入力されるまで待機する。
ステップＳ７０２に移行した場合は、制御部１１ｄにおいて、ラインメモリＡに対応したフラグＦＡがセットされた状態（専用のレジスタに１がセットされた状態）であるか否かを判定し、セットされた状態であると判定された場合（Ｙｅｓ）はステップＳ７０４に移行し、そうでない場合（Ｎｏ）はステップＳ７１２に移行する。
【００６９】
ここで、本実施の形態においては、ＦＡがセット状態のときに、ラインメモリ１１ｅのラインメモリＡに未処理の画像データが記憶された状態であり、ＦＡがクリア状態（専用のレジスタに０がセットされた状態）のときに、ラインメモリ１１ｅのラインメモリＡには処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは画像データの書き込み中となる。
【００７０】
ステップＳ７０４に移行した場合は、制御部１１ｄにおいて、ラインメモリＢに対応したフラグＦＢがセットされた状態（専用のレジスタに１がセットされた状態）であるか否かを判定し、セットされた状態であると判定された場合（Ｙｅｓ）はステップＳ７０６に移行し、そうでない場合（Ｎｏ）はステップＳ７０８に移行する。
【００７１】
ここで、本実施の形態においては、ＦＡと同様に、ＦＢがセット状態のときに、ラインメモリ１１ｅのラインメモリＡに未処理の入力画像データブロックが記憶された状態であり、ＦＢがクリア状態（専用のレジスタに０がセットされた状態）のときに、ラインメモリ１１ｅのラインメモリＢには処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは画像データの書き込み中となる。
【００７２】
ステップＳ７０６に移行した場合は、制御部１１ｄにおいて、ラインメモリ１１ｅへのデータの書込みを禁止しステップＳ７００に移行する。
一方、ステップＳ７０８に移行した場合は、制御部１１ｄは、フラグＦＢの対応したラインメモリＢに入力画像データブロックを書込みステップＳ７１０に移行する。
【００７３】
ステップＳ７１０では、制御部１１ｄは、フラグＦＢをセットしてステップＳ７００に移行する。
また、ステップＳ７０２においてフラグＦＡがセット状態ではなくステップＳ７１２に移行した場合は、制御部１１ｄは、フラグＦＡの対応したラインメモリＡに入力画像データブロックを書込みステップＳ７１４に移行する。
【００７４】
ステップＳ７１４では、制御部１１ｄは、フラグＦＡをセットしてステップＳ７００に移行する。
つまり、上記ステップＳ７００〜ステップＳ７１４の処理によって、フラグＦＡ又はフラグＦＢがセットされているか否かを判定し、フラグがセットされているラインメモリにはデータの書込みを行わず、セットされていないラインメモリに対して書込みを行う。
【００７５】
更に、図８に基づき、電気光学装置１１における非順次走査による画像の表示処理の流れを説明する。図８は、電気光学装置１１における非順次走査による画像の表示処理を示すフローチャートである。
図８に示すように、まずステップＳ８００に移行し、制御部１１ｄは、ラインメモリＡに対応したフラグＦＡがセットされているか否かを判定し、セットされていると判定された場合（Ｙｅｓ）はステップＳ８０２に移行し、そうでない場合（Ｎｏ）はステップＳ８０８に移行する。
【００７６】
ステップＳ８０２に移行した場合は、制御部１１ｄは、ラインメモリ１１ｅにおけるラインメモリＡに書込まれた入力画像データブロックを読み出してステップＳ８０４に移行する。
ステップＳ８０４では、制御部１１ｄは、ラインメモリＡに対応するフラグＦＡをクリアしてステップＳ８０６に移行する。
【００７７】
ステップＳ８０６では、制御部１１ｄは、読み出した入力画像データブロックに基づき、走査線駆動部１１ｂ及びデータ線駆動部１１ｃを制御して、非順次走査による画像の階調表示処理を行いステップＳ８００に移行する。
一方、ステップＳ８０８に移行した場合は、ラインメモリＢに対応したフラグＦＢがセットされているか否かを判定し、セットされていると判定された場合（Ｙｅｓ）はステップＳ８１０に移行し、そうでない場合（Ｎｏ）はステップＳ８００に移行する。
【００７８】
ステップＳ８１０に移行した場合は、制御部１１ｄは、ラインメモリ１１ｅにおけるラインメモリＢに書込まれた入力画像データブロックを読み出してステップＳ８１２に移行する。
ステップＳ８１２では、制御部１１ｄは、ラインメモリＢに対応するフラグＦＢをクリアしてステップＳ８０６に移行する。
【００７９】
つまり、ステップＳ８００〜ステップＳ８１２の処理を繰り返し行うことで、ラインメモリ１１ｅの記憶領域であるラインメモリＡ又はラインメモリＢに対応したフラグＦＡ又はＦＢのいずれかがセット状態にある記憶領域から入力画像データブロックを読み出し、当該入力画像データブロックに含まれる走査線番号に基づき走査線駆動部１１ｂを駆動し、データ線駆動部１１ｃを駆動して選択された走査線に対応する画素回路を駆動し、画像の階調表示を行う。
【００８０】
そして、選択された記憶領域からの入力画像データブロックの読み出し処理が終了すると、この記憶領域のフラグがリセットされるので、上記したステップＳ７００〜ステップＳ７１４の処理において、この記憶領域に入力画像データブロックの書込みが可能となる。
つまり、入力画像データブロックが読み出されている間は、フラグがセット状態となるので、上記したステップＳ７００〜ステップＳ７１４の処理においては、その記憶領域に対して入力画像データブロックの書込み処理を行うことができない。しかし、一方の記憶領域において、入力画像データブロックの読み出し処理が行われている間に、読み出し処理が終了してフラグがリセットされている他方の記憶領域に対しては、入力画像データブロックの書込み処理を行うことが可能である。
【００８１】
従って、ラインメモリ１１ｅのラインメモリＡ及びラインメモリＢに対する入力画像データブロックの書込み処理及び入力画像データの読み出し処理は、連続して送られてくる入力画像データに対し、それぞれの領域について、交互に行われることになる。
更に、図９に基づき、本発明の上記とは別の構成例を２つ説明する。図９（ａ）は、データ線駆動部及びその制御部を１つのＩＣで構成した場合の一例を示す図であり、図９（ｂ）は、データ線駆動部及びその制御部を複数のＩＣで構成した場合の一例を示す図である。ここで、図９においては、３２０×２４０画素の表示領域を想定しており、且つ、色データ（ＲＧＢ）を考慮している。従って、１本の走査線毎に３２０×３（ＲＧＢ）個のデータが必要となる。
【００８２】
図９（ａ）に示す構成は、データ線駆動部及びその制御部を１つのＩＣで構成したもので、この場合は、データバスの幅が３２ビットとなり、データ線ドライバ側も９６０ビットのデータを一度に扱わなければならない。
一方、図９（ｂ）に示す構成は、データ線駆動部及びその制御部を複数のＩＣで構成したもので、９６０個のデータをそれぞれのＩＣにおいて分散処理することが可能であり、負荷を分散することができる。
【００８３】
以上、画像データを、画像処理装置１０側で、予め非順次走査における走査線の選択順番に合わせて並び替えてから、電気光学装置１１側に伝送することで、電気光学装置１１側において、非順次走査に合わせた画像データの抽出処理が不要になる。
また、並び替えた画像データを１走査線毎に対応するデータブロック単位で伝送するようにし、且つ、ブロック毎に走査線番号を対応付けるようにしたので、電気光学装置１１側のメモリ容量の低減ができ、更に、選択する走査線番号の決定処理が不要となる。
【００８４】
ここで、図１に示す、入力画像データ生成部１０ａは、第１、第６、第９及び第１３の発明に記載の入力画像データ生成手段に対応し、入力画像データ伝送部１０ｃは、第１、第３、第５、第９、第１０及び第１２の発明に記載の入力画像データ伝送手段に対応し、走査線駆動部１１ｂは、第１、第２、第６、第７、第８、第１３及び第１５の発明に記載の走査線駆動回路に対応し、データ線駆動部１１ｃは、第１及び第７の発明に記載のデータ線駆動回路に対応し、入力画像データ取得部１１ｆは、第１及び第７の発明に記載の入力画像データ取得手段に対応する。
【００８５】
なお、上記実施の形態においては、ＰＣ等の外部装置から電気光学装置１１に表示する画像データが伝送される構成を説明したが、これに限らず、画像処理装置がグラフィックスボードとしてＰＣに内蔵される構成や、画像処理装置の機能がＰＣ上で動作するソフトウェア（デバイスドライバ）として実現される構成など、他の構成であっても良い。
【００８６】
また、上記実施の形態において説明した非順次走査における走査線の選択順番の決定方法は、上記した方法に限らず、別の方法を用いても良い。
また、上記実施の形態において説明した非順次走査の方法は、上記した階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））の比率に応じた数値群を利用するものに限らず、別の方法を用いても良い。
【図面の簡単な説明】
【図１】本発明に係る画像表示システムの構成を示すブロック図である。
【図２】（ａ）は、走査線の選択される様子を示す図であり、（ｂ）は、各走査線における表示データの数え方を示す図である。
【図３】２０ビットデータバスによる入力画像データの転送形式を示す図である。
【図４】（ａ）は、従来のフレームメモリに対する入力画像データの書き込み処理及び読み出し処理の流れを示す図であり、（ｂ）は、本発明におけるラインメモリ１１ｅに対する入力画像データの書き込み処理及び読み出し処理の流れを示す図である。
【図５】画像処理装置１０における画像データの取得処理を示すフローチャートである。
【図６】画像処理装置１０における入力画像データの生成処理及び入力画像データの伝送処理を示すフローチャートである。
【図７】電気光学装置１１におけるラインメモリ１１ｅへの入力画像データの書込み処理を示すフローチャートである。
【図８】電気光学装置１１における非順次走査による画像の表示処理を示すフローチャートである。
【図９】（ａ）は、データ線駆動部及びその制御部を１つのＩＣで構成した場合の一例を示す図であり、（ｂ）は、データ線駆動部及びその制御部を複数のＩＣで構成した場合の一例を示す図である。
【符号の説明】
１…画像表示システム、１０…画像処理装置、１０ａ…入力画像データ生成部、１０ｂ…フレームメモリ、１０ｃ…入力画像データ伝送部、１１…電気光学装置、
１１ａ…パネル、１１ｂ…走査線駆動部、１１ｃ…データ線駆動部、１１ｄ…制御部、１１ｅ…ラインメモリ、１１ｆ…入力画像データ取得部
Claims (15)
- 画像処理装置と電気光学装置とを備え、前記画像処理装置からの入力画像を前記電気光学装置に表示する画像表示システムであって、
前記電気光学装置は、
光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次１つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、
前記画像処理装置から伝送された入力画像データを取得する入力画像データ取得手段と、を備え、
前記制御部は、前記入力画像データと前記光学素子の発光階調数に応じた所定ビット長の階調データとに基づき、前記走査線の並び順に対して非連続な順番に走査する非順次走査によって前記光学素子の発効時間を制御することで、所定数の前記走査線及び前記データ線より成る表示領域に前記入力画像を階調表示するようになっており、
前記画像処理装置は、
前記電気光学装置に入力する画像データを構成する画素データを、前記電気光学装置における前記非順次走査に対応した走査線の選択順番に合わせて並び替えることにより前記入力画像データを生成する入力画像データ生成手段と、
前記入力画像データ生成手段によって生成された入力画像データを前記光学装置に伝送する入力画像データ伝送手段と、を備えることを特徴とする画像表示システム。 - ビット長Ｎの前記階調データに基づき生成される前記表示領域の走査線の総数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された前記表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように決定された前記走査線の選択順番によって、前記非順次走査を行うことを特徴とする請求項１記載の画像表示システム。
- 前記入力画像データ伝送手段は、前記入力画像データを所定サイズのデータから成るデータブロック毎に分けて前記電気光学装置に伝送するようになっていることを特徴とする請求項１又は請求項２記載の画像表示システム。
- 前記データブロックは、前記走査線毎の前記画素数分のデータにより構成されていることを特徴とする請求項３記載の画像表示システム。
- 前記走査線は、当該走査線の並び順に合わせて通し番号が対応付けられており、
前記入力画像データ伝送手段は、前記データブロックを前記電気光学装置に伝送する際に、当該データブロック毎に対応する前記走査線を示す通し番号データを伝送するようになっていることを特徴とする請求項４記載の画像表示システム。 - 前記入力画像データ生成手段は、
前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を行う処理部を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記入力画像データを生成することを特徴とする請求項１乃至請求項５のいずれか１項に記載の画像表示システム。 - 請求項１記載の画像表示システムにおける前記電気光学装置であって、
光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次１つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、
前記画像処理装置から伝送された入力画像データを取得する入力画像データ取得手段と、を備え、
前記制御部は、前記入力画像データと前記光学素子の発光階調数に応じた所定ビット長の階調データとに基づき、前記走査線の並び順に対して非連続な順番に走査する非順次走査によって前記光学素子の発効時間を制御することで、所定数の前記走査線及び前記データ線より成る表示領域に前記入力画像を階調表示するようになっていることを特徴とする電気光学装置。 - ビット長Ｎの前記階調データに基づき生成される、前記表示領域の走査線数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された前記表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように決定された前記走査線の選択順番によって、前記非順次走査を行うことを特徴とする請求項７記載の電気光学装置。
- 請求項１記載の画像表示システムにおける前記画像処理装置であって、
前記電気光学装置に入力する画像データを構成する画素データを、前記電気光学装置における前記非順次走査に対応した走査線の選択順番に合わせて並び替えることにより前記入力画像データを生成する入力画像データ生成手段と、
前記入力画像データ生成手段によって生成された入力画像データを前記光学装置に伝送する入力画像データ伝送手段と、を備えることを特徴とする画像処理装置。 - 前記入力画像データ伝送手段は、前記入力画像データを所定サイズのデータから成るデータブロック毎に分けて前記電気光学装置に伝送するようになっていることを特徴とする請求項９記載の画像処理装置。
- 前記データブロックは、前記走査線毎の前記画素数分のデータにより構成されていることを特徴とする請求項８記載の画像処理装置。
- 前記走査線は、当該走査線の並び順に合わせて通し番号が対応付けられており、
前記入力画像データ伝送手段は、前記データブロックを前記電気光学装置に伝送する際に、当該データブロック毎に対応する前記走査線を示す通し番号データを伝送するようになっていることを特徴とする請求項１１記載の画像処理装置。 - 前記入力画像データ生成手段は、
前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を行う処理部を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記入力画像データを生成することを特徴とする請求項９乃至請求項１２のいずれか１項に記載の画像処理装置。 - 請求項９記載の画像処理装置を制御するためのプログラムであって、
前記電気光学装置に入力する画像データを構成する画素データを、前記電気光学装置における前記非順次走査に対応した走査線の選択順番に合わせて並び替えることにより前記入力画像データを生成する入力画像データ生成ステップと、
前記入力画像データ生成ステップにおいて生成された入力画像データを前記光学装置に伝送する画像データ伝送ステップと、を備えることを特徴とする画像処理装置制御プログラム。 - 前記入力画像データ生成ステップにおいては、
前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記入力画像データを生成することを特徴とする請求項１４記載の画像処理装置制御プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003085530A JP2004294673A (ja) | 2003-03-26 | 2003-03-26 | 画像表示システム、電気光学装置、画像処理装置及び画像処理装置制御プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003085530A JP2004294673A (ja) | 2003-03-26 | 2003-03-26 | 画像表示システム、電気光学装置、画像処理装置及び画像処理装置制御プログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004294673A true JP2004294673A (ja) | 2004-10-21 |
Family
ID=33400432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003085530A Withdrawn JP2004294673A (ja) | 2003-03-26 | 2003-03-26 | 画像表示システム、電気光学装置、画像処理装置及び画像処理装置制御プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004294673A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104575414A (zh) * | 2013-10-09 | 2015-04-29 | 辛纳普蒂克斯显像装置株式会社 | 显示驱动器 |
-
2003
- 2003-03-26 JP JP2003085530A patent/JP2004294673A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104575414A (zh) * | 2013-10-09 | 2015-04-29 | 辛纳普蒂克斯显像装置株式会社 | 显示驱动器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6801178B2 (en) | Liquid crystal driving device for controlling a liquid crystal panel and liquid crystal display apparatus | |
| US20070024557A1 (en) | Video signal processor, display device, and method of driving the same | |
| KR100857517B1 (ko) | 유기 ｅｌ 장치, 회로, 유기 ｅｌ 장치의 구동 방법 및 전자 기기 | |
| US5764225A (en) | Liquid crystal display with two separate power sources for the scan and signal drive circuits | |
| US20040179014A1 (en) | Display device and method for driving the same | |
| JP4501525B2 (ja) | 表示装置及びその駆動制御方法 | |
| JP2004012872A (ja) | 表示装置及びその駆動方法 | |
| US7864139B2 (en) | Organic EL device, driving method thereof, and electronic apparatus | |
| US20070268225A1 (en) | Display device, driving apparatus for display device, and driving method of display device | |
| JP6781116B2 (ja) | 表示パネル、表示パネルの制御装置、および表示装置 | |
| WO2015056444A1 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
| US20070236422A1 (en) | Display device and driving method of the same | |
| KR100538782B1 (ko) | 디스플레이장치와 그 구동방법 | |
| US10290278B2 (en) | Electrooptical device, electronic device, and control method of electrooptical device | |
| US20180090085A1 (en) | Electro-optical device, method of controlling electro-optical device, and electronic apparatus | |
| JP2004279563A (ja) | 画像処理装置制御プログラム | |
| CN102142238A (zh) | 图像显示系统 | |
| JP2017167425A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
| US20080055214A1 (en) | Display device and method for driving the same | |
| JP2004294673A (ja) | 画像表示システム、電気光学装置、画像処理装置及び画像処理装置制御プログラム | |
| JP2004279595A (ja) | 画像表示システム、電気光学装置、画像処理装置及び画像処理装置制御プログラム | |
| JP2005202423A (ja) | 画像表示装置 | |
| JP4639576B2 (ja) | 電気光学装置の駆動方法、電気光学装置及び電子機器 | |
| US20170270875A1 (en) | Electrooptical device, control method of electrooptical device, and electronic device | |
| CN114333703B (zh) | 显示装置和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |