JP4639576B2 - 電気光学装置の駆動方法、電気光学装置及び電子機器 - Google Patents
電気光学装置の駆動方法、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP4639576B2 JP4639576B2 JP2003155857A JP2003155857A JP4639576B2 JP 4639576 B2 JP4639576 B2 JP 4639576B2 JP 2003155857 A JP2003155857 A JP 2003155857A JP 2003155857 A JP2003155857 A JP 2003155857A JP 4639576 B2 JP4639576 B2 JP 4639576B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pixel
- display data
- display
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ表示装置や液晶表示装置等の電気光学装置の駆動方法、電気光学装置及び電子機器に関する。
【０００２】
【従来の技術】
近年、有機ＥＬ表示パネルや液晶表示パネルは、携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔｓ；携帯情報端末）等の携帯機器に広く利用されている。このような携帯機器分野では、待ち受け時間及び通話時間の長時間化、バッテリの小型化の要求が強く、その表示パネルに対して更なる低消費電力化が望まれている。
【０００３】
低消費電力化を図る従来技術として、走査線ドライバ内にメモリを設け、そのメモリの内容で各走査線の走査と非走査とを切り替えて部分表示（間引き表示）を実現するようにしたものが知られている（例えば、特許文献１参照）。
【０００４】
また、低消費電力化を図る別の従来技術として、動画か静止画かを判別し、静止画の場合に画像表示を維持するのに必要な最小限度まで間引き駆動を行うものが知られている（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開２００１―２４９６３６号公報
【特許文献２】
特開平７―１２１１３３号公報
【０００６】
【発明が解決しようとする課題】
ところで、上記特許文献１の従来技術では、非走査部分に筋が入ったように見えて画像が劣化するおそれがあった。また、上記特許文献２の従来技術では、間引き駆動については、「画像表示を維持する最小限必要な駆動に抑える」とだけ記述されていて、その駆動方法については記述されていない。この特許文献２の従来技術において、既に知られている方法で画素毎に或いは走査線毎に単純に間引き駆動を行うと、フリッカ、筋、むらなどが発生して画像が劣化するおそれがあった。
【０００７】
そこで、本発明は、このような従来の問題点に鑑みてなされたもので、その目的は低消費電力化を図ると同時に画質の劣化を抑えた間引き表示を実現できる電気光学装置の駆動方法、電気光学装置及び電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明における電気光学装置の駆動方法は、複数の走査線と複数のデータ線の交差部に対応する位置に配置された画素を備え、各前記画素の電気光学素子を該画素の階調を示した表示データに応じて駆動する電気光学装置の駆動方法であって、前記複数の前記画素で構成される画面のＮ行Ｍ列（Ｎ及びＭはともに２以上の整数）の画素からなる領域に仮想的に分割し、前記領域を構成する各前記画素に対応したＮ行Ｍ列のパターンを示すパターンデータを有し、該パターンデータが、前記領域における各行及び各列の各々で、消費電力が零の表示或いは消費電力が前記表示データに基づく消費電力よりも低い表示とする画素が連続しないように構成され、前記画面を構成する複数の前記領域の各々に対して共通する前記パターンを重ね合わせる態様で前記表示データを加工した加工済みデータが表示データ加工手段によって出力される第１の段階と、前記各画素の加工済みデータをＤ―Ａ変換した各画素のデータ信号により各画素の前記電気光学素子を駆動する第２の段階と、を有し、前記表示データ加工手段が、各前記画素の表示データが先頭アドレスから順に書き込まれたフレームメモリから、各前記画素に対応する表示データとアドレスとを先頭アドレスから順に読み出し、前記パターンデータが格納されたレジスタの領域のうち、該読み出したアドレスに対応する領域を示す選択信号を生成し、前記レジスタから前記選択信号に対応するデータを選択し、前記読み出した表示データと前記選択されたデータとの論理積を前記加工済みデータとして出力することを要旨とする。
【００２０】
これによれば、画面をＮ行Ｍ列の画素を１単位とする領域毎に、領域内の特定の画素に対応する場所が消費電力が零の表示或いは消費電力が表示データより低い表示になるＮ行Ｍ列のパターンを重ね合わせる態様で表示データを加工する。そして、各画素の加工済みデータをＤ―Ａ変換した各画素のデータ信号により各画素の電気光学素子を駆動するようにしている。このようにして、複数の画素のうち、一部の画素だけを消費電力が零の表示或いは消費電力が表示データより低い表示にする間引き表示を実現しているので、その一部の画素の分だけ消費電力が低減されるとともに、フリッカ、筋、むら等の発生が抑制される。したがって、低消費電力化を図ると同時に画質の劣化を抑えた間引き表示を実現することができる。
【００２２】
この電気光学装置の駆動方法において、前記各画素はそれぞれ、赤用画素、緑用画素及び青用画素の３つの画素で一つの画素が構成され、前記表示データ加工手段は、前記フレームメモリから前記一つの画素の表示データとして、前記赤用画素の赤用表示データ、緑用画素の緑用表示データ及び青用画素の青用表示データをアドレス順に読み出し、該読み出した赤用表示データ、緑用表示データ及び青用表示データの各々と前記選択されたデータとの論理積を該一つの画素の前記加工済みデータとして出力する。
【００２３】
これによれば、一つの画素を構成する赤用画素、緑用画素及び青用画素の各表示データの加工処理が一回で済み、処理速度が速くなる。
【００２８】
本発明における電気光学装置は、複数の走査線と複数のデータ線の交差部に対応する位置に配置された画素を備え、各前記画素の電気光学素子を該画素の階調を示した表示データに基づき駆動する電気光学装置であって、前記複数の画素で構成される画面をＮ行Ｍ列（Ｎ及びＭはともに２以上の整数）の画素からなる領域に仮想的に分割し、前記領域を構成する各前記画素に対応したＮ行Ｍ列のパターンを示すパターンデータを有し、該パターンデータが、前記領域における各行及び各列の各々で、消費電力が零の表示或いは消費電力が前記表示データに基づく消費電力よりも低い表示とする画素が連続しないように構成され、前記画面を構成する複数の前記領域の各々に対して共通する前記パターンを重ね合わせる態様で前記表示データを加工した加工済みデータを出力する表示データ加工手段を有し、前記各画素の加工済みデータをＤ―Ａ変換した各画素のデータ信号により各画素の前記電気光学素子を駆動するように構成されており、前記表示データ加工手段は、前記パターンデータが格納されたレジスタと、各前記画素の表示データが先頭アドレスから順に書き込まれたフレームメモリから、各前記画素に対応するアドレスを先頭アドレスから順に読み出し、該読み出したアドレスに対応する前記レジスタの領域を選択信号として出力する選択信号生成回路と、前記レジスタから前記選択信号に対応するデータを選択するセレクタ回路と、前記フレームメモリから、先頭アドレスから順に表示データを読み出し、該読み出した表示データと前記選択されたデータとの論理積を前記加工済みデータとして出力する論理積回路とを有することを要旨とする。
【００２９】
これによれば、画面をＮ行Ｍ列の画素を１単位とする領域毎に、領域内の特定の画素に対応する場所が消費電力が零の表示或いは消費電力が表示データより低い表示になるＮ行Ｍ列のパターンを重ね合わせる態様で表示データを加工する。そして、各画素の加工済みデータをＤ―Ａ変換した各画素のデータ信号により各画素の電気光学素子を駆動するようにしている。このようにして、複数の画素のうち、一部の画素だけを消費電力が零の表示或いは消費電力が表示データより低い表示にする間引き表示を実現しているので、その一部の画素の分だけ消費電力が低減されるとともに、フリッカ、筋、むら等の発生が抑制される。したがって、低消費電力化を図ると同時に画質の劣化を抑えた間引き表示を実現することができる。
【００３１】
この電気光学装置において、前記各画素はそれぞれ、赤用画素、緑用画素及び青用画素の３つの画素で一つの画素が構成され、前記表示データ加工手段は、前記フレームメモリから前記一つの画素の表示データとして、前記赤用画素の赤用表示データ、緑用画素の緑用表示データ及び青用画素の青用表示データをアドレス順に読み出し、該読み出した赤用表示データ、緑用表示データ及び青用表示データの各々と前記選択されたデータとの論理積を該一つの画素の前記加工済みデータとして出力する。
【００３２】
これによれば、一つの画素を構成する赤用画素、緑用画素及び青用画素の各表示データの加工処理が一回で済み、処理速度が速くなる。
本発明における電子機器は、請求項３または４に記載の電気光学装置を備える。
【００３３】
これによれば、低消費電力化を図ると同時に画質の劣化を抑えた間引き表示を実現することのできる電気光学装置を備えているので、電子機器、例えば携帯電話、ＰＤＡ等の携帯機器において低消費電力化と表示品質の向上とを図ることができる。
【００３４】
【発明の実施の形態】
以下、本発明を具体化した有機ＥＬ表示装置の各実施形態を図面に基づいて説明する。
【００３５】
[基本的な構成]
図１は本発明に係る有機ＥＬ表示装置による間引き表示を説明するための説明図であり、図２は有機ＥＬ表示装置の概略的な電気的構成を示しており、そして、図３は表示パネルに設けた複数の画素回路の一つを示している。
【００３６】
図２に示す電気光学装置としての有機ＥＬ表示装置１は、表示パネル２、データ線駆動回路３、走査線駆動回路４、ホストＣＰＵ５と、パネル制御回路６と、フレームメモリ７とを備えている。本実施形態では、有機ＥＬ表示装置１の各要素２〜７は、それぞれが独立した電子部品によって構成されている。
【００３７】
表示パネル２は、図１及び図２に示すように、行方向に延びるｎ本の走査線Ｙ１〜Ｙｎ（ｎは整数）と列方向に延びるｍ本のデータ線Ｘ１〜Ｘｍ（ｍは整数）との交差部に対応する位置にｎ行ｍ列に配列された複数の画素１０を有している。この表示パネル２は、一例として、２４０（ｎ＝２４０）×３２０（ｍ＝３２０）個の画素１０を有している。これらの画素１０はそれぞれ、Ｒ，Ｇ，Ｂの順に配置された赤用画素１０Ｒ，緑用画素１０Ｇ及び青用画素１０Ｂの３つの画素で構成されている。各画素１０Ｒ，１０Ｇ及び１０Ｂには、赤用画素回路２０Ｒ，緑用画素回路２０Ｇ及び青用画素回路２０Ｂがそれぞれ設けられている（図３参照）。
【００３８】
したがって、本例の表示パネル２では、２４０本の走査線Ｙ１〜Ｙｎの各々に３２０×３個の画素回路２０Ｒ，２０Ｇ及び２０ＢがＲ，Ｇ，Ｂの順に接続されている。また、走査線Ｙ１〜Ｙｎの各々に接続された３２０×３個の画素回路は、３２０×３本のデータ線Ｘ１〜Ｘ（ｍ×３）（ｍ＝３２０）にそれぞれ接続されている。つまり、図２に示す複数のデータ線Ｘ１〜Ｘｍ（ｍ＝３２０）はそれぞれ赤用データ線、緑用データ線及び青用データ線の３本を含んでおり、データ線の総数はｍ×３＝９６０本である。
【００３９】
そして、走査線Ｙ１〜Ｙｎが線順次走査により一つずつ順に選択されると、選択された１本の走査線に接続された３２０×３個の各画素回路２０Ｒ，２０Ｇ及び２０Ｂには、３２０×３本のデータ線Ｘ１〜Ｘ（ｍ×３）をそれぞれ介してデータ信号ＩＤが一斉に供給されるようになっている。各画素回路２０Ｒ，２０Ｇ及び２０Ｂには、赤用データ信号ＩＤＲ，緑用データ信号ＩＤＧ及び青用データ信号ＩＤＢがそれぞれ供給される。各データ信号ＩＤＲ，ＩＤＧ及びＩＤＢは、それぞれ諧調表示のための８ビットデータである赤用，緑用及び青用の各表示データをデータ線駆動回路３内でＤ−Ａ変換した電流信号である。
【００４０】
次に、図３に基づいて赤用画素回路２０Ｒ，緑用画素回路２０Ｇ及び青用画素回路２０Ｂを簡単に説明する。図３では、一つの赤用画素回路２０Ｒのみを示してある。赤用画素回路２０Ｒ，緑用画素回路２０Ｇ及び青用画素回路２０Ｂは、有機材料で構成された発光層から赤色，緑色及び青色の光をそれぞれ放射する発光素子または電気光学素子としての有機ＥＬ素子２１を有している。
【００４１】
また、各画素回路２０Ｒ，２０Ｇ，２０Ｂは、上述した有機ＥＬ素子２１と、駆動用トランジスタＱｄと、スイッチングトランジスタＱｓと、保持キャパシタＣ１とを備えている。駆動用トランジスタＱｄはＰチャンネル型ＦＥＴで構成され、スイッチングトランジスタＱｓはＮチャンネル型ＦＥＴで構成されている。スイッチングトランジスタＱｓのゲートは、対応する１つの走査線（図３では走査線Ｙｎ）に接続されている。スイッチングトランジスタＱｓのドレインは、対応する１つのデータ線（図３ではデータ線Ｘｍ）に接続され、そのソースは駆動用トランジスタＱｄのゲートに接続されている。駆動用トランジスタＱｄは、そのドレインが有機ＥＬ素子２１の陽極に接続されている。有機ＥＬ素子２１の陰極は接地されている。そして、駆動用トランジスタＱｄのゲート・ソース間には保持キャパシタＣ１が接続されている。
【００４２】
走査線Ｙ１〜Ｙｎが一つずつ順に選択される各選択期間に、各画素回路２０Ｒ，２０Ｇ，２０Ｂには、データ信号が対応するデータ線を介して供給される。これにより、各画素回路の有機ＥＬ素子２１にデータ信号の電流値に応じた駆動電流が流れ、有機ＥＬ素子２１はその駆動電流に応じた輝度階調で発光する。
【００４３】
次に、有機ＥＬ表示装置１の駆動方法の特徴を説明する。なお、以下の説明では、２４０×３２０個の画素１０の行アドレスをｉ＝０，１，・・・，２３９とし、その列アドレスをｊ＝０，１，・・・，３１９とする。本実施形態では、表示パネル２の複数の画素１０の一部を非発光状態（消費電力が零の表示）にする「間引き表示」を実現する。
【００４４】
この間引き表示を実現するために、有機ＥＬ表示装置１の駆動方法では、図１に示すパターンデータ３１（Ｐａｔ_ａ［４，４］）を用いる。このパターンデータ３１は、データ「１」とデータ「０」とを含む４行４列（Ｎ行Ｍ列）のパターンデータである。このパターンデータ３１において、データ「１」は、図１で示すパターン内の特定の場所が黒い４行４列（Ｎ行Ｍ列）のパターンである４×４パターン３０の白い場所に対応し、データ「０」はその黒い場所に対応している。また、パターンデータ３１のアドレスは、４×４パターン３０と同様に、（ｉ＝０，ｊ＝０）〜（ｉ＝３，ｊ＝３）である。また、このパターンデータ３１では、（ｉ＝０，ｊ＝０）、（ｉ＝１，ｊ＝２）、（ｉ＝２，ｊ＝１）及び（ｉ＝３，ｊ＝２）の各アドレスのデータがそれぞれ「０」であり、その他のアドレスのデータはそれぞれ「１」になっている。
【００４５】
また、有機ＥＬ表示装置１の駆動方法では、図１に示すｎ行ｍ列の画素１０で構成される画面全体をＮ行Ｍ列の画素を１単位とする複数の領域３２に分割した各領域３２毎に、パターンデータ３１を重ね合わせるように、各画素１０の表示データをパターンデータ３１内のデータで加工する。つまり、ｎ行ｍ列の画素１０にそれぞれ対応する各表示データに、データ「１」とデータ「０」とのいずれかを掛ける。データ「１」が掛けられる各画素１０の表示データをその値のまま設定するとともに、データ「０」が掛けられる各画素の表示データを零に設定する１フレーム分の表示データの加工処理を行う（第１の段階）。そして、第１の段階で加工処理された各画素１０の表示データをＤ―Ａ変換した各画素のデータ信号により各画素１０の有機ＥＬ素子２１を駆動する（第２の段階）。
【００４６】
[駆動方法の一例]
また、有機ＥＬ素子２１の駆動方法では、前記第１の段階において、ｎ行ｍ列の各画素１０の表示データを先頭アドレスの画素からアドレス順に加工処理して１つの画素の加工済み表示データを作成する毎に、作成した各画素１０の加工済み表示データを図５に示すフレームメモリ７に先頭アドレスから順に書き込む。
【００４７】
そして、前記第２の段階において、フレームメモリ７から加工済み表示データを垂直走査開始信号と水平同期信号とに同期して先頭アドレスから順に読み出し、読み出した加工済み表示データをＤ―Ａ変換した各画素のデータ信号により各画素１０の有機ＥＬ素子２１を駆動する。
【００４８】
次に、有機ＥＬ表示装置１の駆動方法を図４に基づいて具体的に説明する。図４は、上記間引き表示動作をソフトウェアで実現するために、ホストＣＰＵ５に組み込まれたプログラムにより実行される「１フレーム分の表示データの加工処理」の手順を示している。
【００４９】
図４に示す処理は、所定時間毎、例えばフレーム周波数を６０Ｈｚとすると、１／６０秒毎に繰り返し実行される。
ステップＳ１１０では、一つの垂直走査開始信号毎に（１フレーム毎に）、初期設定をする。つまり、図１に示す画素１０の行アドレスｉをｉ＝０に設定するとともに、その列アドレスｊをｊ＝０に設定する。この設定後、ステップＳ１１１に進む。
【００５０】
ステップＳ１１１では、ｉが２４０未満であるか否かを判定する。いま、ステップＳ１１０で初期設定された直後であるとすると、ｉ＝０であるので、ステップＳ１１１の判定結果はＹＥＳになり、ステップＳ１１２に進む。
【００５１】
ステップＳ１１２では、ｊが３２０未満であるか否かを判定する。いま、ステップＳ１１０で初期設定された直後であるとすると、ｊ＝０であるので、ステップＳ１１２の判定結果はＹＥＳになり、ステップＳ１１３に進む。
【００５２】
ステップＳ１１３では、図１に示すパターンデータ３１（Ｐａｔ_ａ）のうちどのアドレスのデータ（１か０）を使うかを設定する。いま、ｉ＝０、ｊ＝０、であり、ｊ％４＝０（ｊ＝０を４で割った余りは０）、ｉ％４＝０となるので、Ｐａｔ_ａのアドレス（ｉ＝０，ｊ＝０）のデータ「０」（図１参照）をｔｍｐ_ｐａｔとして設定する。
【００５３】
次のステップＳ１１４では、ステップＳ１１３で「０」に設定したｔｍｐ_ｐａｔをアドレス（ｉ，ｊ×３）の表示データｄａｔａ［ｊ×３］［ｉ］に掛けた値「０」を、対応するアドレス（ｉ，ｊ×３）の赤用画素１０Ｒの表示データｔｍｐ_ｒｅｄとして設定する。
【００５４】
ここで、ｄａｔａ［ｊ×３］［ｉ］は、アドレス（ｉ，ｊ×３）の表示データを表している。また、上述したように、各画素１０は３つの画素１０Ｒ，１０Ｇ，１０Ｂを１組として一つの画素が構成されているので、一つの画素１０の表示データは、それぞれ８ビットデータである赤用の表示データ，緑用の表示データ及び青用の表示データを１組としている。そのため、このステップＳ１１４、以下のステップＳ１１６及びＳ１１８では、画面全体における各アドレス（ｉ，ｊ）の一つの画素１０を構成する赤用画素１０Ｒ，緑用画素１０Ｇ及び青用画素１０Ｂにそれぞれ対応する赤用，緑用及び青用の各表示データのアドレスを［ｊ×３］［ｉ］，［ｊ×３＋１］［ｉ］，及び［ｊ×３＋２］［ｉ］としている。
【００５５】
いまこのステップＳ１１４では、ｉ＝０，ｊ＝０で、ｊ×３＝０となるので、「０」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＝０］［ｉ＝０］に掛けた値「０」を、(ｉ＝０，ｊ＝０)の赤用画素１０Ｒの表示データであるｔｍｐ_ｒｅｄとして設定する。つまり、アドレス(ｉ＝０，ｊ＝０)の赤用画素１０Ｒの表示データを「０」に変更（加工）している（その表示データを無効にしている）。この設定後、ステップＳ１１５に進む。
【００５６】
次のステップＳ１１５では、ステップＳ１１４で「０」に設定したアドレス(ｉ＝０，ｊ＝０)のｔｍｐ_ｒｅｄを、図５に示すフレームメモリ７の先頭アドレス(ｉ＝０，ｊ＝０)の領域に書き込む。
【００５７】
次のステップＳ１１６では、ステップＳ１１３で「０」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋１］［ｉ］に掛けた値「０」を、アドレス(ｉ，ｊ×３＋１)の緑用画素１０Ｇの表示データｔｍｐ_ｇｒｅｅｎとして設定する。いま、ｉ＝０，ｊ＝０で、ｊ×３＋１＝１となるので、「０」に設定したｔｍｐ_ｐａｔを表示データｄａｔａ［ｊ×３＝１］［ｉ＝０］に掛けた値「０」を(ｉ＝０，ｊ＝１)の緑用画素１０Ｇの表示データｔｍｐ_ｇｒｅｅｎとして設定する。つまり、(ｉ＝０，ｊ＝１)の表示データを「０」に変更（加工）している。
【００５８】
次のステップＳ１１７では、ステップＳ１１６で「０」に変更したアドレス(ｉ＝０，ｊ＝１)の表示データｔｍｐ_ｇｒｅｅｎを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝１)の領域に書き込む。この後、ステップＳ１１８に進む。
【００５９】
次のステップＳ１１８では、ステップＳ１１３で「０」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋２］［ｉ］に掛けた値「０」を、アドレス(ｉ，ｊ×３＋２)の青用画素１０Ｂの表示データｔｍｐ_ｂｌｕｅとして設定する。いま、ｉ＝０，ｊ＝０で、ｊ×３＋２＝２となるので、「０」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋２＝２］［ｉ＝０］に掛けた値「０」を(ｉ＝０，ｊ＝２)の青用画素１０Ｂの表示データｔｍｐ_ｂｌｕｅとして設定する。つまり、アドレス(ｉ＝０，ｊ＝２)の表示データを「０」に変更（加工）している。
【００６０】
次のステップＳ１１９では、ステップＳ１１８で「０」に変更したアドレス(ｉ＝０，ｊ＝２)のｔｍｐ_ｂｌｕｅを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝２)の領域に書き込む。
【００６１】
ここまでの処理により、１行目の先頭画素（ｉ＝０，ｊ＝０）を構成する３つの画素、(ｉ＝０，ｊ×３＝０)，(ｉ＝０，ｊ×３＋１＝１)，(ｉ＝０，ｊ×３＋２＝２)の各表示データの加工と、これら加工済みの表示データのフレームメモリ７への書き込みとが終了したことになる。この後、ステップＳ１２０に進む。
【００６２】
ステップＳ１２０では、列アドレスｊをｊ＋１に設定する。つまり、ｊを１だけインクリメントする。このとき、ｊ＝０であるので、ｊは１に設定される。この後、ステップＳ１１２に進む。
【００６３】
ｊが３２０になるまでは、ステップＳ１１２の判定結果はＹＥＳになるので、ステップＳ１１３へ進む。ｊが３２０になるまでステップＳ１１３〜Ｓ１２０を繰り返すことにより、図１に示す１行目にある全ての画素１０の各表示データの加工と、これら加工済みの表示データのフレームメモリ７への書き込みとが終了する。
【００６４】
ｉ＝０、ｊ＝１の場合、ステップＳ１１３では、ｉ％４＝０、ｊ％４＝１となるので、Ｐａｔ_ａの（ｉ＝０，ｊ＝１）のデータ「１」をｔｍｐ_ｐａｔとして設定する。次のステップＳ１１４では、「１」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＝３］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ×３＝３)の赤用画素１０Ｒの表示データｔｍｐ_ｒｅｄとして設定する。このとき、ｄａｔａ［ｊ×３＝３］［ｉ＝０］に「１」を掛けてもその表示データ（８ビットデータ）の値は変わらない。つまり、アドレス(ｉ＝０，ｊ＝３)の表示データを変更せずに、そのまま生かして(ｉ＝０，ｊ＝３)の表示データｔｍｐ_ｒｅｄとして設定する。
【００６５】
次のステップＳ１１５では、ステップＳ１１４で設定したｔｍｐ_ｒｅｄを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝３)の領域に書き込む。次のステップＳ１１６では、「１」に設定したｔｍｐ_ｐａｔを表示データｄａｔａ［ｊ×３＋１＝４］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝４)の緑用画素１０Ｇの表示データｔｍｐ_ｇｒｅｅｎとして設定する。つまり、アドレス(ｉ＝０，ｊ＝４)の表示データの値を変更せずに、そのまま生かして(ｉ＝０，ｊ＝４)のｔｍｐ_ｇｒｅｅｎとして設定する。次のステップＳ１１７では、ステップＳ１１６で設定したアドレス(ｉ＝０，ｊ＝４)の表示データｔｍｐ_ｇｒｅｅｎを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝４)の領域に書き込む。
【００６６】
次のステップＳ１１８では、ステップＳ１１３で「１」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋２＝５］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝５)の青用画素１０Ｂの表示データｔｍｐ_ｂｌｕｅとして設定する。つまり、アドレス(ｉ＝０，ｊ＝５)の表示データの値を変更せずに、そのまま生かして(ｉ＝０，ｊ＝５)の表示データｔｍｐ_ｂｌｕｅとして設定する。次のステップＳ１１９では、ステップＳ１１８で設定したアドレス(ｉ＝０，ｊ＝５)のｔｍｐ_ｂｌｕｅを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝５)の領域に書き込む。
【００６７】
ｉ＝０、ｊ＝２の場合、ステップＳ１１３では、ｉ％４＝０、ｊ％４＝２となるので、Ｐａｔ_ａ（ｉ＝０，ｊ＝２）のデータ「１」をｔｍｐ_ｐａｔとして設定する。次のステップＳ１１４では、「１」に設定したｔｍｐ_ｐａｔをデータｄａｔａ［ｊ×３＝６］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝ｊ×３＝６)の赤用画素１０Ｒの表示データｔｍｐ_ｒｅｄとして設定する。次のステップＳ１１５では、ステップＳ１１４で設定したｔｍｐ_ｒｅｄを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝６)の領域に書き込む。次のステップＳ１１６では、「１」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋１＝７］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝７)の緑用画素１０Ｇの表示データｔｍｐ_ｇｒｅｅｎとして設定する。次のステップＳ１１７では、ステップＳ１１６で設定したアドレス(ｉ＝０，ｊ＝７)のｔｍｐ_ｇｒｅｅｎを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝７)の領域に書き込む。次のステップＳ１１８では、ステップＳ１１３で「１」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋２＝８］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝８)の青用画素１０Ｂの表示データｔｍｐ_ｂｌｕｅとして設定する。次のステップＳ１１９では、ステップＳ１１８で設定したアドレス(ｉ＝０，ｊ＝８)の表示データｔｍｐ_ｂｌｕｅを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝８)の領域に書き込む。
【００６８】
ｉ＝０、ｊ＝３の場合、ステップＳ１１３では、ｉ％４＝０、ｊ％４＝３（となるので、Ｐａｔ_ａ（ｉ＝０，ｊ＝３）のデータ「１」をｔｍｐ_ｐａｔとして設定する。次のステップＳ１１４では、「１」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＝９］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝９)の赤用画素１０Ｒの表示データｔｍｐ_ｒｅｄとして設定する。次のステップＳ１１５では、ステップＳ１１４で設定したｔｍｐ_ｒｅｄを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝９)の領域に書き込む。次のステップＳ１１６では、「１」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋１＝１０］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝１０)の緑用画素１０Ｇの表示データｔｍｐ_ｇｒｅｅｎとして設定する。次のステップＳ１１７では、ステップＳ１１６で設定したアドレス(ｉ＝０，ｊ＝１０)の緑用画素１０Ｇの表示データｔｍｐ_ｇｒｅｅｎを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝１０)の領域に書き込む。次のステップＳ１１８では、ステップＳ１１３で「１」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋２＝１１］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝１１)の青用画素１０Ｂの表示データｔｍｐ_ｂｌｕｅとして設定する。次のステップＳ１１９では、ステップＳ１１８で設定したアドレス(ｉ＝０，ｊ＝１１)のｔｍｐ_ｂｌｕｅを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝１１)の領域に書き込む。
【００６９】
この後、ｊが３２０になるまでステップＳ１１３〜Ｓ１２０を繰り返す。つまり、アドレス(ｉ＝０，ｊ＝０)〜(ｉ＝０，ｊ＝２)の３つの画素１０に対して１回行った上記ステップＳ１１２〜Ｓ１２０の処理を３２０回行う。ｊが３２０になると、ステップＳ１１２の判定結果がＮＯになり、ステップＳ１２１に進む。
【００７０】
ステップＳ１２１では、ｉをｉ＋１に設定する。このとき、ｉ＝０であるので、ｉは１に設定される。この後、ステップＳ１１１に進む。ｉが２４０になるまでは、ステップＳ１１１の判定結果はＹＥＳになるので、ステップＳ１１２へ進む。ステップＳ１１２〜Ｓ１２０を３２０回実行する毎に、ステップＳ１２１でｉは１ずつ増加する。したがって、ステップＳ１１２〜Ｓ１２０を、残り３２０＊２３９回、合計７６４８０回繰り返す。これにより、２行目以降の全ての画素、アドレス(ｉ＝１，ｊ＝０)〜(ｉ＝２３９，ｊ＝３１９×３＋２)までの全ての画素に対応する表示データを加工する処理と、加工済みの表示データをアドレス順にフレームメモリ７に書き込む処理とを終了する。
【００７１】
なお、ｉが２４０になるまでステップＳ１１２〜Ｓ１２１を繰り返す際に、２行目（ｉ＝１）の各画素１０に対してはパターン３０の２行目のデータ（１，１，０，１）を用い、３行目（ｉ＝２）の各画素１０に対してはパターン３０の３行目のデータ（１，０，１，１）を用いる。そして、４行目（ｉ＝３）の各画素１０に対しては４行目のデータ（１，１，０，１）を用いる。この後、５行目（ｉ＝４）〜２４０行目（ｉ＝２３９）の各画素に対しては、パターン３０の１行目のデータ（０，１，１，１）〜４行目のデータ（１，１，０，１）を上記と同じ順に繰り返し用いる。
【００７２】
こうして、上記ステップＳ１１２〜Ｓ１２１を２４０回繰り返してｉが２４０になると、ステップＳ１１１の判定結果がＮＯになり、図４に示す「１フレーム分の表示データの加工処理」が終了する。これにより、パターン３０の各データを用いて１フレーム分の表示データを各アドレス毎に加工する処理と、加工した表示データをアドレス順にフレームメモリ７に書き込む処理とを全て終了する。
【００７３】
パネル制御回路６は、ホストＣＰＵ５により加工処理されてフレームメモリ７に書き込まれた加工済みの表示データを、ホストＣＰＵ５から出力される垂直走査開始信号と水平同期信号に同期して読み出し、データ線駆動回路３へ順次送る。
【００７４】
パネル制御回路６から送られる加工済みの表示データは、データ線駆動回路３のラインメモリに列アドレス順に保持される。
このラインメモリには、１行分の表示データ、即ち、３２０×３個の画素回路２０Ｒ，２０Ｇ，２０Ｂに個別に供給される３２０×３個の加工済みの表示データが列アドレス順に保持される。
【００７５】
走査線駆動回路４は、パネル制御回路６から出力される走査制御信号に基づき、複数の走査線Ｙ１〜Ｙｎを一つずつ順に選択し、その選択された走査線に接続された各画素回路２０Ｒ，２０Ｇ及び２０Ｂに表示データの書き込みを可能にする走査信号を出力する。データ線駆動回路３は、走査線Ｙ１〜Ｙｎが一つずつ順に選択される各選択期間に、ラインメモリに保持された各画素回路２０Ｒ，２０Ｇ，２０Ｂに対応するアドレスの加工済みの表示データをＤ−Ａ変換したデータ信号を、対応するデータ線を介して各画素回路に一斉に供給する。これにより、各画素回路の有機ＥＬ素子２１にデータ信号の電流値に応じた駆動電流が有機ＥＬ素子２１に流れ、有機ＥＬ素子２１は、その駆動電流に応じた輝度階調で発光する。
【００７６】
このように、各画素回路２０Ｒ，２０Ｇ及び２０Ｂの有機ＥＬ素子２１を発光させる動作を、１フレーム期間内で全ての画素１０の画素回路に対して行うことにより、１フレームの画像が表示パネル２により間引き表示される。
【００７７】
即ち、その間引き表示は、図４に示す上記加工処理により元の表示データを加工した加工済みの表示データを用いて１フレームの画像が構成されており、元の表示データが変更されていない画素（図１の表示パネル２において白で示す画素）では、元の表示データ通りの階調度で表示される。一方、その加工処理により元の表示データが０に変更された画素（図１の表示パネル２において黒で示す画素）では、非発光状態になる。また、本実施形態では、図１に示すように、１画面全体の画素の１／４が非発光状態になっている。
【００７８】
以上のように構成された駆動方法の一例によれば、以下の作用効果を奏する。
（イ）１フレーム分の表示データの加工処理により、画面全体を４行４列の画素を１単位とする複数の領域３２に分割した各領域３２毎に、４行４列のパターンデータ３１を重ね合わせるように、各画素１０の表示データに、データ「１」とデータ「０」とのいずれかを掛ける（ステップＳ１１４，Ｓ１１６，Ｓ１１８）。データ「１」が掛けられる各画素１０の表示データをその値のまま設定するとともに、データ「０」が掛けられる各画素１０の表示データを零に設定する（ステップＳ１１４，Ｓ１１６，Ｓ１１８）。そして、各画素１０の加工済みデータをＤ―Ａ変換した各画素１０のデータ信号により各画素の有機ＥＬ素子２１を駆動するようにしている。
【００７９】
このように、図１に示す「３１」を用いて１フレームの表示データを対応する画素のアドレス毎にソフトウェア的に加工し、加工したアドレス毎の表示データを対応するアドレスの各画素１０に書き込むようにしている。これにより、全ての画素１０の１／４を非発光状態（消費電力が零の表示）にするとともに、非発光状態になる画素が図１に示すように画面内で縦一列或いは横一列に並ばないにように間引きした１フレームの画像表示が得られる。そのため、非発光状態になる画素の分だけ消費電力が低減されるとともに、フリッカ、筋、むら等の発生が抑制される。したがって、低消費電力化を図ると同時に画質の劣化を抑えた間引き表示を実現することができる。
【００８０】
（ロ）ｎ行ｍ列の画素全ての表示データを加工処理して１フレーム分の加工済み表示データを作成する１フレーム分の加工処理を１つの垂直走査開始信号毎に１回行う（ステップＳ１１１〜Ｓ１２１）。１フレーム分の加工処理において、ｎ行ｍ列の各画素の表示データのうち、各行のｍ個の画素の加工済み表示データを列アドレス順に作成する１行分の加工処理（ステップＳ１１２〜Ｓ１２０）を、水平同期信号に同期して１行目からｎ行目まで行アドレス順にｎ回行う（ステップＳ１１１〜Ｓ１２１）。これにより、１フレーム毎に、垂直走査開始信号と水平同期信号とに同期して間引き表示を実現することができる。
【００８１】
（ハ）１フレーム分の加工済み表示データをフレームメモリ７に先頭アドレスから順に書き込む。そして、フレームメモリ７から加工済み表示データを垂直走査開始信号と水平同期信号とに同期して先頭アドレスから順に読み出すことで、１フレーム毎に、垂直走査開始信号と水平同期信号とに同期して間引き表示を実現することができる。
【００８２】
（ニ）ｎ行ｍ列の各画素１０の赤用画素、緑用画素及び青用画素の各表示データを、パターンデータ３１のデータ「１」とデータ「０」とのうち同じデータを使って加工処理する（ステップＳ１１３〜Ｓ１１９）。これにより、一つの画素を構成する赤用画素、緑用画素及び青用画素の各表示データの加工処理が一回で済み、処理速度が速くなる。
【００８３】
（ホ）各画素の表示データをソフトウェア的に加工処理するので、回路構成が簡略化されるとともに、画素数の変更に容易に対応でき、設計変更が容易になる。
【００８４】
（ヘ）パターンデータ３１として、図１に示すように、隣接する２つの行でデータ「１」とデータ「０」の配置が異なるパターンを用いている。そして、図５に示す１フレームの表示データを先頭行（ｉ＝０の行）から順に加工処理する際に、同一行の表示データに対してパターンデータ３１の同一行のパターンを繰り返し用いるとともに、パターンデータ３１の１行目から４行目までのパターンを順に用いている。これにより、１フレームの表示データは、隣接する２つの行でそれぞれ間引かれる画素の位置（図１の黒い画素）が異なるように加工されるので、フリッカー、筋、むらなどの発生がさらに抑制され、画質の劣化をさらに抑えた間引き表示を実現できる。
【００８５】
（ト）パターンデータ３１を用いて１フレームの表示データを画素毎に加工し、加工済みの表示データを用いて間引き表示を実現しているので、そのパターンデータ３１を、表示内容に応じて最適なパターンのデータ配置にすることで、画像劣化を抑えた最適な間引き表示を実現することができる。
【００８６】
[実施形態]
図６は実施形態に係る有機ＥＬ表示装置１の電気的構成を概略的に示している。なお、本実施形態の説明で、基本的な構成と同様の構成には同じ符号を付して説明を省略する。
【００８７】
本実施形態の有機ＥＬ表示装置１の駆動方法では、上記間引き表示を実現するために、図１に示す各領域３２毎に、パターンデータ３１を重ね合わせるように、各画素１０の表示データをパターンデータ３１内のデータで加工する。その加工処理を、上記駆動方法の一例のようにホストＣＰＵ５に組み込まれたプログラムによって実現するのではなく、論理回路による演算処理で行うようにしている。
【００８８】
つまり、この駆動方法では、各画素の表示データと、データ「１」とデータ「０」のいずれかとを掛けて、各々の積を各画素の加工済みデータとして出力する（第１の段階）。そして、各画素の加工済みデータをＤ―Ａ変換した各画素のデータ信号により各画素の有機ＥＬ素子２１を駆動する（第２の段階）。
【００８９】
また、この駆動方法では、前記第１の段階において、各画素の表示データが先頭アドレスから順に書き込まれた上記フレームメモリ７と同様のフレームメモリ７Ａ（図６参照）から、一つの画素の表示データを先頭アドレスから順に垂直走査開始信号と水平同期信号とに同期して読み出す。これと同時に、データ「１」とデータ「０」のいずれかを、読み出した一つの画素の表示データのアドレスに基づき選択し、該選択したデータ「１」とデータ「０」のいずれかと、読み出した一つの画素の表示データとを掛けて、その積を各画素の加工済みデータとして順に出力する。
【００９０】
そして、この駆動方法では、前記第１の段階において、フレームメモリ７Ａから一つの画素の表示データとして、赤用画素の赤用表示データ、緑用画素の緑用表示データ及び青用画素の青用表示データをアドレス順に読み出す。読み出した赤用表示データ、緑用表示データ及び青用表示データに、データ「１」とデータ「０」のうち、一つの画素のアドレスに基づき選択した同じデータを掛ける。
【００９１】
図６に示す有機ＥＬ表示装置１は、表示パネル２、データ線駆動回路３、走査線駆動回路４、ホストＣＰＵ５０と、パネル制御回路６０と、フレームメモリ７Ａとを備えている。有機ＥＬ表示装置１の各要素２〜４、５０、６０及び７０は、それぞれが独立した電子部品によって構成されている。
【００９２】
ホストＣＰＵ５０は、表示パネル２に１フレームの画像を表示させるように、データ線駆動回路３，走査線駆動回路４及びパネル制御回路６０を統括して駆動制御する。そのため、ホストＣＰＵ５０は、垂直走査開始信号を１フレーム期間の最初に１回生成するとともに、複数の走査線Ｙ１〜Ｙｎを一つずつ順に選択するための水平同期信号を走査線と同数の２４０回生成し、これらの信号をパネル制御回路６０及びデータ線駆動回路３に出力する。また、ホストＣＰＵ５０は、垂直走査開始信号と水平同期信号とに同期して、外部装置のメモリなどから１フレームの表示データを対応する各画素のアドレス毎に順に読み出し、読み出した各アドレスの表示データをフレームメモリ７Ａにアドレス順に書き込む処理を行う。
【００９３】
パネル制御回路６０は、図１に示すパターンデータ３１が格納されたレジスタ６１と、レジスタ６１から一つのデータを選択する選択信号を生成する選択信号生成回路６２と、その選択信号を用いて一つのデータをレジスタ６１から順に選択して取り出すセレクタ回路６３と、ＡＮＤゲート６４〜６６とを備えている。パネル制御回路６０は、垂直走査開始信号と水平同期信号に同期して、フレームメモリ７Ａから１フレームの各アドレスの表示データを、図５の矢印で示すように、先頭アドレスの表示データからアドレス順に、赤用、緑用及び青用の３つの表示データを同時に読み出すようになっている。各色の表示データはそれぞれ、上記第１実施形態と同様に、階調度に応じた値を持つ８ビットデータである。また、パネル制御回路６０は、読み出した各アドレスの表示データを、レジスタ６１に保持されたパターンデータＰａｔ_ａを用いて各アドレス毎に加工し、加工済みの表示データをデータ線駆動回路３に出力するようになっている。
【００９４】
レジスタ６１には、データ「１」とデータ「０」とでそれぞれ構成される４組のデータ群を含むパターンデータＰａｔ_ａが格納されている。このＰａｔ_ａの第１組のデータ群は、図１に示すパターンデータ３１の１行目（ｉ＝０）のデータ配置と同じで、（０，１，１，１）の４つのデータを含んでいる。同様に、第２組，第３組及び第４組の各データ群は、パターンデータ３１の２行目（ｉ＝１），３行目（ｉ＝２）及び４行目（ｉ＝３）のデータ配置と同じで、（１，１，０，１），（１，０，１，１）及び（１，１，０，１）の４つのデータをそれぞれ含んでいる。そして、これら１６個のデータは、先頭のデータ「０」から順に０〜１５番の領域に個別に格納されている。
【００９５】
セレクタ回路６３は、選択信号生成回路６２から出力される選択信号を用いてその選択信号と同じ番号のデータを、レジスタ６１の０〜１５番の領域から選択し、選択した「１」か「０」のいずれかの２値データを出力するようになっている。
【００９６】
選択信号生成回路６２は、行アドレス（ｉ＝０〜２３９）と、列アドレス（ｊ＝０〜３１９）とからセレクタ回路６３に出力する選択信号を、以下の生成規則に従って順に生成する。
【００９７】
なお、本例では、パネル制御回路６０は、フレームメモリ７Ａから１フレームの各アドレスの表示データを、赤用、緑用及び青用の３つの表示データを同時に読み出すようになっている。したがって、本例では、図５に示すフレームメモリ７Ａに書き込まれる各表示データの行アドレスは、上記第１実施形態と同じでｉ＝０〜２３９であるが、その列アドレスは図５に示すフレームメモリ７Ａにおいてｊ＝０〜３１９である点で、第１実施形態のフレームメモリ７とは異なる。また、パネル制御回路６０は、フレームメモリ７Ａから１フレームの各アドレスの表示データ（上記３つの表示データ）を読み出すと同時に、読み出す表示データの行アドレスと列アドレスを選択信号生成回路６２に出力するようになっている。
【００９８】
その生成規則は、本例では（ｉ％４）×４＋（ｊ％４）である。
例えば、１行目の先頭アドレス（ｉ＝０，ｊ＝０）の表示データを読み出す場合、選択信号生成回路６２には行アドレスｉ＝０と列アドレスｊ＝０とが入力されるので、（０％４）×４＋（０％４）＝（０）×４＋（０）＝０となり、選択信号生成回路６２は「０」の選択信号を出力する。
【００９９】
同様に、読み出す表示データのアドレスが（ｉ＝０，ｊ＝１）の場合、（０％４）×４＋（１％４）＝（０）＋（１）＝１となり、「１」の選択信号が出力される。
【０１００】
そのアドレスが（ｉ＝０，ｊ＝２）の場合、（０％４）×４＋（２％４）＝（０）＋（２）＝２となり、「２」の選択信号が出力される。
そのアドレスが（ｉ＝０，ｊ＝３）の場合、（０％４）×４＋（３％４）＝（０）＋（３）＝３となり、データ線駆動回路３の選択信号が出力される。
【０１０１】
そのアドレスが（ｉ＝０，ｊ＝４）の場合、（０％４）＋（４％４）＝（０）＋（０）＝０となり、「０」の選択信号が出力される。
そのアドレスが（ｉ＝０，ｊ＝５）の場合、（０％４）＋（５％４）＝（０）＋（１）＝１となり、「１」の選択信号が出力される。
【０１０２】
そのアドレスが（ｉ＝０，ｊ＝６）の場合、（０％４）×４＋（６％４）＝（０）＋（２）＝２となり、「２」の選択信号が出力される。そして、
そのアドレスが（ｉ＝０，ｊ＝７）の場合、（０％４）×４＋（７％４）＝（０）＋（３）＝３となり、「３」の選択信号が出力される。
【０１０３】
以下、同様に、読み出す表示データのアドレスが１行目の最後のアドレス（ｉ＝０，ｊ＝３１９）の場合、（０％４）×４＋（３１９％４）＝（０）＋（３）＝３となり、「３」の選択信号が出力される。
【０１０４】
このように、フレームメモリ７Ａから１行目（ｉ＝０）の表示データを先頭アドレスから最後のアドレスまで読み出すときには、選択信号生成回路６２は、選択信号として、（０，１，２，３）の各値をその順に繰り返してセレクタ回路６３に出力する。
【０１０５】
同様に、フレームメモリ７Ａから２行目（ｉ＝１）の表示データを先頭アドレスから最後のアドレスまで読み出すときには、選択信号生成回路６２は、選択信号として、（４，５，６，７）の各値をその順に繰り返してセレクタ回路６３に出力する。また、３行目（ｉ＝２）の表示データを同様に読み出すときには、選択信号生成回路６２は、選択信号として、（８，９，１０，１１）の各値をその順に繰り返してセレクタ回路６３に出力する。そして、４行目（ｉ＝３）の表示データを同様に読み出すときには、選択信号生成回路６２は、選択信号として、（１２，１３，１４，１５）の各値をその順に繰り返してセレクタ回路６３に出力する。
【０１０６】
以下同様に、５行目（ｉ＝４）〜３１９行目（ｉ＝３１９）の各表示データを先頭アドレスから最後のアドレスまで読み出すときにも、選択信号生成回路６２は、選択信号として上記生成規則に従った各値をセレクタ回路６３に出力する。
【０１０７】
セレクタ回路６３は、選択信号生成回路６２から「０」の選択信号が出力されると、その選択信号と同じ番号（０番）のデータ「０」を、レジスタ６１の０番の領域から選択して出力する。同様に、セレクタ回路６３は、「１」の選択信号が出力されると、１番のデータ「１」を選択して出力し、「２」の選択信号が出力されると、２番のデータ「１」を選択して出力し、また、「３」の選択信号が出力されると、３番のデータ「１」を選択して出力する。
【０１０８】
以下同様に、セレクタ回路６３は、「４」の選択信号が出力されると４番のデータ「１」を選択して出力し、・・・「８」の選択信号が出力されると８番のデータ「１」を選択して出力し、・・・「１５」の選択信号が出力されると１５番のデータ「１」を選択して出力する。
【０１０９】
ＡＮＤゲート６４〜６６は、それぞれ８個ずつ設けられている。８個のＡＮＤゲート６４の一方の入力端子にはそれぞれ、フレームメモリ７Ａから読み出された各アドレスの表示データのうち、８ビットデータ（８ｂｉｔデータ）である赤用の表示データの２値データ（「１」又は「０」）がそれぞれ入力される。また、８個のＡＮＤゲート６５の一方の入力端子にはそれぞれ、読み出された各アドレスの表示データのうち、８ビットデータである緑用の表示データの２値データがそれぞれ入力される。そして、８個のＡＮＤゲート６６の一方の入力端子にはそれぞれ、読み出された各アドレスの表示データのうち、８ビットデータである青用の表示データの各各２値データがそれぞれ入力される。
【０１１０】
そして、セレクタ回路６３から一つずつ順に出力されるデータ（「１」又は「０」）は、８×３個のＡＮＤゲート６４〜６６の他方の入力端子にそれぞれ入力される。つまり、８×３個のＡＮＤゲート６４〜６６の他方の入力端子には、セレクタ回路６３から出力される同じデータが同時に入力されるようになっている。
【０１１１】
次に、本実施形態の有機ＥＬ表示装置１による「間引き表示動作」を説明する。
パネル制御回路６０は、垂直走査開始信号と水平同期信号に同期して、フレームメモリ７から１フレームの各アドレスの表示データを、図５の矢印で示すように、先頭アドレスの表示データからアドレス順に、赤用、緑用及び青用の３つの表示データを同時に読み出していく。
【０１１２】
先頭アドレス（ｉ＝０、ｊ＝０）の表示データ（赤用、緑用及び青用の各表示データ）が読み出されると、赤用、緑用及び青用の表示データの２値データが対応する８個のＡＮＤゲート６４，６５及び６６の他方の入力端子にそれぞれ入力される。
【０１１３】
このとき、選択信号生成回路６２は「０」の選択信号を出力するので、セレクタ回路６３はその選択信号と同じ番号（０番）のデータ「０」をレジスタ６１のパターンデータＰａｔ_ａから選択して、８×３個のＡＮＤゲート６４，６５及び６６の一方の入力端子にそれぞれ出力する。これにより、各ＡＮＤゲート６４，６５及び６６の出力は、それぞれ「０」になる。つまり、８個のＡＮＤゲート６４から出力される加工済みの赤用の表示データは、８個のＡＮＤゲート６４に入力された元の赤用の表示データを階調度０の表示データに加工（変更）されたものになっている。同様に、それぞれ８個のＡＮＤゲート６５，６６からそれぞれ出力される加工済みの緑用，青用の各表示データも、入力された元の緑用，青用の各表示データを階調度０の表示データに加工（変更）されたものになっている。
【０１１４】
また、アドレス（ｉ＝０，ｊ＝１）の表示データが読み込まれると、選択信号生成回路６２は「１」の選択信号を出力する。そして、セレクタ回路６３はその選択信号と同じ番号（１番）のデータ「１」をレジスタ６１のパターンデータＰａｔ_ａから選択して、８×３個のＡＮＤゲート６４，６５及び６６の一方の入力端子にそれぞれ出力する。この場合、それぞれ８個のＡＮＤゲート６４，６５及び６６から出力される加工済みの赤用、緑用及び青用の各表示データは、それぞれに入力された元の赤用、緑用及び青用の各表示データと同じ表示データであり、変更されていない。
【０１１５】
以下同様に、０番、６番、９番及び１４番のデータ「０」がセレクタ回路６３で選択されて出力される場合には、そのときフレームメモリ７Ａから読み出したアドレスの表示データ（赤用、緑用及び青用の表示データ）が階調度０の表示データに加工（変更）される。つまり、元の表示データが無効にされている。一方、それら４つの番号以外のデータ「１」がセレクタ回路６３で選択されて出力される場合、８個のＡＮＤゲート６４，６５及び６６から出力される加工済みの赤用、緑用及び青用の各表示データは、それぞれに入力された元の赤用、緑用及び青用の各表示データと同じであり、変更されていない。つまり、元の表示データがそのまま生かされている。
【０１１６】
このようにしてフレームメモリ７Ａからアドレス順に読み出した各アドレスの表示データをセレクタ回路６３で選択したデータ（「０」か「１」のいずれかのデータ）により順に加工し、加工済みの表示データを順次にデータ線駆動回路３に送って１フレームの画像が表示パネル２により間引き表示される。
【０１１７】
即ち、本実施形態では上記駆動方法の一例と同様に、図１に示すように、１画面全体の画素の１／４が非発光状態になっている。
以上のように構成された本実施形態によれば、以下の作用効果を奏する。
【０１１８】
（チ）図１に示す各領域３２毎にパターンデータ３１を重ね合わせるように、各画素の表示データと、レジスタ６１に格納されたパターンデータ３１のデータ「１」とデータ「０」のいずれかとをＡＮＤゲート６４〜６６により掛けて、各々の積を各画素の加工済みデータとして出力する。そして、各画素の加工済みデータをＤ―Ａ変換した各画素のデータ信号により各画素の有機ＥＬ素子２１を駆動するようにしている。これにより、ｎ行ｍ列の画素のうち、表示データにデータ「０」を掛けて、その積を加工済みデータとして用いる画素での表示が、消費電力が零の表示になることで、間引き表示が実現される。したがって、低消費電力化を図ると同時に画質の劣化を抑えた間引き表示を実現することができる。
【０１１９】
（リ）各画素の表示データが先頭アドレスから順に書き込まれたフレームメモリ７Ａから、一つの画素の表示データを先頭アドレスから順に垂直走査開始信号と水平同期信号とに同期して読み出す。これと同時に、パターンデータ３１のうちデータ「１」とデータ「０」のいずれかを、読み出した一つの画素の表示データのアドレスに基づき選択し、該選択したデータ「１」とデータ「０」のいずれかと、読み出した一つの画素の表示データとを掛けて、その積を各画素の加工済みデータとして順に出力する。これにより、１フレーム毎に、垂直走査開始信号と水平同期信号とに同期して間引き表示を実現することができる。
【０１２０】
（ヌ）フレームメモリ７Ａから一つの画素の表示データとして、赤用表示データ、緑用表示データ及び青用表示データをアドレス順に読み出し、読み出した各表示データに、データ「１」とデータ「０」のうち、一つの画素のアドレスに基づき選択した同じデータを掛ける。これにより、一つの画素を構成する赤用画素、緑用画素及び青用画素の各表示データの加工処理が一回で済み、処理速度が速くなる。
【０１２１】
[電子機器]
次に、上記各実施形態で説明した有機ＥＬ表示装置１の表示パネル２を用いた電子機器について説明する。有機ＥＬ表示装置１の表示パネル２は、図７に示すようなモバイル型のパーソナルコンピュータに適用できる。図７に示すパーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、前記表示パネル２を用いた表示ユニット７３とを備えている。
【０１２２】
パーソナルコンピュータ７０は、低消費電力化を図ると同時に画質の劣化を抑えた間引き表示を実現することのできる有機ＥＬ表示装置１の表示パネル２を備えているので、低消費電力化と表示品質の向上とを図ることができる。
【０１２３】
[変形例]
なお、この発明は以下のように変更して具体化することもできる。
・上記実施形態では、本発明を有機ＥＬ表示装置に適用した例を説明したが、本発明は、有機ＥＬ素子以外の発光素子を用いた電気光学装置や、或いは電気光学素子として液晶を用いた２端子型や３端子型のアクティブマトリクス液晶表示装置にも適用可能である。
即ち、本発明は、複数の走査線と複数のデータ線の交差部に対応する位置に配置されたｎ行ｍ列の画素を備え、ｎ行ｍ列の各画素の電気光学素子を表示データに応じて駆動する電気光学装置及びその駆動方法に広く適用できる。
【０１２４】
・上記実施形態では、間引き表示を実現する駆動方法の１例を示しているが、本発明は他の駆動方法によっても実現できる。例えば、図１に示す各領域３２毎に、パターン内の特定の場所が黒い４×４パターン３０を重ね合わせて、パターン内の黒い場所が重ね合わされる画素での表示を、黒表示（消費電力が零の表示）にする電気光学装置及びその駆動方法にも本発明は適用できる。
【０１２５】
・上記実施形態では、データ「０」が掛けられる画素での表示を黒表示（消費電力が零の表示）にしているが、データ「０」に代えてデータ「Ｘ」（０＜Ｘ＜１）を用いて、消費電力が表示データより低い表示にするようにした電気光学装置にも本発明は適用できる。この場合、例えば、データ「Ｘ＝０．５」を用いる。
【０１２６】
・上記実施形態では、図１に示す４×４パターン３０に相当するパターンデータ３１を用いているが、データ配置がパターンデータ３１とは異なるパターンデータを用いる構成にも、本発明は適用可能である。
【０１２７】
・上記実施形態では、図１に示すｎ行ｍ列の画素１０で構成される画面全体において、各画素１０の表示データを加工しているが、画面の一部において、各画素１０の表示データを加工する場合にも本発明は適用される。
【０１２８】
・上記実施形態では、走査線Ｙ１〜Ｙｎが線順次走査により一つずつ順に選択されると、選択された１本の走査線に接続された各画素回路に、データ線Ｘ１〜Ｘｍをそれぞれ介してデータ信号ＩＤを一斉に供給するようにしているが、本発明はこれに限定されない。選択された１本の走査線に接続された各画素回路に、データ線Ｘ１〜Ｘｍをそれぞれ介してデータ信号ＩＤを順に供給するようにしてもよい。
【０１２９】
・上記実施形態では、有機ＥＬ表示装置１の各要素２〜７は、それぞれが独立した電子部品によって構成されているが、本発明はこの構成に限定されない。
例えば、各要素３〜７が１チップの半導体集積回路装置によって構成されていてもよい。また、各要素２〜７の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル２に、データ線駆動回路３と走査線駆動回路４とが一体的に形成されていてもよい。
【０１３０】
・上記実施形態では、カラー表示が可能な有機ＥＬ表示装置を一例として説明したが、白黒表示の有機ＥＬ表示装置にも本発明は適用可能である。
・上記各実施形態では、図３に示す画素回路を用いた有機ＥＬ表示装置を一例として説明したが、本発明は他の構成の画素回路を用いた有機ＥＬ表示装置に広く適用できる。
【０１３１】
・上記実施形態の有機ＥＬ表示装置１を、図示を省略した表示モード選択スイッチの操作により、図１に示す全ての画素１０に表示（フル表示）させる高精細表示モードと、全画素１０の一部を非表示状態（非発光状態）にする通常表示モード（間引き表示モード）のいずれか一方を選択できるように構成してもよい。
【０１３２】
・上記実施形態の有機ＥＬ表示装置は、図７に示すパーソナルコンピュータ７０以外の電子機器、例えば携帯電話、ＰＤＡ等の携帯機器に広く適用できる。
【図面の簡単な説明】
【図１】 本発明に係る有機ＥＬ表示装置の動作を示す説明図。
【図２】 有機ＥＬ表示装置の電気的構成を示すブロック図。
【図３】 表示パネルの複数の画素回路の一つを示す回路図。
【図４】 表示データの加工処理の手順を示すフローチャート。
【図５】 駆動方法の一例で用いるフレームメモリの内部構成を示す説明図。
【図６】 実施形態の電気的構成を示すブロック図。
【図７】 パーソナルコンピュータを示す斜視図。
【符号の説明】
ＩＤ，ＩＤＲ…データ信号、Ｘ１〜Ｘｍ，Ｘ１〜Ｘ（ｍ×３）…データ線、Ｙ１〜Ｙｎ…走査線、５…表示データ加工手段としてのホストＣＰＵ、ｔｍｐ_ｒｅｄ，ｔｍｐ_ｂｌｕｅ，ｔｍｐ_ｇｒｅｅｎ…表示データ、７，７Ａ…フレームメモリ、１０，１０Ｂ，１０Ｇ，１０Ｒ…画素、１０Ｂ…青用画素、１０Ｇ…緑用画素、１０Ｒ…赤用画素、３０…パターン、Ｐａｔ_ａ，３１…パターンデータ、３２…領域、６０…表示データ加工手段としてのパネル制御回路、７０…電子機器としてのパーソナルコンピュータ。
【発明の属する技術分野】
本発明は、有機ＥＬ表示装置や液晶表示装置等の電気光学装置の駆動方法、電気光学装置及び電子機器に関する。
【０００２】
【従来の技術】
近年、有機ＥＬ表示パネルや液晶表示パネルは、携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔｓ；携帯情報端末）等の携帯機器に広く利用されている。このような携帯機器分野では、待ち受け時間及び通話時間の長時間化、バッテリの小型化の要求が強く、その表示パネルに対して更なる低消費電力化が望まれている。
【０００３】
低消費電力化を図る従来技術として、走査線ドライバ内にメモリを設け、そのメモリの内容で各走査線の走査と非走査とを切り替えて部分表示（間引き表示）を実現するようにしたものが知られている（例えば、特許文献１参照）。
【０００４】
また、低消費電力化を図る別の従来技術として、動画か静止画かを判別し、静止画の場合に画像表示を維持するのに必要な最小限度まで間引き駆動を行うものが知られている（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開２００１―２４９６３６号公報
【特許文献２】
特開平７―１２１１３３号公報
【０００６】
【発明が解決しようとする課題】
ところで、上記特許文献１の従来技術では、非走査部分に筋が入ったように見えて画像が劣化するおそれがあった。また、上記特許文献２の従来技術では、間引き駆動については、「画像表示を維持する最小限必要な駆動に抑える」とだけ記述されていて、その駆動方法については記述されていない。この特許文献２の従来技術において、既に知られている方法で画素毎に或いは走査線毎に単純に間引き駆動を行うと、フリッカ、筋、むらなどが発生して画像が劣化するおそれがあった。
【０００７】
そこで、本発明は、このような従来の問題点に鑑みてなされたもので、その目的は低消費電力化を図ると同時に画質の劣化を抑えた間引き表示を実現できる電気光学装置の駆動方法、電気光学装置及び電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明における電気光学装置の駆動方法は、複数の走査線と複数のデータ線の交差部に対応する位置に配置された画素を備え、各前記画素の電気光学素子を該画素の階調を示した表示データに応じて駆動する電気光学装置の駆動方法であって、前記複数の前記画素で構成される画面のＮ行Ｍ列（Ｎ及びＭはともに２以上の整数）の画素からなる領域に仮想的に分割し、前記領域を構成する各前記画素に対応したＮ行Ｍ列のパターンを示すパターンデータを有し、該パターンデータが、前記領域における各行及び各列の各々で、消費電力が零の表示或いは消費電力が前記表示データに基づく消費電力よりも低い表示とする画素が連続しないように構成され、前記画面を構成する複数の前記領域の各々に対して共通する前記パターンを重ね合わせる態様で前記表示データを加工した加工済みデータが表示データ加工手段によって出力される第１の段階と、前記各画素の加工済みデータをＤ―Ａ変換した各画素のデータ信号により各画素の前記電気光学素子を駆動する第２の段階と、を有し、前記表示データ加工手段が、各前記画素の表示データが先頭アドレスから順に書き込まれたフレームメモリから、各前記画素に対応する表示データとアドレスとを先頭アドレスから順に読み出し、前記パターンデータが格納されたレジスタの領域のうち、該読み出したアドレスに対応する領域を示す選択信号を生成し、前記レジスタから前記選択信号に対応するデータを選択し、前記読み出した表示データと前記選択されたデータとの論理積を前記加工済みデータとして出力することを要旨とする。
【００２０】
これによれば、画面をＮ行Ｍ列の画素を１単位とする領域毎に、領域内の特定の画素に対応する場所が消費電力が零の表示或いは消費電力が表示データより低い表示になるＮ行Ｍ列のパターンを重ね合わせる態様で表示データを加工する。そして、各画素の加工済みデータをＤ―Ａ変換した各画素のデータ信号により各画素の電気光学素子を駆動するようにしている。このようにして、複数の画素のうち、一部の画素だけを消費電力が零の表示或いは消費電力が表示データより低い表示にする間引き表示を実現しているので、その一部の画素の分だけ消費電力が低減されるとともに、フリッカ、筋、むら等の発生が抑制される。したがって、低消費電力化を図ると同時に画質の劣化を抑えた間引き表示を実現することができる。
【００２２】
この電気光学装置の駆動方法において、前記各画素はそれぞれ、赤用画素、緑用画素及び青用画素の３つの画素で一つの画素が構成され、前記表示データ加工手段は、前記フレームメモリから前記一つの画素の表示データとして、前記赤用画素の赤用表示データ、緑用画素の緑用表示データ及び青用画素の青用表示データをアドレス順に読み出し、該読み出した赤用表示データ、緑用表示データ及び青用表示データの各々と前記選択されたデータとの論理積を該一つの画素の前記加工済みデータとして出力する。
【００２３】
これによれば、一つの画素を構成する赤用画素、緑用画素及び青用画素の各表示データの加工処理が一回で済み、処理速度が速くなる。
【００２８】
本発明における電気光学装置は、複数の走査線と複数のデータ線の交差部に対応する位置に配置された画素を備え、各前記画素の電気光学素子を該画素の階調を示した表示データに基づき駆動する電気光学装置であって、前記複数の画素で構成される画面をＮ行Ｍ列（Ｎ及びＭはともに２以上の整数）の画素からなる領域に仮想的に分割し、前記領域を構成する各前記画素に対応したＮ行Ｍ列のパターンを示すパターンデータを有し、該パターンデータが、前記領域における各行及び各列の各々で、消費電力が零の表示或いは消費電力が前記表示データに基づく消費電力よりも低い表示とする画素が連続しないように構成され、前記画面を構成する複数の前記領域の各々に対して共通する前記パターンを重ね合わせる態様で前記表示データを加工した加工済みデータを出力する表示データ加工手段を有し、前記各画素の加工済みデータをＤ―Ａ変換した各画素のデータ信号により各画素の前記電気光学素子を駆動するように構成されており、前記表示データ加工手段は、前記パターンデータが格納されたレジスタと、各前記画素の表示データが先頭アドレスから順に書き込まれたフレームメモリから、各前記画素に対応するアドレスを先頭アドレスから順に読み出し、該読み出したアドレスに対応する前記レジスタの領域を選択信号として出力する選択信号生成回路と、前記レジスタから前記選択信号に対応するデータを選択するセレクタ回路と、前記フレームメモリから、先頭アドレスから順に表示データを読み出し、該読み出した表示データと前記選択されたデータとの論理積を前記加工済みデータとして出力する論理積回路とを有することを要旨とする。
【００２９】
これによれば、画面をＮ行Ｍ列の画素を１単位とする領域毎に、領域内の特定の画素に対応する場所が消費電力が零の表示或いは消費電力が表示データより低い表示になるＮ行Ｍ列のパターンを重ね合わせる態様で表示データを加工する。そして、各画素の加工済みデータをＤ―Ａ変換した各画素のデータ信号により各画素の電気光学素子を駆動するようにしている。このようにして、複数の画素のうち、一部の画素だけを消費電力が零の表示或いは消費電力が表示データより低い表示にする間引き表示を実現しているので、その一部の画素の分だけ消費電力が低減されるとともに、フリッカ、筋、むら等の発生が抑制される。したがって、低消費電力化を図ると同時に画質の劣化を抑えた間引き表示を実現することができる。
【００３１】
この電気光学装置において、前記各画素はそれぞれ、赤用画素、緑用画素及び青用画素の３つの画素で一つの画素が構成され、前記表示データ加工手段は、前記フレームメモリから前記一つの画素の表示データとして、前記赤用画素の赤用表示データ、緑用画素の緑用表示データ及び青用画素の青用表示データをアドレス順に読み出し、該読み出した赤用表示データ、緑用表示データ及び青用表示データの各々と前記選択されたデータとの論理積を該一つの画素の前記加工済みデータとして出力する。
【００３２】
これによれば、一つの画素を構成する赤用画素、緑用画素及び青用画素の各表示データの加工処理が一回で済み、処理速度が速くなる。
本発明における電子機器は、請求項３または４に記載の電気光学装置を備える。
【００３３】
これによれば、低消費電力化を図ると同時に画質の劣化を抑えた間引き表示を実現することのできる電気光学装置を備えているので、電子機器、例えば携帯電話、ＰＤＡ等の携帯機器において低消費電力化と表示品質の向上とを図ることができる。
【００３４】
【発明の実施の形態】
以下、本発明を具体化した有機ＥＬ表示装置の各実施形態を図面に基づいて説明する。
【００３５】
[基本的な構成]
図１は本発明に係る有機ＥＬ表示装置による間引き表示を説明するための説明図であり、図２は有機ＥＬ表示装置の概略的な電気的構成を示しており、そして、図３は表示パネルに設けた複数の画素回路の一つを示している。
【００３６】
図２に示す電気光学装置としての有機ＥＬ表示装置１は、表示パネル２、データ線駆動回路３、走査線駆動回路４、ホストＣＰＵ５と、パネル制御回路６と、フレームメモリ７とを備えている。本実施形態では、有機ＥＬ表示装置１の各要素２〜７は、それぞれが独立した電子部品によって構成されている。
【００３７】
表示パネル２は、図１及び図２に示すように、行方向に延びるｎ本の走査線Ｙ１〜Ｙｎ（ｎは整数）と列方向に延びるｍ本のデータ線Ｘ１〜Ｘｍ（ｍは整数）との交差部に対応する位置にｎ行ｍ列に配列された複数の画素１０を有している。この表示パネル２は、一例として、２４０（ｎ＝２４０）×３２０（ｍ＝３２０）個の画素１０を有している。これらの画素１０はそれぞれ、Ｒ，Ｇ，Ｂの順に配置された赤用画素１０Ｒ，緑用画素１０Ｇ及び青用画素１０Ｂの３つの画素で構成されている。各画素１０Ｒ，１０Ｇ及び１０Ｂには、赤用画素回路２０Ｒ，緑用画素回路２０Ｇ及び青用画素回路２０Ｂがそれぞれ設けられている（図３参照）。
【００３８】
したがって、本例の表示パネル２では、２４０本の走査線Ｙ１〜Ｙｎの各々に３２０×３個の画素回路２０Ｒ，２０Ｇ及び２０ＢがＲ，Ｇ，Ｂの順に接続されている。また、走査線Ｙ１〜Ｙｎの各々に接続された３２０×３個の画素回路は、３２０×３本のデータ線Ｘ１〜Ｘ（ｍ×３）（ｍ＝３２０）にそれぞれ接続されている。つまり、図２に示す複数のデータ線Ｘ１〜Ｘｍ（ｍ＝３２０）はそれぞれ赤用データ線、緑用データ線及び青用データ線の３本を含んでおり、データ線の総数はｍ×３＝９６０本である。
【００３９】
そして、走査線Ｙ１〜Ｙｎが線順次走査により一つずつ順に選択されると、選択された１本の走査線に接続された３２０×３個の各画素回路２０Ｒ，２０Ｇ及び２０Ｂには、３２０×３本のデータ線Ｘ１〜Ｘ（ｍ×３）をそれぞれ介してデータ信号ＩＤが一斉に供給されるようになっている。各画素回路２０Ｒ，２０Ｇ及び２０Ｂには、赤用データ信号ＩＤＲ，緑用データ信号ＩＤＧ及び青用データ信号ＩＤＢがそれぞれ供給される。各データ信号ＩＤＲ，ＩＤＧ及びＩＤＢは、それぞれ諧調表示のための８ビットデータである赤用，緑用及び青用の各表示データをデータ線駆動回路３内でＤ−Ａ変換した電流信号である。
【００４０】
次に、図３に基づいて赤用画素回路２０Ｒ，緑用画素回路２０Ｇ及び青用画素回路２０Ｂを簡単に説明する。図３では、一つの赤用画素回路２０Ｒのみを示してある。赤用画素回路２０Ｒ，緑用画素回路２０Ｇ及び青用画素回路２０Ｂは、有機材料で構成された発光層から赤色，緑色及び青色の光をそれぞれ放射する発光素子または電気光学素子としての有機ＥＬ素子２１を有している。
【００４１】
また、各画素回路２０Ｒ，２０Ｇ，２０Ｂは、上述した有機ＥＬ素子２１と、駆動用トランジスタＱｄと、スイッチングトランジスタＱｓと、保持キャパシタＣ１とを備えている。駆動用トランジスタＱｄはＰチャンネル型ＦＥＴで構成され、スイッチングトランジスタＱｓはＮチャンネル型ＦＥＴで構成されている。スイッチングトランジスタＱｓのゲートは、対応する１つの走査線（図３では走査線Ｙｎ）に接続されている。スイッチングトランジスタＱｓのドレインは、対応する１つのデータ線（図３ではデータ線Ｘｍ）に接続され、そのソースは駆動用トランジスタＱｄのゲートに接続されている。駆動用トランジスタＱｄは、そのドレインが有機ＥＬ素子２１の陽極に接続されている。有機ＥＬ素子２１の陰極は接地されている。そして、駆動用トランジスタＱｄのゲート・ソース間には保持キャパシタＣ１が接続されている。
【００４２】
走査線Ｙ１〜Ｙｎが一つずつ順に選択される各選択期間に、各画素回路２０Ｒ，２０Ｇ，２０Ｂには、データ信号が対応するデータ線を介して供給される。これにより、各画素回路の有機ＥＬ素子２１にデータ信号の電流値に応じた駆動電流が流れ、有機ＥＬ素子２１はその駆動電流に応じた輝度階調で発光する。
【００４３】
次に、有機ＥＬ表示装置１の駆動方法の特徴を説明する。なお、以下の説明では、２４０×３２０個の画素１０の行アドレスをｉ＝０，１，・・・，２３９とし、その列アドレスをｊ＝０，１，・・・，３１９とする。本実施形態では、表示パネル２の複数の画素１０の一部を非発光状態（消費電力が零の表示）にする「間引き表示」を実現する。
【００４４】
この間引き表示を実現するために、有機ＥＬ表示装置１の駆動方法では、図１に示すパターンデータ３１（Ｐａｔ_ａ［４，４］）を用いる。このパターンデータ３１は、データ「１」とデータ「０」とを含む４行４列（Ｎ行Ｍ列）のパターンデータである。このパターンデータ３１において、データ「１」は、図１で示すパターン内の特定の場所が黒い４行４列（Ｎ行Ｍ列）のパターンである４×４パターン３０の白い場所に対応し、データ「０」はその黒い場所に対応している。また、パターンデータ３１のアドレスは、４×４パターン３０と同様に、（ｉ＝０，ｊ＝０）〜（ｉ＝３，ｊ＝３）である。また、このパターンデータ３１では、（ｉ＝０，ｊ＝０）、（ｉ＝１，ｊ＝２）、（ｉ＝２，ｊ＝１）及び（ｉ＝３，ｊ＝２）の各アドレスのデータがそれぞれ「０」であり、その他のアドレスのデータはそれぞれ「１」になっている。
【００４５】
また、有機ＥＬ表示装置１の駆動方法では、図１に示すｎ行ｍ列の画素１０で構成される画面全体をＮ行Ｍ列の画素を１単位とする複数の領域３２に分割した各領域３２毎に、パターンデータ３１を重ね合わせるように、各画素１０の表示データをパターンデータ３１内のデータで加工する。つまり、ｎ行ｍ列の画素１０にそれぞれ対応する各表示データに、データ「１」とデータ「０」とのいずれかを掛ける。データ「１」が掛けられる各画素１０の表示データをその値のまま設定するとともに、データ「０」が掛けられる各画素の表示データを零に設定する１フレーム分の表示データの加工処理を行う（第１の段階）。そして、第１の段階で加工処理された各画素１０の表示データをＤ―Ａ変換した各画素のデータ信号により各画素１０の有機ＥＬ素子２１を駆動する（第２の段階）。
【００４６】
[駆動方法の一例]
また、有機ＥＬ素子２１の駆動方法では、前記第１の段階において、ｎ行ｍ列の各画素１０の表示データを先頭アドレスの画素からアドレス順に加工処理して１つの画素の加工済み表示データを作成する毎に、作成した各画素１０の加工済み表示データを図５に示すフレームメモリ７に先頭アドレスから順に書き込む。
【００４７】
そして、前記第２の段階において、フレームメモリ７から加工済み表示データを垂直走査開始信号と水平同期信号とに同期して先頭アドレスから順に読み出し、読み出した加工済み表示データをＤ―Ａ変換した各画素のデータ信号により各画素１０の有機ＥＬ素子２１を駆動する。
【００４８】
次に、有機ＥＬ表示装置１の駆動方法を図４に基づいて具体的に説明する。図４は、上記間引き表示動作をソフトウェアで実現するために、ホストＣＰＵ５に組み込まれたプログラムにより実行される「１フレーム分の表示データの加工処理」の手順を示している。
【００４９】
図４に示す処理は、所定時間毎、例えばフレーム周波数を６０Ｈｚとすると、１／６０秒毎に繰り返し実行される。
ステップＳ１１０では、一つの垂直走査開始信号毎に（１フレーム毎に）、初期設定をする。つまり、図１に示す画素１０の行アドレスｉをｉ＝０に設定するとともに、その列アドレスｊをｊ＝０に設定する。この設定後、ステップＳ１１１に進む。
【００５０】
ステップＳ１１１では、ｉが２４０未満であるか否かを判定する。いま、ステップＳ１１０で初期設定された直後であるとすると、ｉ＝０であるので、ステップＳ１１１の判定結果はＹＥＳになり、ステップＳ１１２に進む。
【００５１】
ステップＳ１１２では、ｊが３２０未満であるか否かを判定する。いま、ステップＳ１１０で初期設定された直後であるとすると、ｊ＝０であるので、ステップＳ１１２の判定結果はＹＥＳになり、ステップＳ１１３に進む。
【００５２】
ステップＳ１１３では、図１に示すパターンデータ３１（Ｐａｔ_ａ）のうちどのアドレスのデータ（１か０）を使うかを設定する。いま、ｉ＝０、ｊ＝０、であり、ｊ％４＝０（ｊ＝０を４で割った余りは０）、ｉ％４＝０となるので、Ｐａｔ_ａのアドレス（ｉ＝０，ｊ＝０）のデータ「０」（図１参照）をｔｍｐ_ｐａｔとして設定する。
【００５３】
次のステップＳ１１４では、ステップＳ１１３で「０」に設定したｔｍｐ_ｐａｔをアドレス（ｉ，ｊ×３）の表示データｄａｔａ［ｊ×３］［ｉ］に掛けた値「０」を、対応するアドレス（ｉ，ｊ×３）の赤用画素１０Ｒの表示データｔｍｐ_ｒｅｄとして設定する。
【００５４】
ここで、ｄａｔａ［ｊ×３］［ｉ］は、アドレス（ｉ，ｊ×３）の表示データを表している。また、上述したように、各画素１０は３つの画素１０Ｒ，１０Ｇ，１０Ｂを１組として一つの画素が構成されているので、一つの画素１０の表示データは、それぞれ８ビットデータである赤用の表示データ，緑用の表示データ及び青用の表示データを１組としている。そのため、このステップＳ１１４、以下のステップＳ１１６及びＳ１１８では、画面全体における各アドレス（ｉ，ｊ）の一つの画素１０を構成する赤用画素１０Ｒ，緑用画素１０Ｇ及び青用画素１０Ｂにそれぞれ対応する赤用，緑用及び青用の各表示データのアドレスを［ｊ×３］［ｉ］，［ｊ×３＋１］［ｉ］，及び［ｊ×３＋２］［ｉ］としている。
【００５５】
いまこのステップＳ１１４では、ｉ＝０，ｊ＝０で、ｊ×３＝０となるので、「０」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＝０］［ｉ＝０］に掛けた値「０」を、(ｉ＝０，ｊ＝０)の赤用画素１０Ｒの表示データであるｔｍｐ_ｒｅｄとして設定する。つまり、アドレス(ｉ＝０，ｊ＝０)の赤用画素１０Ｒの表示データを「０」に変更（加工）している（その表示データを無効にしている）。この設定後、ステップＳ１１５に進む。
【００５６】
次のステップＳ１１５では、ステップＳ１１４で「０」に設定したアドレス(ｉ＝０，ｊ＝０)のｔｍｐ_ｒｅｄを、図５に示すフレームメモリ７の先頭アドレス(ｉ＝０，ｊ＝０)の領域に書き込む。
【００５７】
次のステップＳ１１６では、ステップＳ１１３で「０」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋１］［ｉ］に掛けた値「０」を、アドレス(ｉ，ｊ×３＋１)の緑用画素１０Ｇの表示データｔｍｐ_ｇｒｅｅｎとして設定する。いま、ｉ＝０，ｊ＝０で、ｊ×３＋１＝１となるので、「０」に設定したｔｍｐ_ｐａｔを表示データｄａｔａ［ｊ×３＝１］［ｉ＝０］に掛けた値「０」を(ｉ＝０，ｊ＝１)の緑用画素１０Ｇの表示データｔｍｐ_ｇｒｅｅｎとして設定する。つまり、(ｉ＝０，ｊ＝１)の表示データを「０」に変更（加工）している。
【００５８】
次のステップＳ１１７では、ステップＳ１１６で「０」に変更したアドレス(ｉ＝０，ｊ＝１)の表示データｔｍｐ_ｇｒｅｅｎを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝１)の領域に書き込む。この後、ステップＳ１１８に進む。
【００５９】
次のステップＳ１１８では、ステップＳ１１３で「０」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋２］［ｉ］に掛けた値「０」を、アドレス(ｉ，ｊ×３＋２)の青用画素１０Ｂの表示データｔｍｐ_ｂｌｕｅとして設定する。いま、ｉ＝０，ｊ＝０で、ｊ×３＋２＝２となるので、「０」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋２＝２］［ｉ＝０］に掛けた値「０」を(ｉ＝０，ｊ＝２)の青用画素１０Ｂの表示データｔｍｐ_ｂｌｕｅとして設定する。つまり、アドレス(ｉ＝０，ｊ＝２)の表示データを「０」に変更（加工）している。
【００６０】
次のステップＳ１１９では、ステップＳ１１８で「０」に変更したアドレス(ｉ＝０，ｊ＝２)のｔｍｐ_ｂｌｕｅを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝２)の領域に書き込む。
【００６１】
ここまでの処理により、１行目の先頭画素（ｉ＝０，ｊ＝０）を構成する３つの画素、(ｉ＝０，ｊ×３＝０)，(ｉ＝０，ｊ×３＋１＝１)，(ｉ＝０，ｊ×３＋２＝２)の各表示データの加工と、これら加工済みの表示データのフレームメモリ７への書き込みとが終了したことになる。この後、ステップＳ１２０に進む。
【００６２】
ステップＳ１２０では、列アドレスｊをｊ＋１に設定する。つまり、ｊを１だけインクリメントする。このとき、ｊ＝０であるので、ｊは１に設定される。この後、ステップＳ１１２に進む。
【００６３】
ｊが３２０になるまでは、ステップＳ１１２の判定結果はＹＥＳになるので、ステップＳ１１３へ進む。ｊが３２０になるまでステップＳ１１３〜Ｓ１２０を繰り返すことにより、図１に示す１行目にある全ての画素１０の各表示データの加工と、これら加工済みの表示データのフレームメモリ７への書き込みとが終了する。
【００６４】
ｉ＝０、ｊ＝１の場合、ステップＳ１１３では、ｉ％４＝０、ｊ％４＝１となるので、Ｐａｔ_ａの（ｉ＝０，ｊ＝１）のデータ「１」をｔｍｐ_ｐａｔとして設定する。次のステップＳ１１４では、「１」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＝３］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ×３＝３)の赤用画素１０Ｒの表示データｔｍｐ_ｒｅｄとして設定する。このとき、ｄａｔａ［ｊ×３＝３］［ｉ＝０］に「１」を掛けてもその表示データ（８ビットデータ）の値は変わらない。つまり、アドレス(ｉ＝０，ｊ＝３)の表示データを変更せずに、そのまま生かして(ｉ＝０，ｊ＝３)の表示データｔｍｐ_ｒｅｄとして設定する。
【００６５】
次のステップＳ１１５では、ステップＳ１１４で設定したｔｍｐ_ｒｅｄを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝３)の領域に書き込む。次のステップＳ１１６では、「１」に設定したｔｍｐ_ｐａｔを表示データｄａｔａ［ｊ×３＋１＝４］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝４)の緑用画素１０Ｇの表示データｔｍｐ_ｇｒｅｅｎとして設定する。つまり、アドレス(ｉ＝０，ｊ＝４)の表示データの値を変更せずに、そのまま生かして(ｉ＝０，ｊ＝４)のｔｍｐ_ｇｒｅｅｎとして設定する。次のステップＳ１１７では、ステップＳ１１６で設定したアドレス(ｉ＝０，ｊ＝４)の表示データｔｍｐ_ｇｒｅｅｎを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝４)の領域に書き込む。
【００６６】
次のステップＳ１１８では、ステップＳ１１３で「１」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋２＝５］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝５)の青用画素１０Ｂの表示データｔｍｐ_ｂｌｕｅとして設定する。つまり、アドレス(ｉ＝０，ｊ＝５)の表示データの値を変更せずに、そのまま生かして(ｉ＝０，ｊ＝５)の表示データｔｍｐ_ｂｌｕｅとして設定する。次のステップＳ１１９では、ステップＳ１１８で設定したアドレス(ｉ＝０，ｊ＝５)のｔｍｐ_ｂｌｕｅを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝５)の領域に書き込む。
【００６７】
ｉ＝０、ｊ＝２の場合、ステップＳ１１３では、ｉ％４＝０、ｊ％４＝２となるので、Ｐａｔ_ａ（ｉ＝０，ｊ＝２）のデータ「１」をｔｍｐ_ｐａｔとして設定する。次のステップＳ１１４では、「１」に設定したｔｍｐ_ｐａｔをデータｄａｔａ［ｊ×３＝６］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝ｊ×３＝６)の赤用画素１０Ｒの表示データｔｍｐ_ｒｅｄとして設定する。次のステップＳ１１５では、ステップＳ１１４で設定したｔｍｐ_ｒｅｄを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝６)の領域に書き込む。次のステップＳ１１６では、「１」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋１＝７］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝７)の緑用画素１０Ｇの表示データｔｍｐ_ｇｒｅｅｎとして設定する。次のステップＳ１１７では、ステップＳ１１６で設定したアドレス(ｉ＝０，ｊ＝７)のｔｍｐ_ｇｒｅｅｎを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝７)の領域に書き込む。次のステップＳ１１８では、ステップＳ１１３で「１」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋２＝８］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝８)の青用画素１０Ｂの表示データｔｍｐ_ｂｌｕｅとして設定する。次のステップＳ１１９では、ステップＳ１１８で設定したアドレス(ｉ＝０，ｊ＝８)の表示データｔｍｐ_ｂｌｕｅを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝８)の領域に書き込む。
【００６８】
ｉ＝０、ｊ＝３の場合、ステップＳ１１３では、ｉ％４＝０、ｊ％４＝３（となるので、Ｐａｔ_ａ（ｉ＝０，ｊ＝３）のデータ「１」をｔｍｐ_ｐａｔとして設定する。次のステップＳ１１４では、「１」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＝９］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝９)の赤用画素１０Ｒの表示データｔｍｐ_ｒｅｄとして設定する。次のステップＳ１１５では、ステップＳ１１４で設定したｔｍｐ_ｒｅｄを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝９)の領域に書き込む。次のステップＳ１１６では、「１」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋１＝１０］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝１０)の緑用画素１０Ｇの表示データｔｍｐ_ｇｒｅｅｎとして設定する。次のステップＳ１１７では、ステップＳ１１６で設定したアドレス(ｉ＝０，ｊ＝１０)の緑用画素１０Ｇの表示データｔｍｐ_ｇｒｅｅｎを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝１０)の領域に書き込む。次のステップＳ１１８では、ステップＳ１１３で「１」に設定したｔｍｐ_ｐａｔをｄａｔａ［ｊ×３＋２＝１１］［ｉ＝０］に掛けた値を、(ｉ＝０，ｊ＝１１)の青用画素１０Ｂの表示データｔｍｐ_ｂｌｕｅとして設定する。次のステップＳ１１９では、ステップＳ１１８で設定したアドレス(ｉ＝０，ｊ＝１１)のｔｍｐ_ｂｌｕｅを、フレームメモリ７のアドレス(ｉ＝０，ｊ＝１１)の領域に書き込む。
【００６９】
この後、ｊが３２０になるまでステップＳ１１３〜Ｓ１２０を繰り返す。つまり、アドレス(ｉ＝０，ｊ＝０)〜(ｉ＝０，ｊ＝２)の３つの画素１０に対して１回行った上記ステップＳ１１２〜Ｓ１２０の処理を３２０回行う。ｊが３２０になると、ステップＳ１１２の判定結果がＮＯになり、ステップＳ１２１に進む。
【００７０】
ステップＳ１２１では、ｉをｉ＋１に設定する。このとき、ｉ＝０であるので、ｉは１に設定される。この後、ステップＳ１１１に進む。ｉが２４０になるまでは、ステップＳ１１１の判定結果はＹＥＳになるので、ステップＳ１１２へ進む。ステップＳ１１２〜Ｓ１２０を３２０回実行する毎に、ステップＳ１２１でｉは１ずつ増加する。したがって、ステップＳ１１２〜Ｓ１２０を、残り３２０＊２３９回、合計７６４８０回繰り返す。これにより、２行目以降の全ての画素、アドレス(ｉ＝１，ｊ＝０)〜(ｉ＝２３９，ｊ＝３１９×３＋２)までの全ての画素に対応する表示データを加工する処理と、加工済みの表示データをアドレス順にフレームメモリ７に書き込む処理とを終了する。
【００７１】
なお、ｉが２４０になるまでステップＳ１１２〜Ｓ１２１を繰り返す際に、２行目（ｉ＝１）の各画素１０に対してはパターン３０の２行目のデータ（１，１，０，１）を用い、３行目（ｉ＝２）の各画素１０に対してはパターン３０の３行目のデータ（１，０，１，１）を用いる。そして、４行目（ｉ＝３）の各画素１０に対しては４行目のデータ（１，１，０，１）を用いる。この後、５行目（ｉ＝４）〜２４０行目（ｉ＝２３９）の各画素に対しては、パターン３０の１行目のデータ（０，１，１，１）〜４行目のデータ（１，１，０，１）を上記と同じ順に繰り返し用いる。
【００７２】
こうして、上記ステップＳ１１２〜Ｓ１２１を２４０回繰り返してｉが２４０になると、ステップＳ１１１の判定結果がＮＯになり、図４に示す「１フレーム分の表示データの加工処理」が終了する。これにより、パターン３０の各データを用いて１フレーム分の表示データを各アドレス毎に加工する処理と、加工した表示データをアドレス順にフレームメモリ７に書き込む処理とを全て終了する。
【００７３】
パネル制御回路６は、ホストＣＰＵ５により加工処理されてフレームメモリ７に書き込まれた加工済みの表示データを、ホストＣＰＵ５から出力される垂直走査開始信号と水平同期信号に同期して読み出し、データ線駆動回路３へ順次送る。
【００７４】
パネル制御回路６から送られる加工済みの表示データは、データ線駆動回路３のラインメモリに列アドレス順に保持される。
このラインメモリには、１行分の表示データ、即ち、３２０×３個の画素回路２０Ｒ，２０Ｇ，２０Ｂに個別に供給される３２０×３個の加工済みの表示データが列アドレス順に保持される。
【００７５】
走査線駆動回路４は、パネル制御回路６から出力される走査制御信号に基づき、複数の走査線Ｙ１〜Ｙｎを一つずつ順に選択し、その選択された走査線に接続された各画素回路２０Ｒ，２０Ｇ及び２０Ｂに表示データの書き込みを可能にする走査信号を出力する。データ線駆動回路３は、走査線Ｙ１〜Ｙｎが一つずつ順に選択される各選択期間に、ラインメモリに保持された各画素回路２０Ｒ，２０Ｇ，２０Ｂに対応するアドレスの加工済みの表示データをＤ−Ａ変換したデータ信号を、対応するデータ線を介して各画素回路に一斉に供給する。これにより、各画素回路の有機ＥＬ素子２１にデータ信号の電流値に応じた駆動電流が有機ＥＬ素子２１に流れ、有機ＥＬ素子２１は、その駆動電流に応じた輝度階調で発光する。
【００７６】
このように、各画素回路２０Ｒ，２０Ｇ及び２０Ｂの有機ＥＬ素子２１を発光させる動作を、１フレーム期間内で全ての画素１０の画素回路に対して行うことにより、１フレームの画像が表示パネル２により間引き表示される。
【００７７】
即ち、その間引き表示は、図４に示す上記加工処理により元の表示データを加工した加工済みの表示データを用いて１フレームの画像が構成されており、元の表示データが変更されていない画素（図１の表示パネル２において白で示す画素）では、元の表示データ通りの階調度で表示される。一方、その加工処理により元の表示データが０に変更された画素（図１の表示パネル２において黒で示す画素）では、非発光状態になる。また、本実施形態では、図１に示すように、１画面全体の画素の１／４が非発光状態になっている。
【００７８】
以上のように構成された駆動方法の一例によれば、以下の作用効果を奏する。
（イ）１フレーム分の表示データの加工処理により、画面全体を４行４列の画素を１単位とする複数の領域３２に分割した各領域３２毎に、４行４列のパターンデータ３１を重ね合わせるように、各画素１０の表示データに、データ「１」とデータ「０」とのいずれかを掛ける（ステップＳ１１４，Ｓ１１６，Ｓ１１８）。データ「１」が掛けられる各画素１０の表示データをその値のまま設定するとともに、データ「０」が掛けられる各画素１０の表示データを零に設定する（ステップＳ１１４，Ｓ１１６，Ｓ１１８）。そして、各画素１０の加工済みデータをＤ―Ａ変換した各画素１０のデータ信号により各画素の有機ＥＬ素子２１を駆動するようにしている。
【００７９】
このように、図１に示す「３１」を用いて１フレームの表示データを対応する画素のアドレス毎にソフトウェア的に加工し、加工したアドレス毎の表示データを対応するアドレスの各画素１０に書き込むようにしている。これにより、全ての画素１０の１／４を非発光状態（消費電力が零の表示）にするとともに、非発光状態になる画素が図１に示すように画面内で縦一列或いは横一列に並ばないにように間引きした１フレームの画像表示が得られる。そのため、非発光状態になる画素の分だけ消費電力が低減されるとともに、フリッカ、筋、むら等の発生が抑制される。したがって、低消費電力化を図ると同時に画質の劣化を抑えた間引き表示を実現することができる。
【００８０】
（ロ）ｎ行ｍ列の画素全ての表示データを加工処理して１フレーム分の加工済み表示データを作成する１フレーム分の加工処理を１つの垂直走査開始信号毎に１回行う（ステップＳ１１１〜Ｓ１２１）。１フレーム分の加工処理において、ｎ行ｍ列の各画素の表示データのうち、各行のｍ個の画素の加工済み表示データを列アドレス順に作成する１行分の加工処理（ステップＳ１１２〜Ｓ１２０）を、水平同期信号に同期して１行目からｎ行目まで行アドレス順にｎ回行う（ステップＳ１１１〜Ｓ１２１）。これにより、１フレーム毎に、垂直走査開始信号と水平同期信号とに同期して間引き表示を実現することができる。
【００８１】
（ハ）１フレーム分の加工済み表示データをフレームメモリ７に先頭アドレスから順に書き込む。そして、フレームメモリ７から加工済み表示データを垂直走査開始信号と水平同期信号とに同期して先頭アドレスから順に読み出すことで、１フレーム毎に、垂直走査開始信号と水平同期信号とに同期して間引き表示を実現することができる。
【００８２】
（ニ）ｎ行ｍ列の各画素１０の赤用画素、緑用画素及び青用画素の各表示データを、パターンデータ３１のデータ「１」とデータ「０」とのうち同じデータを使って加工処理する（ステップＳ１１３〜Ｓ１１９）。これにより、一つの画素を構成する赤用画素、緑用画素及び青用画素の各表示データの加工処理が一回で済み、処理速度が速くなる。
【００８３】
（ホ）各画素の表示データをソフトウェア的に加工処理するので、回路構成が簡略化されるとともに、画素数の変更に容易に対応でき、設計変更が容易になる。
【００８４】
（ヘ）パターンデータ３１として、図１に示すように、隣接する２つの行でデータ「１」とデータ「０」の配置が異なるパターンを用いている。そして、図５に示す１フレームの表示データを先頭行（ｉ＝０の行）から順に加工処理する際に、同一行の表示データに対してパターンデータ３１の同一行のパターンを繰り返し用いるとともに、パターンデータ３１の１行目から４行目までのパターンを順に用いている。これにより、１フレームの表示データは、隣接する２つの行でそれぞれ間引かれる画素の位置（図１の黒い画素）が異なるように加工されるので、フリッカー、筋、むらなどの発生がさらに抑制され、画質の劣化をさらに抑えた間引き表示を実現できる。
【００８５】
（ト）パターンデータ３１を用いて１フレームの表示データを画素毎に加工し、加工済みの表示データを用いて間引き表示を実現しているので、そのパターンデータ３１を、表示内容に応じて最適なパターンのデータ配置にすることで、画像劣化を抑えた最適な間引き表示を実現することができる。
【００８６】
[実施形態]
図６は実施形態に係る有機ＥＬ表示装置１の電気的構成を概略的に示している。なお、本実施形態の説明で、基本的な構成と同様の構成には同じ符号を付して説明を省略する。
【００８７】
本実施形態の有機ＥＬ表示装置１の駆動方法では、上記間引き表示を実現するために、図１に示す各領域３２毎に、パターンデータ３１を重ね合わせるように、各画素１０の表示データをパターンデータ３１内のデータで加工する。その加工処理を、上記駆動方法の一例のようにホストＣＰＵ５に組み込まれたプログラムによって実現するのではなく、論理回路による演算処理で行うようにしている。
【００８８】
つまり、この駆動方法では、各画素の表示データと、データ「１」とデータ「０」のいずれかとを掛けて、各々の積を各画素の加工済みデータとして出力する（第１の段階）。そして、各画素の加工済みデータをＤ―Ａ変換した各画素のデータ信号により各画素の有機ＥＬ素子２１を駆動する（第２の段階）。
【００８９】
また、この駆動方法では、前記第１の段階において、各画素の表示データが先頭アドレスから順に書き込まれた上記フレームメモリ７と同様のフレームメモリ７Ａ（図６参照）から、一つの画素の表示データを先頭アドレスから順に垂直走査開始信号と水平同期信号とに同期して読み出す。これと同時に、データ「１」とデータ「０」のいずれかを、読み出した一つの画素の表示データのアドレスに基づき選択し、該選択したデータ「１」とデータ「０」のいずれかと、読み出した一つの画素の表示データとを掛けて、その積を各画素の加工済みデータとして順に出力する。
【００９０】
そして、この駆動方法では、前記第１の段階において、フレームメモリ７Ａから一つの画素の表示データとして、赤用画素の赤用表示データ、緑用画素の緑用表示データ及び青用画素の青用表示データをアドレス順に読み出す。読み出した赤用表示データ、緑用表示データ及び青用表示データに、データ「１」とデータ「０」のうち、一つの画素のアドレスに基づき選択した同じデータを掛ける。
【００９１】
図６に示す有機ＥＬ表示装置１は、表示パネル２、データ線駆動回路３、走査線駆動回路４、ホストＣＰＵ５０と、パネル制御回路６０と、フレームメモリ７Ａとを備えている。有機ＥＬ表示装置１の各要素２〜４、５０、６０及び７０は、それぞれが独立した電子部品によって構成されている。
【００９２】
ホストＣＰＵ５０は、表示パネル２に１フレームの画像を表示させるように、データ線駆動回路３，走査線駆動回路４及びパネル制御回路６０を統括して駆動制御する。そのため、ホストＣＰＵ５０は、垂直走査開始信号を１フレーム期間の最初に１回生成するとともに、複数の走査線Ｙ１〜Ｙｎを一つずつ順に選択するための水平同期信号を走査線と同数の２４０回生成し、これらの信号をパネル制御回路６０及びデータ線駆動回路３に出力する。また、ホストＣＰＵ５０は、垂直走査開始信号と水平同期信号とに同期して、外部装置のメモリなどから１フレームの表示データを対応する各画素のアドレス毎に順に読み出し、読み出した各アドレスの表示データをフレームメモリ７Ａにアドレス順に書き込む処理を行う。
【００９３】
パネル制御回路６０は、図１に示すパターンデータ３１が格納されたレジスタ６１と、レジスタ６１から一つのデータを選択する選択信号を生成する選択信号生成回路６２と、その選択信号を用いて一つのデータをレジスタ６１から順に選択して取り出すセレクタ回路６３と、ＡＮＤゲート６４〜６６とを備えている。パネル制御回路６０は、垂直走査開始信号と水平同期信号に同期して、フレームメモリ７Ａから１フレームの各アドレスの表示データを、図５の矢印で示すように、先頭アドレスの表示データからアドレス順に、赤用、緑用及び青用の３つの表示データを同時に読み出すようになっている。各色の表示データはそれぞれ、上記第１実施形態と同様に、階調度に応じた値を持つ８ビットデータである。また、パネル制御回路６０は、読み出した各アドレスの表示データを、レジスタ６１に保持されたパターンデータＰａｔ_ａを用いて各アドレス毎に加工し、加工済みの表示データをデータ線駆動回路３に出力するようになっている。
【００９４】
レジスタ６１には、データ「１」とデータ「０」とでそれぞれ構成される４組のデータ群を含むパターンデータＰａｔ_ａが格納されている。このＰａｔ_ａの第１組のデータ群は、図１に示すパターンデータ３１の１行目（ｉ＝０）のデータ配置と同じで、（０，１，１，１）の４つのデータを含んでいる。同様に、第２組，第３組及び第４組の各データ群は、パターンデータ３１の２行目（ｉ＝１），３行目（ｉ＝２）及び４行目（ｉ＝３）のデータ配置と同じで、（１，１，０，１），（１，０，１，１）及び（１，１，０，１）の４つのデータをそれぞれ含んでいる。そして、これら１６個のデータは、先頭のデータ「０」から順に０〜１５番の領域に個別に格納されている。
【００９５】
セレクタ回路６３は、選択信号生成回路６２から出力される選択信号を用いてその選択信号と同じ番号のデータを、レジスタ６１の０〜１５番の領域から選択し、選択した「１」か「０」のいずれかの２値データを出力するようになっている。
【００９６】
選択信号生成回路６２は、行アドレス（ｉ＝０〜２３９）と、列アドレス（ｊ＝０〜３１９）とからセレクタ回路６３に出力する選択信号を、以下の生成規則に従って順に生成する。
【００９７】
なお、本例では、パネル制御回路６０は、フレームメモリ７Ａから１フレームの各アドレスの表示データを、赤用、緑用及び青用の３つの表示データを同時に読み出すようになっている。したがって、本例では、図５に示すフレームメモリ７Ａに書き込まれる各表示データの行アドレスは、上記第１実施形態と同じでｉ＝０〜２３９であるが、その列アドレスは図５に示すフレームメモリ７Ａにおいてｊ＝０〜３１９である点で、第１実施形態のフレームメモリ７とは異なる。また、パネル制御回路６０は、フレームメモリ７Ａから１フレームの各アドレスの表示データ（上記３つの表示データ）を読み出すと同時に、読み出す表示データの行アドレスと列アドレスを選択信号生成回路６２に出力するようになっている。
【００９８】
その生成規則は、本例では（ｉ％４）×４＋（ｊ％４）である。
例えば、１行目の先頭アドレス（ｉ＝０，ｊ＝０）の表示データを読み出す場合、選択信号生成回路６２には行アドレスｉ＝０と列アドレスｊ＝０とが入力されるので、（０％４）×４＋（０％４）＝（０）×４＋（０）＝０となり、選択信号生成回路６２は「０」の選択信号を出力する。
【００９９】
同様に、読み出す表示データのアドレスが（ｉ＝０，ｊ＝１）の場合、（０％４）×４＋（１％４）＝（０）＋（１）＝１となり、「１」の選択信号が出力される。
【０１００】
そのアドレスが（ｉ＝０，ｊ＝２）の場合、（０％４）×４＋（２％４）＝（０）＋（２）＝２となり、「２」の選択信号が出力される。
そのアドレスが（ｉ＝０，ｊ＝３）の場合、（０％４）×４＋（３％４）＝（０）＋（３）＝３となり、データ線駆動回路３の選択信号が出力される。
【０１０１】
そのアドレスが（ｉ＝０，ｊ＝４）の場合、（０％４）＋（４％４）＝（０）＋（０）＝０となり、「０」の選択信号が出力される。
そのアドレスが（ｉ＝０，ｊ＝５）の場合、（０％４）＋（５％４）＝（０）＋（１）＝１となり、「１」の選択信号が出力される。
【０１０２】
そのアドレスが（ｉ＝０，ｊ＝６）の場合、（０％４）×４＋（６％４）＝（０）＋（２）＝２となり、「２」の選択信号が出力される。そして、
そのアドレスが（ｉ＝０，ｊ＝７）の場合、（０％４）×４＋（７％４）＝（０）＋（３）＝３となり、「３」の選択信号が出力される。
【０１０３】
以下、同様に、読み出す表示データのアドレスが１行目の最後のアドレス（ｉ＝０，ｊ＝３１９）の場合、（０％４）×４＋（３１９％４）＝（０）＋（３）＝３となり、「３」の選択信号が出力される。
【０１０４】
このように、フレームメモリ７Ａから１行目（ｉ＝０）の表示データを先頭アドレスから最後のアドレスまで読み出すときには、選択信号生成回路６２は、選択信号として、（０，１，２，３）の各値をその順に繰り返してセレクタ回路６３に出力する。
【０１０５】
同様に、フレームメモリ７Ａから２行目（ｉ＝１）の表示データを先頭アドレスから最後のアドレスまで読み出すときには、選択信号生成回路６２は、選択信号として、（４，５，６，７）の各値をその順に繰り返してセレクタ回路６３に出力する。また、３行目（ｉ＝２）の表示データを同様に読み出すときには、選択信号生成回路６２は、選択信号として、（８，９，１０，１１）の各値をその順に繰り返してセレクタ回路６３に出力する。そして、４行目（ｉ＝３）の表示データを同様に読み出すときには、選択信号生成回路６２は、選択信号として、（１２，１３，１４，１５）の各値をその順に繰り返してセレクタ回路６３に出力する。
【０１０６】
以下同様に、５行目（ｉ＝４）〜３１９行目（ｉ＝３１９）の各表示データを先頭アドレスから最後のアドレスまで読み出すときにも、選択信号生成回路６２は、選択信号として上記生成規則に従った各値をセレクタ回路６３に出力する。
【０１０７】
セレクタ回路６３は、選択信号生成回路６２から「０」の選択信号が出力されると、その選択信号と同じ番号（０番）のデータ「０」を、レジスタ６１の０番の領域から選択して出力する。同様に、セレクタ回路６３は、「１」の選択信号が出力されると、１番のデータ「１」を選択して出力し、「２」の選択信号が出力されると、２番のデータ「１」を選択して出力し、また、「３」の選択信号が出力されると、３番のデータ「１」を選択して出力する。
【０１０８】
以下同様に、セレクタ回路６３は、「４」の選択信号が出力されると４番のデータ「１」を選択して出力し、・・・「８」の選択信号が出力されると８番のデータ「１」を選択して出力し、・・・「１５」の選択信号が出力されると１５番のデータ「１」を選択して出力する。
【０１０９】
ＡＮＤゲート６４〜６６は、それぞれ８個ずつ設けられている。８個のＡＮＤゲート６４の一方の入力端子にはそれぞれ、フレームメモリ７Ａから読み出された各アドレスの表示データのうち、８ビットデータ（８ｂｉｔデータ）である赤用の表示データの２値データ（「１」又は「０」）がそれぞれ入力される。また、８個のＡＮＤゲート６５の一方の入力端子にはそれぞれ、読み出された各アドレスの表示データのうち、８ビットデータである緑用の表示データの２値データがそれぞれ入力される。そして、８個のＡＮＤゲート６６の一方の入力端子にはそれぞれ、読み出された各アドレスの表示データのうち、８ビットデータである青用の表示データの各各２値データがそれぞれ入力される。
【０１１０】
そして、セレクタ回路６３から一つずつ順に出力されるデータ（「１」又は「０」）は、８×３個のＡＮＤゲート６４〜６６の他方の入力端子にそれぞれ入力される。つまり、８×３個のＡＮＤゲート６４〜６６の他方の入力端子には、セレクタ回路６３から出力される同じデータが同時に入力されるようになっている。
【０１１１】
次に、本実施形態の有機ＥＬ表示装置１による「間引き表示動作」を説明する。
パネル制御回路６０は、垂直走査開始信号と水平同期信号に同期して、フレームメモリ７から１フレームの各アドレスの表示データを、図５の矢印で示すように、先頭アドレスの表示データからアドレス順に、赤用、緑用及び青用の３つの表示データを同時に読み出していく。
【０１１２】
先頭アドレス（ｉ＝０、ｊ＝０）の表示データ（赤用、緑用及び青用の各表示データ）が読み出されると、赤用、緑用及び青用の表示データの２値データが対応する８個のＡＮＤゲート６４，６５及び６６の他方の入力端子にそれぞれ入力される。
【０１１３】
このとき、選択信号生成回路６２は「０」の選択信号を出力するので、セレクタ回路６３はその選択信号と同じ番号（０番）のデータ「０」をレジスタ６１のパターンデータＰａｔ_ａから選択して、８×３個のＡＮＤゲート６４，６５及び６６の一方の入力端子にそれぞれ出力する。これにより、各ＡＮＤゲート６４，６５及び６６の出力は、それぞれ「０」になる。つまり、８個のＡＮＤゲート６４から出力される加工済みの赤用の表示データは、８個のＡＮＤゲート６４に入力された元の赤用の表示データを階調度０の表示データに加工（変更）されたものになっている。同様に、それぞれ８個のＡＮＤゲート６５，６６からそれぞれ出力される加工済みの緑用，青用の各表示データも、入力された元の緑用，青用の各表示データを階調度０の表示データに加工（変更）されたものになっている。
【０１１４】
また、アドレス（ｉ＝０，ｊ＝１）の表示データが読み込まれると、選択信号生成回路６２は「１」の選択信号を出力する。そして、セレクタ回路６３はその選択信号と同じ番号（１番）のデータ「１」をレジスタ６１のパターンデータＰａｔ_ａから選択して、８×３個のＡＮＤゲート６４，６５及び６６の一方の入力端子にそれぞれ出力する。この場合、それぞれ８個のＡＮＤゲート６４，６５及び６６から出力される加工済みの赤用、緑用及び青用の各表示データは、それぞれに入力された元の赤用、緑用及び青用の各表示データと同じ表示データであり、変更されていない。
【０１１５】
以下同様に、０番、６番、９番及び１４番のデータ「０」がセレクタ回路６３で選択されて出力される場合には、そのときフレームメモリ７Ａから読み出したアドレスの表示データ（赤用、緑用及び青用の表示データ）が階調度０の表示データに加工（変更）される。つまり、元の表示データが無効にされている。一方、それら４つの番号以外のデータ「１」がセレクタ回路６３で選択されて出力される場合、８個のＡＮＤゲート６４，６５及び６６から出力される加工済みの赤用、緑用及び青用の各表示データは、それぞれに入力された元の赤用、緑用及び青用の各表示データと同じであり、変更されていない。つまり、元の表示データがそのまま生かされている。
【０１１６】
このようにしてフレームメモリ７Ａからアドレス順に読み出した各アドレスの表示データをセレクタ回路６３で選択したデータ（「０」か「１」のいずれかのデータ）により順に加工し、加工済みの表示データを順次にデータ線駆動回路３に送って１フレームの画像が表示パネル２により間引き表示される。
【０１１７】
即ち、本実施形態では上記駆動方法の一例と同様に、図１に示すように、１画面全体の画素の１／４が非発光状態になっている。
以上のように構成された本実施形態によれば、以下の作用効果を奏する。
【０１１８】
（チ）図１に示す各領域３２毎にパターンデータ３１を重ね合わせるように、各画素の表示データと、レジスタ６１に格納されたパターンデータ３１のデータ「１」とデータ「０」のいずれかとをＡＮＤゲート６４〜６６により掛けて、各々の積を各画素の加工済みデータとして出力する。そして、各画素の加工済みデータをＤ―Ａ変換した各画素のデータ信号により各画素の有機ＥＬ素子２１を駆動するようにしている。これにより、ｎ行ｍ列の画素のうち、表示データにデータ「０」を掛けて、その積を加工済みデータとして用いる画素での表示が、消費電力が零の表示になることで、間引き表示が実現される。したがって、低消費電力化を図ると同時に画質の劣化を抑えた間引き表示を実現することができる。
【０１１９】
（リ）各画素の表示データが先頭アドレスから順に書き込まれたフレームメモリ７Ａから、一つの画素の表示データを先頭アドレスから順に垂直走査開始信号と水平同期信号とに同期して読み出す。これと同時に、パターンデータ３１のうちデータ「１」とデータ「０」のいずれかを、読み出した一つの画素の表示データのアドレスに基づき選択し、該選択したデータ「１」とデータ「０」のいずれかと、読み出した一つの画素の表示データとを掛けて、その積を各画素の加工済みデータとして順に出力する。これにより、１フレーム毎に、垂直走査開始信号と水平同期信号とに同期して間引き表示を実現することができる。
【０１２０】
（ヌ）フレームメモリ７Ａから一つの画素の表示データとして、赤用表示データ、緑用表示データ及び青用表示データをアドレス順に読み出し、読み出した各表示データに、データ「１」とデータ「０」のうち、一つの画素のアドレスに基づき選択した同じデータを掛ける。これにより、一つの画素を構成する赤用画素、緑用画素及び青用画素の各表示データの加工処理が一回で済み、処理速度が速くなる。
【０１２１】
[電子機器]
次に、上記各実施形態で説明した有機ＥＬ表示装置１の表示パネル２を用いた電子機器について説明する。有機ＥＬ表示装置１の表示パネル２は、図７に示すようなモバイル型のパーソナルコンピュータに適用できる。図７に示すパーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、前記表示パネル２を用いた表示ユニット７３とを備えている。
【０１２２】
パーソナルコンピュータ７０は、低消費電力化を図ると同時に画質の劣化を抑えた間引き表示を実現することのできる有機ＥＬ表示装置１の表示パネル２を備えているので、低消費電力化と表示品質の向上とを図ることができる。
【０１２３】
[変形例]
なお、この発明は以下のように変更して具体化することもできる。
・上記実施形態では、本発明を有機ＥＬ表示装置に適用した例を説明したが、本発明は、有機ＥＬ素子以外の発光素子を用いた電気光学装置や、或いは電気光学素子として液晶を用いた２端子型や３端子型のアクティブマトリクス液晶表示装置にも適用可能である。
即ち、本発明は、複数の走査線と複数のデータ線の交差部に対応する位置に配置されたｎ行ｍ列の画素を備え、ｎ行ｍ列の各画素の電気光学素子を表示データに応じて駆動する電気光学装置及びその駆動方法に広く適用できる。
【０１２４】
・上記実施形態では、間引き表示を実現する駆動方法の１例を示しているが、本発明は他の駆動方法によっても実現できる。例えば、図１に示す各領域３２毎に、パターン内の特定の場所が黒い４×４パターン３０を重ね合わせて、パターン内の黒い場所が重ね合わされる画素での表示を、黒表示（消費電力が零の表示）にする電気光学装置及びその駆動方法にも本発明は適用できる。
【０１２５】
・上記実施形態では、データ「０」が掛けられる画素での表示を黒表示（消費電力が零の表示）にしているが、データ「０」に代えてデータ「Ｘ」（０＜Ｘ＜１）を用いて、消費電力が表示データより低い表示にするようにした電気光学装置にも本発明は適用できる。この場合、例えば、データ「Ｘ＝０．５」を用いる。
【０１２６】
・上記実施形態では、図１に示す４×４パターン３０に相当するパターンデータ３１を用いているが、データ配置がパターンデータ３１とは異なるパターンデータを用いる構成にも、本発明は適用可能である。
【０１２７】
・上記実施形態では、図１に示すｎ行ｍ列の画素１０で構成される画面全体において、各画素１０の表示データを加工しているが、画面の一部において、各画素１０の表示データを加工する場合にも本発明は適用される。
【０１２８】
・上記実施形態では、走査線Ｙ１〜Ｙｎが線順次走査により一つずつ順に選択されると、選択された１本の走査線に接続された各画素回路に、データ線Ｘ１〜Ｘｍをそれぞれ介してデータ信号ＩＤを一斉に供給するようにしているが、本発明はこれに限定されない。選択された１本の走査線に接続された各画素回路に、データ線Ｘ１〜Ｘｍをそれぞれ介してデータ信号ＩＤを順に供給するようにしてもよい。
【０１２９】
・上記実施形態では、有機ＥＬ表示装置１の各要素２〜７は、それぞれが独立した電子部品によって構成されているが、本発明はこの構成に限定されない。
例えば、各要素３〜７が１チップの半導体集積回路装置によって構成されていてもよい。また、各要素２〜７の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル２に、データ線駆動回路３と走査線駆動回路４とが一体的に形成されていてもよい。
【０１３０】
・上記実施形態では、カラー表示が可能な有機ＥＬ表示装置を一例として説明したが、白黒表示の有機ＥＬ表示装置にも本発明は適用可能である。
・上記各実施形態では、図３に示す画素回路を用いた有機ＥＬ表示装置を一例として説明したが、本発明は他の構成の画素回路を用いた有機ＥＬ表示装置に広く適用できる。
【０１３１】
・上記実施形態の有機ＥＬ表示装置１を、図示を省略した表示モード選択スイッチの操作により、図１に示す全ての画素１０に表示（フル表示）させる高精細表示モードと、全画素１０の一部を非表示状態（非発光状態）にする通常表示モード（間引き表示モード）のいずれか一方を選択できるように構成してもよい。
【０１３２】
・上記実施形態の有機ＥＬ表示装置は、図７に示すパーソナルコンピュータ７０以外の電子機器、例えば携帯電話、ＰＤＡ等の携帯機器に広く適用できる。
【図面の簡単な説明】
【図１】 本発明に係る有機ＥＬ表示装置の動作を示す説明図。
【図２】 有機ＥＬ表示装置の電気的構成を示すブロック図。
【図３】 表示パネルの複数の画素回路の一つを示す回路図。
【図４】 表示データの加工処理の手順を示すフローチャート。
【図５】 駆動方法の一例で用いるフレームメモリの内部構成を示す説明図。
【図６】 実施形態の電気的構成を示すブロック図。
【図７】 パーソナルコンピュータを示す斜視図。
【符号の説明】
ＩＤ，ＩＤＲ…データ信号、Ｘ１〜Ｘｍ，Ｘ１〜Ｘ（ｍ×３）…データ線、Ｙ１〜Ｙｎ…走査線、５…表示データ加工手段としてのホストＣＰＵ、ｔｍｐ_ｒｅｄ，ｔｍｐ_ｂｌｕｅ，ｔｍｐ_ｇｒｅｅｎ…表示データ、７，７Ａ…フレームメモリ、１０，１０Ｂ，１０Ｇ，１０Ｒ…画素、１０Ｂ…青用画素、１０Ｇ…緑用画素、１０Ｒ…赤用画素、３０…パターン、Ｐａｔ_ａ，３１…パターンデータ、３２…領域、６０…表示データ加工手段としてのパネル制御回路、７０…電子機器としてのパーソナルコンピュータ。
Claims (5)
- 複数の走査線と複数のデータ線の交差部に対応する位置に配置された画素を備え、各前記画素の電気光学素子を該画素の階調を示した表示データに基づき駆動する電気光学装置の駆動方法であって、
前記複数の前記画素で構成される画面をＮ行Ｍ列（Ｎ及びＭはともに２以上の整数）の画素からなる領域に仮想的に分割し、前記領域を構成する各前記画素に対応したＮ行Ｍ列のパターンを示すパターンデータを有し、該パターンデータが、前記領域における各行及び各列の各々で、消費電力が零の表示或いは消費電力が前記表示データに基づく消費電力よりも低い表示とする画素が連続しないように構成され、前記画面を構成する複数の前記領域の各々に対して共通する前記パターンを重ね合わせる態様で前記表示データを加工した加工済みデータが表示データ加工手段によって出力される第１の段階と、
前記各画素の加工済みデータをＤ―Ａ変換した各画素のデータ信号により各画素の前記電気光学素子を駆動する第２の段階と、
を有し、
前記表示データ加工手段が、
各前記画素の表示データが先頭アドレスから順に書き込まれたフレームメモリから、各前記画素に対応する表示データとアドレスとを先頭アドレスから順に読み出し、
前記パターンデータが格納されたレジスタの領域のうち、該読み出したアドレスに対応する領域を示す選択信号を生成し、
前記レジスタから前記選択信号に対応するデータを選択し、
前記読み出した表示データと前記選択されたデータとの論理積を前記加工済みデータとして出力する
ことを特徴とする電気光学装置の駆動方法。 - 請求項１に記載の電気光学装置の駆動方法において、
前記各画素はそれぞれ、赤用画素、緑用画素及び青用画素の３つの画素で一つの画素が構成され、
前記表示データ加工手段は、
前記フレームメモリから前記一つの画素の表示データとして、前記赤用画素の赤用表示データ、緑用画素の緑用表示データ及び青用画素の青用表示データをアドレス順に読み出し、
該読み出した赤用表示データ、緑用表示データ及び青用表示データの各々と前記選択されたデータとの論理積を該一つの画素の前記加工済みデータとして出力する
ことを特徴とする電気光学装置の駆動方法。 - 複数の走査線と複数のデータ線の交差部に対応する位置に配置された画素を備え、各前記画素の電気光学素子を該画素の階調を示した表示データに基づき駆動する電気光学装置であって、
前記複数の画素で構成される画面をＮ行Ｍ列（Ｎ及びＭはともに２以上の整数）の画素からなる領域に仮想的に分割し、前記領域を構成する各前記画素に対応したＮ行Ｍ列のパターンを示すパターンデータを有し、該パターンデータが、前記領域における各行及び各列の各々で、消費電力が零の表示或いは消費電力が前記表示データに基づく消費電力よりも低い表示とする画素が連続しないように構成され、前記画面を構成する複数の前記領域の各々に対して共通する前記パターンを重ね合わせる態様で前記表示データを加工した加工済みデータを出力する表示データ加工手段を有し、
前記各画素の加工済みデータをＤ―Ａ変換した各画素のデータ信号により各画素の前記電気光学素子を駆動するように構成されており、
前記表示データ加工手段は、
前記パターンデータが格納されたレジスタと、
各前記画素の表示データが先頭アドレスから順に書き込まれたフレームメモリから、各前記画素に対応するアドレスを先頭アドレスから順に読み出し、該読み出したアドレスに対応する前記レジスタの領域を選択信号として出力する選択信号生成回路と、
前記レジスタから前記選択信号に対応するデータを選択するセレクタ回路と、
前記フレームメモリから、先頭アドレスから順に表示データを読み出し、該読み出した表示データと前記選択されたデータとの論理積を前記加工済みデータとして出力する論理積回路と
を有する
ことを特徴とする電気光学装置。 - 請求項３に記載の電気光学装置において、
前記各画素はそれぞれ、赤用画素、緑用画素及び青用画素の３つの画素で一つの画素が構成され、
前記表示データ加工手段は、
前記フレームメモリから前記一つの画素の表示データとして、前記赤用画素の赤用表示データ、緑用画素の緑用表示データ及び青用画素の青用表示データをアドレス順に読み出し、
該読み出した赤用表示データ、緑用表示データ及び青用表示データの各々と前記選択されたデータとの論理積を該一つの画素の前記加工済みデータとして出力する
ことを特徴とする電気光学装置。 - 請求項３または４に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003155857A JP4639576B2 (ja) | 2003-05-30 | 2003-05-30 | 電気光学装置の駆動方法、電気光学装置及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003155857A JP4639576B2 (ja) | 2003-05-30 | 2003-05-30 | 電気光学装置の駆動方法、電気光学装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004354951A JP2004354951A (ja) | 2004-12-16 |
| JP4639576B2 true JP4639576B2 (ja) | 2011-02-23 |
Family
ID=34050139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003155857A Expired - Fee Related JP4639576B2 (ja) | 2003-05-30 | 2003-05-30 | 電気光学装置の駆動方法、電気光学装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4639576B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5211793B2 (ja) * | 2008-03-25 | 2013-06-12 | 富士通モバイルコミュニケーションズ株式会社 | 携帯電話機 |
| JP2015175928A (ja) * | 2014-03-14 | 2015-10-05 | シャープ株式会社 | 液晶駆動装置及び液晶表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004012655A (ja) * | 2002-06-05 | 2004-01-15 | Minolta Co Ltd | 携帯型画像表示装置 |
| JP2004198809A (ja) * | 2002-12-19 | 2004-07-15 | Rohm Co Ltd | 自発光型ディスプレイの駆動方法及びバッテリ駆動式情報表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0553528A (ja) * | 1991-08-28 | 1993-03-05 | Hitachi Ltd | データ処理装置とその画面表示方法及び表示装置 |
| JP3139949B2 (ja) * | 1995-11-21 | 2001-03-05 | 小糸工業株式会社 | 情報表示装置 |
-
2003
- 2003-05-30 JP JP2003155857A patent/JP4639576B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004012655A (ja) * | 2002-06-05 | 2004-01-15 | Minolta Co Ltd | 携帯型画像表示装置 |
| JP2004198809A (ja) * | 2002-12-19 | 2004-07-15 | Rohm Co Ltd | 自発光型ディスプレイの駆動方法及びバッテリ駆動式情報表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004354951A (ja) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6952298B2 (en) | Electro-optical device, method of driving electro-optical device, method of selecting scanning line in electro-optical device, and electronic apparatus | |
| JP4552844B2 (ja) | 発光装置、その駆動方法および電子機器 | |
| JP4055679B2 (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| KR100965646B1 (ko) | 화상 표시장치 | |
| US7864139B2 (en) | Organic EL device, driving method thereof, and electronic apparatus | |
| JP4501525B2 (ja) | 表示装置及びその駆動制御方法 | |
| JP2002175045A (ja) | 電気光学装置及びその駆動方法、有機エレクトロルミネッセンス表示装置、並びに電子機器 | |
| KR20080052468A (ko) | 전기 광학 장치, 주사선 구동 회로 및 전자기기 | |
| US20040130542A1 (en) | Display device and electronic apparatus | |
| EP1820180B1 (en) | Display device and electronic apparatus using the same | |
| US20060202632A1 (en) | Organic electroluminescent device, driving method thereof and electronic apparatus | |
| US20170270888A1 (en) | Electrooptical device, control method of electrooptical device, and electronic device | |
| JP2004037498A (ja) | 電気光学装置の駆動回路、電気光学装置、電子機器及び電気光学装置の駆動方法 | |
| JP4639576B2 (ja) | 電気光学装置の駆動方法、電気光学装置及び電子機器 | |
| JP2004062163A (ja) | 電気光学装置、電気光学装置の駆動方法、電気光学装置の走査線選択方法及び電子機器 | |
| US20040036702A1 (en) | Image display | |
| CN113129832B (zh) | 一种伽马调节方法 | |
| JP2008107378A (ja) | 電気光学装置、電気光学装置の駆動方法、及び電気機器 | |
| JP2003255903A (ja) | 表示装置 | |
| CN113284453A (zh) | 一种显示面板及其驱动方法、显示装置 | |
| US10199001B2 (en) | Electrooptical device, control method of electrooptical device, and electronic device | |
| JP4842537B2 (ja) | 表示装置 | |
| JP2005309304A (ja) | データ線駆動回路、電気光学装置および電子機器 | |
| JP2010271351A (ja) | 電気光学装置および電子機器 | |
| CN114333703B (zh) | 显示装置和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060523 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100607 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |