JPH0553528A - データ処理装置とその画面表示方法及び表示装置 - Google Patents
データ処理装置とその画面表示方法及び表示装置Info
- Publication number
- JPH0553528A JPH0553528A JP3216991A JP21699191A JPH0553528A JP H0553528 A JPH0553528 A JP H0553528A JP 3216991 A JP3216991 A JP 3216991A JP 21699191 A JP21699191 A JP 21699191A JP H0553528 A JPH0553528 A JP H0553528A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- pixels
- display device
- video ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 データ処理装置、特に、バッテリ駆動型デー
タ処理装置における画面表示の節電を図る。 【構成】 カソードコントローラ１とアノードコントロ
ーラ２をタイミングジェネレータ３にて制御し、ビデオ
ＲＡＭからのデータＤをドットマトリクスとして表示す
るに際し、PowerDown信号１０を“０”にして節電モー
ドにしたとき、各ドットを表示制御するクロックＣＬＫ
を２分周した信号にてデータＤを１ドットおきにマスク
し、このマスクしたデータ信号１２にてタイミングジェ
ネレータ３を制御する。これにより、表示データは、通
常の表示におけるドットパターンに対し、ドットが間引
かれたパターンにて表示され、表示における消費電力が
低減される。
タ処理装置における画面表示の節電を図る。 【構成】 カソードコントローラ１とアノードコントロ
ーラ２をタイミングジェネレータ３にて制御し、ビデオ
ＲＡＭからのデータＤをドットマトリクスとして表示す
るに際し、PowerDown信号１０を“０”にして節電モー
ドにしたとき、各ドットを表示制御するクロックＣＬＫ
を２分周した信号にてデータＤを１ドットおきにマスク
し、このマスクしたデータ信号１２にてタイミングジェ
ネレータ３を制御する。これにより、表示データは、通
常の表示におけるドットパターンに対し、ドットが間引
かれたパターンにて表示され、表示における消費電力が
低減される。
Description
【０００１】
【産業上の利用分野】本発明はデータ処理装置に係り、
特に、画面表示の節電を図るに好適な表示装置を備えた
データ処理装置に関する。
特に、画面表示の節電を図るに好適な表示装置を備えた
データ処理装置に関する。
【０００２】
【従来の技術】ブック型，ノート型と呼ばれる小型携帯
用のパーソナルコンピュータやワードプロセッサ専用機
等が普及してきている。これらの小型携帯用のデータ処
理装置は、バッテリや乾電池等の蓄電池にて動作させる
ようになっているため、節電対策が種々施されている。
装置の中で最も電力を消費するものとして画面表示があ
り、バックライトやサイドライト方式の液晶表示装置で
は、節電モード時に光量を低減させたり、消灯させたり
している。また、プラズマディスプレイ装置では、表示
輝度を低下させて節電を図っている。以下、例として、
プラズマディスプレイ装置での従来の節電方法を図４〜
図８を参考に説明する。
用のパーソナルコンピュータやワードプロセッサ専用機
等が普及してきている。これらの小型携帯用のデータ処
理装置は、バッテリや乾電池等の蓄電池にて動作させる
ようになっているため、節電対策が種々施されている。
装置の中で最も電力を消費するものとして画面表示があ
り、バックライトやサイドライト方式の液晶表示装置で
は、節電モード時に光量を低減させたり、消灯させたり
している。また、プラズマディスプレイ装置では、表示
輝度を低下させて節電を図っている。以下、例として、
プラズマディスプレイ装置での従来の節電方法を図４〜
図８を参考に説明する。
【０００３】図４はプラズマディスプレイ装置の要部構
成図であり、タイミングジェネレータ３には垂直同期信
号（Ｖsync），水平同期信号（Ｈsync），クロック（Ｃ
ＬＫ），データ（Ｄ）が入力し、これらの信号に基づき
タイミングジェネレータ３はカソードコントローラ１と
アノードコントローラ２を制御する。マトリクス状に配
置された各画素電極４のアノードはアノードコントロー
ラ２に接続され、カソードはカソードコントローラ１に
接続されている。図５は、画素電極４の説明図である。
アノードライン５とカソードライン６との交点（画素電
極４）において、カソード６とアノード５との間に電圧
が印加されると両者の間で放電７が生じ、その画素が点
灯する。各々の画素電極を順次スキャニングし、“表示
有り”の画素の場合には当該画素のアノードランイ５と
カソードライン６との間に電圧を印加し、両ライン５，
６の交点の画素にて放電を発生させる。図８は、図４で
の垂直同期信号（Ｖsync），水平同期信号（Ｈsync），
クロック（ＣＬＫ），データ（Ｄ）のタイミングチャー
トであり、画面８を構成する画素は画面の左上隅の画素
から右下隅の画素まで順次スキャニングされ、データＤ
の“表示有り”の画素については点灯される。
成図であり、タイミングジェネレータ３には垂直同期信
号（Ｖsync），水平同期信号（Ｈsync），クロック（Ｃ
ＬＫ），データ（Ｄ）が入力し、これらの信号に基づき
タイミングジェネレータ３はカソードコントローラ１と
アノードコントローラ２を制御する。マトリクス状に配
置された各画素電極４のアノードはアノードコントロー
ラ２に接続され、カソードはカソードコントローラ１に
接続されている。図５は、画素電極４の説明図である。
アノードライン５とカソードライン６との交点（画素電
極４）において、カソード６とアノード５との間に電圧
が印加されると両者の間で放電７が生じ、その画素が点
灯する。各々の画素電極を順次スキャニングし、“表示
有り”の画素の場合には当該画素のアノードランイ５と
カソードライン６との間に電圧を印加し、両ライン５，
６の交点の画素にて放電を発生させる。図８は、図４で
の垂直同期信号（Ｖsync），水平同期信号（Ｈsync），
クロック（ＣＬＫ），データ（Ｄ）のタイミングチャー
トであり、画面８を構成する画素は画面の左上隅の画素
から右下隅の画素まで順次スキャニングされ、データＤ
の“表示有り”の画素については点灯される。
【０００４】画素電極を放電により点灯させる場合、図
６に実線にて示す様に、点灯画素数が増加するに従い、
放電電流が増加するため消費電力もこれに比例して増加
する。そこで、従来は、１画素当りの表示放電時間を短
くすることで放電電流を減少させ、図６に点線にて示す
様に消費電力の低減を図っている。
６に実線にて示す様に、点灯画素数が増加するに従い、
放電電流が増加するため消費電力もこれに比例して増加
する。そこで、従来は、１画素当りの表示放電時間を短
くすることで放電電流を減少させ、図６に点線にて示す
様に消費電力の低減を図っている。
【０００５】上述した例は、消費電流を何分の１かに節
電するものであるが、電源投入時であってもプログラム
を実行していない場合には全画面の表示を消去し、キー
入力があったとき復電して画面表示を回復する従来例も
ある。この場合には、例えば図７に示す様に、データ処
理装置で実行中のプログラムの処理が終了したか否かを
判定し、プログラム実行中は節電処理は行わない。プロ
グラム実行が終了し、一定時間が経過した後に全画面の
表示を消去し（表示装置への給電を遮断する。）、この
状態でキー入力を待機する。そして、キー入力があった
ときは復電処理をして画面表示を再開（表示装置への給
電を再開する。）し、プログラム実行処理に戻る。
電するものであるが、電源投入時であってもプログラム
を実行していない場合には全画面の表示を消去し、キー
入力があったとき復電して画面表示を回復する従来例も
ある。この場合には、例えば図７に示す様に、データ処
理装置で実行中のプログラムの処理が終了したか否かを
判定し、プログラム実行中は節電処理は行わない。プロ
グラム実行が終了し、一定時間が経過した後に全画面の
表示を消去し（表示装置への給電を遮断する。）、この
状態でキー入力を待機する。そして、キー入力があった
ときは復電処理をして画面表示を再開（表示装置への給
電を再開する。）し、プログラム実行処理に戻る。
【０００６】尚、従来技術に関連するものとして、例え
ば特開昭６３−５３９０号，特開昭６１−１５６０９７
号等がある。
ば特開昭６３−５３９０号，特開昭６１−１５６０９７
号等がある。
【０００７】
【発明が解決しようとする課題】上述したプラズマディ
スプレイ装置での節電方法の様に、放電時間を短くする
と、消費電力は減るが、各画素の表示輝度が低下するの
で、画面が見づらくなるという問題がある。特に、節電
モードでない状態での画面表示から節電モードでの画面
表示に切り替えたときは、各画素の表示輝度の低下は実
際の輝度低下以上に画面が暗くなった印象を与え、オペ
レータに作業の違和感を与えることになり、作業効率に
悪影響を与える。
スプレイ装置での節電方法の様に、放電時間を短くする
と、消費電力は減るが、各画素の表示輝度が低下するの
で、画面が見づらくなるという問題がある。特に、節電
モードでない状態での画面表示から節電モードでの画面
表示に切り替えたときは、各画素の表示輝度の低下は実
際の輝度低下以上に画面が暗くなった印象を与え、オペ
レータに作業の違和感を与えることになり、作業効率に
悪影響を与える。
【０００８】また、全画面表示を消去して節電を図る従
来例は、画面表示がないことからそのデータ処理装置が
何の処理を実行していたかの確認ができず、また、デー
タ処理装置の電源をＯＦＦにしたときの状態との区別が
できず、電源スイッチの切り忘れが発生し易いという問
題がある。
来例は、画面表示がないことからそのデータ処理装置が
何の処理を実行していたかの確認ができず、また、デー
タ処理装置の電源をＯＦＦにしたときの状態との区別が
できず、電源スイッチの切り忘れが発生し易いという問
題がある。
【０００９】本発明の目的は、節電モードで消費電流を
抑制ししかもオペレータの作業能率をあまり低下させな
いデータ処理装置と画面表示方法及び表示装置を提供す
ることにある。
抑制ししかもオペレータの作業能率をあまり低下させな
いデータ処理装置と画面表示方法及び表示装置を提供す
ることにある。
【００１０】
【課題を解決するための手段】上記目的は、画素がマト
リクス状に配置された表示装置と、表示するデータを前
記画素対応に展開して記憶するビデオＲＡＭと、該ビデ
オＲＡＭ上のデータに対応する前記表示装置の各画素を
点灯制御する表示制御手段とを備えるデータ処理装置に
おいて、節電モード時に前記ビデオＲＡＭ上のデータを
構成する画素を間引き間引いた画素については消灯制御
することで、達成される。
リクス状に配置された表示装置と、表示するデータを前
記画素対応に展開して記憶するビデオＲＡＭと、該ビデ
オＲＡＭ上のデータに対応する前記表示装置の各画素を
点灯制御する表示制御手段とを備えるデータ処理装置に
おいて、節電モード時に前記ビデオＲＡＭ上のデータを
構成する画素を間引き間引いた画素については消灯制御
することで、達成される。
【００１１】
【作用】例えば１００ドットのパターンで表示される文
字を２ドットにつき１ドットを間引いて表示した場合、
その文字についての消費電流は半減する。ドット抜けの
文字のため高精細な表示はできないが、各ドットの輝度
は低減させないので、文字の識別について画面が暗いと
いう印象を与えることはなく、節電モードであることを
認識してさえいればオペレータにとっては違和感はな
い。
字を２ドットにつき１ドットを間引いて表示した場合、
その文字についての消費電流は半減する。ドット抜けの
文字のため高精細な表示はできないが、各ドットの輝度
は低減させないので、文字の識別について画面が暗いと
いう印象を与えることはなく、節電モードであることを
認識してさえいればオペレータにとっては違和感はな
い。
【００１２】例えばドットの間引きであるが、１ドット
ラインおきに点灯させないラインを設けることで、間引
き処理のための構成が簡単になる。また、入力している
部分のみ高精細な表示が欲しい場合には、カーソルのあ
る行のみは間引き処理をせずに他の入力済みの行の表示
のみ間引き処理することも可能である。
ラインおきに点灯させないラインを設けることで、間引
き処理のための構成が簡単になる。また、入力している
部分のみ高精細な表示が欲しい場合には、カーソルのあ
る行のみは間引き処理をせずに他の入力済みの行の表示
のみ間引き処理することも可能である。
【００１３】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は、本発明の一実施例に係るデータ処理装
置が備える表示装置の構成図である。この表示装置は、
図４に示した従来の表示装置と同様に、タイミングジェ
ネレータ３と、カソードコントローラ１と、アノードコ
ントローラ３と、マトリクス状に配置された６４０×４
００の画素電極（図示せず）の他に、ドット間引き回路
１３を備えている。
明する。図１は、本発明の一実施例に係るデータ処理装
置が備える表示装置の構成図である。この表示装置は、
図４に示した従来の表示装置と同様に、タイミングジェ
ネレータ３と、カソードコントローラ１と、アノードコ
ントローラ３と、マトリクス状に配置された６４０×４
００の画素電極（図示せず）の他に、ドット間引き回路
１３を備えている。
【００１４】ドット間引き回路１３は、Ｄ型フリップフ
ロップ９と、該フリップフロップ９のＱ出力及びビデオ
ＲＡＭ（図示せず）からのデータＤ入力の論理積をとる
アンド回路１４と、データＤ入力及びPowerDown信号１
０の論理積をとるアンド回路１５と、両アンド回路１
４，１５の出力の論理和ととってタイミングジェネレー
タ３のデータ入力とするオア回路１６と、PowerDown信
号１０を反転させてフリップフロップ９のＣＬＲ端子に
入力するインバータ１７からなり、クロック信号ＣＬＫ
はタイミングジェネレータに与えられると共にフリップ
フロップ９にも与えられ、フリップフロップ９の反転Ｑ
出力とＤ入力端子とが接続されている。つまり、このフ
リップフロップ９は、ＣＬＲ入力によって、クロック信
号ＣＬＫを２分周したマスク信号１１をＱ出力端子から
出力するようになっている。
ロップ９と、該フリップフロップ９のＱ出力及びビデオ
ＲＡＭ（図示せず）からのデータＤ入力の論理積をとる
アンド回路１４と、データＤ入力及びPowerDown信号１
０の論理積をとるアンド回路１５と、両アンド回路１
４，１５の出力の論理和ととってタイミングジェネレー
タ３のデータ入力とするオア回路１６と、PowerDown信
号１０を反転させてフリップフロップ９のＣＬＲ端子に
入力するインバータ１７からなり、クロック信号ＣＬＫ
はタイミングジェネレータに与えられると共にフリップ
フロップ９にも与えられ、フリップフロップ９の反転Ｑ
出力とＤ入力端子とが接続されている。つまり、このフ
リップフロップ９は、ＣＬＲ入力によって、クロック信
号ＣＬＫを２分周したマスク信号１１をＱ出力端子から
出力するようになっている。
【００１５】図２は、図１の回路動作を示すタイミング
チャートである。通常の節電を行わないモードでは、Po
werDown信号１０は“１”状態にあり、このためアンド
回路１５はスルー状態となる。つまり、アンド回路１５
の他方の入力信号Ｄがそのままアンド回路１５の出力と
なる。一方、フリップフロップ９のＣＬＲ端子入力は、
PowerDown信号１０の反転信号“０”が入力するため、
そのＱ出力つまりマスク信号１１は“０”の状態になっ
ている。このため、アンド回路１４の出力は常に“０”
となり、これがオア回路１６の一方の入力となるので、
オア回路１６からはアンド回路１５からの出力がそのま
ま出力される。つまり、タイミングジェネレータ３のデ
ータ入力はビデオＲＡＭからのデータＤ信号となる。こ
のため、画面には通常の表示がされる。
チャートである。通常の節電を行わないモードでは、Po
werDown信号１０は“１”状態にあり、このためアンド
回路１５はスルー状態となる。つまり、アンド回路１５
の他方の入力信号Ｄがそのままアンド回路１５の出力と
なる。一方、フリップフロップ９のＣＬＲ端子入力は、
PowerDown信号１０の反転信号“０”が入力するため、
そのＱ出力つまりマスク信号１１は“０”の状態になっ
ている。このため、アンド回路１４の出力は常に“０”
となり、これがオア回路１６の一方の入力となるので、
オア回路１６からはアンド回路１５からの出力がそのま
ま出力される。つまり、タイミングジェネレータ３のデ
ータ入力はビデオＲＡＭからのデータＤ信号となる。こ
のため、画面には通常の表示がされる。
【００１６】データ処理装置をバッテリ駆動するため節
電モードにすると、PowerDown信号１０が“０”とな
る。このため、アンド回路１５の出力は常に“０”とな
り、オア回路１６はアンド回路１４の出力をそのまま出
力する状態になる。フリップフロップ９のＣＬＲ端子の
入力は“１”となるので、このフリップフロップ９はク
ロックＣＬＫを２分周したマスク信号１１を出力する。
このため、アンド回路１４は、ビデオＲＡＭからのデー
タＤを１ドットおきにマスクした信号つまり間引き信号
１２をタイミングジェネレータ３に入力する。これによ
り、画面の縦１ドットラインおきにビデオＲＡＭからの
データに基づいた点灯制御がされ、間の１ドットライン
ではビデオＲＡＭからのデータいかんに拘らず消灯制御
がされる。これにより、消費電力は、図３に示す様に、
点灯画素数を半分にしたときの値となり節電が図れる。
電モードにすると、PowerDown信号１０が“０”とな
る。このため、アンド回路１５の出力は常に“０”とな
り、オア回路１６はアンド回路１４の出力をそのまま出
力する状態になる。フリップフロップ９のＣＬＲ端子の
入力は“１”となるので、このフリップフロップ９はク
ロックＣＬＫを２分周したマスク信号１１を出力する。
このため、アンド回路１４は、ビデオＲＡＭからのデー
タＤを１ドットおきにマスクした信号つまり間引き信号
１２をタイミングジェネレータ３に入力する。これによ
り、画面の縦１ドットラインおきにビデオＲＡＭからの
データに基づいた点灯制御がされ、間の１ドットライン
ではビデオＲＡＭからのデータいかんに拘らず消灯制御
がされる。これにより、消費電力は、図３に示す様に、
点灯画素数を半分にしたときの値となり節電が図れる。
【００１７】上述した実施例によれば、ビデオＲＡＭに
展開された表示データのドットパターンは書き換える必
要はなく、表示するときに間引き処理を行うので、間引
き回路を付加するのみでよいという利点がある。
展開された表示データのドットパターンは書き換える必
要はなく、表示するときに間引き処理を行うので、間引
き回路を付加するのみでよいという利点がある。
【００１８】
【発明の効果】本発明によれば、オペレータの作業に違
和感を与えることなく表示装置の節電を図ることができ
るという効果があり、特に、蓄電池駆動型のデータ処理
装置に有効である。現在のノート型のデータ処理装置で
は、表示装置の画素数は６４０×４００が主流である
が、高精細な画面へのユーザの要望が高いので、近い将
来にはノート型の表示画面もその画素数を多くすること
が予想される。画素数が今以上に多くなる表示装置で
は、特に本発明の間引き処理は、間引き後の表示が見や
すくなるためその有効性が高くなる。
和感を与えることなく表示装置の節電を図ることができ
るという効果があり、特に、蓄電池駆動型のデータ処理
装置に有効である。現在のノート型のデータ処理装置で
は、表示装置の画素数は６４０×４００が主流である
が、高精細な画面へのユーザの要望が高いので、近い将
来にはノート型の表示画面もその画素数を多くすること
が予想される。画素数が今以上に多くなる表示装置で
は、特に本発明の間引き処理は、間引き後の表示が見や
すくなるためその有効性が高くなる。
【図１】本発明の一実施例に係るデータ処理装置が備え
る表示装置の構成図である。
る表示装置の構成図である。
【図２】図１に示す表示装置の動作タイミングチャート
である。
である。
【図３】図１に示す実施例での節電効果を示すグラフで
ある。
ある。
【図４】従来の表示装置の構成図である。
【図５】プラズマディスプレイ装置の原理説明図であ
る。
る。
【図６】従来の方法による節電効果を説明する図であ
る。
る。
【図７】従来の方法を実施する処理手順を示すフローチ
ャートである。
ャートである。
【図８】図１に示す従来の表示装置の動作タイミングチ
ャートである。
ャートである。
１…カソードコントローラ、２…アノードコントロー
ラ、３…タイミングジェネレータ、４…画素電極、９…
フリップフロップ、１０…PowerDown信号、１１…マス
ク信号、１２…間引きデータ信号、１３…間引き回路、
１４，１５…アンド回路、１６…オア回路、１７…イン
バータ、Ｄ…ビデオＲＡＭからのデータ信号、ＣＬＫ…
クロック。
ラ、３…タイミングジェネレータ、４…画素電極、９…
フリップフロップ、１０…PowerDown信号、１１…マス
ク信号、１２…間引きデータ信号、１３…間引き回路、
１４，１５…アンド回路、１６…オア回路、１７…イン
バータ、Ｄ…ビデオＲＡＭからのデータ信号、ＣＬＫ…
クロック。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/36 8121−5Ｇ
Claims (6)
- 【請求項１】 画素がマトリクス状に配置された表示装
置と、表示するデータを前記画素対応に展開して記憶す
るビデオＲＡＭと、該ビデオＲＡＭ上のデータに対応す
る前記表示装置の各画素を点灯制御する表示制御手段と
を備えるデータ処理装置において、節電モード時に前記
ビデオＲＡＭ上のデータを構成する画素を間引き間引い
た画素については消灯制御する節電手段を備えることを
特徴とするデータ処理装置。 - 【請求項２】 画素がマトリクス状に配置されたプラズ
マディスプレイ装置と、表示するデータを前記画素対応
に展開して記憶するビデオＲＡＭと、該ビデオＲＡＭ上
のデータに対応する前記プラズマディスプレイ装置の各
画素を点灯制御する表示制御手段と、前記プラズマディ
スプレイ装置の電源としての蓄電池とを備えるデータ処
理装置において、節電モード時に前記ビデオＲＡＭ上の
データを構成する画素を間引き間引いた画素については
消灯制御する節電手段を備えることを特徴とするデータ
処理装置。 - 【請求項３】 請求項１または請求項２において、画素
の間引きは１ドットラインおきに行うことを特徴とする
データ処理装置。 - 【請求項４】 マトリクス状に配置された画素をビデオ
ＲＡＭ上の表示データに基づき点灯制御する表示装置に
おいて、節電モード時に前記ビデオＲＡＭ上のデータに
て前記表示装置の各画素を点灯制御するとき表示対象デ
ータの構成画素を間引き間引いた画素については点灯さ
せない手段を備えることを特徴とする表示装置。 - 【請求項５】 ビデオＲＡＭ上のデータを順次画面上に
サイクリックに表示するスキャン型の表示装置におい
て、画面上の所要間隔毎の画素ラインについては前記ビ
デオＲＡＭ上のデータにかかわらず点灯させない節電手
段を備えることを特徴とする表示装置。 - 【請求項６】 表示対象データを画面上にドットパター
ンとして表示する画面表示方法において、節電モード時
には表示対象データを表すドットパターンの構成ドット
を間引いたパターンにて表示することを特徴とする画面
表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3216991A JPH0553528A (ja) | 1991-08-28 | 1991-08-28 | データ処理装置とその画面表示方法及び表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3216991A JPH0553528A (ja) | 1991-08-28 | 1991-08-28 | データ処理装置とその画面表示方法及び表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553528A true JPH0553528A (ja) | 1993-03-05 |
Family
ID=16697102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3216991A Pending JPH0553528A (ja) | 1991-08-28 | 1991-08-28 | データ処理装置とその画面表示方法及び表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553528A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004354951A (ja) * | 2003-05-30 | 2004-12-16 | Seiko Epson Corp | 電気光学装置の駆動方法、電気光学装置及び電子機器 |
-
1991
- 1991-08-28 JP JP3216991A patent/JPH0553528A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004354951A (ja) * | 2003-05-30 | 2004-12-16 | Seiko Epson Corp | 電気光学装置の駆動方法、電気光学装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0145653B1 (ko) | 절전기능을 구비한 액정표시장치 구동회로 | |
| JP2005195734A (ja) | 発光制御装置、表示装置、表示制御装置及び表示制御プログラム | |
| JPH11507736A (ja) | コンピュータ・システムのパワーダウンモード | |
| JPH09258699A (ja) | 液晶表示装置 | |
| JPH09230827A (ja) | 液晶表示装置のバックライト制御方法 | |
| KR890005048B1 (ko) | 평판형 표시기의 제어장치 | |
| JPH07271323A (ja) | 液晶表示装置 | |
| JP2019527822A (ja) | 時間表示方法及びスマートウォッチ | |
| TW541514B (en) | Drive method of display element, and electronic equipment using the method | |
| JP2556832B2 (ja) | 表示装置 | |
| JPH0553528A (ja) | データ処理装置とその画面表示方法及び表示装置 | |
| JP3675720B2 (ja) | バックライト制御方法および表示装置 | |
| JPH0659244A (ja) | バックライト付表示装置 | |
| JP2004151488A (ja) | 表示ユニット、表示装置、および画像表示システム | |
| JP2003233351A (ja) | 液晶表示パネルの駆動装置 | |
| JP3654102B2 (ja) | 液晶表示装置、時計、及び電子機器 | |
| CN100484216C (zh) | 高效执行图像数据的自动局部传输的系统和方法 | |
| JP2003058117A (ja) | 表示装置、電子機器および表示制御方法 | |
| JPH0573249A (ja) | 表示制御装置 | |
| JPS584119Y2 (ja) | ゼグメントの点灯状況チエツク装置 | |
| CN111149089A (zh) | 智能终端的唤醒方法、唤醒装置以及智能终端 | |
| JP2943067B1 (ja) | 表示制御方法及び装置 | |
| JPH06195041A (ja) | Ｌｃｄ走査用集積回路 | |
| JPH0384585A (ja) | 情報処理装置 | |
| CN108334235A (zh) | 显示屏控制方法、装置及设备 |