CN103780243B - 一种具有转移信号功能的3d芯片冗余硅通孔容错结构 - Google Patents

Abstract

本发明公开了一种具有转移信号功能的3D芯片冗余硅通孔容错结构，3D芯片包括上层晶片和下层晶片；上层晶片和下层晶片上均设置有纵横排成多行多列的圆孔；上层晶片和下层晶片的每一对相对应的圆孔之间通过一个硅通孔相连接；在上层晶片和下层晶片上，每个硅通孔的端部都通过一个多路选择器与一个信号传输端子相连接；上层晶片和下层晶片上都分别设置有两个交叉开关；交叉开关均与多路选择器相连接；上层晶片的交叉开关通过两个冗余硅通孔与下层晶片的交叉开关相对应地连接。本发明的3D芯片冗余硅通孔容错结构，具有可解决硅通孔失效导致信号无法正常传输的问题、有效提高芯片的良率、硬件成本低，结构简单且容错能力高等优点。

Description

一种具有转移信号功能的3D芯片冗余硅通孔容错结构

技术领域

本发明涉及一种具有转移信号功能的3D芯片冗余硅通孔容错结构。

背景技术

随着集成电路的发展，单个芯片上集成的器件越来越多，电路朝着更小，密度更高的方向发展，然而互连线所带来的延迟和功耗问题越来越突出。三维集成电路（3DIC）是一项新兴的技术，由于在封装密度和异质集成的灵活性等方面的优势，被认为是一项有效的集成电路发展技术,通常是采用垂直互连替换普通的二维互连，垂直方向的堆叠减小了芯片面积，降低了延迟。

硅通孔（Through-SiliconVias，TSV）是3DIC中的一项重要技术，硅通孔通过在硅片或晶圆中打孔实现信号的上下传输，硅通孔可以用来传输信号，在三维集成电路中可以使用硅通孔技术来大大减少互连长度和延迟，硅通孔技术是将封装和制作相融合的新型技术，硅通孔可以在上下层提供大量的数据通路，在三维集成电路中使用硅通孔技术互连信号已经成为行业目前广泛关注的焦点之一。在晶圆上打孔需要规划好硅通孔的区域，通过氧化物沉淀使硅通孔与衬底绝缘，并且在硅通孔内形成一层均匀的金属层，减少在注入导电材料时形成的空洞和裂缝。在集成电路的堆叠方式中分为三种，分别为面对面堆叠（Face-to-FaceBonding），面对背堆叠（Face-to-BackBonding），背对背堆叠（Back-to-BackBonding）。面对背绑定中硅通孔又分为三种不同的制作顺序，先通孔，中通孔和后通孔，主要是根据硅通孔的制作和晶圆上晶体管制作和金属层布线之间的先后关系来划分的。在先通孔方法中，硅通孔先制作好，后期器件的制作会污染和恶化硅通孔。在中通孔方法中，硅通孔的制作可能会损坏器件层的各个组成部分。为了解决这个问题，需要低温度制造工艺和替代铜的新的金属化材料。后通孔方法中，取代在先通孔和中通孔的深层等离子体刻蚀技术采用激光加工。激光可以加工大量的硅通孔，但是这种方法产生的硅通孔侧壁不够光滑，而且容易产生碎片难以清理，又会增加清理碎片这个步骤。

由于工艺技术的限制，不能保证制做的所有硅通孔都是完好的，硅通孔的故障问题有很多，在注入导电铜阶段，存在着注入不充分致使硅通孔断裂或者硅通孔非常纤细，在三维集成电路的制造工艺中，硅通孔缺陷可能在硅通孔形成过程中和晶圆堆叠过程中发生。主要的硅通孔缺陷可以分为两种：开路缺陷和短路缺陷。在硅通孔的形成阶段，硅通孔可能会损坏或者在金属填充过程中形成空洞，将会导致完全或部分开路缺陷，硅通孔也有可能在侧壁会有针孔出现，将会导致短路缺陷。在晶圆堆叠阶段，硅通孔的校准问题可能会导致开路缺陷，这是因为硅通孔的数量通常达到数以千计，但是同时硅通孔的直径却非常小，同时上下层的硅通孔全部对齐是一件极其困难的事。晶圆的打薄过程同样会因为压力问题使硅通孔破裂。在实际中，硅通孔的绑定质量不仅仅依靠绑定技术，同时还要考虑晶圆表面的粗糙程度和晶圆的清洁度。因此，如果在绑定阶段一个硅通孔发生失效，极有可能它的相邻硅通孔也会发生失效，称此效应为聚类效应，早期的硅通孔修复技术难以解决这个问题，因为一个信号硅通孔和它相邻的冗余硅通孔可能会同时发生失效，在所有先前的研究中所有的分析和假设都是在错误均匀分布的情况下，这种假设在诸如空洞形成等随机缺陷下是十分有效的，然而在非成熟绑定技术的条件制约下，诸如绑定表面的氧化和污染，硅通孔的高度变化，打薄后晶圆的弯曲，都会引起集群失效硅通孔。

目前的三维研究仍然处于初级阶段，缺乏深入的理论研究和丰富的实践经验，虽然半导体工业取得了巨大的进步，但是三维电路的发展仍然受制造工艺的限制，由于硅通孔有可能出现各种故障问题，因此采用增加冗余硅通孔来解决失效硅通孔的方法是十分合适的，目前的硅通孔容错技术主要分为两种：

1、冗余硅通孔结构，利用多路选择器进行信号转移，减少增加的冗余硅通孔数目，降低了硬件开销。冗余硅通孔存在着不同的结构，其中转移箱（SwitchingBox）以六个硅通孔为一组，通过选择只输出四个信号。还有将硅通孔连接成链，一条链中只有一个冗余硅通孔，基于链式结构，进行转移，达到修复失效硅通孔的目的。优点是方案可以达到较高的修复率和较低的硬件开销，缺点是所有的分析和假设都是在错误均匀分布的情况下，没有考虑在实际制造过程中的聚类效应，并且在硅通孔块中硅通孔的数目受到严格控制，原因是单个硅通孔块中只有一个冗余硅通孔，为了提高硅通孔的修复率，单个硅通孔块中只能通过控制硅通孔的数目来提高硅通孔的修复率。

2、硅通孔容错单元，在特殊的例子中，通过两个硅通孔的信号相同，譬如时钟信号，可以将这两个硅通孔化为一组，当其中之一出现失效时，信号同样可以从另一个硅通孔输出，没有增加冗余硅通孔，减少了面积开销。方案优点是提高了修复率。缺点是应用局限，只可在硅通孔传输信号相同时才可应用。

发明内容

本发明是为避免上述已有技术中存在的不足之处，提供了一种具有转移信号功能的3D芯片冗余硅通孔容错结构，以解决在三维集成芯片中因硅通孔失效造成的信号无法正常传输的问题。

本发明为解决技术问题，提供了一种具有转移信号功能的3D芯片冗余硅通孔容错结构。

一种具有转移信号功能的3D芯片冗余硅通孔容错结构，其结构特点是，所述3D芯片包括上层晶片和下层晶片；所述上层晶片和下层晶片上均设置有上设置有纵横排成多行多列的圆孔；上层晶片的圆孔和下层晶片的圆孔上下一一对应，上层晶片和下层晶片的每一对相对应的圆孔之间通过一个硅通孔相连接；在上层晶片和下层晶片上，每个硅通孔的端部都通过一个多路选择器与一个信号传输端子相连接；

所述上层晶片上设置有两个上层晶片交叉开关，分别为第一上层晶片交叉开关和第二上层晶片交叉开关；所述下层晶片上设置有两个下层晶片交叉开关，分别为第一下层晶片交叉开关和第二下层晶片交叉开关；所述上层晶片的多路选择器均与所述两个上层晶片交叉开关相连接；所述下层晶片的多路选择器均与所述两个下层晶片交叉开关相连接；

所述第一上层晶片交叉开关通过两个冗余硅通孔与第一下层晶片交叉开关相连接，所述第二上层晶片交叉开关通过两个冗余硅通孔与第二下层晶片交叉开关相连接。

本发明的一种具有转移信号功能的3D芯片冗余硅通孔容错结构还具有以下技术特点。

所述多路选择器为3选1多路选择器，包括4个非门、3个与门和3个三态门；多路选择器包括两个控制信号输入端S0和S1、三个信号输入端A、B和C和一个信号输出端D。

与已有技术相比，本发明有益效果体现在：

本发明提出了一种具有转移信号功能的3D芯片冗余硅通孔容错结构，基于硅通孔行列分布，将一行中的硅通孔通过多路选择器相连，避免信号传输至失效硅通孔，提高单个芯片的良率，降低硬件成本。

在一个分组中可以解决出现2个以下失效硅通孔的问题时，通过控制3选1多路选择器，有效的将信号传输至相邻的硅通孔，依序将信号传输至两侧的冗余硅通孔，通过配置交叉开关的控制信号可以将有失效硅通孔的分组与冗余硅通孔相连，使用相邻硅通孔传输信号可以降低延迟，有效提高芯片的良率，解决信号无法正常传输的问题，降低了成本。

交叉开关可以有效减少冗余硅通孔的数目，避免每一分组两端都需要与冗余硅通孔直接相连，这样做硅通孔的数目会急剧增加，由于硅通孔的尺寸相比其它电路元件较大，因此减少了冗余硅通孔的数目就减少了面积成本。

本方案具有良率高，硬件成本低，结构简单，具有较高的容错能力等优点。

本发明的具有转移信号功能的3D芯片冗余硅通孔容错结构，具有可解决硅通孔失效导致信号无法正常传输的问题、有效提高芯片的良率、硬件成本低，结构简单且容错能力高等优点。

附图说明

图1为本发明的3D芯片的三维立体图。

图2为本发明的3D芯片的晶片的硅通孔行列分布图。

图3为本发明的3D芯片的上层晶片内部结构示意图。

图4为本发明的3D芯片的下层晶片内部结构示意图。

图5为本发明的3D芯片的3选1多路选择器的内部结构图。

图6为本发明的3D芯片的交叉开关内部结构图。

图7为本发明的3D芯片的无硅通孔失效时信号转移示意图。

图8为本发明的3D芯片的有1个硅通孔失效时信号转移示意图

图9为本发明的3D芯片的有2个硅通孔失效时信号转移示意图。

图1～图9中的标号为：1上层晶片，2下层晶片，3圆孔，4硅通孔，5多路选择器，6信号传输端子，7第一上层晶片交叉开关，8第二上层晶片交叉开关，9第一下层晶片交叉开关，10第二下层晶片交叉开关，11冗余硅通孔。

以下通过具体实施方式，对本发明作进一步说明。

具体实施方式

参加图1～图9，一种具有转移信号功能的3D芯片冗余硅通孔容错结构，所述3D芯片包括上层晶片1和下层晶片2；所述上层晶片1和下层晶片2上均设置有上设置有纵横排成多行多列的圆孔3；上层晶片1的圆孔3和下层晶片2的圆孔3上下一一对应，上层晶片1和下层晶片2的每一对相对应的圆孔3之间通过一个硅通孔4相连接；在上层晶片1和下层晶片2上，每个硅通孔4的端部都通过一个多路选择器5与一个信号传输端子6相连接；

所述上层晶片1上设置有两个上层晶片交叉开关，分别为第一上层晶片交叉开关7和第二上层晶片交叉开关8；所述下层晶片2上设置有两个下层晶片交叉开关，分别为第一下层晶片交叉开关9和第二下层晶片交叉开关10；所述上层晶片1的多路选择器5均与所述两个上层晶片交叉开关相连接；所述下层晶片2的多路选择器5均与所述两个下层晶片交叉开关相连接；

所述第一上层晶片交叉开关7通过两个冗余硅通孔11与第一下层晶片交叉开关9相连接，所述第二上层晶片交叉开关8通过两个冗余硅通孔11与第二下层晶片交叉开关10相连接。

硅通孔的上端插入上层晶片的圆孔中，硅通孔的下端插入下层晶片的圆孔中，两层晶片通过硅通孔传递信号，实现信号的转移和传输。每个硅通孔的上端和硅通孔的下端均通过一个多路选择器与信号传输端子相连接，即每个圆孔对应有一个多路选择器，所述多路选择器与所述圆孔一一对应，也分为多行多列。两层晶片中，每一行的多路选择器中，相邻的两个多路选择器之间是相连接的；每行两端的最末两个多路选择器，二者之间相互连接，而且这两个多路选择器均和与二者相邻的交叉开关相连接。

所述多路选择器为3选1多路选择器。因此，一旦出现同一行的硅通孔中出现1个或2个硅通孔失效时，可通过多路选择器将信号传输至相邻的硅通孔，然后依序将信号传输至两侧的冗余硅通孔，通过配置交叉开关的控制信号可以将有失效硅通孔的分组与冗余硅通孔相连，使用相邻硅通孔传输信号可以降低延迟，有效提高芯片的良率，解决信号无法正常传输的问题，降低了成本。本发明的容错方案单个分组的容错能力为2，当同一行的硅通孔中出现3个或3个以上失效硅通孔时，方案无法完成容错。

所述多路选择器5为3选1多路选择器，包括4个非门、3个与门和3个三态门；多路选择器5包括两个控制信号输入端S0和S1、三个信号输入端A、B和C和一个信号输出端D。

本发明的3D芯片冗余硅通孔容错结构，利用硅通孔行列分布，通过多路选择器将信号在硅通孔失效时传输至行内相邻硅通孔，再由其传输至下层，被占用硅通孔的信号同样将信号传输至同向相邻的硅通孔传输至下层，行内末端两侧的信号通过交叉开关将信号传输至冗余硅通孔，再传输至下层，通过控制交叉开关将信号传输至对应硅通孔分组。

所述容错结构基于硅通孔呈规律的行列分布，以行为单位划分为若干个分组（如图1和图2中，将一行作为一个分组，一行有6个硅通孔，共有4行），一个分组为一个转移信号整体，当分组中出现失效硅通孔时，信号的转移只发生在分组中，不会影响其它分组。

所述多路选择器为3选1多路选择器，硅通孔连接的上下层晶片分为输入端和输出端，每个输入/输出和硅通孔之间通过3选1多路选择器相连。上层的多路选择器三个输入分别是与硅通孔对应的输入端和这一输入端的上一相邻输入端和下一相邻输入端，下层多路选择器的三个输入与上层对应一致。初始信号是在无失效硅通孔情况下，每个硅通孔对应的传输信号，上一信号是指在行内相邻的上一硅通孔传输的信号，下一信号是指相邻的在下一硅通孔传输的信号，下层的对应分组中硅通孔和信号之间用3选1多路选择器相连，硅通孔的输出与上层信号输入对应一致。3选1多路选择器的控制信号S0和S1，控制三个输入ABC，S0S1为00时，信号通过初始硅通孔传输信号，S0S1为01时，则信号对应的硅通孔被占用或者出现失效，信号从上一相邻硅通孔传输信号，S0S1为10时，则信号对应的硅通孔被占用或者出现失效，信号从下一相邻硅通孔传输信号。

所述交叉开关每一节点有传输门控制信号输入输出，分组的两端信号分别与一交叉开关相连，上层的每一分组对应一个输入，与交叉开关相连，交叉开关的输出与冗余硅通孔相连，再将信号传至下层，下层冗余硅通孔的输出与交叉开关相连，交叉开关的各个输出与各个分组相连。

所述冗余硅通孔分别在所有分组的两端，上下层所有分组通过交叉开关与冗余硅通孔相连，控制传输门可以将上层传递来的信号传输至冗余硅通孔到达下层，再通过交叉开关传输至相应的出现失效硅通孔的分组。

所述容错结构的单个分组的容错能力为2，当单一分组出现3个或3个以上失效硅通孔时，无法完成容错。

图1所示为3D芯片的的三维效果图，灰色直线是连接上下层的硅通孔，上下层有4组（虚线所框的每行为一组）硅通孔，通过交叉开关与冗余硅通孔相连。图1中，上下层晶片上各有20个圆孔，每行5个，分为4行，因此应该有24个硅通孔。为使得图形简洁，图1中只画出了2个硅通孔。

利用硅通孔行列分布特性，按照硅通孔的实际位置分组，将实际位置相邻的硅通孔划分进一个分组内，图2所示为硅通孔分布平面图，以行为单位将硅通孔划分为若干组，由椭圆虚线框出了第一行和第四行。白色圆形孔为晶片的圆孔，圆孔内插入有硅通孔。一个分组为一个转移信号整体，当分组中出现失效硅通孔时，信号的转移只发生在分组中，不会影响其它分组，信号可以选择分布在分组两侧的冗余硅通孔依序转移信号，避免信号通过失效硅通孔。

信号的传输分为发送端和接收端，上层为发送端，下层为接收端，上层的每个信号与硅通孔之间用3选1多路选择器相连，对应的三个输入分别是分组中上一信号，初始信号，下一信号。初始信号是在无失效硅通孔情况下，信号使用默认的硅通孔传输信号，此时多路选择器的控制信号为00。上一信号是指分组内相邻的上一硅通孔传输的信号，下一信号是分组内相邻的下一硅通孔传输的信号。每一个分组末端输入信号还有一个输入与交叉开关相连，末端输入信号包括行头和行尾两个输入信号，通过交叉开关使用冗余硅通孔将信号传输至下层。

图3所示为上层晶片的内部结构示意图。其中，黑色矩形表示信号输入端，白色圆形表示硅通孔，灰色圆形表示冗余硅通孔。硅通孔以行为单位分组。上层的分组中每个信号与硅通孔之间用3选1多路选择器相连。下层的对应分组中硅通孔和信号之间用3选1多路选择器相连。硅通孔的输出与上层信号输入对应一致，冗余硅通孔与交叉开关相连，下层交叉开关接受自上层冗余硅通孔传输来的信号，通过控制交叉开关将信号传输到相应分组中的末端输出信号。

图4所示为下层晶片的内部结构示意图，其结构与上层晶片类似，分组两侧末端接收冗余硅通孔传输来的信号。

图5所示3选1多路选择器内部结构示意图，与硅通孔相连的3选1多路选择器包括4个非门，3个与门，3个三态门组成。控制信号S0S1控制三个输入信号的输出，三个输入信号分别是上一信号，初始信号，下一信号，对应的每一个硅通孔都有三个输入端可以在硅通孔上传输信号，上层的控制信号S0S1为00时，信号通过初始硅通孔传输信号，即硅通孔没有失效，不需要使用相邻的硅通孔传输信号至下层，S0S1为01时，则信号对应的初始硅通孔被上一信号占用，信号传输至下一相邻硅通孔传输信号，S0S1为10时，则信号对应的初始硅通孔被下一信号占用，信号从上一相邻硅通孔传输信号。下层的控制信号S0S1为00时，则对应的信号是从初始硅通孔传输而来，控制信号S0S1为01时，信号是从上一硅通孔传输而来，控制信号S0S1为10时，信号是从下一硅通孔传输而来。3选1多路选择器的A、B、C对应三个输入，D为输出，S0和S1为控制信号，当控制信号S0S1为00时，控制C端的三态门导通，C端信号输出。当控制信号S0S1为01时，B端三态门导通，B端信号输出。当控制信号S0S1为10时，A端三态门导通，A端信号输出。A端对应下一信号，B端对应上一信号，C端对应初始信号。

与冗余硅通孔相连的交叉开关，可以将出现失效硅通孔分组传输来的信号传输至冗余硅通孔，再通过下层的交叉开关将信号传输至出错的失效硅通孔分组内。图6所示为交叉开关内部结构图，第一行与冗余硅通孔之间的传输门导通时，第一行的输入信号可以传输至冗余硅通孔，每一行都与各个冗余硅通孔之间有传输门，当传输门导通时，输入信号可以传输至冗余硅通孔到达下层，下层的冗余硅通孔与各组之间有传输门，同样位置的传输门导通时，信号可以传输至对应的分组，完成信号的正常传输。

单个分组允许硅通孔出现1个或2个失效硅通孔，信号转移方案以分组为单位，各个分组的信号转移独立。

图7为单个分组的信号转移结构图，图中所示白色硅通孔为信号硅通孔，是在正常情况下信号传输的硅通孔，黑色矩形是信号输入/输出，交叉开关与冗余硅通孔相连，通过配置交叉开关，使信号传输至下层信号输出端。

图8表示的是当失效数为1时修复过程，黑色交叉线表示硅通孔出现失效。图8中所示当从左端数第一个硅通孔失效时，直线表示的是信号转移的路径，上层第一个多路选择器无控制信号，从第二个开始多路选择器的控制信号为01，最后一个信号通过交叉开关使用冗余硅通孔，下层的多路选择器的控制信号为10，最后一个输出信号是来自冗余硅通孔传输来的信号，自失效硅通孔至冗余硅通孔形成一条信号转移路径。

图9所示为硅通孔的失效数为2时信号转移示意图。当单个分组出现2个失效硅通孔时，当第二个和第三个硅通孔失效时，输入2使用第一个硅通孔传输信号至下层，上层对应的控制信号为10，下层对应多路选择器控制信号为01，输入1将信号传输至交叉开关，信号通过冗余硅通孔传输至下层，对应多路选择器的控制信号为01。输入3使用第四个硅通孔传输信号至下层，输入4使用第五个硅通孔传输信号至下层，输入5将信号传输至交叉开关，通过冗余硅通孔传输至下层，上层多路选择器的控制信号为01，下层对应的多路选择器的控制信号为10。

冗余硅通孔与交叉开关分布在所有分组两端，上下层所有分组通过交叉开关与冗余硅通孔相连。硅通孔分布在各个功能模块之间，单一区域的硅通孔数目不会太高，再加上单个硅通孔的失效率较低，则冗余硅通孔的数目设置为4，分组两端各设置2个冗余硅通孔。

Claims (2)

1.一种具有转移信号功能的3D芯片冗余硅通孔容错结构，其特征是，所述3D芯片包括上层晶片(1)和下层晶片(2)；所述上层晶片(1)和下层晶片(2)上均设置有纵横排成多行多列的圆孔(3)；上层晶片(1)的圆孔(3)和下层晶片(2)的圆孔(3)上下一一对应，上层晶片(1)和下层晶片(2)的每一对相对应的圆孔(3)之间通过一个硅通孔(4)相连接；在上层晶片(1)和下层晶片(2)上，每个硅通孔(4)的端部都通过一个多路选择器(5)与一个信号传输端子(6)相连接；

所述上层晶片(1)上设置有两个上层晶片交叉开关，分别为第一上层晶片交叉开关(7)和第二上层晶片交叉开关(8)；所述下层晶片(2)上设置有两个下层晶片交叉开关，分别为第一下层晶片交叉开关(9)和第二下层晶片交叉开关(10)；所述上层晶片(1)的多路选择器(5)均与所述两个上层晶片交叉开关相连接；所述下层晶片(2)的多路选择器(5)均与所述两个下层晶片交叉开关相连接；

所述第一上层晶片交叉开关(7)通过两个冗余硅通孔(11)与第一下层晶片交叉开关(9)相连接，所述第二上层晶片交叉开关(8)通过两个冗余硅通孔(11)与第二下层晶片交叉开关(10)相连接。

2.根据权利要求1所述的一种具有转移信号功能的3D芯片冗余硅通孔容错结构，其特征是，所述多路选择器(5)为3选1多路选择器，包括4个非门、3个与门和3个三态门；多路选择器(5)包括两个控制信号输入端S0和S1、三个信号输入端A、B和C以及一个信号输出端D。