CN103730342B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN103730342B
CN103730342B CN201210382865.XA CN201210382865A CN103730342B CN 103730342 B CN103730342 B CN 103730342B CN 201210382865 A CN201210382865 A CN 201210382865A CN 103730342 B CN103730342 B CN 103730342B
Authority
CN
China
Prior art keywords
wet
cleaned
sacrificial gate
material layer
gate material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210382865.XA
Other languages
English (en)
Other versions
CN103730342A (zh
Inventor
林静
何有丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210382865.XA priority Critical patent/CN103730342B/zh
Publication of CN103730342A publication Critical patent/CN103730342A/zh
Application granted granted Critical
Publication of CN103730342B publication Critical patent/CN103730342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成界面层、高k介电层、覆盖层和牺牲栅极材料层；执行第一湿法清洗，以去除所述半导体衬底的背面上形成的牺牲栅极材料层；对所述半导体衬底依次进行表面氧化处理和第二湿法清洗，以去除所述第一湿法清洗在位于所述半导体衬底正面的牺牲栅极材料层的表面造成的粒子缺陷。根据本发明，形成的所述牺牲栅极材料层的粒子缺陷会显著减少，从而不会影响实施后续工艺的质量。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种实施高k-金属栅工艺时避免牺牲栅极材料层出现粒子缺陷的方法。
背景技术
在下一代集成电路的制造工艺中，对于互补金属氧化物半导体（CMOS）的栅极的制作，通常采用高k-金属栅工艺。对于具有较高工艺节点的晶体管结构而言，所述高k-金属栅工艺通常为后栅极(gate-last)工艺，其典型的实施过程包括：首先，在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上的界面层、高k介电层、覆盖层（cappinglayer）和牺牲栅极材料层构成；然后，在所述伪栅极结构的两侧形成栅极间隙壁结构，之后去除所述虚拟栅极结构的牺牲栅极材料层，在所述栅极间隙壁结构之间留下一沟槽；接着，在所述沟槽内依次沉积功函数金属层（workfunctionmetallayer）、阻挡层（barrierlayer）和浸润层（wettinglayer）；最后进行金属栅（通常为铝）的填充。
在形成所述牺牲栅极材料层时，由于所述高k介电层不耐高温，因此在较低的温度下形成无定形硅层以作为所述牺牲栅极材料层。所述无定形硅层的形成是在炉管中进行的，因此，在衬底的背面也形成所述无定形硅层。通常采用湿法清洗工艺去除位于所述衬底背面的无定形硅层，所述湿法清洗的清洗液为氢氟酸和硝酸的混合物，在所述湿法清洗结束之后，所述衬底正面的无定形硅层会出现如图1中所示的粒子缺陷100，其将影响实施后续工艺的质量。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成界面层、高k介电层、覆盖层和牺牲栅极材料层；执行第一湿法清洗，以去除所述半导体衬底的背面上形成的牺牲栅极材料层；对所述半导体衬底依次进行表面氧化处理和第二湿法清洗，以去除所述第一湿法清洗在位于所述半导体衬底正面的牺牲栅极材料层的表面造成的粒子缺陷。
进一步，所述界面层的材料包括硅氧化物。
进一步，所述高k介电层的材料包括氧化铪。
进一步，所述覆盖层的材料包括氮化钛和氮化钽。
进一步，所述牺牲栅极材料层的材料为无定形硅。
进一步，在炉管中实施化学气相沉积工艺形成所述无定形硅。
进一步，所述第一湿法清洗的清洗液为氢氟酸和硝酸的混合物。
进一步，所述表面氧化处理的时间为10-600s，压力为5-780Torr。
进一步，所述表面氧化处理的氧化剂为臭氧或者氧气。
进一步，所述第二湿法清洗的清洗液为稀释的氢氟酸或者氨水、双氧水和水的混合液。
进一步，所述稀释的氢氟酸的浓度为100:1-10000:1。
进一步，所述第二湿法清洗的时间为10-120s，温度为0-80℃。
进一步，在所述第二湿法清洗之后，还包括依次蚀刻所述牺牲栅极材料层、覆盖层、高k介电层和界面层的步骤，以在所述半导体衬底上形成伪栅极结构。
根据本发明，形成的所述牺牲栅极材料层的粒子缺陷会显著减少，从而不会影响实施后续工艺的质量。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为实施现有的高k-金属栅工艺时形成的牺牲栅极材料层出现粒子缺陷的示意图；
图2为本发明提出的实施高k-金属栅工艺时避免牺牲栅极材料层出现粒子缺陷的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的实施高k-金属栅工艺时避免牺牲栅极材料层出现粒子缺陷的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图2来描述本发明提出的实施高k-金属栅工艺时避免牺牲栅极材料层出现粒子缺陷的方法的详细步骤。
首先，执行步骤201，提供半导体衬底，所述半导体衬底的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底中还形成有各种阱(well)结构，为了简化，图示中予以省略。
接下来，在所述半导体衬底上依次形成界面层、高k介电层、覆盖层和牺牲栅极材料层。所述界面层的材料可包括硅氧化物，采用化学气相沉积工艺或者分子束外延工艺形成所述界面层。所述高k介电层的材料可包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，特别优选的是氧化铪、氧化锆和氧化铝，采用化学气相沉积工艺或者物理气相沉积工艺形成所述高k介电层。所述覆盖层的材料可包括氮化钛和氮化钽，采用原子层沉积工艺或者物理气相沉积工艺形成所述覆盖层。由于所述高k介电层不耐高温，因此，所述牺牲栅电极层的材料优选无定形硅，采用下述工艺形成所述无定形硅：在炉管中实施化学气相沉积工艺，以硅烷（SiH4）为源气体、氢气为载气，在温度为480-545℃（优选500℃）、压力为0.15-1.5Torr的工艺条件下形成所述无定形硅。在形成所述牺牲栅极材料层的过程中，所述半导体衬底的背面也会形成所述牺牲栅极材料层。
接着，执行步骤202，执行第一湿法清洗，以去除所述半导体衬底的背面上形成的牺牲栅极材料层。所述第一湿法清洗的清洗液为氢氟酸和硝酸的混合物。
接着，执行步骤203，对所述半导体衬底依次进行表面氧化处理和第二湿法清洗，以去除所述第一湿法清洗在位于所述半导体衬底正面的牺牲栅极材料层的表面造成的粒子缺陷。所述表面氧化处理的时间为10-600s，压力为5-780Torr，氧化剂优选臭氧，或者选择氧气及其它起到等同作用的物质。所述第二湿法清洗的清洗液优选稀释的氢氟酸，或者选择氨水、双氧水和水的混合液（SC1溶液）及其它起到等同作用的物质，其中，所述稀释的氢氟酸的浓度为100:1-10000:1（水和氢氟酸之间的配比）。所述第二湿法清洗的时间为10-120s，温度为0-80℃。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的高k-金属栅工艺完全相同，其包括下述过程：依次蚀刻所述牺牲栅极材料层、覆盖层、高k介电层和界面层，以在所述半导体衬底上形成伪栅极结构；在所述伪栅极结构的两侧形成侧壁结构，并在所述侧壁结构两侧的衬底中形成源/漏区以及所述源/漏区上的自对准金属硅化物；在所述侧壁结构两侧的衬底上形成由接触孔蚀刻停止层和层间介电层自下而上堆叠构成的顶部与所述伪栅极结构的顶部平齐的堆叠结构；去除所述伪栅极结构中的牺牲栅极材料层，在留下的栅沟槽中实施金属栅的回填，其中，在所述金属栅的回填之前，可以在所述栅沟槽中形成由功函数金属层、阻挡层和浸润层自下而上堆叠构成的叠层结构；形成接触孔，在所述接触孔中填充金属；形成互连金属层。根据本发明，形成的所述牺牲栅极材料层的粒子缺陷会显著减少，从而不会影响实施后续工艺的质量。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上依次形成界面层、高k介电层、覆盖层和牺牲栅极材料层；
执行第一湿法清洗，以去除所述半导体衬底的背面上形成的牺牲栅极材料层；
对所述半导体衬底依次进行表面氧化处理和第二湿法清洗，以去除所述第一湿法清洗在位于所述半导体衬底正面的牺牲栅极材料层的表面造成的粒子缺陷；
依次蚀刻所述牺牲栅极材料层、覆盖层、高k介电层和界面层，以在所述半导体衬底上形成伪栅极结构。
2.根据权利要求1所述的方法，其特征在于，所述界面层的材料包括硅氧化物。
3.根据权利要求1所述的方法，其特征在于，所述高k介电层的材料包括氧化铪。
4.根据权利要求1所述的方法，其特征在于，所述覆盖层的材料包括氮化钛和氮化钽。
5.根据权利要求1所述的方法，其特征在于，所述牺牲栅极材料层的材料为无定形硅。
6.根据权利要求5所述的方法，其特征在于，在炉管中实施化学气相沉积工艺形成所述无定形硅。
7.根据权利要求1所述的方法，其特征在于，所述第一湿法清洗的清洗液为氢氟酸和硝酸的混合物。
8.根据权利要求1所述的方法，其特征在于，所述表面氧化处理的时间为10-600s，压力为5-780Torr。
9.根据权利要求1所述的方法，其特征在于，所述表面氧化处理的氧化剂为臭氧或者氧气。
10.根据权利要求1所述的方法，其特征在于，所述第二湿法清洗的清洗液为稀释的氢氟酸或者氨水、双氧水和水的混合液。
11.根据权利要求10所述的方法，其特征在于，所述稀释的氢氟酸的浓度为100:1-10000:1。
12.根据权利要求1所述的方法，其特征在于，所述第二湿法清洗的时间为10-120s，温度为0-80℃。
CN201210382865.XA 2012-10-10 2012-10-10 一种半导体器件的制造方法 Active CN103730342B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210382865.XA CN103730342B (zh) 2012-10-10 2012-10-10 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210382865.XA CN103730342B (zh) 2012-10-10 2012-10-10 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN103730342A CN103730342A (zh) 2014-04-16
CN103730342B true CN103730342B (zh) 2016-06-08

Family

ID=50454365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210382865.XA Active CN103730342B (zh) 2012-10-10 2012-10-10 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN103730342B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005067027A1 (en) * 2003-12-30 2005-07-21 Intel Corporation Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films
CN102110625A (zh) * 2009-12-24 2011-06-29 中芯国际集成电路制造(上海)有限公司 一种针孔类生长缺陷的检测方法
CN102593247A (zh) * 2012-02-16 2012-07-18 上海师范大学 一种表面具有平滑金字塔结构的太阳能电池单晶硅衬底的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005067027A1 (en) * 2003-12-30 2005-07-21 Intel Corporation Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films
CN102110625A (zh) * 2009-12-24 2011-06-29 中芯国际集成电路制造(上海)有限公司 一种针孔类生长缺陷的检测方法
CN102593247A (zh) * 2012-02-16 2012-07-18 上海师范大学 一种表面具有平滑金字塔结构的太阳能电池单晶硅衬底的制备方法

Also Published As

Publication number Publication date
CN103730342A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
US9412868B2 (en) Semiconductor device and fabrication method thereof
CN102737974B (zh) 制造多个栅极结构的方法
KR101776926B1 (ko) 반도체 소자 및 그 제조 방법
CN103594370B (zh) 一种半导体器件的制造方法
US9496395B2 (en) Semiconductor device having a strain feature in a gate spacer and methods of manufacture thereof
US20130052813A1 (en) Method and structure for advanced semiconductor channel substrate materials
CN105244269A (zh) 一种半导体器件及其制造方法
CN103855213B (zh) 具有界面层的半导体器件及其制造方法
US9306033B2 (en) Semiconductor device and fabrication method thereof
CN104217952B (zh) 一种半导体器件的制造方法
CN106558551B (zh) 一种半导体器件及其制造方法、电子装置
CN103730342B (zh) 一种半导体器件的制造方法
CN104282614B (zh) 一种形成浅沟槽隔离结构的方法
CN103137451B (zh) 一种半导体器件的制造方法
US8703567B2 (en) Method for manufacturing a semiconductor device
CN103151250B (zh) 一种半导体器件的制造方法
CN103515228B (zh) 一种半导体器件的制造方法
CN104979291A (zh) 一种半导体器件的制造方法
CN105448715B (zh) 一种半导体器件的制造方法
CN107665807A (zh) 一种半导体器件及其制作方法
CN104022039B (zh) 一种半导体器件的制造方法
CN105097695A (zh) 一种半导体器件及其制造方法、电子装置
CN104835737A (zh) 半导体器件及其制作方法
CN106558550A (zh) 一种半导体器件及其制造方法、电子装置
CN103681499B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant