CN103700657A - 阵列基板及其制作方法、显示装置 - Google Patents

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，属于显示领域。该阵列基板包括连接提供栅极关闭电压的直流电电路和栅极驱动电路的多条栅极驱动外围走线，相邻栅极驱动外围走线通过连接线连接。通过本发明的技术方案，能够避免显示面板分区交界处的栅极关闭电压出现差异，消除显示画面的水平横线，提高显示效果。

Description

阵列基板及其制作方法、显示装置

技术领域

本发明涉及显示领域，特别是指一种阵列基板及其制作方法、显示装置。

背景技术

在现有的大尺寸液晶面板中，窄边框和高分辨率的设计越来越受到人们的欢迎。在窄边框面板中，栅极驱动外围走线的宽度减小，同时大尺寸面板中栅极驱动外围走线的长度变大，导致栅极驱动外围走线电阻增大，栅极（Gate）电压均一性降低，并且栅极驱动外围走线电阻增大也会导致栅极关闭电压的稳定能力下降，延迟增加。

如图1和图2所示，现有面板中的栅极关闭电压是由印刷电路板（PCB）上的直流电(Direct Current，DCDC)电路产生，经由一根较宽的栅极驱动外围走线传输给栅极驱动电路，图中方块11代表栅极驱动电路，方块12代表提供栅极关闭电压的直流电电路，黑线13代表栅极驱动外围走线，14为栅极驱动外围走线电阻。因为越远离印刷电路板的栅极驱动电压经过的走线越长，走线的电阻越大，因电阻产生的压降越大，导致面板不同区域栅极关闭电压的降幅较大。

为解决大尺寸面板中栅极关闭电压均匀性较差的问题，现有技术采用分离式配线设计，将显示面板划分为多个区域，每个区域由单独的栅极驱动外围走线传输栅极驱动电压，且对每根栅极驱动外围走线进行电阻补偿，实现由印刷电路板到面板不同区域压降相同，栅极关闭电压相同。如图3和图4所示，具体地，可以将显示面板划分为4个区域，第一个区域直流电电路经由VGL1（第一栅极驱动外围走线）将栅极关闭电压提供给栅极驱动电路，第二个区域直流电电路经由VGL2（第二栅极驱动外围走线）将栅极关闭电压提供给栅极驱动电路，第三个区域直流电电路经由VGL3（第三栅极驱动外围走线）将栅极关闭电压提供给栅极驱动电路，第四个区域直流电电路经由VGL4（第四栅极驱动外围走线）将栅极关闭电压提供给栅极驱动电路，VGL1、VGL2、VGL3、VGL4模块分别与直流电电路连接，并且对每根栅极驱动外围走线都进行电阻补偿，每根栅极驱动外围走线的电阻包括栅极驱动外围走线电阻14和补偿电阻15。但是因为需要布置多根栅极驱动外围走线，因此栅极驱动外围走线更窄电阻更大，使得栅极关闭电压延迟更大，当栅极驱动外围走线电阻大于约200欧姆时，在第n+1个区域进行栅极扫描时，第n个区域的栅极关闭电压将被拉高，导致第n个区域和第n+1个区域交界位置的栅极关闭电压出现差异，导致交界位置出现亮暗差异，使得显示画面出现水平横线，影响显示装置的显示效果。

发明内容

本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够避免显示面板分区交界处的栅极关闭电压出现差异，消除显示画面的水平横线，提高显示效果。

为解决上述技术问题，本发明的实施例提供技术方案如下：

一方面，提供一种阵列基板，包括连接提供栅极关闭电压的直流电电路和栅极驱动电路的多条栅极驱动外围走线，相邻栅极驱动外围走线通过连接线连接。

进一步地，所述栅极驱动外围走线的数量为N条，第一栅极驱动外围走线与第二栅极驱动外围走线通过第一连接线连接，第二栅极驱动外围走线与第三栅极驱动外围走线通过第二连接线连接，第n-1栅极驱动外围走线与第n栅极驱动外围走线通过第n-1连接线连接，其中，n为大于1且小于N的自然数。

进一步地，所述连接线的电阻不大于200欧姆。

进一步地，所述连接线位于栅极覆晶薄膜上。

进一步地，所述连接线与所述栅极驱动外围走线位于阵列基板的不同膜层，且所述连接线所在膜层与所述栅极驱动外围走线所在膜层之间设置有绝缘层，所述连接线与所述栅极驱动外围走线通过过孔相连接。

本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。

本发明实施例还提供了一种阵列基板的制作方法，所述阵列基板包括连接提供栅极关闭电压的直流电电路和栅极驱动电路的多条栅极驱动外围走线，所述方法包括：

形成连接相邻栅极驱动外围走线的连接线。

进一步地，所述方法还包括：

形成所述多条栅极驱动外围走线。

进一步地，所述方法包括：

形成栅金属层薄膜，通过构图工艺形成包括栅扫描线和所述多条栅极驱动外围走线的图形；

形成栅绝缘层，通过构图工艺在所述栅绝缘层上形成过孔；

形成源漏金属层薄膜，通过构图工艺形成包括多条所述连接线的图形，多条所述连接线与所述多条栅极驱动外围走线通过所述过孔相连接。

进一步地，所述方法包括：

形成栅金属层薄膜，通过构图工艺形成包括栅扫描线和所述多条栅极驱动外围走线的图形；

形成栅绝缘层和钝化层，通过构图工艺在所述栅绝缘层和钝化层上形成过孔；

形成透明导电层薄膜，通过构图工艺形成包括多条所述连接线的图形，多条所述连接线与所述多条栅极驱动外围走线通过所述过孔相连接。

本发明的实施例具有以下有益效果：

上述方案中，相邻的栅极驱动外围走线之间连接有连接线，这样可以保证在进行栅极扫描时，相邻两个区域交界处的栅极关闭电压波动一致，从而避免显示面板分区交界处的栅极关闭电压出现差异，消除显示画面的水平横线，改善显示面板的显示效果。

附图说明

图1为现有阵列基板中栅极关闭电压经由一根较宽的栅极驱动外围走线传输的示意图；

图2为图1中栅极驱动外围走线的等效电阻示意图；

图3为现有阵列基板采用分离式配线设计的示意图；

图4为图3中连接DCDC电路的栅极驱动外围走线的等效电阻示意图；

图5为本发明实施例阵列基板上连接线的分布示意图；

图6为图5中连接DCDC电路的栅极驱动外围走线的等效电阻示意图；

图7为本发明实施例一阵列基板上连接线的分布示意图；

图8为本发明实施例二阵列基板上连接线的分布示意图。

具体实施方式

为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明的实施例针对现有的分离式配线设计导致显示画面出现水平横线的问题，提供一种阵列基板及其制作方法、显示装置，能够避免显示面板分区交界处的栅极关闭电压出现差异，消除显示画面的水平横线，提高显示效果。

本发明实施例提供了一种阵列基板，包括连接提供栅极关闭电压的直流电电路和栅极驱动电路的多条栅极驱动外围走线，相邻栅极驱动外围走线通过连接线连接。

本发明的阵列基板中，相邻的栅极驱动外围走线之间连接有连接线，这样可以保证在进行栅极扫描时，相邻两个区域交界处的栅极关闭电压波动一致，从而避免显示面板分区交界处的栅极关闭电压出现差异，消除显示画面的水平横线，改善显示面板的显示效果。

进一步地，所述栅极驱动外围走线的数量可以为N条，第一栅极驱动外围走线与第二栅极驱动外围走线通过第一连接线连接，第二栅极驱动外围走线与第三栅极驱动外围走线通过第二连接线连接，第n-1栅极驱动外围走线与第n栅极驱动外围走线通过第n-1连接线连接，其中，n为大于1且小于N的自然数。

进一步地，为了使栅极扫描时，相邻两个区域交界处的栅极关闭电压波动趋向一致，连接线的电阻应该越低越好，具体地，连接线的电阻以不大于200欧姆为佳。

本发明的阵列基板中，连接线可以位于栅极覆晶薄膜（Gate COF）上，通过Gate COF上的金属走线实现相邻栅极驱动外围走线的连接；另外，连接线可以与栅极驱动外围走线位于同一膜层，也可以位于不同膜层，在连接线和栅极驱动外围走线位于同一膜层时，连接线和栅极驱动外围走线均可以采用栅金属层制成；在连接线和栅极驱动外围走线位于不同膜层时，连接线和栅极驱动外围走线之间设置有绝缘层，连接线和栅极驱动外围走线通过过孔相连接，这样可以不必在连接线和栅极驱动外围走线之间留出间距，减少连接线占用的空间。

本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。其中，阵列基板的结构以及工作原理同上述实施例，在此不再赘述。另外，显示装置其他部分的结构可以参考现有技术，对此本文不再详细描述。该显示装置可以为：液晶面板、电子纸、OLED（Organic Light Emitting Diode，有机发光二极管）面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。

本发明实施例还提供了一种上述阵列基板的制作方法所述阵列基板包括连接提供栅极关闭电压的直流电电路和栅极驱动电路的多条栅极驱动外围走线，其中，所述方法包括：

形成连接相邻栅极驱动外围走线的连接线。

本发明制作的阵列基板中，相邻的栅极驱动外围走线之间连接有连接线，这样可以保证在进行栅极扫描时，相邻两个区域交界处的栅极关闭电压波动一致，从而避免显示面板分区交界处的栅极关闭电压出现差异，消除显示画面的水平横线，改善显示面板的显示效果。

进一步地，所述方法还包括：

形成所述多条栅极驱动外围走线。

进一步地，所述栅极驱动外围走线和所述连接线可以位于同一膜层，也可以位于不同膜层。在所述栅极驱动外围走线和所述连接线位于不同膜层时，所述方法具体包括：

形成栅金属层薄膜，通过构图工艺形成包括栅扫描线和所述多条栅极驱动外围走线的图形；

形成栅绝缘层，通过构图工艺在所述栅绝缘层上形成过孔；

形成源漏金属层薄膜，通过构图工艺形成包括多条所述连接线的图形，多条所述连接线与所述多条栅极驱动外围走线通过所述过孔相连接。

进一步地，在所述栅极驱动外围走线和所述连接线位于不同膜层时，所述方法具体包括：

形成栅金属层薄膜，通过构图工艺形成包括栅扫描线和所述多条栅极驱动外围走线的图形；

形成栅绝缘层和钝化层，通过构图工艺在所述栅绝缘层和钝化层上形成过孔；

形成透明导电层薄膜，通过构图工艺形成包括多条所述连接线的图形，多条所述连接线与所述多条栅极驱动外围走线通过所述过孔相连接。

需要说明的是，在本发明中所提及的构图工艺指的是包括涂胶、曝光、显影、刻蚀、光刻胶剥离等步骤的光刻工艺。

下面结合附图以及具体的实施例对本发明的阵列基板及其制作方法进行详细介绍：

如图3和图4所示，阵列基板被划分为4个区域，栅极驱动电路分别通过栅极驱动外围走线VGL1、VGL2、VGL3、VGL4与DCDC电路连接，第一个区域直流电电路经由走线VGL1将栅极关闭电压提供给栅极驱动电路，栅极驱动电路再将栅极关闭电压提供给栅扫描线，第二个区域直流电电路经由走线VGL2将栅极关闭电压提供给栅极驱动电路，第三个区域直流电电路经由走线VGL3将栅极关闭电压提供给栅极驱动电路，第四个区域直流电电路经由走线VGL4将栅极关闭电压提供给栅极驱动电路，并且对每根栅极驱动外围走线都进行电阻补偿。但是因为需要布置多根栅极驱动外围走线，因此栅极驱动外围走线更窄电阻更大，使得栅极关闭电压延迟更大，当栅极驱动外围走线的电阻较大时，在第n+1个区域进行栅极扫描时，第n个区域的栅极关闭电压被第n+1个区域的栅极打开电压影响，第n个区域的栅极关闭电压将被拉高，导致第n个区域和第n+1个区域交界位置的栅极关闭电压出现差异，使得交界位置出现亮暗差异，显示画面出现水平横线。

为了解决这一技术问题，本发明提供了一种阵列基板，在相邻两个栅极驱动外围走线之间通过连接线连接，具体地，可以如图5和图6所示例，阵列基板被划分为4个区域，栅极驱动电路11分别通过栅极驱动外围走线VGL1、VGL2、VGL3、VGL4与DCDC电路12连接，第一个区域直流电电路经由走线VGL1将栅极关闭电压提供给栅极驱动电路，栅极驱动电路再将栅极关闭电压提供给栅扫描线，第二个区域直流电电路经由走线VGL2将栅极关闭电压提供给栅极驱动电路，第三个区域直流电电路经由走线VGL3将栅极关闭电压提供给栅极驱动电路，第四个区域直流电电路经由走线VGL4将栅极关闭电压提供给栅极驱动电路，并且对每根栅极驱动外围走线都进行电阻补偿，相邻两根栅极驱动外围走线之间通过连接线连接，走线VGL1和走线VGL2之间通过连接线51连接，走线VGL2和走线VGL3之间通过连接线52连接，走线VGL3和走线VGL4之间通过连接线53连接。如图6所示，不同的栅极驱动外围走线存在有短接电阻16，使得走线VGL1和走线VGL2传输的栅极关闭电压趋向一致，走线VGL2和走线VGL3传输的栅极关闭电压趋向一致，走线VGL3和走线VGL4传输的栅极关闭电压趋向一致。这样可以保证在进行栅极扫描时，尽可能使得相邻两个区域交界处的栅极关闭电压波动一致，从而避免显示画面出现水平横线。

实施例一

如图7所示，阵列基板上布置有多个Gate COF1，每个Gate COF均通过栅极驱动外围走线VGL1、VGL2、VGL3和VGL4与直流电电路连接，本实施例中，可以在Gate COF1上设置连接线B，通过Gate COF1上的连接线B连接相邻的栅极驱动外围走线，连接线B的材质可以为金属，以满足低电阻要求。

连接线B的位置无严格要求，以能够使连接线B的长度最短为佳，这样可以尽可能减少连接线B的电阻，使得相邻栅极驱动外围走线的栅极关闭电压趋向一致。

实施例二：

如图8所示，阵列基板上布置有多个Gate COF1，每个Gate COF均通过栅极驱动外围走线VGL1、VGL2、VGL3和VGL4与直流电电路连接，本实施例中，可以在阵列基板的走线区域设置连接线A，通过连接线A连接相邻的栅极驱动外围走线。

连接线A可以与栅极驱动外围走线2同层制作，比如都采用栅金属层制成；进一步地，连接线A还可以与栅极驱动外围走线位于不同膜层，在连接线A和栅极驱动外围走线之间隔有绝缘层，连接线A和栅极驱动外围走线通过过孔相连接，这样可以不必在连接线A和栅极驱动外围走线之间留出间距，能够将连接线A的宽度设计的比较大，连接线A的宽度可以与栅极驱动外围走线的宽度相同；另外连接线A的位置无严格要求，以能够使连接线A的长度最短为佳，这样可以尽可能减少连接线A的电阻，使得相邻栅极驱动外围走线的栅极关闭电压趋向一致。

下面以阵列基板应用于TN面板为例，对本实施例的阵列基板的制作方法进行详细介绍，具体地，本实施例包括以下步骤：

步骤S1：提供一透明基板，该基板可以为玻璃基板或石英基板。在基板上可以蒸镀或沉积一层栅金属层，然后，通过构图工艺形成栅金属层的图形，具体可以包括：光刻胶涂覆、利用掩模板曝光、显影、刻蚀和光刻胶去除等工艺步骤，栅金属层的图形包括栅扫描线和栅极驱动外围走线；其中栅金属层可以采用铬（Cr）、钼（Mo）、铝（Al）、铜（Cu）、钨（W）、钕（Nd）及其合金。

步骤S2：在经过步骤S1的基板上形成栅绝缘层，具体可以以蒸镀或沉积的方式形成栅绝缘层，栅绝缘层可以采用硅的氮化物或氧化物。

步骤S3：在经过步骤S2的基板上蒸镀或沉积一层半导体层，然后，通过构图工艺形成半导体层的图形，构图工艺可以包括：光刻胶涂覆、利用掩模板曝光、显影、刻蚀和光刻胶去除等工艺步骤。

步骤S4：在经过步骤S3的基板上蒸镀或沉积源漏金属层，然后，通过构图工艺形成源漏金属层的图形，构图工艺可以包括：光刻胶涂覆、利用掩模板曝光、显影、刻蚀和光刻胶去除等工艺，源漏金属层的图形包括源电极、漏电极、数据线；其中源漏金属层可以采用铬（Cr）、钼（Mo）、铝（Al）、铜（Cu）、钨（W）、钕（Nd）及其合金。

步骤S5：在经过步骤S4的基板上蒸镀或沉积钝化层，并形成过孔图形，该过孔贯穿钝化层和栅绝缘层，形成过孔可以包括：光刻胶涂覆、利用掩模板曝光、显影、刻蚀和光刻胶去除等工艺步骤。

步骤S6：在经过步骤S5的基板上蒸镀或沉积一层透明导电层，透明导电层可以采用ITO或IZO。然后，通过构图工艺形成透明导电层的图形，构图工艺可以包括：光刻胶涂覆、利用掩模板曝光、显影、刻蚀和光刻胶去除等工艺步骤，透明导电层的图形包括像素电极和连接线，连接线通过过孔与栅极驱动外围走线连接。

上述实施例仅以TN面板为例，说明了本实施例的技术方案。进一步地，本发明的阵列基板及其制作方法还可以应用于IPS模式、ADS模式、VA模式等面板中。

上述实施例中，连接线采用透明导电层制成，通过贯穿钝化层和栅绝缘层的过孔与栅极驱动外围走线连接，进一步地，连接线还可以采用栅金属层制成，与栅极驱动外围走线同时形成；连接线还可以采用源漏金属层制成，通过贯穿栅绝缘层的过孔与栅极驱动外围走线连接。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板，其特征在于，包括连接提供栅极关闭电压的直流电电路和栅极驱动电路的多条栅极驱动外围走线，相邻栅极驱动外围走线通过连接线连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述栅极驱动外围走线的数量为N条，第一栅极驱动外围走线与第二栅极驱动外围走线通过第一连接线连接，第二栅极驱动外围走线与第三栅极驱动外围走线通过第二连接线连接，第n-1栅极驱动外围走线与第n栅极驱动外围走线通过第n-1连接线连接，其中，n为大于1且小于N的自然数。

3.根据权利要求1所述的阵列基板，其特征在于，所述连接线的电阻不大于200欧姆。

4.根据权利要求1-3中任一项所述的阵列基板，其特征在于，所述连接线位于栅极覆晶薄膜上。

5.根据权利要求1-3中任一项所述的阵列基板，其特征在于，所述连接线与所述栅极驱动外围走线位于阵列基板的不同膜层，且所述连接线所在膜层与所述栅极驱动外围走线所在膜层之间设置有绝缘层，所述连接线与所述栅极驱动外围走线通过过孔相连接。

6.一种显示装置，其特征在于，包括如权利要求1-5中任一项所述的阵列基板。

7.一种阵列基板的制作方法，所述阵列基板包括连接提供栅极关闭电压的直流电电路和栅极驱动电路的多条栅极驱动外围走线，其特征在于，所述方法包括：

形成连接相邻栅极驱动外围走线的连接线。

8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述方法还包括：

形成所述多条栅极驱动外围走线。

9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述方法包括：

形成栅金属层薄膜，通过构图工艺形成包括栅扫描线和所述多条栅极驱动外围走线的图形；

形成栅绝缘层，通过构图工艺在所述栅绝缘层上形成过孔；

形成源漏金属层薄膜，通过构图工艺形成包括多条所述连接线的图形，多条所述连接线与所述多条栅极驱动外围走线通过所述过孔相连接。

10.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述方法包括：

形成栅金属层薄膜，通过构图工艺形成包括栅扫描线和所述多条栅极驱动外围走线的图形；

形成栅绝缘层和钝化层，通过构图工艺在所述栅绝缘层和钝化层上形成过孔；

形成透明导电层薄膜，通过构图工艺形成包括多条所述连接线的图形，多条所述连接线与所述多条栅极驱动外围走线通过所述过孔相连接。

Images