CN103688470A - 用于降采样差动曼切斯特编码信号的解码器电路 - Google Patents

用于降采样差动曼切斯特编码信号的解码器电路 Download PDF

Info

Publication number
CN103688470A
CN103688470A CN201280034904.5A CN201280034904A CN103688470A CN 103688470 A CN103688470 A CN 103688470A CN 201280034904 A CN201280034904 A CN 201280034904A CN 103688470 A CN103688470 A CN 103688470A
Authority
CN
China
Prior art keywords
sample
sampled position
sampled
detection signal
input port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280034904.5A
Other languages
English (en)
Other versions
CN103688470B (zh
Inventor
萨文达·古文达麻加里
维伦德·库玛尔·索玛
赫岚巴·阿利加弗
道格拉斯·M·格兰特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN103688470A publication Critical patent/CN103688470A/zh
Application granted granted Critical
Publication of CN103688470B publication Critical patent/CN103688470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

解码器电路和方法(200)对过采样具有差动曼切斯特编码的输入信号(100)的样本进行降采样。第一输入端口(304)接收第一、第二和第三样本。第二输入端口(308)接收指示时钟转变或数据转变是否在所述第一、第二和第三样本之前的状态。第三输入端口(306)接收第一、第二和第三经降采样的位。检测器电路(322、416)经配置以产生检测信号(324、420),其当所述状态指示所述时钟转变,且所述第二和第三经降采样的位相等且与所述第一经降采样的位和所述第三样本不同时,指示所述样本内存在短脉冲。产生器电路(330、418)经配置以产生第四经降采样的位(302、414),其在所述检测信号指示所述短脉冲的存在时等于所述第三样本,且在所述检测信号不指示所述存在时等于所述第二样本。

Description

用于降采样差动曼切斯特编码信号的解码器电路
技术领域
一个或一个以上实施例大体上涉及解码器,且更明确地说,涉及解码差动曼切斯特编码的过采样。
背景技术
差动曼切斯特编码使时钟转变与针对数据转变的位置交替。当针对数据转变的位置中存在转变时,编码位值一,且当针对数据转变的位置中不发生转变时,编码位值零。
在存在噪声和抖动的情况下,一般需要差动曼切斯特编码的高效且稳健的解码,噪声和抖动会影响时钟和数据转变的时序。
发明内容
在一个实施例中,一种解码器电路对过采样具有差动曼切斯特编码的输入信号的样本进行降采样。第一输入端口经布置以接收所述样本的第一、第二和第三样本。第二输入端口经布置以接收指示时钟转变或数据转变是否在所述第一、第二和第三样本之前的状态。第三输入端口经布置以接收从所述样本产生的第一、第二和第三经降采样的位。检测器电路耦合到所述第一、第二和第三输入端口。检测器电路经配置以产生检测信号,其响应于所述状态指示所述时钟转变且所述第二和第三经降采样的位相等且不同于所述第一经降采样的位和所述第三样本,指示所述样本内的短脉冲的存在。产生器电路耦合到所述检测器电路和所述第一输入端口。所述产生器电路经配置以产生第四经降采样的位。所述第四经降采样的位在所述检测信号指示所述短脉冲的存在时等于所述第三样本,且所述第四经降采样的位在所述检测信号不指示所述存在时等于所述第二样本。
第一、第二和第三输入端口可经布置以并行地接收所述第一、第二和第三样本;所述状态;以及所述第一、第二和第三经降采样的位。
所述多个样本可为按因子八对所述输入信号的过采样,且所述第一、第二、第三和第四经降采样的位对应于按因子四对所述输入信号的过采样。所述解码器电路可经配置以检测在所述时钟转变之后开始的短脉冲,且所述短脉冲包含所述多个样本中的三到六个,且在所述数据转变之前随所述第二样本、所述第一样本、或所述多个样本中在所述第一样本之前的一者中的其中一者而结束。对应于所述短脉冲的所述经降采样的位可为所述第二和第三经降采样的位。所述多个样本内的长脉冲可在时钟转变之后开始,包含所述多个样本中的六到十个,且在另一时钟转变之前结束;其中从三到五个经降采样的位对应于所述长脉冲。
所述检测器电路可经配置以产生所述检测信号,其响应于所述状态指示所述时钟转变,所述第一经降采样的位不等于所述第二经降采样的位,所述第二经降采样的位等于所述第三经降采样的位,且所述第三经降采样的位不等于所述第三样本,指示所述短脉冲的存在。
所述解码器电路可进一步包含连续性电路,所述连续性电路耦合到所述第一输入端口和所述产生器电路,所述连续性电路经配置以产生连续性信号,其响应于所述第二样本等于所述第一样本或所述第三样本而指示所述第一、第二和第三样本的稳定性。所述产生器电路可经配置以产生所述第四经降采样的位,所述第四经降采样的位:响应于所述检测信号指示在所述多个样本内存在所述短脉冲而等于所述第三样本;响应于所述检测信号不指示所述存在且所述连续性信号指示所述稳定性而等于所述第二样本;且响应于所述检测信号不指示所述存在且所述连续性信号不指示所述稳定性而等于所述第三经降采样的位。
所述解码器电路可进一步包含预解码器电路,其耦合到所述第二输入端口,且经配置以产生指示时钟转变或数据转变是否在所述第一、第二和第三样本之前的状态。
所述检测器电路和所述产生器电路可包含在降采样电路的第一例子中。所述解码器电路可包含所述降采样电路的第二、第三和第四例子。来自所述第一例子的所述第四经降采样的位可耦合到所述第二例子的所述第三输入端口的所述第三经降采样的位、所述第三例子的所述第三输入端口的所述第二经降采样的位,以及所述第四例子的所述第三输入端口的所述第一经降采样的位。来自所述第二例子的所述第四经降采样的位可耦合到所述第三例子的所述第三输入端口的所述第三经降采样的位,以及所述第四例子的所述第三输入端口的所述第二经降采样的位。来自所述第三例子的所述第四经降采样的位可耦合到所述第四例子的所述第三输入端口的所述第三经降采样的位。所述第一例子的所述第一输入端口的所述第三样本可为所述第二例子的所述第一输入端口的所述第一样本。所述第二例子的所述第一输入端口的所述第三样本可为所述第三例子的所述第一输入端口的所述第一样本。所述第三例子的所述第一输入端口的所述第三样本可为所述第四例子的所述第一输入端口的所述第一样本。
在一个实施例中,一种解码器电路对来自具有差动曼切斯特编码的输入信号的样本进行降采样。所述解码器电路包含降采样电路的第一、第二、第三和第四例子,且所述降采样电路的每一例子包含输入和输出端口、检测器电路和产生器电路。所述输出端口经布置以从降采样电路的其例子发射相应的经降采样的位。输入端口经布置以从降采样电路的其它例子的输出端口的相应经降采样的位接收状态、所述样本中的三个以及三个经降采样的位。所述三个接收到的样本包含初始、中间和最终样本。检测器电路耦合到输入端口,且经配置以产生检测信号,所述检测信号指示在三个样本之前或三个样本内结束的短脉冲的存在。从所述状态、所述三个样本和所述三个经降采样的位产生检测信号。产生器电路耦合到检测器电路以及输入和输出端口。产生器电路经配置以产生其例子的相应经降采样的位。当检测信号指示短脉冲的存在时,此相应的经降采样的位等于最终样本,且当检测信号不指示所述存在时,此相应经降采样的位等于中间样本。
降采样电路的每一例子的输入端口的三个经降采样的位可包含初始、中间和最终经降采样的位。来自第一例子的输出端口的相应经降采样的位可耦合到第二例子的输入端口的最终经降采样的位、第三例子的输入端口的中间经降采样的位以及第四例子的输入端口的初始经降采样的位。来自第二例子的输出端口的相应经降采样的位可耦合到第三例子的输入端口的最终经降采样的位,以及第四例子的输入端口的中间经降采样的位。来自第三的输出端口的相应经降采样的位可耦合到第四例子的输入端口的最终经降采样的位。
来自第二例子的输出端口的相应经降采样的位可耦合到第一寄存器的输入信号,且第一寄存器的输出信号可耦合到第一例子的输入端口的初始经降采样的位。来自第三例子的输出端口的相应经降采样的位可耦合到第二寄存器的输入信号,且第二寄存器的输出信号可耦合到第一例子的输入端口的中间经降采样的位,以及第二例子的输入端口的初始经降采样的位。来自第四例子的输出端口的相应经降采样的位可耦合到第三寄存器的输入信号,且第三寄存器的输出信号可耦合到第一例子的输入端口的最终经降采样的位、第二例子的输入端口的中间经降采样的位,以及第三例子的输入端口的初始经降采样的位。
第一例子的输入端口的最终样本可为第二例子的输入端口的初始样本。第二例子的输入端口的最终样本可为第三例子的输入端口的初始样本。第三例子的输入端口的最终样本可为第四例子的输入端口的初始样本。
降采样电路的每一例子的输入端口的三个经降采样的位可包含初始、中间和最终经降采样的位。降采样电路的每一例子的检测器电路可经配置以产生检测信号,其响应于所述状态指示时钟转变而不是数据转变,初始经降采样的位不等于中间经降采样的位、中间经降采样的位等于最终经降采样的位,且最终经降采样的位不等于第三样本而指示短脉冲的存在。
降采样电路的每一例子的检测器电路可进一步经配置以产生连续性信号,其响应于中间样本等于初始样本或最终样本而指示所述例子的输入端口的初始、中间和最终样本的稳定性。降采样电路的每一例子的产生器电路可经配置以产生相应的经降采样的位,其:响应于所述检测信号指示在所述多个样本内存在所述短脉冲而等于所述最终样本;响应于所述检测信号不指示所述存在且所述连续性信号指示所述稳定性而等于所述中间样本;且响应于所述检测信号不指示所述存在且所述连续性信号不指示所述稳定性而等于所述最终经降采样的位。
降采样电路的第一、第二、第三和第四例子中的至少一个例子可与预解码器电路相关联。所述预解码器电路可耦合到所述例子的输入端口,且经配置以产生指示时钟转变或数据转变是否在初始、中间和最终样本之前的状态。
在一个实施例中,一种方法对过采样具有差动曼切斯特编码的输入信号的样本进行降采样。向解码器电路输入所述多个样本中的三个样本、当前状态,以及三个经降采样的位。当前状态指示时钟转变或数据转变是否在所述三个样本之前。所述三个样本包含第一、第二和第三样本。所述三个经降采样的位是从所述样本产生,且包含第一、第二和第三经降采样的位。产生检测信号,其当所述当前状态指示所述时钟转变且所述第二和第三经降采样的位相等且不同于所述第一经降采样的位和所述第三样本时指示在所述多个样本内存在短脉冲。产生第四经降采样的位,当所述检测信号指示所述短脉冲的所述存在时,所述第四经降采样的位等于所述第三样本,且当所述检测信号不指示所述存在时,所述第四经降采样的位等于所述第二样本。
所述方法可进一步包含产生连续性信号,其响应于所述第二样本等于所述第一样本或所述第三样本而指示所述第一、第二和第三样本的稳定性。产生所述第四经降采样的位可包含产生所述第四经降采样的位,所述第四经降采样的位:响应于所述检测信号指示在所述多个样本内存在所述短脉冲而等于所述第三样本;响应于所述检测信号不指示所述存在且所述连续性信号指示所述稳定性而等于所述第二样本;且响应于所述检测信号不指示所述存在且所述连续性信号不指示所述稳定性而等于所述第三经降采样的位。所述方法可进一步包含产生指示时钟转变或数据转变是否在所述第一、第二和第三样本之前的状态信号。
将了解,在以下具体实施方式和所附权利要求书中陈述其它实施例。
附图说明
在审阅以下详细描述且参考图式后,所揭示实施例的各种方面和优点将变得明显,其中:
图1是展示差动曼切斯特波形的取样的时序图;
图2是用于降采样来自差动曼切斯特编码的样本的过程的流程图;
图3是用于降采样来自差动曼切斯特编码的样本的解码器电路的框图;
图4是具有降采样电路的多个例子的解码器电路的框图;以及
图5-1到5-3一起形成指定用于预解码转变状态的计数的表格的图。
具体实施方式
图1是展示差动曼切斯特波形100的取样的时序图。圆圈展示从输入信号的差动曼切斯特波形100取得的输入样本。一个或一个以上实施例将输入信号降采样为经降采样位。经降采样的位通常为偶数输入样本,在图1中展示为交叉影线圆圈。然而,一些实施例产生某些经降采样的位,以辅助差动曼切斯特波形100内的所编码的数据的后续解调。
差动曼切斯特波形100具有用于时钟转变的标称位置102、104、106和108。差动曼切斯特波形100针对每一标称位置102、104、106和108包含一时钟转变。差动曼切斯特波形100针对标称位置102包含上升时钟转变112,针对标称位置104包含下降时钟转变114,针对标称位置106包含下降时钟转变116,且针对标称位置108包含上升时钟转变118。当时钟转变112、114和118在其标称位置102、104和108处发生时,时钟转变116从其标称位置106延迟。举例来说,差动曼切斯特波形100上的噪声可使时钟转变116从其标称位置106延迟。
差动曼切斯特波形100具有用于任选数据转变的标称位置122、124和126,其交错在用于时钟转变的标称位置102、104、106和108之间。在标称位置122、124或126中存在数据转变会编码位值一,且在标称位置122、124或126不存在数据转变会编码位值零。为了编码位值零,差动曼切斯特波形100在标称位置122处不具有数据转变。为了编码后续位值一,差动曼切斯特波形100在标称位置124处具有数据转变128。为了编码另一位值零,差动曼切斯特波形100在标称位置126处不具有数据转变。举例来说,数据转变128因为噪声而从其标称位置124延迟。
数据解调可使用转变112、114、128、116和118之间的脉冲的持续时间来将数据转变128与时钟转变112、114、116和118区分开。转变114为时钟转变,因为具有较长持续时间的脉冲将前一转变112与转变114分开。因为转变114为时钟转变,且具有较短持续时间的脉冲使转变114与128分开,所以转变128为数据转变,且下一转变116为时钟转变。因为具有较长持续时间的脉冲将转变116与118分开,所以转变118为时钟转变。邻近转变之间的具有恒定值的样本的数目以取决于采样速率的分辨率指示插入的脉冲的持续时间。
样本131到156按因子八对差动曼切斯特波形100进行过采样,这是因为针对标称时钟位置102、104、106和108的每一邻近对存在八个样本。样本131到156包含奇数样本131、133、135、137、139、141、143、145、147、149、151、153和155,以及偶数样本132、134、136、138、140、142、144、146、148、150、152、154和156。
偶数样本(或奇数样本)可用以按因子四对差动曼切斯特波形100进行过采样。然而,偶数样本通常不提供充足的信息来容易地解调受噪声和抖动影响的差动曼切斯特波形100内的所编码数据。举例来说,因为数据转变128因噪声和/或抖动而延迟,所以在转变114与128之间的短脉冲中存在三个偶数样本140、142和144,且因为时钟转变116因噪声和/或抖动而延迟,所以在转变116与118之间的长脉冲中存在三个偶数样本150、152和154。因此,在转变114与128之间的短脉冲中的偶数样本的数目等于在转变116与118之间的长脉冲中的偶数样本的数目。因此,在两个转变之间的具有恒定值的偶数样本的数目不提供充足的信息来区分短脉冲与长脉冲。
在一个实施例中,短脉冲编码位值一,且短脉冲在时钟转变之后开始,包含三到六个样本,且在数据转变之前结束。长脉冲编码位值零,且长脉冲在时钟转变之后开始,包含样本中的六到十个,且在另一时钟转变之前结束。
在一个实施例中,经降采样的位对应于按因子四对差动曼切斯特波形100的过采样,且经降采样的位重复偶数样本132、134、136、138、140、142、146、148、150、152、154和156,但省略偶数样本144。产生经降采样的位160来替换偶数样本144。通过此替换,转变114与128之间的短脉冲包含对应于偶数样本140和142的两个经降采样的位。这辅助差动曼切斯特波形100内的所编码的数据的后续解调,这是因为两个经降采样的位的短脉冲容易与三个或三个以上经降采样的位的长脉冲区分开。
图2是用于降采样来自差动曼切斯特编码的样本的过程200的流程图。在一个实施例中,样本按因子八来对差动曼切斯特编码进行过采样,且解码器电路产生对应于按因子四对差动曼切斯特编码进行过采样的经降采样的位。
在框202处,输入三个样本、三个经降采样的位以及一当前状态。在用于一个实施例的来自图1的说明性实例中,所述三个样本为第一、第二和第三连续样本143、144和145,所述三个经降采样的位为对应于样本138、140和142的第一、第二和第三连续经降采样的位,且所述当前状态指示在输入样本143、144和145之前的转变为时钟转变114(而不是数据转变)。
在框204处,产生检测信号,其在当前状态指示时钟转变,且第二和第三经降采样的位相等且均与第一经降采样的位和第三样本不同时,指示所述样本内存在短脉冲。在用于一个实施例的来自图1的说明性实例中,在当前状态指示时钟转变114,且对应于样本140和142的第二和第三经降采样的位与不同于对应于样本138的第一经降采样的位的高值且不同于第三样本145的高值的低值相等时,检测信号指示短脉冲。
在框206处,产生连续性信号,当第二样本等于第一样本或第三样本时,所述信号指示第一、第二和第三样本的稳定性。在用于一个实施例的来自图1的说明性实例中,所述连续性信号指示输入样本143、144和145是稳定的,这是因为第二样本144等于第一样本143。当三个输入样本具有假信号,其中第二样本不同于第一和第三样本两者时,连续性信号不指示稳定性。
决策框208检查检测信号是否指示短脉冲的存在。如果检测到短脉冲,那么过程200继续进行到框210;否则,过程200继续进行到决策框212。在框210处,产生等于第三样本的第四经降采样的位。在用于一个实施例的来自图1的说明性实例中,产生新的经降采样的位160,其等于第三样本145。虽然经降采样的位通常对应于偶数样本,但新的经降采样的位160取代偶数样本144。这将针对检测到的短脉冲的经降采样的位的数目缩短到对应于样本140和142的两个经降采样的位。
决策框212检查连续性信号是否指示输入样本的稳定性。如果输入样本是稳定的,那么过程200继续进行到框214;否则,过程200继续进行到决策框216。在框214处,产生等于三个输入样本中的第二者的第四经降采样的位。这给出了每一经降采样的位通常等于对应的偶数样本的默认情况,这是因为在一个实施例中,第二样本为偶数样本。在框216处,为了抑制样本中的假信号,产生第四经降采样的位,其等于三个原始经降采样的位中的第三者。
在一个实施例中,在框210、214或216处产生第四经降采样的位之后,使用第四经降采样的位来递归地产生下一个经降采样的位。此递归可为时间递归和/或结构递归。在用于一个实施例的来自图1的说明性实例中,新的经降采样的位160以及对应于样本140和142的先前产生的经降采样的位根据潜在更新的当前状态和样本145、146和147产生对应于样本146的下一经降采样的位。注意,此递归使用奇数样本145来产生经降采样的位160以及对应于样本146的下一经降采样的位两者。
图3是用于降采样来自差动曼切斯特编码的样本的解码器电路的框图。样本为具有差动曼切斯特编码的输入信号的过采样样本。解码器电路在输出引脚302处根据在输入端口304处接收到的三个样本、在输入端口306处接收到的三个经降采样的位以及在输入引脚308处接收到的状态而产生经降采样的位。
输入端口304经布置以在输入引脚310处接收第一样本S1,在输入引脚312处接收第二样本S2,且在输入引脚314处接收第三样本S3。在一个实施例中,输入引脚310处的第一样本为奇数样本,输入引脚312处的第二样本为作为偶数样本的下一样本,且输入引脚314处的第三样本为作为奇数样本的下一连续样本。在一个实施例中,输入端口304处所接收到的样本为按因子八对输入信号的过采样,且在输入端口306处所接收且在输出引脚302处所产生的经降采样的位对应于按因子四对输入信号的过采样。
输入端口306经布置以在输入引脚316处接收第一经降采样的位B1,在输入引脚318处接收第二经降采样的位B2,且在输入引脚320处接收第三经降采样的位B3。根据包含在输入引脚310处接收到的样本和在输入引脚310处接收到的样本之前的样本产生在输入端口306处所接收到的这三个经降采样的位。
输入引脚308的输入端口经布置以接收指示时钟转变或数据转变是否在输入端口304处所接收的三个样本之前的状态信号(“状态”)。
在一个实施例中,输入端口304和306以及状态引脚308的输入端口经布置以并行地在引脚310、312和314处接收三个样本,在引脚316、318和320处接收三个经降采样的位,且在引脚308处接收状态。
检测器电路322耦合到输入端口304和306,以及状态引脚308的输入端口。检测器电路322经配置以在线324上产生检测信号,其在引脚308处的状态指示时钟转变,且引脚318和320处的第二和第三经降采样的位相等且不同于引脚316处的第一经降采样位和引脚314处的第三样本时,指示在接收到的样本内存在短脉冲。在一个实施例中,检测器电路322经配置以在线324上产生检测信号,其在引脚308处的状态指示时钟转变,引脚316处的第一经降采样位不等于引脚318处的第二经降采样位,第二经降采样位等于引脚320处的第三经降采样位,且第三经降采样位不等于引脚314处的第三样本时,指示短脉冲的存在。
在一个实施例中,检测器电路322经配置以检测在时钟转变之后开始,包含三到六个样本,且在数据转变之前随引脚312处的第二样本、引脚310处的第一样本或在引脚310处的第一样本之前的样本中的一者结束的短脉冲。当检测到短脉冲时,对应于所述短脉冲的经降采样的位是引脚318和320处的第二和第三经降采样的位。在此实施例中,样本内的长脉冲在时钟转变之后开始,包含所述样本中的六到十个,且在另一时钟转变之前结束。
任选的连续性电路326经配置以在线328上产生连续性信号,其在引脚312处的第二样本等于引脚310处的第一样本或引脚314处的第三样本时,指示在输入端口304处接收到的样本的稳定性。
产生器电路330耦合到检测器电路322和输入端口304。产生器电路330经配置以在输出引脚302处产生经降采样的位B4。当线324上的检测信号指示短脉冲的存在时,此经降采样的位等于引脚314处的第三样本。在一个实施例中,省略任选的连续性电路326,当线324上的检测信号不指示短脉冲的存在时,此经降采样的位等于引脚312处的第二样本。在包含任选的连续性电路326的实施例中,当线324上的检测信号不指示短脉冲的存在,且线328上的连续性信号指示稳定性时,输出引脚302处的经降采样的位等于引脚312处的第二样本,且当线324上的检测信号不指示短脉冲的存在,且线328上的连续性信号不指示稳定性时,此经降采样的位等于引脚320处的第三经降采样的位。
图4是具有降采样电路的多个例子402、404、406和408的解码器电路400的框图。降采样电路的这多个例子402、404、406和408实施降采样电路的结构递归。举例来说,可如图3中所示而实施降采样电路402、404、406和408。
降采样电路的例子402、404、406和408中的每一者包含输入端口、输出端口、检测器电路和产生器电路。举例来说,例子402包含线410、411和412上的输入端口、线414上的输出端口、检测器电路416和产生器电路418。
输入端口的线410经布置以接收初始、中间和最终样本。输入端口的线411经布置以从降采样电路的其它例子404、406和408的输出端口处所产生的相应经降采样位接收初始、中间和最终经降采样的位。输入端口的线412经布置以接收状态。
线414上的输出端口经布置以从例子402发射相应的经降采样的位。
检测器电路416耦合到线410、411和412上的输入端口。检测器电路416经配置以在线420上产生检测信号,其指示在线410的三个样本之前或三个样本内结束的短脉冲的存在。根据线410上的三个样本、线411上的三个经降采样的位以及线412上的状态产生线420上的检测信号。在一个实施例中,当线412上的状态指示时钟转变而不是数据转变,初始经降采样的位不等于中间经降采样的位,中间经降采样的位等于最终经降采样的位,且最终经降采样的位不等于第三样本时,线420上的检测信号指示短脉冲的存在。
产生器电路418耦合到检测器电路416以及输入和输出端口的线410、411和414。产生器电路418经配置以针对例子402在线414上产生相应的经降采样的位。当线420上的检测信号指示短脉冲的存在时,线414上的相应经降采样的位等于最终样本,且当检测信号不指示短脉冲的存在时,相应经降采样的位等于中间样本。
在线414、428、430和432上的输出端口处产生的经降采样的位具有向例子402、404、406和408的输入端口的结构和/或时间递归。举例来说,来自例子404的线428上的输出端口的经降采样的位具有向例子406的结构递归,以产生第一连续经降采样的位;向例子408的结构递归,以产生第二连续经降采样的位;以及向例子402的结构和时间递归,以在下一时钟循环中产生第三连续经降采样的位。
为了实现从例子402到例子404、406和408的结构递归,来自例子402的线414上的输出端口的相应经降采样的位耦合到例子404的输入端口的线422的最终经降采样的位、例子406的输入端口的线424的中间经降采样的位,以及例子408的输入端口的线426的初始经降采样的位。类似地,来自例子404的线428上的输出端口的相应经降采样的位耦合到例子406的输入端口的线424的最终经降采样的位,以及例子408的输入端口的线426的中间经降采样的位。另外,来自例子406的线430上的输出端口的相应经降采样的位耦合到例子408的输入端口的线426的最终经降采样的位。
为了实现从例子404到例子402的结构和时间递归,来自例子404的线428上的输出端口的相应经降采样的位耦合到寄存器434的输入信号,且寄存器434的输出信号耦合到例子402的输入端口的线411的初始经降采样的位。类似地,来自例子406的线430上的输出端口的相应经降采样的位耦合到寄存器436的输入信号,且寄存器436的输出信号耦合到例子402的输入端口的线411的中间经降采样的位,且耦合到例子404的输入端口的线422的初始经降采样的位。另外,来自例子408的线432上的输出端口的相应经降采样的位耦合到寄存器438的输入信号,且寄存器438的输出信号耦合到例子402的输入端口的线411的最终经降采样的位、例子404的输入端口的线422的中间经降采样的位,以及例子406的输入端口的线424的初始经降采样的位。
解码器电路400在输入引脚440到447处并行地接收八个输入样本S0到S7。在引脚440、442、444和446处接收到的偶数输入样本为相应例子402、404、406和408的输入端口的相应线410、450。452和454的中间样本。在引脚441、443、445和447处接收到的奇数样本在循环邻近的例子的相应对之间共享。在引脚441处接收到的奇数输入样本既是例子402的输入端口的线410的最终样本,也是例子404的输入端口的线450的初始样本。引脚442处接收到的奇数输入样本既是例子404的输入端口的线450的最终样本,也是例子406的输入端口的线452的初始样本。引脚445处接收到的奇数输入样本既是例子406的输入端口的线452的最终样本,也是例子408的输入端口的线454的初始样本。另外,引脚447处接收到的奇数输入样本既是例子408的输入端口的线454的最终样本,也是通过寄存器456的下一时钟循环中的例子402的输入端口的线410的初始样本。
解码器电路400在输出引脚460、461、462和463处并行地产生四个经降采样的位B0到B3,其为在来自例子402、404、406和408的线414、428、430和432上的输出端口处产生的经降采样的位。每一时钟循环,在引脚460、461、462和463处产生的四个经降采样的位为按因子二对引脚440到447处接收到的八个输入样本的降采样。解码器电路400的此降采样辅助对编码在差动曼切斯特波形内的数据的后续解调,这是因为短脉冲容易与输出引脚460、461、462和463处产生的经降采样的位中的长脉冲区分开。
在一个实施例中,每一例子402、404、406或408的检测器电路进一步经配置以产生指示其输入样本的稳定性的连续性信号。举例来说,例子402的检测器电路416经配置以在线466上产生连续性信号,当中间样本等于初始样本或最终样本时,所述连续性信号指示线410上的初始、中间和最终样本的稳定性。产生器电路418经配置以在线414上产生相应的经降采样的位,其等于最终样本、中间样本或最终经降采样的位中的一者。当线420上的检测信号指示短脉冲的存在时,线414上的相应经降采样的位等于最终样本。当线420上的检测信号不指示存在,且线466上的连续性信号指示稳定性时,线414上的相应经降采样的位等于中间样本。当线420上的检测信号不指示存在,且线466上的连续性信号不指示稳定性时,线414上的相应经降采样的位等于最终经降采样的位。
在一个实施例中,例子402、404、406和408与相应的预解码器电路470、472和473以及状态寄存器474相关联。举例来说,预解码器电路470耦合到例子406的输入端口的线476。预解码器电路470经配置以产生指示时钟转变或数据转变是否在线452上的初始、中间和最终样本之前的状态。
图5-1到5-3一起形成指定用于预解码转变状态的计数的表格的图。图4的计数器电路480根据图5的表格在线482上产生计数。
列502、504、506、508和510对应于输入到图4的计数器电路480中的相应线484。列502对应于寄存器438的输出信号,列504对应于线414上的经降采样的位,列506对应于线428上的经降采样的位,列508对应于线430上的经降采样的位,且列510对应于线432上的经降采样的位。
列512展示计数的值。行514指定列502、504、506、508和510中的五个经降采样的位的各种可能值内的转变的数目。行516指定列502、504、506、508和510中的五个经降采样的位的各种值的结尾的脉冲中的不变位的数目的计数。行518指定在列502、504、506、508和510中的五个经降采样的位的各种值的结尾处的最后转变之前的脉冲中的不变位的数目的计数。行520指定列502、504、506、508和510中的五个经降采样的位的各种值的开始处的第一脉冲的宽度的增量。此第一脉冲的总宽度是来自行520的递增宽度与前一时钟循环的来自行516的值的总和。行522指定来自列502、504、506、508和510中的五个经降采样的位的各种值的开始的第二脉冲的宽度。行524指定来自列502、504、506、508和510中的五个经降采样的位的各种值的开始的第三脉冲的宽度。
状态寄存器474存储在前一时钟循环中预解码的状态。此状态指示时钟或数据转变是否在输入引脚440到447处的样本之前。例子402和404直接从寄存器474接收状态。例子406从寄存器474接收如由状态预解码器电路470更新的状态。例子408从寄存器474接收如由状态预解码器电路473更新或由状态预解码器电路470和472连续更新的状态(为了简明,从图4省略从寄存器474到状态预解码器电路473的连接)。
当行516的列512中展示的不变位的计数为一个或两个不变位,且行516和518中的不变位的两个计数的总和大于五个不变位时,图4的预解码器电路470指示数据转变。当行516的列512中展示的不变位的数目为三个、四个或五个不变位时,预解码器电路470指示时钟转变。
多路复用器478由行514的列512中给出的转变的数目控制。如果存在一个转变,那么多路复用器478传递来自预解码器电路473的状态,否则,多路复用器478传递来自预解码器电路472的状态。
当第一转变在输出引脚460和461处的经降采样的位之间时,预解码器电路473更新此转变之后的状态。预解码器电路473根据寄存器474中的先前状态以及由计数器电路480根据图5的表格提供的各种计数确定此经更新的状态。
预解码器电路472更新输出引脚460和461处的经降采样的位中的两个转变之后的状态。预解码器电路472根据预解码器电路470的状态输出以及由计数器电路480根据图5的表格提供的各种计数确定此经更新的状态。
所述实施例被认为适用于多种用于对差动曼切斯特编码的过采样进行降采样的系统。所属领域的技术人员考虑本说明书将明白其它方面和实施例。所述实施例可实施为经配置以执行软件的一个或一个以上处理器、专用集成电路(ASIC),或可编程逻辑装置上的逻辑。希望本说明书和所说明的实施例仅被视为实例,本发明的真实范围由所附权利要求书指示。

Claims (14)

1.一种解码器电路,其用于对来自具有差动曼切斯特编码的输入信号的多个样本进行降采样,所述解码器电路包括:
第一输入端口,其经布置以接收所述多个样本的第一、第二和第三样本,所述多个样本为所述输入信号的过采样样本;
第二输入端口,其经布置以接收指示时钟转变或数据转变是否在所述第一、第二和第三样本之前的状态;
第三输入端口,其经布置以接收从所述多个样本产生的第一、第二和第三经降采样的位;
检测器电路,其耦合到所述第一、第二和第三输入端口,且经配置以产生检测信号,所述检测信号响应于所述状态指示所述时钟转变且所述第二和第三经降采样的位相等且不同于所述第一经降采样的位和所述第三样本,指示在所述多个样本内的短脉冲的存在;以及
产生器电路,其耦合到所述检测器电路和所述第一输入端口,所述产生器电路经配置以产生第四经降采样的位,其中所述第四经降采样的位响应于所述检测信号指示所述短脉冲的所述存在而等于所述第三样本,且所述第四经降采样的位响应于所述检测信号不指示所述存在而等于所述第二样本。
2.根据权利要求1所述的解码器电路,其中所述第一、第二和第三输入端口经布置以并行地接收所述第一、第二和第三样本;所述状态;以及所述第一、第二和第三经降采样的位。
3.根据权利要求1或权利要求2所述的解码器电路,其中所述多个样本是按因子八对所述输入信号的过采样,且所述第一、第二、第三和第四经降采样的位对应于按因子四对所述输入信号的过采样。
4.根据权利要求3所述的解码器电路,其中:
所述解码器电路经配置以检测在所述时钟转变之后开始的所述短脉冲,且所述短脉冲包含所述多个样本中的三到六个,且在所述数据转变之前随所述第二样本、所述第一样本、或所述多个样本中在所述第一样本之前的一者中的其中一者而结束;且
对应于所述短脉冲的所述经降采样的位是所述第二和第三经降采样的位。
5.根据权利要求4所述的解码器电路,其中:
所述多个样本内的长脉冲在时钟转变之后开始,包含所述多个样本中的六到十个,且在另一时钟转变之前结束;且
从三到五个经降采样的位对应于所述长脉冲。
6.根据权利要求1或权利要求2所述的解码器电路,其中所述检测器电路经配置以产生所述检测信号,所述检测信号响应于所述状态指示所述时钟转变,所述第一经降采样的位不等于所述第二经降采样的位,所述第二经降采样的位等于所述第三经降采样的位,且所述第三经降采样的位不等于所述第三样本,指示所述短脉冲的所述存在。
7.根据权利要求1到6中任一权利要求所述的解码器电路,其进一步包括连续性电路,所述连续性电路耦合到所述第一输入端口和所述产生器电路,所述连续性电路经配置以产生连续性信号,所述连续性信号响应于所述第二样本等于所述第一样本或所述第三样本而指示所述第一、第二和第三样本的稳定性。
8.根据权利要求7所述的解码器电路,其中所述产生器电路经配置以产生所述第四经降采样的位,所述第四经降采样的位:
响应于所述检测信号指示在所述多个样本内存在所述短脉冲而等于所述第三样本;
响应于所述检测信号不指示所述存在且所述连续性信号指示所述稳定性而等于所述第二样本;且
响应于所述检测信号不指示所述存在且所述连续性信号不指示所述稳定性而等于所述第三经降采样的位。
9.根据权利要求1到8中任一权利要求所述的解码器电路,其进一步包括预解码器电路,所述预解码器电路耦合到所述第二输入端口,且经配置以产生指示时钟转变或数据转变是否在所述第一、第二和第三样本之前的所述状态。
10.根据权利要求1到9中任一权利要求所述的解码器电路,其中:
所述解码器电路和所述产生器电路包含在降采样电路的第一例子中;
所述解码器电路包含所述降采样电路的第二、第三和第四例子;
来自所述第一例子的所述第四经降采样的位耦合到所述第二例子的所述第三输入端口的所述第三经降采样的位、所述第三例子的所述第三输入端口的所述第二经降采样的位,以及所述第四例子的所述第三输入端口的所述第一经降采样的位;
来自所述第二例子的所述第四经降采样的位耦合到所述第三例子的所述第三输入端口的所述第三经降采样的位,以及所述第四例子的所述第三输入端口的所述第二经降采样的位;
来自所述第三例子的所述第四经降采样的位耦合到所述第四例子的所述第三输入端口的所述第三经降采样的位;
所述第一例子的所述第一输入端口的所述第三样本为所述第二例子的所述第一输入端口的所述第一样本;
所述第二例子的所述第一输入端口的所述第三样本为所述第三例子的所述第一输入端口的所述第一样本;且
所述第三例子的所述第一输入端口的所述第三样本为所述第四例子的所述第一输入端口的所述第一样本。
11.一种用于对来自具有差动曼切斯特编码的输入信号的多个样本进行降采样的方法,其包括:
向解码器电路输入为所述输入信号的过采样样本的所述多个样本中的三个样本、指示时钟转变或数据转变是否在所述三个样本之前的当前状态,以及从所述多个样本产生的三个经降采样的位;
其中所述三个样本包含第一、第二和第三样本,且所述三个经降采样的位包含第一、第二和第三经降采样的位;
产生检测信号,其响应于所述当前状态指示所述时钟转变且所述第二和第三经降采样的位相等且不同于所述第一经降采样的位和所述第三样本而指示在所述多个样本内存在短脉冲;以及
产生第四经降采样的位;
其中响应于所述检测信号指示所述短脉冲的所述存在,所述第四经降采样的位等于所述第三样本,且响应于所述检测信号不指示所述存在,所述第四经降采样的位等于所述第二样本。
12.根据权利要求11所述的方法,其进一步包括产生连续性信号,所述连续性信号响应于所述第二样本等于所述第一样本或所述第三样本而指示所述第一、第二和第三样本的稳定性。
13.根据权利要求11或权利要求12所述的方法,其中所述产生所述第四经降采样的位包含产生所述第四经降采样的位,所述第四经降采样的位:
响应于所述检测信号指示在所述多个样本内存在所述短脉冲而等于所述第三样本;
响应于所述检测信号不指示所述存在且所述连续性信号指示所述稳定性而等于所述第二样本;且
响应于所述检测信号不指示所述存在且所述连续性信号不指示所述稳定性而等于所述第三经降采样的位。
14.根据权利要求11到13中任一权利要求所述的方法,其进一步包括产生指示时钟转变或数据转变是否在所述第一、第二和第三样本之前的状态信号。
CN201280034904.5A 2011-07-27 2012-02-14 用于降采样差动曼切斯特编码信号的解码器电路 Active CN103688470B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/192,000 2011-07-27
US13/192,000 US8384568B2 (en) 2011-07-27 2011-07-27 Decoder circuit for down-sampling a differential manchester encoding
PCT/US2012/025024 WO2013015843A1 (en) 2011-07-27 2012-02-14 Decoder circuit for down-sampling a differential manchester encoded signal

Publications (2)

Publication Number Publication Date
CN103688470A true CN103688470A (zh) 2014-03-26
CN103688470B CN103688470B (zh) 2016-11-30

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105006222A (zh) * 2015-05-20 2015-10-28 友达光电股份有限公司 面板及信号编码方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094756A1 (en) * 2003-10-30 2005-05-05 Bertram Felix U. Decoding coded data streams
US6933866B1 (en) * 2004-09-14 2005-08-23 Avid Technology, Inc. Variable data rate receiver
CN101176348A (zh) * 2005-04-01 2008-05-07 Lg电子株式会社 可对视频信号缩放地进行编码和解码的方法
CN101223709A (zh) * 2005-07-14 2008-07-16 富士通株式会社 数据解码方法、及应用该数据解码方法的数据解码装置
CN101459842A (zh) * 2008-12-17 2009-06-17 浙江大学 一种空间降采样解码方法和装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094756A1 (en) * 2003-10-30 2005-05-05 Bertram Felix U. Decoding coded data streams
US6933866B1 (en) * 2004-09-14 2005-08-23 Avid Technology, Inc. Variable data rate receiver
CN101176348A (zh) * 2005-04-01 2008-05-07 Lg电子株式会社 可对视频信号缩放地进行编码和解码的方法
CN101223709A (zh) * 2005-07-14 2008-07-16 富士通株式会社 数据解码方法、及应用该数据解码方法的数据解码装置
CN101459842A (zh) * 2008-12-17 2009-06-17 浙江大学 一种空间降采样解码方法和装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105006222A (zh) * 2015-05-20 2015-10-28 友达光电股份有限公司 面板及信号编码方法

Also Published As

Publication number Publication date
EP2737629A1 (en) 2014-06-04
EP2737629B1 (en) 2015-04-08
WO2013015843A1 (en) 2013-01-31
JP5859124B2 (ja) 2016-02-10
US8384568B2 (en) 2013-02-26
US20130027228A1 (en) 2013-01-31
KR20140051866A (ko) 2014-05-02
JP2014522168A (ja) 2014-08-28
KR101726915B1 (ko) 2017-04-26

Similar Documents

Publication Publication Date Title
US7310396B1 (en) Asynchronous FIFO buffer for synchronizing data transfers between clock domains
CN101194419B (zh) 用于时钟恢复的模式相关相位检测器和方法
CN109918332A (zh) Spi从设备及spi设备
US8384568B2 (en) Decoder circuit for down-sampling a differential manchester encoding
TWI243537B (en) Data recovery apparatus and method for minimizing errors due to clock skew
CN109254941B (zh) 基于fpga的串行信号时钟同步方法、串转并方法及装置
US9418037B2 (en) SPI interface and method for serial communication via an SPI interface having an SPI protocol handler for evaluating signal transitions of SPI signals
EP3907886A2 (en) Methods and apparatus for data synchronization in systems having multiple clock and reset domains
CN107911102B (zh) 跨时钟域异步数据的同步滤波器和方法
CN110749763A (zh) 一种基于i2s信号的触发方法及示波器
JP3433426B2 (ja) マンチェスタ符号化データをデコーディングするための方法および装置
US7069481B2 (en) Data recovery circuit for minimizing power consumption by non-integer times oversampling
JP3813151B2 (ja) 遷移検出、妥当正確認および記憶回路
CN105471437B (zh) 数据再生电路
CN100414522C (zh) 在线对上传输和接收数据信号的方法及其发送和接收电路
CN103576738A (zh) 一种异步信号跨时钟域处理方法及装置
JP4012907B2 (ja) 非同期伝送方法及びその回路
CN107943739B (zh) 一种基于fpga的多组spi码信号检测验证方法
CN113821075A (zh) 一种异步多比特信号跨时钟域处理方法及装置
JP5369524B2 (ja) クロック・データ・リカバリ回路
CN109039308A (zh) 单一时钟数据同步电路在数据传输中的应用
KR100899781B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
US7616722B2 (en) Method and circuitry for extracting clock in clock data recovery system
US20060098770A1 (en) Synchronizer for passing data from a first system to a second system
CN103688470B (zh) 用于降采样差动曼切斯特编码信号的解码器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant