CN103688355B - 使用硅穿孔的集成电路设计 - Google Patents

使用硅穿孔的集成电路设计 Download PDF

Info

Publication number
CN103688355B
CN103688355B CN201280032257.4A CN201280032257A CN103688355B CN 103688355 B CN103688355 B CN 103688355B CN 201280032257 A CN201280032257 A CN 201280032257A CN 103688355 B CN103688355 B CN 103688355B
Authority
CN
China
Prior art keywords
tsv
circuit element
active circuit
interpolater
stress field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280032257.4A
Other languages
English (en)
Other versions
CN103688355A (zh
Inventor
阿利弗·瑞曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN103688355A publication Critical patent/CN103688355A/zh
Application granted granted Critical
Publication of CN103688355B publication Critical patent/CN103688355B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本文描述了在集成电路（IC）结构中，根据电路系统的物理布局的硅穿孔（TSV）的定位。IC结构可以包括多个第一电路元件（Dl、Gl和S；702、706、710和714；702、706、704和708）；多个第二电路元件（D2、G2和S；704、708、712和716；或710、714、712和716）；多个第一TSV（410和510；605到620；或720到734）；以及多个第二TSV（415和505；625到640；或736到750）。所述第一电路元件和所述第二电路元件与所述第一TSV和所述第二TSV共同包含电路块配置。所述电路块配置相对于至少一个对称轴为对称的。所述第一TSV中的至少一者为虚拟TSV，在没有所述虚拟TSV的情况下，所述电路块配置将不对称。

Description

使用硅穿孔的集成电路设计
技术领域
本说明书内所揭示的一个或多个实施例涉及集成电路（IC）。更确切地说，一个或多个实施例涉及使用硅穿孔来设计IC。
背景技术
可以使用多个裸片来实施集成电路（IC）。电路设计除了可以使用单个较大裸片实施之外，还可以使用多裸片IC结构来实施。通常多裸片IC结构的特征为包括彼此耦合并且放置在单个IC封装内的两个或两个以上的裸片。电路设计通过多个裸片而实施，而不是使用具有单个较大裸片的IC结构来实施。
为了使用多裸片IC结构来实施电路设计，电路设计必须通过多裸片IC结构的各裸片来分区。分区过程将电路设计的电路元件分配到多裸片IC结构的各裸片上。分区过程必然产生一个或多个裸片间信号。裸片间信号指代在多裸片IC结构的不同裸片之间交换的那些信号。
建立裸片之间以及从裸片到IC封装的通信的一种方式为利用称作“硅穿孔”（TSV）的结构。每一个TSV可以表征为延伸通过多裸片IC结构的裸片的垂直导电通路。每一个TSV可以用于使在裸片的顶部表面上的节点与在同一裸片的底部表面上的不同节点电耦合，其中TSV延伸通过所述裸片。例如，TSV可以用于使位于包括TSV的第二裸片之上的第一裸片的节点与位于第二裸片之下的第三裸片的节点耦合，或者与位于第二裸片之下的IC封装的节点耦合。
发明内容
在集成电路（IC）结构中，根据在给定裸片上的电路系统的物理布局的TSV定位可以获得电路设计的电路块的改进操作特征。在一个实施例中，IC结构包括多个第一电路元件；多个第二电路元件；多个TSV；以及多个第二TSV。第一电路元件以及第二电路元件和第一TSV以及第二TSV共同包含电路块配置。电路块配置相对于至少一个对称轴为对称的。第一TSV中的至少一者为虚拟TSV，在没有所述虚拟TSV的情况下，电路块配置将不对称。
在一些实施例中，多个第一电路元件以及多个第二电路元件包括至少一个第一有源电路元件；并且在虚拟TSV与第一有源电路元件之间的距离足够小，从而使得虚拟TSV促成第一有源元件的应力场。
电路块配置可以相对于两个对称轴为对称的。多个第一TSV和多个第二TSV的质心位置可以与电路块配置的质心位置相同。第一有源电路元件可以放在多个第一TSV和多个第二TSV中的至少一个TSV的常规禁入区域内。IC结构可以包含内插器。
在一些实施例中，第一电路元件包括至少一个第一有源电路元件；并且第二电路元件包括至少一个第二有源电路元件。由于虚拟TSV的存在，第一有源电路元件所受到的应力场与第二有源电路元件所受到的应力场大体上相同。
第一有源电路元件以及第二有源电路元件共同可以包含差分晶体管对。第一有源电路元件以及第二有源电路元件可以耦合到高性能时钟分布网络的不同节点上。
还描述了使用TSV的集成电路设计的方法。该方法可包括使用处理器来确定电路块的第一有源电路元件所受到的应力场与该电路块的第二有源电路元件所受到的应力场是不匹配的。该方法可以包括通过针对TSV修改裸片的布局来减少第一有源电路元件的应力场与第二有源电路元件的应力场之间的不匹配。
在一个方面中，减少不匹配可以包括调节TSV的位置，其中所述TSV促成第一有源电路元件或第二有源电路元件中任一者的应力场。例如，调节TSV的位置可以包括调节TSV的位置从而产生对称的TSV以及电路块配置。
在另一方面中，减少不匹配可以包括在距第一有源电路元件预定的距离内添加虚拟TSV。例如，添加虚拟TSV可以包括添加虚拟TSV从而产生对称的TSV以及电路块配置。在另一实例中，添加虚拟TSV可以包括场添加虚拟TSV从而产生与第一有源电路元件的应力场重叠的额外应力场。
确定第一有源电路元件所受到的应力场与第二有源电路元件所受到的应力场不匹配可以包括：根据电路块相对于TSV的对称性来确定不匹配。另外地或可替代地，确定第一有源电路元件所受到的应力场与第二有源电路元件所受到的应力场不匹配可以包括：根据TSV距第一有源电路元件以及第二有源电路元件的距离来确定不匹配。
另一实施例可以包括用于使用TSV的电路设计的系统。该系统可以包括具有程序代码的存储器以及耦合到存储器上的处理器。在执行程序代码之后，处理器可以经配置以执行多个操作。操作可以包括确定电路块的第一有源电路元件所受到的应力场与电路块的第二有源电路元件所受到的应力场不匹配，以及通过针对TSV修改裸片的布局来减少第一有源电路元件的应力场与第二有源电路元件的应力场之间的不匹配。
减少不匹配可以包括调节TSV的位置，其中所述TSV促成第一有源电路元件或第二有源电路元件中任一者的应力场。例如，调节TSV的位置可以包括调节TSV的位置从而产生对称的TSV以及电路块配置。
另外地或可替代地，减少不匹配可以包括在距第一有源电路元件预定的距离内添加虚拟TSV。例如，添加虚拟TSV可以包括添加虚拟TSV从而产生对称的TSV以及电路块配置。在另一实例中，添加虚拟TSV可以包括添加虚拟TSV从而产生与第一有源电路元件的应力场重叠的额外应力场。
确定第一有源电路元件所受到的应力场与第二有源电路元件所受到的应力场不匹配可以包括：根据电路块以及TSV的对称性来确定不匹配。另外地或可替代地，确定第一有源电路元件所受到的应力场与第二有源电路元件所受到的应力场不匹配可以包括：根据TSV距第一有源电路元件以及第二有源电路元件的距离来确定不匹配。
另一实施例可以包括：包括非瞬时性数据存储媒体的装置，所述数据存储媒体可以被具有处理器以及存储器的系统使用。数据存储媒体可以存储程序代码，当由系统执行时，所述程序代码使得系统执行操作。操作可以包括确定电路块的第一有源电路元件所受到的应力场与电路块的第二有源电路元件所受到的应力场不匹配，以及通过针对TSV修改裸片的布局来减少第一有源电路元件的应力场与第二有源电路元件的应力场之间的不匹配。
减少不匹配可以包括调节TSV的位置，其中所述TSV促成第一有源电路元件或第二有源电路元件中任一者的应力场。调节TSV的位置可以包括调节TSV的位置从而产生对称的TSV以及电路块配置。减少不匹配可以包括在距第一有源电路元件预定的距离内添加虚拟TSV。
附图说明
图1为说明根据本说明书内所揭示的一个实施例的多裸片集成电路（IC）结构的局部解剖图的第一框图。
图2为说明根据本说明书内所揭示的另一实施例的多裸片IC结构的截面侧视图的第二框图。
图3为说明根据本说明书内所揭示的另一实施例的围绕硅穿孔（TSV）的多裸片IC结构内的应力的示例性效果的第三框图。
图4为说明根据本说明书内所揭示的另一实施例的差分晶体管对的局部解剖布局图的第四框图。
图5为说明根据本说明书内所揭示的另一实施例的差分晶体管对的局部解剖布局图的第五框图。
图6为说明根据本说明书内所揭示的另一实施例的差分晶体管对的局部解剖布局图的第六框图。
图7为说明根据本说明书内所揭示的另一实施例的时钟网络的局部解剖布局图的第七框图。
图8为说明根据本说明书内所揭示的另一实施例的示例性计算系统的第八框图。
图9为说明根据本说明书内所揭示的另一实施例的使用TSV设计IC的方法的流程图。
具体实施方式
尽管本说明书以权利要求作为结论，这些权利要求界定一个或多个被当作是新颖的实施例的特征，但是应相信，可以通过考虑结合附图所做的描述而更好地理解一个或多个实施例。按要求，本说明书内揭示了一个或多个详细的实施例。然而，应了解，所述一个或多个实施例仅为示例性的。因此，本说明书内所揭示的特定结构以及功能性细节并不解释为限制性的，而是仅作为权利要求书的依据以及作为用于教示所属领域的技术人员在实际的任何适当详细结构中以各种方式应用所述一个或多个实施例的代表性依据。此外，本文所使用的术语以及短语并不意欲为限制性的，而是提供本文所揭示的一个或多个实施例的可理解描述。
本说明书内所揭示的一个或多个实施例涉及集成电路（IC），并且更确切地说，涉及使用硅穿孔（TSV）来设计IC。在IC内使用或包括TSV可以对在其中实施的电路系统的性能产生影响。例如，包括TSV可以在实施TSV的特定裸片内诱导或产生应力场。由TSV诱导出的应力场会影响有源电路元件的性能，并且因此延伸开来，会影响使用诸如晶体管等有源电路元件构建的更加复杂的电路或电路块。例如，与不存在TSV的情况下的有源电路元件的性能相比，当受到由接近有源电路元件的TSV诱导出的应力场的影响时，有源电路元件的性能通常不同并且退化。
根据本说明书内所揭示的一个或多个实施例，根据在给定裸片上的电路系统的物理布局（布局）的一个或多个TSV的定位或位置可以被确定以获得电路设计的电路块的改进操作特征。例如，诸如差分晶体管对的电路块的性能会受一个或多个TSV的存在或接近的影响，所述差分晶体管对常规地用作电子电路内的构建块。位于围绕电路块的给定区域内的一个或多个TSV的定位可以经调节以确保电路块的每一个有源电路元件的一个或多个选定的操作特征均匀地受到由一个或多个TSV诱导出的应力场的影响。
例如，TSV相对于差分晶体管对类型的电路块的特定放置可以导致该电路块的每一个晶体管以大体上均匀的方式受TSV的应力场的影响。因此，由于由TSV诱导出的应力场以相同或相似的方式影响每一个此种有源电路元件，所以根据具体情况，诸如电路块的驱动电流以及时延等的特征可以保持在很大程度上不受一个或多个TSV的存在的影响，所述TSV可以影响电路块的单独有源电路元件的操作。
图1为说明根据本说明书内所揭示的一个实施例的多裸片IC结构（IC结构）100的局部解剖图的第一个框图。在一个方面中，IC结构100说明用以在单个封装内堆叠IC的多个裸片的包装方法。IC结构100可以包括硅内插器（内插器）105、裸片110，以及裸片115。
内插器105可以为具有平坦表面的裸片，在所述平坦表面上可以水平地堆叠裸片105以及裸片110。如图所示，裸片105以及裸片110可以并列位于内插器105的平坦表面上。尽管在图1内利用两个水平堆叠的裸片来实施，然而IC结构100也可以利用两个以上水平堆叠的裸片来实施。在另一个实施例中，裸片115可以垂直地堆叠在裸片110的顶部上。在又另一实施例中，内插器105可以被用作两个垂直堆叠的裸片之间的中间层。在该情况下，内插器105可以使垂直堆叠的裸片在多裸片IC封装内彼此分离。
内插器105可以为多裸片IC结构的两个或两个以上裸片提供共同的安装表面以及电耦合点。内插器105可以充当用于裸片之间的互连路由的中间层或充当用于IC结构100的接地平面或电源平面。内插器105可以利用硅晶片衬底来实施，不论该硅晶片衬底掺杂或未掺杂N型和/或P型杂质。内插器105的制造可以包括一个或多个额外的处理步骤，所述额外的处理步骤使一个或多个金属互连层能够沉积。这些金属互连层可以包括铝、金、铜、镍、各种硅化物，和/或类似者。
可以使用一个或多个额外的处理步骤来制造内插器105，所述额外的处理步骤使一个或多个电介质或绝缘层（例如，二氧化硅等）能够沉积。此外，可以使用一个或多个额外的处理步骤来制造内插器105，所述额外的处理步骤允许创建有源电路元件（例如，晶体管装置和/或二极管装置等）。如上文所提到，一般来说，内插器105为裸片，并且其特征为存在一个或多个TSV，所述TSV将在本说明书内得到更加详细的描述。
图2为说明根据本说明书内所揭示的另一实施例的多裸片IC结构的截面侧视图的第二框图。更确切地说，图2说明了沿切线2-2的截取的图1所示IC结构100的视图。由此，在整个本说明书中，相同的编号将用于指代相同的项。
参考图2，裸片110以及裸片115中的每一者可以通过焊料凸块205电耦合到内插器105上。此外，每一个焊料凸块205可以用以将裸片110以及裸片115物理地附接到内插器105上。例如，通过焊料凸块205，内插器105耦合到裸片110上。类似地，通过焊料凸块205，裸片115耦合到内插器105上。
尽管裸片110以及裸片115到内插器105的耦合通过焊料凸块205来实现，但是各种其它技术也可以用于将内插器105耦合到裸片110以及裸片115上。例如，接合线或边缘线可以用于将裸片110以及裸片115耦合到内插器105上。在另一实例中，粘合材料可以用于将裸片110以及裸片115物理地附接到内插器105上。由此，如图2内所说明，裸片110以及裸片115通过焊料凸块205到内插器105上的耦合是出于说明的目的而提供，并且并不意欲限制本说明书内所揭示的一个或多个实施例。
内插器105内的互连材料可以用于在裸片110与裸片115之间传递裸片间信号。例如，互连件215可以耦合到焊料凸块205A以及焊料凸块205B中的每一者上以将裸片110耦合到裸片115上，从而允许在裸片110与裸片115之间进行裸片间信号的交换。此外，内插器105可以利用多个导电层来实施，所述导电层可以利用通孔（未图示）耦合到一起。在该情况下，互连件215可以在两个或两个以上导电层内实施，所述导电层使用插器105内的通孔耦合到一起。用以在内插器105内实施互连的多个导电层的使用使得更多数目的信号被路由并且在内插器105内实现信号的更加复杂的路由。
在本说明书内，相同的参考标号用于指代终端、信号线、导线，以及其对应的信号。就此而言，在本说明书内，术语“信号”、“导线”、“连接”、“终端”，以及“引脚”有时可以互换使用。还应了解，术语“信号”、“导线”或类似者可以表示一个或多个信号，例如，通过单个导线的单个比特的传输或通过多个平行导线的多个平行比特的传输。此外，每一个导线或信号可以根据具体情况表示在由信号或导线连接的两个或两个以上部件之间的双向通信。
焊料凸块220可以用于将内插器105电耦合到表面235上。表面235可以表示（例如）多裸片IC封装，其中IC结构100在所述多裸片IC封装内实施。焊料凸块220进一步可以直接将IC结构100耦合到在多裸片IC封装外部的节点上。例如，焊料凸块220可以用于将内插器105物理地附接到表面235上。TSV225表示通孔，当所述通孔填充满导电材料时，其形成垂直地横向（例如，延伸）穿过内插器105的大部分（如果不是全部）的电连接。
TSV225可以通过在内插器105内钻或蚀刻一个开口来实施，所述开口从第一平坦表面（也即，焊料凸块205所耦合到的表面）延伸直到第二平坦表面（也即，焊料凸块220所耦合到的表面）。随后导电材料可以沉积在TSV225内。可以用于填充TSV225的导电材料的实例可以包括，但不限于铜、铝、金、铜、镍，各种硅化物，和/或类似者。在另一实例中，TSV225可以大体上横穿内插器105以将焊料凸块220与一个或多个金属层耦合，所述一个或多个金属层被用以形成互连件215。
随后互连件215以及一个或多个常规的通孔可以将TSV225耦合到焊料凸块205上。
结合焊料凸块220，TSV225将裸片110耦合到表面235上。如上文所提到，可以使用一个或多个额外的处理步骤来在内插器105内实施有源电路元件。通常利用多裸片IC结构，硅内插器的较大部分（包括围绕互连件以及TSV的部分）保持未被使用。根据本说明书内所揭示的一个或多个实施例，诸如晶体管以及二极管等的有源电路元件可以在内插器105的未使用的各部分内实施。
因此，如图2内所示，内插器105的第一平坦表面可以被物理地耦合到裸片110以及裸片115上。内插器105的第二平坦表面可以被物理地耦合到表面235上。可以使用与内插器105相比可以具有不同热膨胀系数的材料来实施裸片110和裸片115以及表面235中的每一者。因此，在经受温度变化时，内插器105、裸片110和裸片115以及表面235可以以不同的速率膨胀。
当在系统内实施时，包括内插器105、裸片110和裸片115，以及表面235的IC封装会受到在IC封装外部的温度变化的影响。此外，在通电状态下，IC结构100内的电路元件可以产生能够改变内插器105、裸片110和裸片115，以及表面235的温度的热量。温度的变化可以引起内插器105、裸片110和裸片115，以及表面235中的每一者的继续膨胀和收缩。
因为裸片110和裸片115以及表面235中的每一者都可以具有与内插器105不同的热膨胀系数，所以每一者都可以以与内插器105不同的速率膨胀和收缩。随着裸片110和裸片115以及表面235中的每一者物理地耦合到内插器105上，在内插器105、裸片110和裸片115，以及表面235之间的不同膨胀和收缩速率使得力被施加到各个部件上。这些力可以在内插器105内产生应力，所述应力会在围绕通过内插器105的开口（诸如TSV225）的区域中增加。
此外，用于填充TSV225的导电材料可以具有与内插器105不同的热膨胀系数。在该情况下，用于填充每一个TSV225的导电材料可以以与内插器105不同的速率膨胀和收缩。因此，导电材料可以从TSV225内将额外的力施加到内插器105上，从而进一步增加了施加到围绕TSV225的内插器105区域上的应力。
图3为说明根据本说明书内所揭示的另一实施例的围绕TSV的多裸片IC内插器内的应力的示例性效果的第三框图。更确切地说，图3说明了一种方式，通过此方式施加到多裸片IC内插器（诸如内插器105）上的力可以导致应力的施加以及应力场的产生。图3说明了使应力集中在围绕TSV（诸如TSV225）的区域中所用的方式。
如先前所描述，内插器105到一个或多个裸片以及IC封装上的物理耦合可以导致力被施加到内插器105上。TSV225内的导电材料也可以导致力被施加到内插器105上。所述力可以在用于实施内插器105的材料内产生应力。一般来说，此应力会在围绕通过内插器105的任何开口（诸如TSV225）的内插器105区域中或周围增加。
为了更好地说明力如何在内插器105内诱导出应力场，图3描绘了一维情况，其中单轴力被施加到内插器105上。事实上，三维力可以被施加到内插器105上，所述三维力可以沿着三个正交轴或在三个正交轴之间进行定向，所述正交轴界定了内插器105的定位。就此而言，由TSV225诱导出的应力场并不限于沿着线335向外延伸，而是可以在相对于TSV225的所有方向上向外延伸。应了解，图3未按比例绘制。图3经绘制以更清楚地说明可以围绕TSV（诸如TSV225）而诱导出的应力。
参考图3，沿着边缘315以及边缘320将单轴力施加到内插器105上。向内插器105施加力会在用于实施内插器105的材料内产生张应力。通过每一个箭头305示出了施加到内插器105的边缘区域上的力。
通过每一个箭头310示出了内插器105内存在的张应力（应力）。每一个箭头305的取向以及长度分别表明被施加到内插器105的边缘315以及边缘320上的力的方向以及量值。类似地，每一个箭头310的取向以及长度分别表明在内插器105的各区域内所产生的应力的方向以及量值。
当力被施加到内插器105上时，材料中任何的不连续性（例如，TSV225）都会影响在围绕该不连续性的区域中的应力集中或应力场。因此，TSV225增加了围绕TSV225的内插器105区域中的应力。参考图3，TSV225被实施为填充满导电材料并且具有直径330的圆形开口。
由内插器105内的TSV225的存在所诱导出的应力通常集中在TSV225的开口的边缘处，并且当远离TSV225而移动时，所述应力沿着线335减小。换句话说，应力在内插器105内沿着某一轴线最大化，在与将力施加到内插器105上的方向垂直的方向上（也即，在此情况下沿着直径330），该轴线对称地平分TSV225。一般来说，在内插器105的平行于直径330但却在直径330上方或下方的区域中，应力以标准化方式分布。例如，内插器105内沿着线340的应力的量值已经返回至标准化以及平均分布的应力。
一般来说，沿着TSV225的边缘在点345以及点350处的张应力集中可以通过表达式来描述。在关于σ3的表达式内，σ1表示内插器105内（例如，沿着线340）的均匀的，或平均的张应力。变量a为与力的方向平行的TSV225的半径。变量b为与力的方向垂直的TSV225的半径。对于大体为圆形的TSV（诸如TSV225），a的长度大致等于b的长度。因此，表达式减少至值2并且σ3=3σ1。关于σ3的表达式表明在点345以及点350（也即，σ3）处的张应力集中大约为平均张应力的三倍。通常表示为Kt的短语“应力集中系数”可以被定义为Kt=σ3/σ1=3。
在内插器105内存在增加的应力可以影响在内插器105内实施的有源电路元件的性能。例如，应力可以引起内插器105内的有源电路元件内的载流子迁移率的变化。参考由TSV225所诱导出的应力场。考虑到在沿着线335围绕TSV225的区域中，内插器105内的应力集中更大，因此作为由TSV225所诱导出的增加的应力集中的结果，沿着线335而定位的有源装置的性能可以发生变化。
如上文所提到，图3仅说明了沿着边缘315以及边缘320施加到内插器105上的单轴力。如上文所提到，通过TSV225而产生或诱导出的实际应力场在所有方向上向外延伸。随着应力场更加远离TSV225而移动，应力场集中不断下降直到应力集中达到平均张应力水平为止。一般来说，应力集中或水平以1/D的速率降低，其中“D”表示距TSV225的周界的距离。例如，通过在点355以及点360处远离TSV225移动，由TSV225诱导出的应力场的应力水平达到标准化张应力水平。
常规的设计技术利用禁入区域（KOZ）的概念来减少TSV诱导出的应力对有源电路元件的影响。KOZ通常指示界定了围绕TSV的裸片（诸如内插器105）内的特定区域，有源电路元件将不在所述区域内定位或实施，以避免与应力相关的有源电路元件的性能问题。然而，当TSV的数目增加时，被界定为围绕每一个TSV的许多KOZ会显著减少用于实施有源电路元件的裸片的可用区域。此外，来自两个或两个以上TSV的应力场的叠加会增加完全消除TSV诱导的应力的难度。
在一些情况下，根据在有源电路元件的一个或多个操作特征（诸如驱动电流或类似者）中的退化来界定KOZ。以此方式，KOZ被界定为在周界处的终端，在所述终端外，在该位置处实施的有源电路元件的选定操作特征以预定的数量或百分比退化或者不进行任何退化（与不存在TSV的情况相比）。然而，使用有源电路元件的操作特征中的退化措施仍可以产生某种情形，在所述情形中，TSV诱导出的应力可以以与影响同一电路块的另一有源电路元件不同的方式影响电路块的一个有源电路元件。
例如，考虑差分晶体管对的情况。尽管两个晶体管在可接受的公差范围内运行，但是该对的一个晶体管可以以与该对的另一个晶体管不同的方式受到给定TSV的影响。类似地，在通常用于输入/输出电路的上拉电路和/或下拉电路内使用的晶体管可以以不同方式受给定TSV的影响。作为另一个实例，高性能时钟分布网络的不同节点可以以不同方式受一个或多个TSV的影响，从而导致高性能时钟分布网络的节点之间的性能差异。这些差异会产生某种情形，在所述情形中电路设计不符合设计目标，或者电路设计的实际性能尽管符合设计目标，但却以与预期不同的方式操作。
在说明中，考虑到一种情况，在所述情况下，在包括TSV以及预制电路块的多裸片IC结构内实施电路设计。包括预制电路块的一些IC可以经编程以执行特定的功能，其中一个实例为现场可编程门阵列（FPGA）。FPGA通常包括可编程单元片的阵列。这些可编程单元片可以包括，例如输入/输出块（IOB）、可配置逻辑块（CLB）、专用的随机存取存储器块（BRAM）、乘法器、数字信号处理块（DSP）、处理器、时钟管理器、延迟锁定环路（DLL）等等。
每一个可编程单元片通常包括可编程互连电路系统和可编程逻辑电路系统两者。可编程互连电路系统通常包括具有不同长度的大量互连线，所述互连线通过可以包括有源电路元件的可编程互连点（PIP）互连。可编程逻辑电路系统使用可编程元件来实施用户设计的逻辑，所述可编程元件可以包括，例如函数发生器、寄存器、算术逻辑等等，所述可编程元件还可以包括有源电路元件。
通常，通过将配置数据流加载到定义可编程元件的配置方式的内部配置存储器单元中，对可编程互连电路系统以及可编程逻辑电路系统进行编程。配置数据可以通过外部装置从存储器（例如，从外部PROM）中读出或写入FPGA中。单独存储器单元的聚集状态随后确定FPGA的功能。
FPGA仅为可编程IC的一种类型。可编程IC的另一类型为复杂的可编程逻辑装置，或CPLD。CPLD包括由互连开关矩阵连接在一起并且连接到输入/输出（I/O）资源上的两个或两个以上“功能块”。CPLD的每一个功能块包括类似于用于可编程逻辑阵列（PLA）以及可编程阵列逻辑（PAL）装置中的结构的两层与/或（AND/OR）结构。在CPLD中，配置数据通常以片上方式存储在非易失性存储器中。在一些CPLD中，配置数据以片上方式存储在非易失性存储器中，随后作为初始配置（编程）序列的一部分被下载到易失性存储器上。
对于所有这些可编程IC，由出于所述目的而提供给装置的数据位来控制装置的功能性。数据位可以存储在易失性存储器（例如，在FPGA和一些CPLD中的静态存储单元）中、非易失性存储器（例如，在一些CPLD中的快闪存储器）中、或任何其他类型的存储单元中。
通过涂覆以可编程的方式与装置上的各种元件互连的处理层（诸如金属层）来对其它可编程IC进行编程。这些可编程IC被称为掩模可编程装置。可编程IC还可以用其他方式来实施，例如，使用熔丝或反熔丝技术。短语“可编程IC”可以包括，但不限于这些装置并且进一步可以包含仅部分可编程的装置。例如，一种类型的可编程IC包括硬编码的晶体管逻辑和以可编程的方式与硬编码的晶体管逻辑互连的可编程开关结构的组合。另一类型的可编程IC可以为包括可编程电路系统的专用IC（ASIC）。
在任何情况下，应当了解，仅由于每一个对应的电路块相对于一个或多个TSV以及由每一个这种TSV产生的应力场的位置，在可编程IC内TSV的存在会使得两个相同电路块以不同方式运行。相似或相同电路块的此种不同或不一致的性能对于电路设计者而言会产生问题，并且使在多裸片可编程IC内可靠地实施电路设计变得困难。
由一个TSV或一个以上TSV所诱导出的应力场可以使用各种不同技术中的任何一种来确定。在一个方面中，对于给定IC封装，可以对力以及合成应力进行整体分析。随着合成应力场以数学方式产生，可以对力进行估计或测量。例如，在IC封装的单个裸片内，应力场可以以数学方式建模。可以应用并且细分开发用于IC封装的宏观模型以提供微观模型，所述微观模型在遍及裸片的单独有源电路元件级处是可适用的。例如，当应力被施加到一个或多个不同的有源电路元件上时，可以评估遍及整个内插器的应力的局部效果以估计从单独的TSV产生的应力场。在一个方面中，当TSV诱导出所述应力场时，在每一个有源电路元件与TSV之间的距离可以用于评估或确定有源电路元件所经受的应力场。
在另一方面中，当从利用各种TSV和/或有源电路元件的配置而构建的测试结构中测量出时，实验数据可以被确定用于有源电路元件。可以测量有源电路元件的各种操作特征，诸如有源电路元件的饱和电流或类似者。测量到的操作特征可以与有源电路元件的物理特性等相关联，例如，与TSV位置相比的有源电路元件的取向、有源电路元件的宽度、有源电路元件的长度、有源电路元件是N型装置还是P型装置或类似者。从实际的硅原型结构中测量出的数据可以用于产生模型，所述模型可以用于IC设计仿真和/或优化的目的。
图4为说明根据本说明书内所揭示的另一实施例的差分晶体管对（差分对）的局部解剖布局图的第四框图。就对应于设计掩模的平坦几何形状而言，“布局”可以指代对IC结构或其部分的表示，所述设计掩模使得金属层、氧化物区域、扩散区域，或组成IC的装置的其它层图案化。图4说明了差分对405。差分对405包括第一晶体管以及第二晶体管。第一晶体管由漏极D1、栅极G1，以及与第二晶体管共享的源极S形成。差分对405的第二晶体管由漏极D2、栅极G2，以及源极S形成。
差分对405位于两个TSV410与TSV415之间。出于说明的目的，TSV410以及TSV415可以以大体上相似或相同的形状来实施并且可以调整为大体上相同的尺寸。例如，当实施为圆形TSV时，TSV410以及TSV415可以具有大体上等效的直径。示出了二维坐标系以用于参考。例如，对应于所示的二维坐标系，可以将具有形式（x，y）的坐标分配给各组件，诸如TSV410和TSV415、漏极D1和漏极D2、源极S，以及栅极G1和栅极G2。
如图所示，TSV410与差分对405相距距离X1而定位。因为TSV410大体上与源极S对齐，例如，其中TSV410的中心与源极S的中心在y轴上对齐，所以TSV410与差分对405的第一晶体管以及第二晶体管等距。因此，差分对405的第一晶体管以及第二晶体管中的每一者受到由TSV410所诱导出的相同应力场。就此而言，当由TSV410诱导出应力场时，第一晶体管所受到的应力场与第二晶体管所受到的应力场相匹配。
类似地，TSV415与差分对405相距距离X1而定位。TSV415大体上与源极S对齐，并且因此，与差分对405的第一晶体管以及第二晶体管等距。因此，差分对405的第一晶体管以及第二晶体管中的每一者受到由TSV415所诱导出的相同应力场。就此而言，当由TSV415来诱导时，第一晶体管所受到的应力场与第二晶体管所受到的应力场相匹配。
因为由于从TSV410以及TSV415所诱导出的应力效应，每一个晶体管很可能以大体上相同的方式以及以大体上相同的数量退化，所以差分对405的第一晶体管以及第二晶体管保持匹配。因此，假设第一晶体管以及第二晶体管在调整大小及其类似者上具有匹配的物理特征，那么可以预期，尽管存在TSV410以及TSV415，但每一个晶体管会以相同或相似的方式执行，例如，具有相同或相似的操作特征。尽管存在和/或接近TSV410以及TSV415，但晶体管对405的第一晶体管以及第二晶体管继续匹配。
在一个实施例中，就由TSV所诱导出的应力场而言，由该TSV所传递的特定类型的信号可以忽视。再次参考图4，例如，TSV410可以传递电路设计、电源，或地面的信号或耦合到该信号上。由TSV410诱导出的应力场可以如本说明书内所描述而确定，与TSV410是耦合到信号、电源，还是地面上无关。
出于说明的目的，可以测量距每一个TSV结构的中心的距离。只要相对于给定电路块以及围绕该电路块的TSV以一致的方式进行距离测量，那么（如果优选）还可以测量距每一个TSV结构的外周界的距离。
应了解，TSV410可以和TSV415相距差分对405不同的距离而定位。为了TSV410以及TSV415中的每一者都能使差分对405的第一晶体管以及第二晶体管受到相匹配的应力场（例如，其中差分对405的每一个晶体管经历来自每一个TSV的相同或大体上相似的应力效应），TSV410以及TSV415将沿着平分源极S的水平线而定位。
图5为说明根据本说明书内所揭示的另一实施例的差分晶体管对的局部解剖布局图的第五框图。更确切地说，图5说明了差分对405。
如图所示，如参考图4所描述，TSV410以及TSV415中的每一者与差分对405相距距离X1而定位。
由于TSV505以及TSV510中的每一者的定位以及差分对405的取向，所以TSV505以及TSV510中的每一者可以相对于x轴而对齐，例如，具有相同的x坐标。此外，TSV505与差分对405的边缘相距距离Y1而定位。类似地，TSV510与差分对405的边缘相距相同距离Y1而定位。应了解，通过将差分对405的第一晶体管以及第二晶体管实施为相匹配的有源电路元件，TSV505以及TSV510可以与具有某一y坐标的水平线等距，所述水平线大体上平分源极S。可以使TSV410、TSV415、TSV505，以及TSV510中的每一者成为大体上相同的形状并且调整为大体上相同的尺寸。
TSV505以及TSV510与形成差分对405的第一晶体管以及第二晶体管的源极S是等距的。由于差分对405的取向，TSV505以及TSV510必须与差分对405的源极S相距相同的距离而定位，这与可以与差分对405相距不同的距离而定位的TSV410以及TSV415不同。由于TSV505更加接近第晶体管，例如与D2相比更加接近D1，所以TSV505可以在第一晶体管上诱导出比在第二晶体管上更大的应力。由于TSV510更加接近第二晶体管，例如与D1相比更加接近D2，所以TSV510可以在第二晶体管上诱导出比在第一晶体管上更大的应力。当如图所示TSV505以及TSV510与差分对405的源极S等距时，由TSV505以及TSV510产生的应力场的超定位或组合使差分对405的第一晶体管以及第二晶体管都受到相同或相匹配的应力场。如果TSV505和TSV510与差分对405相距不同的距离而定位，那么由TSV505以及TSV510诱导出的应力场的组合将不会组合以产生匹配的应力场。第一晶体管将受到与第二晶体管不同的来自TSV505以及TSV510的应力场，从而导致形成差分对405的有源电路元件的操作特征不匹配。
因此，使用图5中所说明的TSV定位，由TSV505以及TSV510中的每一者所诱导出的应力场对差分对405的第一晶体管以及第二晶体管产生相同的效应。第一晶体管受到与第二晶体管相同的应力场，所述应力场由TSV410、TSV415、TSV505，以及TSV510中的每一者诱导出。因此，类似于图4中所呈现的实例，假设第一晶体管以及第二晶体管具有匹配的物理特征，那么可以预期，尽管存在TSV410、TSV415、TSV505，以及TSV510，但每一个晶体管仍以相同或相似的方式执行。
图6为说明根据本说明书内所揭示的另一实施例的差分晶体管对的局部解剖布局图的第六框图。更确切地说，图6说明了安置在TSV605到TSV620的第一列与TSV625到TSV640的第二列之间的差分对405。在图6中所说明的实施例中，TSV605到TSV620中的每一者都会对齐并且具有相同的y坐标。类似地，TSV625到TSV640中的每一者都会对齐并且具有相同的y坐标。此外，可以使TSV605到TSV640中的每一者成为大体上相同的形状并且调整为大体上相同的尺寸。
就沿着垂直轴线的间距而言，TSV610以及TSV615可以与具有某一y坐标的水平线等距，所述水平线大体上平分源极S。TSV605以及TSV620可以与平分源极S的水平线等距。TSV630以及TSV635可以与平分源极S的水平线等距。TSV625以及TSV640可以与平分源极S的水平线等距。
在另一实例中，TSV605到TSV620可以为等间隔的。类似地，TSV625到TSV640可以为等间隔的。然而，应了解，只要如参考平分源极S的水平线所描述维持TSV的等距间距，那么未必是这种情况。此外，如图所示，TSV605到TSV620的列可以与差分对405相距距离X2而定位。尽管维持所需的相匹配的应力场，但TSV625到TSV640的列可以与差分对405相距相同距离X2，或如参考图4所讨论的不同距离而定位。
利用所示的对齐以及定位，由TSV605到TSV640中的每一者所诱导出的合成应力场以相同方式影响差分对405的第一晶体管以及第二晶体管。就此而言，差分对405的每一个晶体管所受到的由TSV605到TSV640所诱导出的应力场是匹配的。当第一晶体管以及第二晶体管形成为具有相匹配的物理特性时，每一个晶体管以相同或相似的方式退化，以便在TSV605到TSV640存在的情况下维持匹配的操作特征。
关于图4到图6所说明的实施例示出了各个实例，其中TSV经定位以以相同或大体上相似的方式影响电路块的有源电路元件中的每一者。就此而言，电路块的第一有源电路元件所受到的应力场与电路块的第二有源电路元件所受到的应力场相同或相匹配，所述应力场由一个或多个TSV诱导出。因此，尽管受到由一个或多个对应的TSV所诱导出的一个或多个应力场影响，但第一有源电路元件以及第二有源电路元件仍可以保持匹配。
如参考图4到图6所说明，距离以及对称性可以用作用于确定由TSV所诱导出的在有源电路元件上的应力场相匹配的代替。举例来说，TSV可以经定位以位于距电路块的各单独有源电路元件相等的距离处，所述各单独有源电路元件是相匹配的。在另一实例中，TSV可以经定位以关于电路块对称。例如，在一些情况下，TSV的公共质心的位置可以与电路块的质心位置相同。例如，参考图4到图6中的任一者，TSV可以经定位以使得在图4到图6中每一幅对应的图内所示出的所有TSV相对于电路块而对称，和/或具有与所示出的电路块的质心相同的质心。
对于诸如电路块或两个或两个以上TSV的给定电路结构，“质心”可以指代平行于x轴的对称轴与平行于y轴的对称轴的交点。每一个对称轴可以表示一个分隔线，所述分隔线将两个或两个以上电路元件（例如，形成电路块）的有源表面区域或表面积分成相等并且对称的两半，所述两半存在于对称轴的两侧上。
相对于差分对，对称性可以对电路块的性能产生重大的影响。TSV到晶体管的距离可以为对称性确定的重要部分。对于给定的多裸片IC结构，TSV通常具有固定的直径。随着TSV的直径被固定，留给IC设计者的问题为改变TSV到有源电路元件的距离，以及使用对称性来使在整个电路块上有源电路元件受到均匀的应力场。
诸如TSV尺寸与晶体管尺寸的相对比等的其它因素可以影响所诱导出的应力场内的应力集中。如上文所提到，当远离TSV而移动时，由TSV诱导出的应力以约1/D的速率下降。考虑与较大TSV相距较小距离D而定位的较小晶体管的情况。尽管应力以1/D的速率减弱，但TSV仍很可能在整个晶体管上诱导出在很大程度上均匀的应力。相比之下，当较大晶体管与较小TSV相距同一距离D而定位时，TSV很可能在整个晶体管上诱导出不均匀的应力。
参考图5，例如，当较小晶体管结合相对较大TSV使用时，在差分对405与TSV505或TSV510之间表示为Y1的垂直间距可以不同，而不会导致每一个晶体管所受到的应力场之间的明显的不匹配。可替代地，利用TSV直径与装置尺寸（例如，晶体管的通道长度）的最小比，单个TSV可以位于差分对405之上或之下，而不需要位于相对侧的抵消-平衡TSV。例如，可以包括TSV505或TSV510中的任一者而不需要其它TSV。
图7为说明根据本说明书内所揭示的另一实施例的时钟分布网络的局部解剖布局图的第七框图。图7说明了时钟分布网络（时钟网络）700类型的电路块，所述电路块包括布置在“H”型图案中的节点702到节点718。时钟网络700可以实施为高性能时钟网络，其中就时钟信号分布而言，每一分支经配置以具有匹配的时延特征。例如，从节点718分别到节点702至节点716中的每一者所测量出的信号传播时延可以是大体上等效的。出于说明的目的，节点702到节点718中的每一者可以表示具有一个或多个有源电路元件的缓冲电路块或时钟信号驱动器电路块。
就此而言，节点702、节点706、节点710，以及节点714可以在一列中垂直对齐，其中节点702、节点706、节点710，以及节点714中的每一者具有同一x坐标。类似地，节点704、节点708、节点712，以及节点716可以在一列中垂直对齐，其中节点704、节点708、节点712，以及节点716中的每一者具有同一x坐标。节点702以及节点706可以与通过标记为754的点的水平时钟网络分布线等距。节点702以及节点706中的每一者被描绘为与通过点754的线相距垂直距离Y3而定位。节点704以及节点708可以与通过点754的水平时钟网络分布线等距。节点704以及节点708中的每一者被描绘为与通过点754的线相距垂直距离Y3而定位。
类似地，节点710以及节点714可以与通过标记为756的点的水平时钟网络分布线等距。节点710以及节点714中的每一者被描绘为与通过点756的水平时钟网络分布线相距垂直距离Y3而定位。节点712以及节点716可以与通过点756的水平时钟网络分布线等距。节点712以及节点716的每一者被描绘为与通过点756的水平时钟网络分布线相距垂直距离Y3而定位。
通过点754以及点756的线中的每一者可以与通过点758的水平时钟网络分布线等距。如图所示，通过点754以及点756的线中的每一者被示为与点758相距垂直距离Y4而定位。由节点702、节点706、节点710，以及节点714形成的节点列可以与通过点754、点756，以及点758界定的垂直轴线相距距离X4而定位。类似地，由节点704、节点708、节点712，以及节点716形成的节点列可以与通过点754、点756，以及点758界定的垂直轴线相距距离X4而定位。
就此而言，TSV720到TSV734的第一列可以垂直对齐，从而使TSV720到TSV734中的每一者具有同一x坐标。TSV720到TSV734的第一列中的每一对连续TSV可以以垂直距离Y2分隔开。类似地，TSV736到TSV750的第二列可以垂直对齐，从而使TSV736到TSV750中的每一者具有同一x坐标。TSV736到TSV750的第二列中的每一对连续TSV可以以相同垂直距离Y2分隔开。
此外，TSV726以及TSV728可以与通过点758的水平线等距而定位。类似地，TSV742以及TSV744可以与通过点758的水平线等距。TSV720到TSV734的列可以以距离X3与由节点702、节点706、节点710，以及节点714形成的节点列分隔开。TSV736到TSV750的列可以以距离X3与由节点704、节点708、节点712，以及节点716形成的节点列分隔开。
通过以保持关于时钟分布网络700或就此而言的其它电路块大体对称的方式定位TSV，来自TSV720到TSV750中的每一者的诱导出的应力效应可以被遍及时钟分布网络700的节点702到节点716而均匀施加。明显地，因为应力的效应从TSV处以约1/D的速率减弱，所以节点718受到的TSV736到TSV750的列的影响比TSV720到TSV734的列的影响更大。
在许多实际案例中，时钟分布网络并未以如图7中所示的对称形状实施。包括可编程IC的现代IC（例如）可以包括破坏给定内插器或裸片的网格状布局的各种电路块，诸如处理器、DSP、存储器，及其类似者，从而阻止以对称图案来实施时钟分布网络。在这些情况下，时钟分布网络的不对称性可以导致TSV与时钟网络的节点之间的不同距离，从而产生不同的应力场，并且因此使施加到所述节点上的应力水平不同。由于其中的晶体管的不同性能，所以不同的应力场可以导致时钟网络内不同的时延。
在一些情况下，可以将一个或多个额外TSV添加到裸片的布局上。为了使围绕有源电路元件的应力分布相匹配而添加到裸片布局上的TSV可以被称作“虚拟TSV”。虚拟TSV可以为耦合到电源或地面上的TSV。例如，虚拟TSV不是用以传递电路设计的信号（例如，数据）的TSV。一个或多个虚拟TSV可以被添加到裸片的布局上并且定位在裸片的布局内，从而使选定区域的TSV的应力场与由虚拟TSV诱导出的应力场叠加。可以根据情况定位一个或多个虚拟TSV，以使得通过参考TSV和虚拟TSV的叠加应力场，电路块内选定的有源电路元件受到相同（例如，匹配）的应力场。
图4到图7说明了用于使TSV相对于电路块在裸片或内插器上定位的各种技术。无论是根据到有源电路元件的距离、对称性，还是两者的组合而测量出，TSV都可以重新定位以获得所说明的各种配置。此外，可以添加额外的虚拟TSV以获得所示的此类配置。
图8为说明根据本说明书内所揭示的另一实施例的示例性计算系统（系统）800的第八框图。系统800可以包括通过系统总线815耦合到存储元件810上的至少一个处理器805。由此，系统800可以将程序代码存储在存储元件810内。通过系统总线815，处理器805可以执行从存储元件810中获取的程序代码。例如，在一个方面中，系统800可以实施为适合于存储和/或执行程序代码的计算机。然而，应了解，系统800可以以任何能够执行本说明书内所描述的功能的系统的形式来实施，所述系统具有处理器以及存储器。
存储元件810可以包括一个或多个物理存储装置等，例如，本地存储器820以及一个或多个大容量存储装置825。本地存储器820指代随机存取存储器或通常在程序代码的实际执行期间使用的其它非持久性存储装置。大容量存储装置825可以实施为硬盘驱动器或其它持久性数据存储装置。系统800还可以包括一个或多个高速缓冲存储器（未图示），所述高速缓冲存储器提供至少某些程序代码的临时存储器，以减少在执行期间必须从大容量存储装置825中检索程序代码的次数。
输入/输出（I/O）装置，诸如键盘830、显示器835，以及指针装置（未图示）可以可选地耦合到系统800上。I/O装置可以直接地或者通过插入的I/O控制器来耦合到系统100上。网络适配器也可以耦合到系统800上，以使系统800通过插入专用网络或公共网络来耦合到其他系统、计算机系统、远程打印机，和/或远程存储装置上。调制解调器、电缆调制解调器，以及以太网卡为是可以与系统800一起使用的不同类型的网络适配器的实例。
如图1中所描绘，存储元件810可以存储应力场分析模块840。以可执行程序代码形式实施的应力场分析模块840可以通过系统800来执行。当应用到给定裸片或内插器内的单独的有源装置上时，应力场分析模块840可以确定由各种TSV诱导出的应力场。在另一实例中，对于依赖于到TSV的距离以及由TSV所产生的应力场的有源电路元件，应力场分析模块840可以确定或模型化有源装置，例如，制定spice模型。
图9为说明根据本说明书内所揭示的另一实施例的使用TSV设计IC的方法900的流程图。方法900可以使用参考图1到图7所描述的各种规则以及技术，通过诸如图8中所说明的系统等的数据处理系统来执行。
方法900可以以步骤905开始，其中系统可以对具有在其中实施的一个或多个TSV的内插器（例如，裸片）的电路系统布局进行分析。例如，系统可以确定从有源电路元件到TSV的距离，例如，最靠近的TSV或在每一个有源电路元件的预定距离内的TSV，假设在所述预定距离内该TSV的应力场对有源电路元件的性能有影响。系统还可以确认相关区域，诸如差分对、时钟分布网络，或其它电路结构，在所述电路结构中使用了匹配的有源电路元件。
在步骤910中，系统可以估计出在裸片上的应力场。系统可以估计出由各种TSV产生的应力场并且叠加应力场，所述应力场重叠以遍及内插器而发展应力分布，从而使应力场与单独的电路块以及单独的有源电路元件相关联。
在步骤915中，系统可以确定相关区域是否存在任何不匹配。如上文所讨论，不匹配指代一种情形，其中意图匹配（例如，物理地大体上相同或相等）的至少两个有源电路元件，以及意图实现的彼此之间功能受到不同的应力场。所述两个有源电路元件通常位于相同电路块内，因此如果不紧靠着彼此，那么这两个有源电路元件就位于彼此的预定距离内。例如，当一个电路元件受到的应力水平与其它电路元件所受到的应力水平不同并且差异超过应力的最小量时，可以确认或确定不匹配。
如上文所讨论，用于确定应力场中的不匹配的其它技术可以包括，（例如）确定电路块是否相对于一个或多个围绕的TSV在电路块的每一个有源电路元件的预定范围或距离内对称。另一技术可以包括确定TSV与电路块的有源电路元件之间的距离。例如，系统可以确定在电路块的预定距离内的一个或多个或所有TSV是否与每一个有源电路元件相距相同距离而定位。为了比较以及确定应力场是否匹配，不对称性的程度或距离的量值可以与应力场的量值相关联。例如，如上文所提到，应力以1/D从每一个TSV处降低。
在步骤920中，系统可以选定确认为不匹配的相关区域。在步骤925中，系统可以选定被确定为不匹配应力场的贡献者（例如，至少部分诱导）的每一个TSV，相关区域的有源电路元件受到所述不匹配应力场。
一般来说，应力场之间的不匹配可以通过修改用于TSV的裸片布局来降低。例如，在步骤930中，系统可以调整在步骤925中选定的至少一个TSV的位置。系统可以重新定位TSV，以试图获得不匹配应力场之间的改进或更大的匹配。在步骤935中，系统可以可选地通过添加虚拟TSV来修改布局。添加虚拟TSV可以诱导出另一应力场以叠加在现有的应力场之上，以试图获得在不匹配的应力场之间改进的匹配。例如，当出现超过预定阈值的不匹配（例如，大于步骤915中所描述的应力场不匹配量）时，两个应力场之间的差异可以被确定为太大以至于不能通过重新定位TSV来克服。在这些情况下，可以添加一个或多个虚拟TSV。如上文所提到，虚拟TSV可以经添加以获得对称性，或可以接近一个或多个选定有源电路元件来添加以影响这些有源电路元件所受到的应力场。
在步骤935之后，方法900可以环回到步骤910，以根据步骤930中所调整的任何再定位后或重新定位后的TSV和/或步骤940中所添加的任何添加后的虚拟TSV来估计裸片上的应力场。
应了解，方法900说明了电路设计的示例性方法。在另一个实施例中，虚拟TSV可以仅在预定数目的迭代之后添加，其中再定位的一个或多个TSV未能将不匹配应力场之间的匹配改进至最小量。在另一个实施例中，可以在选定不同的TSV以用于调整之前选定一个TSV以用于迭代的重新定位或再定位。在又另一实施例中，可以进行用于再定位的TSV选择，从而选定对任一不匹配应力场具有最大贡献的TSV，然后选定对任一不匹配应力场具有较小贡献的TSV。
在一个方面中，电路块可以根据来自标准化性能度量值的△（delta）进行评估，其中没有TSV位于围绕电路块的界定区域中。因此，当电路块的性能时改进到在预定量的度量值内时，TSV的调整可以终止，尽管应力场之间的任何不匹配仍然大于所需水平或阈值。
图式中的流程图说明根据本说明书内所揭示的一个或多个实施例的架构、功能性，以及系统、方法和计算机程序产品的可能实施方式的操作。就此而言，流程图中的每一个方框可以表示代码的模块、片段，或部分，所述代码包括实施指定的逻辑功能的可执行程序代码的一个或多个部分。
应当注意，在一些替代的实施中，方框中所提到的功能可以不以各图中所提到的顺序发生。例如，根据所涉及的功能性，连续示出的两个方框实际上可以大体同时执行，或所述方框有时可能以相反顺序执行。还应注意，流程图说明的每一个方框以及流程图说明中方框的组合可以通过专用的基于硬件的系统（所述基于硬件的系统执行指定的功能或动作）或专用硬件和可执行指令的组合来实施。
一个或多个实施例可以用硬件或硬件和软件的组合加以实现。一个或多个实施例可以在一个系统中以集中方式实现或以不同元件散布在若干互连系统上的分布方式来实现。任何种类的数据处理系统或适合于实现本文中所描述方法的至少一部分的其它装置都可适用。
一个或多个实施例进一步可以被嵌入诸如计算机程序产品的装置中，所述装置包含实现本文所描述方法的实施方式的所有特征。该装置可以包括数据存储媒体，例如，非瞬时性计算机可用或计算机可读媒体，所述数据存储媒体存储程序代码，当在包含存储器以及处理器的系统中加载并且执行时，所述程序代码使得系统能够执行本说明书内所描述的功能的至少一部分。数据存储媒体的实例可以包括，但不限于，光学媒体、磁性媒体、磁光媒体、诸如随机存取存储器的计算机存储器、大容量存储装置（例如，硬盘）或类似者。
在本文中，术语“计算机程序”、“软件”、“应用程序”、“计算机可用程序代码”、“程序代码”、“可执行代码”，及其变体和/或组合在当前上下文中指的是一组指令集的任何表示法，包括任何语言、代码或符号，所述指令集意欲使具有信息处理能力的系统执行特定功能，无论是直接执行，还是在以下行为中的一者或两者之后执行：a）转换为另一种语言、代码，或符号；b）采用不同的材料形式进行复制。例如，程序代码可以包括，但不限于，子例程、功能、程序、目标方法、目标实施方式、可执行应用、小应用程序、小服务程序、源代码、目标代码，共享库/动态加载库和/或设计用于在计算机系统上执行的其它指令的序列。
本文所使用的术语“一个”以及“一”被定义为一个或一个以上。本文所使用的术语“多个”被定义为两个或两个以上。本文所使用的术语“另一个”被定义为至少第二个或更多。本文所使用的术语“包括”和/或“具有”被定义为包含，也即，开放的语言。本文所使用的术语“耦合”被定义为连接的，不论是不存在任何插入元件的直接连接，还是存在一个或多个插入元件的间接连接，除非另外指明。两个元件还可以按照机械方式、电方式，或通信连接方式通过通信信道、路径、网络，或系统来耦合。
在不脱离实施例的精神或基本属性的情况下，本说明书内所揭示的一个或多个实施例也可以通过其他形式实施。因此，应参考以上权利要求，而不是参考上述指示一个或多个实施例的范围的说明书。

Claims (14)

1.一种集成电路(IC)结构，其包含：
硅晶片；
实施于所述硅晶片上的多个第一电路元件；
实施于所述硅晶片上的多个第二电路元件；
从所述硅晶片的第一表面延伸到所述硅晶片的第二表面延伸的多个第一硅穿孔(TSV)；以及
从所述硅晶片的所述第一表面延伸到所述硅晶片的所述第二表面延伸的多个第二TSV，
其中所述第一电路元件和所述第二电路元件与所述第一TSV和所述第二TSV共同包含电路块配置；
其中所述电路块配置相对于至少一个对称轴为对称的；以及
其中所述第一TSV中的至少一者为虚拟TSV，在没有所述虚拟TSV的情况下，所述电路块配置将不对称，每一个虚拟TSV不会传递数据信号，并且所述虚拟TSV和所述多个第二TSV中的一个TSV与所述第一多个电路元件中的一个电路元件等距。
2.根据权利要求1所述的IC结构，其中：
所述多个第一电路元件以及所述多个第二电路元件包括至少一个第一有源电路元件；以及
所述虚拟TSV与所述第一有源电路元件之间的距离足够小，从而使所述第一有源元件受到所述虚拟TSV的应力场。
3.根据权利要求1所述的IC结构，其中所述电路块配置相对于两个对称轴为对称的。
4.根据权利要求2所述的IC结构，其中所述电路块配置相对于两个对称轴为对称的。
5.根据权利要求1所述的IC结构，其中所述多个第一TSV和所述多个第二TSV的质心位置与所述电路块配置的质心位置相同。
6.根据权利要求2所述的IC结构，其中所述多个第一TSV和所述多个第二TSV的质心位置与所述电路块配置的质心位置相同。
7.根据权利要求3所述的IC结构，其中所述多个第一TSV和所述多个第二TSV的质心位置与所述电路块配置的质心位置相同。
8.根据权利要求4所述的IC结构，其中所述多个第一TSV和所述多个第二TSV的质心位置与所述电路块配置的质心位置相同。
9.根据权利要求1到8中任一权利要求所述的IC结构，其中所述IC结构包含内插器。
10.根据权利要求1到8中任一权利要求所述的IC结构，其中：
所述第一电路元件包括至少一个第一有源电路元件；
所述第二电路元件包括至少一个第二有源电路元件；以及
其中由于所述虚拟TSV的存在，所述第一有源电路元件所受到的应力场与所述第二有源电路元件所受到的应力场相同。
11.根据权利要求10所述的IC结构，其中所述第一有源电路元件和所述第二有源电路元件共同包含差分晶体管对。
12.根据权利要求10所述的IC结构，其中所述第一有源电路元件以及所述第二有源电路元件耦合到高性能时钟分布网络的不同节点上。
13.根据权利要求10所述的IC结构，其中所述IC结构包含内插器。
14.根据权利要求1所述的IC结构，其中所述至少一个虚拟TSV耦合到接地或电源。
CN201280032257.4A 2011-06-27 2012-01-16 使用硅穿孔的集成电路设计 Active CN103688355B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/170,020 US8560982B2 (en) 2011-06-27 2011-06-27 Integrated circuit design using through silicon vias
US13/170,020 2011-06-27
PCT/US2012/021416 WO2013002844A1 (en) 2011-06-27 2012-01-16 Integrated circuit design using through silicon vias

Publications (2)

Publication Number Publication Date
CN103688355A CN103688355A (zh) 2014-03-26
CN103688355B true CN103688355B (zh) 2016-06-01

Family

ID=45607357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280032257.4A Active CN103688355B (zh) 2011-06-27 2012-01-16 使用硅穿孔的集成电路设计

Country Status (6)

Country Link
US (1) US8560982B2 (zh)
EP (1) EP2724371B1 (zh)
JP (1) JP6009556B2 (zh)
KR (1) KR101770877B1 (zh)
CN (1) CN103688355B (zh)
WO (1) WO2013002844A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264065B2 (en) * 2009-10-23 2012-09-11 Synopsys, Inc. ESD/antenna diodes for through-silicon vias
US8766459B2 (en) * 2010-05-03 2014-07-01 Georgia Tech Research Corporation CMUT devices and fabrication methods
US8604619B2 (en) * 2011-08-31 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via keep out zone formation along different crystal orientations
US20130132023A1 (en) * 2011-11-17 2013-05-23 Advanced Micro Devices, Inc. Structure for characterizing through-silicon vias and methods thereof
US8664768B2 (en) * 2012-05-03 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer having a defined through via pattern
US9026872B2 (en) * 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US9997443B2 (en) 2013-02-25 2018-06-12 Infineon Technologies Ag Through vias and methods of formation thereof
US9030025B2 (en) 2013-03-15 2015-05-12 IPEnval Consultant Inc. Integrated circuit layout
US8957504B2 (en) 2013-03-15 2015-02-17 IP Enval Consultant Inc. Integrated structure with a silicon-through via
US8952500B2 (en) 2013-03-15 2015-02-10 IPEnval Consultant Inc. Semiconductor device
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
CA2952934A1 (en) 2014-06-26 2015-12-30 Island Breeze Systems Ca, Llc Mdi related products and methods of use
WO2017095811A1 (en) * 2015-11-30 2017-06-08 The Regents Of The University Of California Multi-die ic layout methods with awareness of mix and match die integration
CN105866665B (zh) * 2016-03-31 2019-04-05 复旦大学 面向高性能SoC FPGA的功能遍历测试方法
US10497677B1 (en) 2017-02-09 2019-12-03 Xilinx, Inc. ESD protection in a stacked integrated circuit assembly
US10671792B2 (en) * 2018-07-29 2020-06-02 International Business Machines Corporation Identifying and resolving issues with plated through vias in voltage divider regions
US10700041B2 (en) * 2018-09-21 2020-06-30 Facebook Technologies, Llc Stacking of three-dimensional circuits including through-silicon-vias
US11114429B2 (en) 2019-04-23 2021-09-07 Xilinx, Inc. Integrated circuit device with electrostatic discharge (ESD) protection
JP7462269B2 (ja) 2020-05-19 2024-04-05 パナソニックＩｐマネジメント株式会社 半導体装置及び半導体装置の製造方法
JP7434118B2 (ja) 2020-09-11 2024-02-20 ルネサスエレクトロニクス株式会社 半導体装置
CN116344441B (zh) * 2023-02-03 2024-01-12 深圳华芯星半导体有限公司 一种芯片封装方法及计算机可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794327A (zh) * 2009-01-30 2010-08-04 新思科技有限公司 执行三维集成电路设计的rlc建模和提取的方法和设备
CN102074544A (zh) * 2009-10-22 2011-05-25 台湾积体电路制造股份有限公司 具有虚拟结构的硅通孔及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342724A (ja) * 2003-05-14 2004-12-02 Sony Corp 半導体装置およびその製造方法
US6913990B2 (en) * 2003-07-28 2005-07-05 Infineon Technologies Ag Method of forming isolation dummy fill structures
US7763965B2 (en) 2007-09-25 2010-07-27 International Business Machines Corporation Stress relief structures for silicon interposers
JP5099780B2 (ja) * 2008-01-18 2012-12-19 独立行政法人産業技術総合研究所 ３次元集積回路
US8082537B1 (en) 2009-01-28 2011-12-20 Xilinx, Inc. Method and apparatus for implementing spatially programmable through die vias in an integrated circuit
US20100257495A1 (en) * 2009-04-06 2010-10-07 Chan-Liang Wu 3D-IC Verification Method
US8362622B2 (en) 2009-04-24 2013-01-29 Synopsys, Inc. Method and apparatus for placing transistors in proximity to through-silicon vias
US9343463B2 (en) 2009-09-29 2016-05-17 Headway Technologies, Inc. Method of high density memory fabrication
US8264065B2 (en) 2009-10-23 2012-09-11 Synopsys, Inc. ESD/antenna diodes for through-silicon vias

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794327A (zh) * 2009-01-30 2010-08-04 新思科技有限公司 执行三维集成电路设计的rlc建模和提取的方法和设备
CN102074544A (zh) * 2009-10-22 2011-05-25 台湾积体电路制造股份有限公司 具有虚拟结构的硅通孔及其形成方法

Also Published As

Publication number Publication date
US20120331435A1 (en) 2012-12-27
US8560982B2 (en) 2013-10-15
EP2724371B1 (en) 2017-08-30
EP2724371A1 (en) 2014-04-30
KR20140039227A (ko) 2014-04-01
WO2013002844A1 (en) 2013-01-03
JP6009556B2 (ja) 2016-10-19
CN103688355A (zh) 2014-03-26
KR101770877B1 (ko) 2017-08-23
JP2014523645A (ja) 2014-09-11

Similar Documents

Publication Publication Date Title
CN103688355B (zh) 使用硅穿孔的集成电路设计
CN103620770B (zh) 用于集成电路的应力感知设计
KR102423040B1 (ko) 3차원 집적회로 디자인을 생성하는 방법
US9236343B2 (en) Architecture of spare wiring structures for improved engineering change orders
US6701509B2 (en) Integrated circuit power and ground routing
US20080309374A1 (en) Semiconductor integrated circuit, layout design method of semiconductor integrated circuit, and layout program product for same
CN102779201A (zh) 用于将平面设计转换为FinFET设计的系统和方法
CN114896920B (zh) 一种三维堆叠芯片热仿真模型建立及热点温度预测方法
US9305129B2 (en) System for and method of tuning clock networks constructed using variable drive-strength clock inverters with variable drive-strength clock drivers built out of a smaller subset of base cells
JP3352851B2 (ja) 半導体集積回路装置の配線方法
US20220180037A1 (en) Adaptive row patterns for custom-tiled placement fabrics for mixed height cell libraries
JP2005235804A (ja) 半導体装置の設計方法及びプログラム
JP2004288685A (ja) 半導体集積回路のレイアウト設計方法およびレイアウト設計用プログラム
US10755019B2 (en) Method of designing an integrated circuit
WO2014195806A2 (en) Methods and systems for insertion of spare wiring structures for improved engineering change orders
Chang et al. Design-aware partitioning-based 3-D IC design flow with 2-D commercial tools
Jang et al. Voltage optimization of power delivery networks through power bump and TSV placement in 3D ICs
US11829698B2 (en) Guided power grid augmentation system and method
US9406562B2 (en) Integrated circuit and design structure having reduced through silicon via-induced stress
TW202026924A (zh) 由電腦實施的方法及非暫時性電腦可讀取媒體
JP2004157627A (ja) 配置配線プログラムおよび半導体装置の製造方法
Gevorgyan 3D IC cooling mechanism by using signaling vias
JP2007193518A (ja) 半導体集積回路のレイアウト設計方法及び信頼性検証方法
Rexach Ln Monterey, California
Chan et al. A Performance Driven Layout Compaction Optimization Algorithm for Analog Circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant