CN114896920B - 一种三维堆叠芯片热仿真模型建立及热点温度预测方法 - Google Patents

一种三维堆叠芯片热仿真模型建立及热点温度预测方法 Download PDF

Info

Publication number
CN114896920B
CN114896920B CN202210816043.1A CN202210816043A CN114896920B CN 114896920 B CN114896920 B CN 114896920B CN 202210816043 A CN202210816043 A CN 202210816043A CN 114896920 B CN114896920 B CN 114896920B
Authority
CN
China
Prior art keywords
chip
model
thermal
layer
hot spot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210816043.1A
Other languages
English (en)
Other versions
CN114896920A (zh
Inventor
王超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South Central Minzu University
Original Assignee
South Central University for Nationalities
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South Central University for Nationalities filed Critical South Central University for Nationalities
Priority to CN202210816043.1A priority Critical patent/CN114896920B/zh
Publication of CN114896920A publication Critical patent/CN114896920A/zh
Application granted granted Critical
Publication of CN114896920B publication Critical patent/CN114896920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G06N20/10—Machine learning using kernel methods, e.g. support vector machines [SVM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/26—Composites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Geometry (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Data Mining & Analysis (AREA)
  • Medical Informatics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了一种三维堆叠芯片热仿真模型建立及热点温度预测方法，涉及集成电路领域，该三维堆叠芯片的热仿真模型建立方法包括：将3D芯片的相关几何构型信息和热属性相关参数录入有限元软件，进行3D芯片模型的绘制；设置3D芯片模型各部分的有效热导率，并将3D芯片模型置于冷却流体环境中，并进行相关仿真参数设置；基于有限元软件进行仿真计算，得到3D芯片模型在环境温度和对流传热冷却条件下的温度分布及热点温度信息。本发明能够有效提升建模分析方法的利用效率。

Description

一种三维堆叠芯片热仿真模型建立及热点温度预测方法
技术领域
本发明涉及集成电路领域，具体涉及一种三维堆叠芯片的热仿真模型建立方法和一种三维堆叠芯片的热点温度预测方法。
背景技术
由于便携式通信设备（如笔记本电脑、智能手机、智能手表等）的高速发展，当前的集成电路技术已不足以满足未来电子系统的需求，这些系统需要多个子系统的结合（例如传感器、执行器、内存等），且互相之间具有高效处理能力，同时需要最小的占地面积和功耗。因此，三维（3D）集成电路是最有希望满足小型化系统未来需求的解决方案。通过组装多个电子芯片，将它们与硅通孔（Through Silicon Via ，简称TSV）连接在一起以制造3D集成电路，从而使整个系统集成起来。与传统的2D技术相比，3D IC（Integrated circuit，集成电路）提供了卓越的性能，因其结构的功能块间更接近，从而导致可访问的邻居单元数量更多，带宽更高。此外，更短的互连减小了电容，显著降低了芯片系统的总功率，而且还将同步开关事件引起的噪声降至最低，同时具有更高的包装密度，紧凑的占地面积和增强的功能。
随着芯片密度和时钟频率的不断提高，热管理已成为开发3D集成系统的关键问题。热特性将极大地影响电路架构的设计、性能和可靠性。由于介电材料的导热性差，会引起较高的热点温度，导致芯片总体性能较差，相关研究已经表明，结温每升高10 摄氏度，在更高的功率密度和更低的3D结构表面积与体积比影响下，时钟缓冲器性能就会降低1.2％。而且，3D IC中的热点会加速诸如结泄漏和电迁移之类的故障机制，从而导致器件性能下降并降低集成系统的可靠性和使用寿命。因此，对3D IC进行热分析不仅对了解该技术的局限性至关重要，而且对于找到最佳设计结构以最大程度地降低热点温度至关重要。
当前，已经提出了几种解决3D IC散热问题的技术，包括任务调度、布局规划、新型材料（例如碳纳米管、石墨烯）和新型冷却技术（例如热管、微通道）等。但3D IC的散热问题必须从芯片设计的初始阶段就开始考虑，包括处理器核心数量和位置在内的各种参数都会影响功率和散热性能。因此，必须在设计阶段进行详细的热分析，以实施最有效的热管理技术。
因3D IC集成电路系统中的晶体管数量、互连信息以及封装结构的规模和复杂度，已超出了目前有限元仿真软件以及计算机硬件的处理能力，对三维集成电路芯片完整封装结构在不同冷却环境下的热仿真需要对模型进行相应的简化，在电路简化及布局布线优化部分已经有相当多方面的研究，但对芯片完整封装的模型简化还存在诸多问题及难点，如3D芯片层间互连的微凸点，芯片与PCB（Printed Circuit Board，印制电路板）板之间连接的C4凸点，均包裹在热界面材料之中，而且微凸点与C4凸点均为微米或纳米级尺寸，在一个芯片封装中的数量巨大，难以通过精确建模输入有限元进行仿真，其数量规模远超过目前软件能进行仿真的计算极限。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种三维堆叠芯片的热仿真模型建立方法和一种三维堆叠芯片的热点温度预测方法，能够有效提升建模分析方法的利用效率。
为达到以上目的，本发明提供的一种三维堆叠芯片的热仿真模型建立方法，具体包括以下步骤：
将3D芯片的相关几何构型信息和热属性相关参数录入有限元软件，进行3D芯片模型的绘制；
设置3D芯片模型各部分的有效热导率，并将3D芯片模型置于冷却流体环境中，并进行相关仿真参数设置；
基于有限元软件进行仿真计算，得到3D芯片模型在环境温度和对流传热冷却条件下的温度分布及热点温度信息。
在上述技术方案的基础上，所述3D芯片由下往上依次包括基板、多个器件层、TSV、散热器和热沉，且每个器件层均包括TIM层、Die层和核心处理器。
在上述技术方案的基础上，
所述相关几何构型信息包括器件层、散热器、基板、TIM层、TSV的大小、各部件的间距和核心处理器内的功率分布；
所述热属性相关参数包括芯片内各层的材料参数和冷却流体的热特性参数。
在上述技术方案的基础上，所述设置3D芯片模型各部分的有效热导率，具体步骤包括：
将3D芯片模型中的热界面材料层设定为由球体与立方体组成的复合材料部件；
将3D芯片模型中含有TSV的器件层设定为由圆柱体与立方体组成的复合材料部件；
基于热阻串并联方法、积分平均法和Maxwell-Garnett方法组成的估算方法，计算得到热界面材料层和器件层的有效热导率。
在上述技术方案的基础上，所述进行相关仿真参数设置，具体包括：
设定3D芯片模型表面在环境中的强制对流和自然对流的对流传热系数；
设定不同的冷却流体雷诺数以模拟实际冷却环境；
进行有限元软件的网格划分和求解器的设置。
在上述技术方案的基础上，所述有限元软件的仿真环境为多物理场耦合、非等温流动、三维固体流体传热和层流模型。
本发明提供的一种三维堆叠芯片的热点温度预测方法，具体包括以下步骤：
选定机器学习算法所需的样本训练集和测试集，并对选定的样本训练集和测试集进行预处理；
基于预设算法确定SVM回归预测模型的最佳参数，并使用确定的最佳参数训练SVM回归预测模型；
拟合预测结果，得到对应的3D芯片热点温度，实现热点温度的预测。
在上述技术方案的基础上，所述选定机器学习算法所需的样本训练集和测试集，具体为：
基于3D芯片中各核心处理器的位置，根据坐标分类作为因变量，对应的热点温度作为果变量；
将3D芯片中各层分配不同的功率，各层分配的功率数为因变量，对应的热点温度作为果变量；
将无TSV堆叠芯片的层数以及平均分布TSV堆叠芯片的层数作为因变量，对应的热点温度作为果变量。
在上述技术方案的基础上，所述预设算法为交叉验证算法或遗传算法。
在上述技术方案的基础上，在得到对应的3D芯片热点温度，实现热点温度的预测之后，还包括：拟合预测指标，验证热点温度预测的准确性。
与现有技术相比，本发明的优点在于：
（1）对于完整的3D芯片，只需要录入芯片相关的几何构型的参数以及相关材料的热特性参数，即可在有限元软件中完成3D芯片的建模，而无需精确录入相应的热界面材料层信息，也无需详细录入含TSV各器件层的内部TSV分布情况，尤其是当微凸点、C4凸点和TSV的数量巨大，超出了数值计算软件的运算能力时，本发明的建模方法均可适用。同时，本发明的建模方法也适用于针对不同雷诺数的冷却流体条件下或者自然冷却条件下的3D芯片封装的建模与热仿真分析。
（2）本发明采用机器学习技术，利用较少的仿真次数得到样本数，即可得到多组不同结构的3D堆叠芯片热点温度数据，极大地提升了建模分析方法的利用效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中一种三维堆叠芯片的热仿真模型建立方法的流程图；
图2为3D芯片模型示意图；
图3为3D芯片TIM层建模单元体内部复合结构；
图4为3D芯片TIM层建模单元体建模切片示意图；
图5为3D芯片TIM层单元体在XOZ截面上求解拆分示意图；
图6为3D芯片TIM层单元体切片上流动的热通量沿X轴方向建模求解示意图；
图7为3D芯片TIM层单元体切片上流动的热通量沿Z轴方向建模求解示意图；
图8为3D芯片含凸点的TIM层有效热导率求解示意图；
图9为3D芯片含TSV的Die层的有效热导率求解示意图；
图10为本发明实施例中一种三维堆叠芯片的热点温度预测方法的流程图；
图11为Die层等距划分网格及芯片不同位置布局示意图；
图12为不同CPU处理器核心在Die层的随机分布示意图；
图13为3D芯片分层功率分配示意图。
具体实施方式
为了解决三维集成电路芯片及封装建模过程中的难点，本发明提供一种三维集成电路的建模及热仿真方法，该方法结合有限元软件进行分析，可对不同雷诺数冷却流体影响下的不同层数的3D芯片及封装进行热分析。可通过研究芯片几何构型的参数变化，对流传热的影响，以及相应热属性参数实现对复杂的芯片内部结构简化，高效准确的计算芯片热点温度和内部各层温度梯度的变化，并通过机器学习算法，预测不同参数变化引起的3D芯片热点温度变化。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。
本发明针对当前3D堆叠芯片热仿真中的建模问题及热点温度的预测算法，可简化计算热界面材料层的利用硅通孔实现垂直互连的3D芯片完整封装的计算模型，通过有限元软件仿真建模，计算得到硅通孔互连的多层3D芯片的热点温度以及各层间的温度梯度变化数据，可模拟芯片封装在室温下自然冷却或经过不同雷诺数冷却流体条件下，芯片热点温度的变化趋势。在此建模分析基础上，利用机器学习相关算法，在一定的允许误差范围内，预测3D芯片各层处理器随机分布，各层功率随机分布情况下，芯片热点温度的变化。在芯片内部实施不同TSV（Through Silicon Via，贯穿硅通孔）分布情况下，由已知低层3D芯片热点温度数值预测更高层（21-28层）3D芯片热点温度的变化。上述算法适用于通过本发明建模的各种3D芯片、及各种规律分布的TSV分布模型的热点温度预测。
参见图1所示，本发明实施例提供的一种三维堆叠芯片的热仿真模型建立方法，具体包括以下步骤：
S101：将3D芯片的相关几何构型信息和热属性相关参数录入有限元软件，进行3D芯片模型的绘制；对于3D芯片各层间微凸点、连接基板处的C4凸点以及TSV的信息暂不录入有限元软件。
3D芯片由下往上依次包括基板、多个器件层、TSV、散热器和热沉，且每个器件层均包括TIM层（Thermal Interface Material，导热界面材料）、Die（晶片）层和核心处理器。
本发明实施例中，相关几何构型信息包括器件层、散热器、基板、TIM层、TSV的大小、各部件的间距和核心处理器内的功率分布；热属性相关参数包括芯片内各层的材料参数和冷却流体的热特性参数。
即根据3D芯片的几何构型信息和热属性相关参数，将模型基本信息录入仿真软件，由芯片基板开始，逐层向上，次序为：基板-TIM层1-Die层1-第1层核心处理器-TIM层2-Die层2-第2层核心处理器-……-TIM层n-Die层n-第n层的核心处理器-TSV（如有TSV则需根据TSV的分布来绘制，如没有则不含此步）-散热器-热沉，最后将完整的3D芯片封装包裹在流体组成的包裹域中，通过布尔运算得到初步的求解模型，构造如图2所示的3D芯片结构。
本发明中，有限元软件的仿真环境为多物理场耦合、非等温流动、三维固体流体传热和层流模型。
S102：设置3D芯片模型各部分的有效热导率，并将3D芯片模型置于冷却流体环境中，并进行相关仿真参数设置；
本发明实施例中，设置3D芯片模型各部分的有效热导率，具体步骤包括：
S1021：将3D芯片模型中的热界面材料层设定为由球体与立方体组成的复合材料部件；
S1022：将3D芯片模型中含有TSV的器件层设定为由圆柱体与立方体组成的复合材料部件；
S1023：基于热阻串并联方法、积分平均法和Maxwell-Garnett方法组成的估算方法，计算得到热界面材料层和器件层的有效热导率。
本发明实施例中，进行相关仿真参数设置，具体包括：
设定3D芯片模型表面在环境中的强制对流和自然对流的对流传热系数；
设定不同的冷却流体雷诺数以模拟实际冷却环境；
进行有限元软件的网格划分和求解器的设置。
S103：基于有限元软件进行仿真计算，得到3D芯片模型在环境温度和对流传热冷却条件下的温度分布及热点温度信息。进一步的，可将得到的温度信息导出进行后续的进一步分析。
本发明对于3D多层芯片建模热分析，支持多物理场耦合仿真的有限元软件即可满足要求。首先获取3D芯片的相关几何构型信息和热属性相关参数，根据参数信息构造芯片基本形状，再根据改进的有效热导率算法计算芯片TIM与Die各层的有效热导率，绘制TSV分布模型，然后将完整的芯片模型置于冷却流体环境中，进行有限元分析，得到所需详细的三维芯片的温度分布。
以下结合实例对本发明的三维堆叠芯片的热仿真模型建立方法进行具体说明：
一、设置有限元软件的仿真环境为多物理场耦合、非等温流动、三维固体流体传热和层流模型；
二、设置环境温度为293.15K，环境压力为1个标准大气压，模型单位为微米；
三、根据3D芯片的几何构型信息，将模型基本信息录入仿真软件，由芯片基板开始，逐层向上，次序为：基板-TIM层1-Die层1-第1层核心处理器-TIM层2-Die层2-第2层核心处理器-……-TIM层n-Die层n-第n层的核心处理器-TSV（如有TSV则需根据TSV的分布来绘制，如没有则不含此步）-散热器-热沉，最后将完整的3D芯片封装包裹在流体组成的包裹域中，通过布尔运算得到初步的求解模型，构造如图2所示的3D芯片结构；
四、建立含复合材料的TIM层估算模型，解决方案是将TIM层划分为一个个单独的单元，分别计算其有效热导率再合成；具体的：
（1）将TIM层单元选择为长方体，内部以球（微凸点或C4凸点）作为单元主体，如图3 所示。球体的核心位于长方体的中心。长方体的长度和宽度为2l，球体的半径为a，再使用由 dx分隔的两个垂直于x轴的平面在图3中绘制的立方体中切出一个小切片，然后使用由dz分 隔的两个垂直于z轴的平面在图4中绘制的切片中切割一个小立方体。根据平行的热流方向 和热阻特性，可以获得整个小立方体的热导率为k∆d+∆c，因此，可得到切片右上角的小长 方体的导热系数
Figure DEST_PATH_IMAGE001
，由于对称性，图4中整个切片的导热系数也为
Figure 106762DEST_PATH_IMAGE001
。
（2）在图5中显示了TIM层单元体在XOZ平面中的横截面。当热量沿X轴方向传递时， 如图5所示，可以将图3中的整个单元主体分为4个部分，基于积分平均法，可以获得第一部 分的导热系数
Figure 227165DEST_PATH_IMAGE002
，第2部分的导热系数为
Figure DEST_PATH_IMAGE003
，根据串联的热阻定义，可以得到由两种复 合材料组成的图3所示单元的有效导热系数
Figure 210164DEST_PATH_IMAGE004
。
（3）对于实际的3D堆叠芯片模型，根据前面的分析和假设，内部热传导可分为两种 类型：沿X轴的热流和沿Z轴的热流。这两种情况下的主体如图6和7所示。通过计算每个热流 通道的热阻，然后并联连接每个通道的热阻，可以获得这种结构的等效热阻。因此，结合并 联热阻的特性，并参考图3中单元主体的有效导热系数，可以得出TIM层复合材料在X轴方向 如图6所示的导热系数
Figure 323483DEST_PATH_IMAGE005
，当热量沿Z轴方向传递时，如图7所示。结合串联热阻的特性 以及图4中单元主体的有效热导率，可以得出TIM层复合材料在Z轴方向上的热导率
Figure 606697DEST_PATH_IMAGE006
。
（4）求得
Figure 898001DEST_PATH_IMAGE007
后就可以在图8所示的3D芯片含凸点的TIM层模型结构 中进行有效热导率求解的其它热属性参数配置。
（5）最后利用图9中3D芯片含TSV的Die层的模型结构进行有效热导率求解，TSV均 匀地分布在Die层中，并具有规则的形状。H是Die和TSV的高度；模具的长度和宽度分别为A 和B。R定义为插入的TSV的半径。因此，有效的导热系数计算结果
Figure 633875DEST_PATH_IMAGE008
可以从热 阻串并联网络模型中计算得到。
五、录入3D芯片其他各层（基板、热沉、散热器等）的热属性参数；
六、在建立好的3D芯片模型内部根据核心处理器的功率来施加热源，确定封装的热绝缘表面；
七、由于模型可处于不同的冷却环境中，将模型上下表面均配置热通量，上表面热 通量为
Figure 550885DEST_PATH_IMAGE009
，为强制对流传热，下表面热通量为
Figure 688605DEST_PATH_IMAGE010
，为自然冷却，比例系数
Figure 416390DEST_PATH_IMAGE011
的值必须远 大于1；
八、整个模型侧面置于雷诺数可变的冷却流体中，需配置层流模型区域的入口出口速度以及压力，确定冷却流体流入与流出的方向；
九、最后进行网格划分，有限元求解，导出后处理结果；
十、在所得后处理结果中，绘制3D芯片各层截面温度分布图，对芯片各层热点温度进行分析，可评估核心处理器的尺寸、功率与位置对3D芯片内部散热的影响，TSV的形状与布局对3D芯片内部散热的影响，以及散热器、热沉、基板的面积与厚度对3D芯片内部散热的影响。同时，计算结果可预测芯片封装在雷诺数可变的空气中的冷却效果，层数变化对芯片内部温度变化趋势的影响。
可见，以上3D芯片的建模与热分析方法，能够为3D芯片的设计与封装提供数据支持。该方法适用于不同的冷却环境，可自由配置不同雷诺数的空气冷却环境，封装上下表面的对流传热系数也可根据实际情况配置，本方法亦可为不同TSV的分布情况提供不同的仿真策略。
从模型的通用性更进一步拓展，图1模型的建模方法每完成一次仿真，只可分析一种内部结构固定的3D芯片的热点温度分布问题，对于3D多层芯片，热点温度随各层CPU分布的变化并不线性，而且因各层CPU分布不同，各层功率分配不同，TSV部署的密度不同，热点温度数值都会有较大变化。传统的拟合方法并不适用于在相关芯片参数不断变化的情况下进行热点温度的数值预测。因此，对于此类非线性问题，考虑引入机器学习算法对其进行预测分析。
本发明针对芯片热界面材料层含有导热油脂、微凸点或C4凸点的复合结构进行了相应的计算简化，针对基于TSV技术的3D芯片层间互连结构也进行了计算简化，在保证其有效热导率计算准确性的同时，解决了多层3D芯片完整封装建模过于复杂且无法将完整模型导入有限元软件进行热仿真的问题，可对多达18层（或更大层数）的基于TSV技术的3D芯片进行热分析，对相关参数变化引起的热点温度进行预测。通过研究几何构型的参数变化（例如尺寸、数量和CPU间距以及功率），冷却流体的对流和传热的影响，以及热点与热属性相关参数（例如器件层、散热器、基板、TIM、TSV的大小、间距、核心处理器内的功率分布以及材料选择）的更改对芯片热点温度的影响，开发关键的热管理特性。其模拟预测结果提供了用于建立3D IC的优化设计方案，算法验证结果提供了相关的有效温度预测方案，可供芯片设计师考虑，以设计具有最佳热性能的新一代3D集成电路。
参见图10所示，本发明实施例提供的一种三维堆叠芯片的热点温度预测方法，具体包括以下步骤：
S201：选定机器学习算法所需的样本训练集和测试集，并对选定的样本训练集和测试集进行预处理；
本发明实施例中，选定机器学习算法所需的样本训练集和测试集，具体为：
S2011：基于3D芯片中各核心处理器的位置，根据坐标分类作为因变量，对应的热点温度作为果变量；
S2022：将3D芯片中各层分配不同的功率，各层分配的功率数为因变量，对应的热点温度作为果变量；
S2033：将无TSV堆叠芯片的层数以及平均分布TSV堆叠芯片的层数作为因变量，对应的热点温度作为果变量。
S202：基于预设算法确定SVM回归预测模型的最佳参数，并使用确定的最佳参数训练SVM回归预测模型；预设算法为交叉验证算法或遗传算法。
S203：拟合预测结果，得到对应的3D芯片热点温度，实现热点温度的预测。
本发明实施例中，在得到对应的3D芯片热点温度，实现热点温度的预测之后，还包括：拟合预测指标，验证热点温度预测的准确性。
以下对三维堆叠芯片的热点温度预测方法进行具体说明。
因使用图2所示建模方式建立大量的样本数据进行训练效率不高，也比较耗时，考虑到SVM（Support Vector Machine，支持向量机）模型如果训练得出的支持向量个数比较小，SVM训练出的模型也比较容易被泛化。所以，本发明使用支持向量机SVM来进行样本的训练及热点温度数据的预测。
针对三维芯片各层CPU不同分布的情况，首先需要将三维芯片CPU所在的Die层划分为20*20的等分区域网格，如图11所示。CPU所在核心的中心点根据所在区域位置确定其坐标，根据坐标训练随机位置样本数据。
如图12所示，以4层三维芯片为例，4个CPU分布在Die层的随机位置，芯片内部所有Die层CPU处理器核心布局一致。每种随机分布为一组，取50组随机位置分布的样本。
本发明中交叉验证算法的执行步骤为：
S1：不重复抽样，将原始数据分为m份，转到S2；
S2：挑选1份作为调试集，剩下m-1份作为训练集，转到S3；
S3：判断是否重复了m次，若否，转到S2，若是，转到S4；
S4：在每个训练集上训练后得到一个模型，转到S5；
S5：使用模型在相应调试集上调试，计算并保存模型的评估指标；
S6：计算m组调试结果的平均值作为模型精度的估计，并作为m折交叉验证下模型的性能指标，转到S7；
S7：多组c和个g参数是否达到最高验证准确率，若是，转到S8，若否，则结束；
S8：选取搜索到的第一组c和g作为最佳参数。
对数据进行预处理归一化之后，将该回归问题设定为C-SVC问题，核函数类型为RBF函数。需要设定的参数为c（cost）惩罚系数以及g（RBF函数中的gamma函数设置），采用K-CV算法确定以上两个参数的最优解。使c和g在一定范围内取值，对于取定的c和g把训练集作为原始数据集，利用K-CV法得到此组c和g下训练集验证分类准确率，最终取使得训练集验证分类准确率最高的那组c和g作为最佳的参数。如果有多组的c和g对应于最高的验证分类准确率，则选取能够达到最高验证分类准确率中参数c最小的那组c和g作为最佳参数，如对应最小的c有多组g，则选取搜索到的第一组c和g作为最佳参数。选取较小的c有利于提高分类器的泛化能力。
以4层芯片CPU核心随机分布为例，取35组样本数据作为训练集，15组样本作为测试集，进行芯片热点温度预测。得到Best Cross Validation MSE = 0.0362568，最佳参数c = 2.82843，g = 11.3137。采用此参数得到的模型，预测训练集结果为：均方误差 MSE =0.00216228，相关系数 R = 95.4551%。采用此参数得到的模型，测试集的预测结果为：均方误差 MSE = 0.0951797。
以8层芯片CPU核心随机分布为例，芯片热点温度预测为例，取35组样本数据作为训练集，15组样本作为测试集，进行芯片热点温度预测。得到Best Cross Validation MSE= 0.0362568，最佳参数c=0.707107，g= 5.65685。采用此参数得到的模型，预测训练集结果为：均方误差 MSE=0.0143079，相关系数R=73.7682%。采用此参数得到的模型，测试集的预测结果为：均方误差 MSE = 0.090809。
如图13所示，单层芯片布局中芯片的布局与各层相关参数均相同，在3D芯片结构中靠近基板的为第一层K1，其功率分配为P1，由下至上逐层以此类推。因此K1…Kn层的功率分配为P1…Pn。基于图1的仿真模型设定，在芯片总功率不变的基础上，随机分配K1…Kn层每层的功率，得到30组不同的芯片热点温度值。选取其中的25组作为训练样本，5组作为测试样本，测试基于K-CV交叉验证的机器学习SVM算法在图1所示芯片模型结构上的热点温度预测的准确性。
4层堆叠芯片功率随机分配，得到Best Cross Validation MSE = 0.0362568，最佳参数 c =16，g = 0.125。采用此参数得到的模型，预测训练集结果为：均方误差 MSE =0.00531823 相关系数 R = 92.8579%。采用此参数得到的模型，测试集的预测结果为：均方误差 MSE = 0.0653812。
8层堆叠芯片功率随机分配，得到Best Cross Validation MSE = 0.0362568，最佳参数 c =2.82843，g = 0.0883883。采用此参数得到的模型，预测训练集结果为：均方误差 MSE =0.000915574，相关系数 R = 98.8384%。采用此参数得到的模型，测试集的预测结果为：均方误差 MSE = 0.0206323。
由不含TSV结构的28层3D芯片的热点温度数据以及TSV分布间距为1mm（约占处理器所在层平面面积的2.5%）的28层3D堆叠芯片的热点温度数据为训练样本，以同样分布密度的含TSV（分布间距为1mm）的3D堆叠芯片更高层的热点温度数据为预测样本，验证基于K-CV交叉验证的机器学习SVM算法在图1所示仿真模型上的平均分布TSV结构的3D芯片更高堆叠层数的热点温度数据的预测准确性。得到Best Cross Validation MSE = 0.0362568，最佳参数 c =0.5，g = 11.3137。采用此参数得到的模型，预测训练集结果为：均方误差 MSE= 0.000550929，相关系数 R = 99.3491%。采用此参数得到的模型，预测的测试集结果为：均方误差 MSE = 0.0206323。
由以上可知，在满足一定允许误差范围之内，此算法可满足以上4类参数变化情况下的3D堆叠芯片的热点温度预测准确性要求，也可帮助分析更高层3D芯片设计中可能遇到的热管理问题，为解决3D芯片内部温度聚集效应导致的散热困难提供有效的解决思路及策略。
以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
本发明是参照根据本发明实施例的方法、设备（系统）和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

Claims (8)

1.一种三维堆叠芯片的热仿真模型建立方法，其特征在于，具体包括以下步骤：
将3D芯片的相关几何构型信息和热属性相关参数录入有限元软件，进行3D芯片模型的绘制；
设置3D芯片模型各部分的有效热导率，并将3D芯片模型置于冷却流体环境中，并进行相关仿真参数设置；
基于有限元软件进行仿真计算，得到3D芯片模型在环境温度和对流传热冷却条件下的温度分布及热点温度信息；
其中，所述3D芯片由下往上依次包括基板、多个器件层、TSV、散热器和热沉，且每个器件层均包括TIM层、Die层和核心处理器；
其中，所述设置3D芯片模型各部分的有效热导率，具体步骤包括：
将3D芯片模型中的热界面材料层设定为由球体与立方体组成的复合材料部件；
将3D芯片模型中含有TSV的器件层设定为由圆柱体与立方体组成的复合材料部件；
基于热阻串并联方法、积分平均法和Maxwell-Garnett方法组成的估算方法，计算得到热界面材料层和器件层的有效热导率；
其中，对于3D芯片模型各部分的有效热导率，建立含复合材料的TIM层估算模型，将TIM层划分为一个个单独的单元，分别计算其有效热导率再合成，具体的：
将TIM层单元选择为长方体，内部以球作为单元主体，球体的核心位于长方体的中心，长方体的长度和宽度为2l，球体的半径为a，再使用由dx分隔的两个垂直于x轴的平面在立方体中切出一个小切片，然后使用由dz分隔的两个垂直于z轴的平面在切片中切割一个小立方体，根据平行的热流方向和热阻特性，获得整个小立方体的热导率为k∆d+∆c，因此，得到切片右上角的小长方体的导热系数
Figure 1385DEST_PATH_IMAGE002
，由于对称性，整个切片的导热系数也为3D芯片模型各部分的有效热导率
Figure 574318DEST_PATH_IMAGE002
；
当热量沿X轴方向传递时，将整个单元主体分为4个部分，基于积分平均法，获得第一部分的导热系数
Figure DEST_PATH_IMAGE004
，第二部分的导热系数为
Figure DEST_PATH_IMAGE006
，根据串联的热阻定义，得到由两种复合材料组成的单元的有效导热系数
Figure DEST_PATH_IMAGE008
；
对于实际的3D堆叠芯片模型，内部热传导分为两种类型：沿X轴的热流和沿Z轴的热流，通过计算每个热流通道的热阻，然后并联连接每个通道的热阻，获得这种结构的等效热阻，因此，结合并联热阻的特性，并参考单元主体的有效导热系数，得出TIM层复合材料在X轴方向的导热系数
Figure DEST_PATH_IMAGE010
，当热量沿Z轴方向传递时，结合串联热阻的特性以及单元主体的有效热导率，得出TIM层复合材料在Z轴方向上的热导率
Figure DEST_PATH_IMAGE012
；
求得
Figure 327291DEST_PATH_IMAGE010
和
Figure 660183DEST_PATH_IMAGE012
后，在3D芯片含凸点的TIM层模型结构中进行有效热导率求解的其它热属性参数配置；
利用3D芯片含TSV的Die层的模型结构进行有效热导率求解，TSV均匀地分布在Die层中，并具有规则的形状，因此，有效的导热系数计算结果
Figure DEST_PATH_IMAGE014
和
Figure DEST_PATH_IMAGE016
从热阻串并联网络模型中计算得到，
Figure 723823DEST_PATH_IMAGE014
表示Die层在X轴方向的导热系数，
Figure 467657DEST_PATH_IMAGE016
表示Die层在Z轴方向上的导热系数。
2.如权利要求1所述的一种三维堆叠芯片的热仿真模型建立方法，其特征在于：
所述相关几何构型信息包括器件层、散热器、基板、TIM层、TSV的大小、各部件的间距和核心处理器内的功率分布；
所述热属性相关参数包括芯片内各层的材料参数和冷却流体的热特性参数。
3.如权利要求1所述的一种三维堆叠芯片的热仿真模型建立方法，其特征在于，所述进行相关仿真参数设置，具体包括：
设定3D芯片模型表面在环境中的强制对流和自然对流的对流传热系数；
设定不同的冷却流体雷诺数以模拟实际冷却环境；
进行有限元软件的网格划分和求解器的设置。
4.如权利要求1所述的一种三维堆叠芯片的热仿真模型建立方法，其特征在于：所述有限元软件的仿真环境为多物理场耦合、非等温流动、三维固体流体传热和层流模型。
5.一种三维堆叠芯片的热点温度预测方法，用于对权利要求1中所述3D芯片的热点温度进行预测，其特征在于，具体包括以下步骤：
选定机器学习算法所需的样本训练集和测试集，并对选定的样本训练集和测试集进行预处理；
基于预设算法确定SVM回归预测模型的最佳参数，并使用确定的最佳参数训练SVM回归预测模型；
拟合预测结果，得到对应的3D芯片热点温度，实现热点温度的预测。
6.如权利要求5所述的一种三维堆叠芯片的热点温度预测方法，其特征在于，所述选定机器学习算法所需的样本训练集和测试集，具体为：
基于3D芯片中各核心处理器的位置，根据坐标分类作为因变量，对应的热点温度作为果变量；
将3D芯片中各层分配不同的功率，各层分配的功率数为因变量，对应的热点温度作为果变量；
将无TSV堆叠芯片的层数以及平均分布TSV堆叠芯片的层数作为因变量，对应的热点温度作为果变量。
7.如权利要求5所述的一种三维堆叠芯片的热点温度预测方法，其特征在于：所述预设算法为交叉验证算法或遗传算法。
8.如权利要求5所述的一种三维堆叠芯片的热点温度预测方法，其特征在于，在得到对应的3D芯片热点温度，实现热点温度的预测之后，还包括：拟合预测指标，验证热点温度预测的准确性。
CN202210816043.1A 2022-07-12 2022-07-12 一种三维堆叠芯片热仿真模型建立及热点温度预测方法 Active CN114896920B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210816043.1A CN114896920B (zh) 2022-07-12 2022-07-12 一种三维堆叠芯片热仿真模型建立及热点温度预测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210816043.1A CN114896920B (zh) 2022-07-12 2022-07-12 一种三维堆叠芯片热仿真模型建立及热点温度预测方法

Publications (2)

Publication Number Publication Date
CN114896920A CN114896920A (zh) 2022-08-12
CN114896920B true CN114896920B (zh) 2022-09-30

Family

ID=82729886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210816043.1A Active CN114896920B (zh) 2022-07-12 2022-07-12 一种三维堆叠芯片热仿真模型建立及热点温度预测方法

Country Status (1)

Country Link
CN (1) CN114896920B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116467947B (zh) * 2023-04-23 2024-02-06 华南理工大学 一种微热管结构及工艺参数的预测方法
CN116596476B (zh) * 2023-05-24 2023-10-20 芯耀辉科技有限公司 用于芯片设计制造中项目自动授权的方法、设备及介质
CN116860097B (zh) * 2023-09-01 2023-11-21 中诚华隆计算机技术有限公司 一种3d芯片的自适应电源管理方法
CN118070748B (zh) * 2024-04-16 2024-07-23 中南民族大学 基于目标检测的电路板器件热分析方法及装置
CN118070750B (zh) * 2024-04-24 2024-07-23 中南民族大学 一种多芯片电路板散热布局优化方法、装置及介质
CN118504520A (zh) * 2024-07-15 2024-08-16 珠海硅芯科技有限公司 三维集成电路的热场计算方法、装置及计算机设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976281A (zh) * 2010-10-15 2011-02-16 复旦大学 一种堆叠式三维fpga芯片的稳态热分析方法
CN106570211A (zh) * 2016-10-11 2017-04-19 中南大学 Tsv转接板等效热导率预测方法及系统
CN114117864A (zh) * 2021-12-03 2022-03-01 厦门大学 自适应时间步长有限元法在电子器件热仿真中的应用方法
WO2022041198A1 (zh) * 2020-08-31 2022-03-03 深圳大学 一种三维堆叠存储芯片的温度变化计算方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7627841B2 (en) * 2006-04-12 2009-12-01 The Regents Of The University Of California, Santa Cruz Efficient method to predict integrated circuit temperature and power maps
CN104834781B (zh) * 2015-05-08 2018-04-27 国网河南省电力公司电力科学研究院 一种基于平波电抗器多次换向失败时的暂态温度场仿真方法
CN107729704A (zh) * 2017-11-27 2018-02-23 中科亿海微电子科技（苏州）有限公司 基于热仿真的三维fpga器件布局优化的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976281A (zh) * 2010-10-15 2011-02-16 复旦大学 一种堆叠式三维fpga芯片的稳态热分析方法
CN106570211A (zh) * 2016-10-11 2017-04-19 中南大学 Tsv转接板等效热导率预测方法及系统
WO2022041198A1 (zh) * 2020-08-31 2022-03-03 深圳大学 一种三维堆叠存储芯片的温度变化计算方法
CN114117864A (zh) * 2021-12-03 2022-03-01 厦门大学 自适应时间步长有限元法在电子器件热仿真中的应用方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
3D 堆叠封装热阻矩阵研究;黄卫;《电子与封装》;20220531;全文 *
Si基埋置型GaAs芯片封装技术及其热分析;赵敏等;《电子器件》;20200620(第03期);全文 *
一种基于热阻网络的叠层芯片结温预测模型;张琦等;《固体电子学研究与进展》;20200225(第01期);全文 *
封装堆叠的温度场分析和参数研究;邱翔等;《半导体技术》;20121003(第10期);全文 *

Also Published As

Publication number Publication date
CN114896920A (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
CN114896920B (zh) 一种三维堆叠芯片热仿真模型建立及热点温度预测方法
KR102423040B1 (ko) 3차원 집적회로 디자인을 생성하는 방법
Cong et al. A thermal-driven floorplanning algorithm for 3D ICs
Nakayama Heat in computers: Applied heat transfer in information technology
Samal et al. Adaptive regression-based thermal modeling and optimization for monolithic 3-D ICs
Ni et al. Temperature-aware floorplanning for fixed-outline 3D ICs
Jain et al. Thermal–electrical co-optimisation of floorplanning of three-dimensional integrated circuits under manufacturing and physical design constraints
Yuan et al. PACT: An extensible parallel thermal simulator for emerging integration and cooling technologies
Chiang et al. The road to 3D EDA tool readiness
Zhu et al. Thermal-aware modeling and analysis for a power distribution network including through-silicon-vias in 3-D ICs
Rangarajan et al. Minimizing temperature nonuniformity by optimal arrangement of hotspots in vertically stacked three-dimensional integrated circuits
Chen et al. Thermal layout optimization for 3D stacked multichip modules
Ozdemir et al. Quantifying and coping with parametric variations in 3D-stacked microarchitectures
Bissuel et al. Multi-port Dynamic Compact Thermal Models of BGA package using Model Order Reduction and Metaheuristic Optimization
Coskun et al. Temperature-and cost-aware design of 3D multiprocessor architectures
Saeidi et al. Thermal implications of mobile 3D-ICs
Fourmigue et al. A linear-time approach for the transient thermal simulation of liquid-cooled 3D ICs
Wang et al. Intelligent Design Method of Thermal Through Silicon via for Thermal Management of Chiplet-Based System
Fourmigue et al. Explicit transient thermal simulation of liquid-cooled 3D ICs
Manna et al. Design and Test Strategies for 2D/3D Integration for NoC-based Multicore Architectures
Rangarajan et al. Optimal arrangement of multiple heat sources in vertically stacked two-layer 3-D IC using genetic algorithm
Budhathoki et al. Integrating 3D floorplanning and optimization of thermal through-silicon vias
Minz et al. Thermal and crosstalk-aware physical design for 3d system-on-package
Budhathoki et al. Integration of thermal management and floorplanning based on three-dimensional layout representations
Milojevic et al. Pathfinding: A design methodology for fast exploration and optimisation of 3D-stacked integrated circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant