CN116596476B - 用于芯片设计制造中项目自动授权的方法、设备及介质 - Google Patents
用于芯片设计制造中项目自动授权的方法、设备及介质 Download PDFInfo
- Publication number
- CN116596476B CN116596476B CN202310597163.1A CN202310597163A CN116596476B CN 116596476 B CN116596476 B CN 116596476B CN 202310597163 A CN202310597163 A CN 202310597163A CN 116596476 B CN116596476 B CN 116596476B
- Authority
- CN
- China
- Prior art keywords
- project
- node
- chip
- role
- roles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 190
- 238000013461 design Methods 0.000 title claims abstract description 123
- 238000013475 authorization Methods 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 79
- 230000008569 process Effects 0.000 claims abstract description 118
- 238000007726 management method Methods 0.000 claims abstract description 77
- 238000010586 diagram Methods 0.000 claims description 38
- 238000005304 joining Methods 0.000 claims description 31
- 238000004088 simulation Methods 0.000 claims description 29
- 238000012545 processing Methods 0.000 claims description 23
- 238000012938 design process Methods 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 14
- 238000003860 storage Methods 0.000 claims description 11
- 238000012795 verification Methods 0.000 claims description 10
- 238000005457 optimization Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000013439 planning Methods 0.000 claims description 6
- 238000003786 synthesis reaction Methods 0.000 claims description 6
- 238000005096 rolling process Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 238000004458 analytical method Methods 0.000 abstract description 4
- 238000012550 audit Methods 0.000 abstract description 3
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000011084 recovery Methods 0.000 abstract description 3
- 230000002349 favourable effect Effects 0.000 abstract 3
- 230000006870 function Effects 0.000 description 17
- 230000009286 beneficial effect Effects 0.000 description 8
- 238000004806 packaging method and process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000013528 artificial neural network Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 238000012942 design verification Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 102000037983 regulatory factors Human genes 0.000 description 2
- 108091008025 regulatory factors Proteins 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012384 transportation and delivery Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q10/00—Administration; Management
- G06Q10/10—Office automation; Time management
- G06Q10/103—Workflow collaboration or project management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/604—Tools and structures for managing or administering access control systems
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- Human Resources & Organizations (AREA)
- Strategic Management (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Entrepreneurship & Innovation (AREA)
- General Physics & Mathematics (AREA)
- General Business, Economics & Management (AREA)
- Automation & Control Theory (AREA)
- Tourism & Hospitality (AREA)
- Operations Research (AREA)
- Marketing (AREA)
- Economics (AREA)
- Data Mining & Analysis (AREA)
- Quality & Reliability (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本申请提供一种用于芯片设计制造中项目自动授权的方法、设备及介质。该方法实现了芯片设计制造中项目自动授权,支持多项目多角色自动授权管理,满足了项目执行过程中的多平台授权工作需要,并且无需人工介入,具有效率高、管理简单、降低人力成本的优点,有利于实现自动回收权限、对项目授权分析,降低了项目风险,并且可以集中操作有利于安全审计,也有利于及时更新项目和同步信息。
Description
技术领域
本申请涉及计算机技术领域,尤其涉及一种用于芯片设计制造中项目自动授权的方法、设备及介质。
背景技术
随着芯片设计复杂度的提高和芯片制造工艺的进步,芯片设计制造的整个过程涉及到多个环节、多个工艺制程节点还可能涉及到不同的平台之间的迁移,因此在项目管理、人员管理和权限管理方面带来很大的挑战。现有技术中,在项目创建后依赖人工的方式进行人员管理和权限管理,例如通过项目经理来做出授权决策并掌握人员状态和项目状态,这样导致效率低下且难以有效地应对芯片设计制造过程的变化。
为此,本申请提供了一种用于芯片设计制造中项目自动授权的方法、设备及介质,以便解决现有技术中的技术难题。
发明内容
第一方面,本申请提供了一种用于芯片设计制造中项目自动授权的方法。所述方法包括:确定芯片设计制造流程中的多个流程节点,所述多个流程节点以串并行执行方式构成所述芯片设计制造流程的多个环节;针对所述多个流程节点中的每一个流程节点,创建与该流程节点相关联的角色列表,该角色列表包括多个角色并且指示该多个角色各自的权限范围和自动授权要求;响应于项目创建请求,通过指定项目成员或者批准加入申请,创建与所述项目创建指令相关联的第一项目所对应的第一工作空间,所述第一项目对应所述多个流程节点中的第一流程节点,所述第一工作空间包括多个项目成员并且指示所述多个项目成员各自的权限范围,所述多个项目成员中的每一个项目成员对应与所述第一流程节点相关联的角色列表所包括的多个角色中的至少一个角色并且该项目成员的权限范围等于该至少一个角色的权限范围,其中,所述批准加入申请包括与所述加入申请相关联的申请人满足与所述加入申请相关联的一个或者多个角色的自动授权要求。
通过本申请的第一方面,实现了芯片设计制造中项目自动授权,支持多项目多角色自动授权管理,满足了项目执行过程中的多平台授权工作需要,并且无需人工介入,具有效率高、管理简单、降低人力成本的优点,有利于实现自动回收权限、对项目授权分析,降低了项目风险,并且可以集中操作有利于安全审计,也有利于及时更新项目和同步信息。
在本申请的第一方面的一种可能的实现方式中,所述多个环节包括:系统定义环节、结构化设计环节、前端设计环节、后端设计环节、前段生产环节、后段生产环节。
在本申请的第一方面的一种可能的实现方式中,所述前端设计环节包括模拟芯片流程节点、数字芯片流程节点和联合仿真流程节点,其中,所述芯片设计制造流程在所述前端设计环节包括并行执行所述模拟芯片流程节点与所述数字芯片流程节点之后再串行执行所述联合仿真流程节点。
在本申请的第一方面的一种可能的实现方式中,所述后端设计环节包括布局规划流程节点、原理图流程节点、网络图流程节点、顶层布线流程节点、后仿真模拟流程节点和后布线优化流程节点,其中,所述芯片设计制造流程在所述后端设计环节包括串行执行所述布局规划流程节点之后并行执行所述原理图流程节点和所述网络图流程节点,然后再串行执行所述顶层布线流程节点、所述后仿真模拟流程节点和所述后布线优化流程节点。
在本申请的第一方面的一种可能的实现方式中,所述模拟芯片流程节点包括模拟电路拓扑、模拟电路设计和模拟电路仿真,所述数字芯片流程节点包括数字电路逻辑仿真、数字电路逻辑总和和数字电路形式验证。
在本申请的第一方面的一种可能的实现方式中,所述原理图流程节点包括器件生成、原理图布局、和原理图布线,所述网络图流程节点包括网络图布局、网络图时钟树综合、网络图信号布线和网络图时序收敛。
在本申请的第一方面的一种可能的实现方式中,针对所述多个流程节点中的每一个流程节点,与该流程节点相关联的角色流表所包括的多个角色各自的自动授权要求包括至少一项标签匹配要求。
在本申请的第一方面的一种可能的实现方式中,所述批准加入申请包括与所述加入申请相关联的申请人满足与所述加入申请相关联的一个或者多个角色的自动授权要求,包括:确定与所述加入申请相关联的申请人的个人标签满足与所述加入申请相关联的一个或者多个角色各自的标签匹配要求。
在本申请的第一方面的一种可能的实现方式中,与所述加入申请相关联的申请人的个人标签指示所述申请人是否具备项目管理经验、是否具备模拟电路设计经验以及是否具备数字电路设计经验,所述多个环节包括前端设计环节,所述前端设计环节包括模拟芯片流程节点和数字芯片流程节点,与所述模拟芯片流程节点相关联的角色列表包括第一项目经理角色且所述第一项目经理角色的自动授权要求所包括的标签匹配要求包括项目管理经验和模拟电路设计经验,与所述数字芯片流程节点相关联的角色列表包括第二项目经理角色且所述第二项目经理角色的自动授权要求所包括的标签匹配要求包括项目管理经验和数字电路设计经验。
在本申请的第一方面的一种可能的实现方式中,与所述加入申请相关联的申请人的个人标签指示所述申请人是否具备电源电路管理经验、是否具备信号处理电路管理经验以及是否具备安全计算电路管理经验,所述多个流程节点中与电源电路模块有关的流程节点相关联的角色列表包括第三项目经理角色且所述第三项目经理角色的自动授权要求所包括的标签匹配要求包括电源电路管理经验,所述多个流程节点中与信号处理电路模块有关的流程节点相关联的角色列表包括第四项目经理角色且所述第四项目经理角色的自动授权要求所包括的标签匹配要求包括信号处理电路管理经验,所述多个流程节点中与安全计算电路模块有关的流程节点相关联的角色列表包括第五项目经理角色且所述第五项目经理角色的自动授权要求所包括的标签匹配要求包括安全计算电路管理经验。
在本申请的第一方面的一种可能的实现方式中,所述方法还包括:当存在至少两个申请人满足同一角色的标签匹配要求时,通过比较所述至少两个申请人各自的个人标签与所述同一角色的标签匹配要求之间的匹配结果,从而选择具有最佳匹配结果的申请人为所述同一角色。
在本申请的第一方面的一种可能的实现方式中,所述最佳匹配结果基于所述至少两个申请人各自的个人标签的数量。
在本申请的第一方面的一种可能的实现方式中,所述第一工作空间还包括所述第一项目的项目环境参数和基于所述多个项目成员确定的路径规则,所述第一项目的项目环境参数包括项目工艺、接口类型、代工厂数据库版本、电压。
在本申请的第一方面的一种可能的实现方式中,所述方法还包括:响应于所述项目创建请求,基于所述第一项目的项目环境参数,创建与所述第一项目对应的第一文档归档空间,创建与所述第一项目对应的第一版本管控空间,以及创建与所述第一项目对应的第一邮件组;自动授权所述多个项目成员进入所述第一文档归档空间,其中,所述第一文档归档空间用于归档所述第一项目的文档,所述第一版本管控空间用于存储及回滚不同版本的第一工作空间、第一文档空间和第一邮件组,所述第一邮件组用于记录所述多个项目成员各自的邮件地址。
在本申请的第一方面的一种可能的实现方式中,所述方法还包括:响应于所述项目创建请求,基于所述第一项目的项目环境参数,创建与所述第一项目对应的第一工单空间,所述第一工单空间独立于所述第一版本管控空间,所述第一工单空间用于承载用于初始化所述第一项目的资源。
在本申请的第一方面的一种可能的实现方式中,所述方法还包括:响应于特定项目成员的退出请求,从所述特定项目成员所在的工作空间回收分配给所述特定项目成员的权限。
第二方面,本申请实施例还提供了一种计算机设备,所述计算机设备包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现根据上述任一方面的任一种实现方式的方法。
第三方面,本申请实施例还提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机指令,当所述计算机指令在计算机设备上运行时使得所述计算机设备执行根据上述任一方面的任一种实现方式的方法。
第四方面,本申请实施例还提供了一种计算机程序产品,所述计算机程序产品包括存储在计算机可读存储介质上的指令,当所述指令在计算机设备上运行时使得所述计算机设备执行根据上述任一方面的任一种实现方式的方法。
附图说明
为了更清楚地说明本申请实施例技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种芯片设计制造流程中的多个流程节点的示意图;
图2为本申请实施例提供的一种用于芯片设计制造中项目自动授权的方法的流程示意图;
图3为本申请实施例提供的一种计算设备的结构示意图。
具体实施方式
下面将结合附图对本申请实施例作进一步地详细描述。
应当理解的是,在本申请的描述中,“至少一个”指一个或一个以上,“多个”指两个或两个以上。另外,“第一”、“第二”等词汇,除非另有说明,否则仅用于区分描述的目的,而不能理解为指示或暗示相对重要性,也不能理解为指示或暗示顺序。
图1为本申请实施例提供的一种芯片设计制造流程中的多个流程节点的示意图。芯片也称作集成电路(integrated circuit,IC),指的是将数量巨大的晶体管、二极管、电阻、电容和电感等各种元件以及布线通过半导体工艺集成在晶圆片上成为具有特定功能的电路。其中超大规模集成电路(very large scale integration,VLSI)可以在微米尺寸的硅片上集成数百万个晶体管以及这些晶体管之间复杂的布线。如图1所示,芯片设计制造流程中的多个流程节点,所述多个流程节点以串并行执行方式构成所述芯片设计制造流程的多个环节。其中,所述多个环节包括:系统定义环节102、结构化设计环节104、前端设计环节106、后端设计环节108、前段生产环节110、后段生产环节112。所述前端设计环节106包括模拟芯片流程节点120、数字芯片流程节点122和联合仿真流程节点124,其中,所述芯片设计制造流程在所述前端设计环节106包括并行执行所述模拟芯片流程节点120与所述数字芯片流程节点122之后再串行执行所述联合仿真流程节点124。所述后端设计环节108包括布局规划流程节点130、原理图流程节点132、网络图流程节点134、顶层布线流程节点136、后仿真模拟流程节点138和后布线优化流程节点140。其中,所述芯片设计制造流程在所述后端设计环节108包括串行执行所述布局规划流程节点130之后并行执行所述原理图流程节点132和所述网络图流程节点134,然后再串行执行所述顶层布线流程节点136、所述后仿真模拟流程节点138和所述后布线优化流程节点140。
参阅图1,系统定义环节102指的是对芯片的目的和效能以及需要满足的协定标准等作出设定,也就是确定芯片的需求分析及确定整体设计方向,例如确定成本控制水平、功耗敏感程度、所支持的联接方式、系统安全等级等。结构化设计环节104指的是基于在系统定义环节102所确定的芯片的目的、效能和需求等,进一步确定芯片架构、业务模块、供电系统等设计,也就是进行功能分配和单元划分,例如确定各个系统之间的交互、具体接口等。前端设计环节106指的是根据在结构化设计环节104确定的方案,针对各个模块进行具体的电路设计,具体包括:使用硬件描述语言(hardware description language,HDL)如Verilog HDL对电路系统的硬件行为、结构及数据流进行寄存器传输级别(RegisterTransfer Level,RTL)的代码描述;在代码生成后,按照之前制定的规格标准进行仿真验证,例如通过电子设计自动化(electronic design automation,EDA)工具,来验证代码设计的正确性;最后通过逻辑综合工具例如EDA工具的自动综合功能,将RTL的代码描述转换成门级网表(netlist),并且确定时序、面积等各项电路参数是否达标。后端设计环节108指的是在前端设计环节106转换得到的网表基础上,根据给定的硅晶圆片面积,进行电路布局(floor plan)和绕线(routing)从而得到具体电路布线结构,并且对电路布线结构的物理版图进行功能和时序的各种验证。上述的系统定义环节102、结构化设计环节104、前端设计环节106、后端设计环节108有时候统称为芯片设计阶段。在芯片设计阶段完成芯片设计得到的芯片设计数据被传给下游的芯片制造环节的厂商从而执行芯片制造阶段。芯片制造阶段包括前段生产环节110和后段生产环节112。其中,前段生产环节110(Front End OfLine,FEOL)指的是对硅晶圆片(wafer)进行一系列的工艺,包括光刻、薄膜、刻蚀、清洗、注入等,从而在硅晶圆片上加工生成电路。后段生产环节112(Back End Of Line,BEOL)指的是在前段生产环节110得到的已经加工好电路的硅晶圆片基础上,填充通孔和制作晶体管间电连接线,进行切割和封装得到芯片成品。其中,在后段生产环节112,随着封装工艺的发展,封装复杂度和封装成本都在提升。例如,最近发展起来的3D封装技术,3D封装技术指的是在不改变封装体尺寸的前提下在同一个封装体内于垂直方向叠放两个以上芯片的封装技术,再例如芯粒(chiplet)也叫小芯片封装技术,芯粒封装技术指的是将原来集成于同一系统单晶片中的各个元件分拆为多个具特定功能的芯粒,对这些芯粒分开制造后再将彼此互联集成封装为系统晶片组。后段生产环节112所涉及到的芯片封装及测试对保证最后的芯片成品质量愈发重要,有时候也将芯片封装及测试单独划分为芯片封测阶段。
在一些实施例中,所述模拟芯片流程节点120包括模拟电路拓扑、模拟电路设计和模拟电路仿真,所述数字芯片流程节点122包括数字电路逻辑仿真、数字电路逻辑总和和数字电路形式验证。所述原理图流程节点132包括器件生成、原理图布局、和原理图布线,所述网络图流程节点134包括网络图布局、网络图时钟树综合、网络图信号布线和网络图时序收敛。
应当理解的是,芯片设计制造流程包括多个环节和多个流程节点,图1中所示的内容仅为示例性。在一些实施例中,还可以包括更多的环节和流程节点,例如掩模生成流程节点等。并且,根据芯片设计制造流程对应的具体产品需求和应用场景,也可能对环节和流程节点的划分及组成做出调整。例如可能在前端设计环节106更侧重模拟部分或者数字部分的设计。另外,芯片制造工艺的进步,例如新的半导体制备工艺、新的封装工艺等,也可能影响芯片设计制造流程,例如设立新的环节或者设立新的流程节点等。另外,不同的环节可能对应不同的平台,例如前端设计环节106和后端设计环节108分别对应前端功能设计平台和后端版图设计平台。随着芯片设计制造流程的进度推进,从一个环节进展到下一个环节,从一个流程节点进展到下一个流程节点,从一个平台进展到下一个平台,因此需要建立起一系列的项目并进行多项目的项目管理,并且每个项目还涉及到不同的人员组成和权限管理。考虑到芯片设计制造流程中的各个流程节点之间具有不同程度的自动化程度,这意味着可能不同的项目之间有部分人员重叠但是这些重叠的人员可能具有不同的角色定位和不同的权限。下面结合图2说明本申请实施例提供的用于芯片设计制造中项目自动授权的方法如何实现了芯片设计制造中项目自动授权,支持多项目多角色自动授权管理,满足了项目执行过程中的多平台授权工作需要,并且无需人工介入,具有效率高、管理简单、降低人力成本的优点,有利于实现自动回收权限、对项目授权分析,降低了项目风险,并且可以集中操作有利于安全审计,也有利于及时更新项目和同步信息。
图2为本申请实施例提供的一种用于芯片设计制造中项目自动授权的方法的流程示意图。如图2所示,用于芯片设计制造中项目自动授权的方法包括以下步骤。
步骤S210:确定芯片设计制造流程中的多个流程节点,所述多个流程节点以串并行执行方式构成所述芯片设计制造流程的多个环节。
步骤S220:针对所述多个流程节点中的每一个流程节点,创建与该流程节点相关联的角色列表,该角色列表包括多个角色并且指示该多个角色各自的权限范围和自动授权要求。
步骤S230:响应于项目创建请求,通过指定项目成员或者批准加入申请,创建与所述项目创建指令相关联的第一项目所对应的第一工作空间,所述第一项目对应所述多个流程节点中的第一流程节点,所述第一工作空间包括多个项目成员并且指示所述多个项目成员各自的权限范围,所述多个项目成员中的每一个项目成员对应与所述第一流程节点相关联的角色列表所包括的多个角色中的至少一个角色并且该项目成员的权限范围等于该至少一个角色的权限范围,其中,所述批准加入申请包括与所述加入申请相关联的申请人满足与所述加入申请相关联的一个或者多个角色的自动授权要求。
参阅上述各个步骤,在步骤S210确定芯片设计制造流程中的多个流程节点,例如图1所示的芯片设计制造流程的多个环节和多个流程节点。图1中示例性示出了:系统定义环节102、结构化设计环节104、前端设计环节106、后端设计环节108、前段生产环节110、后段生产环节112。在一些实施例中,还可以包括更多的环节和流程节点,例如掩模生成流程节点等。并且,根据芯片设计制造流程对应的具体产品需求和应用场景,也可能对环节和流程节点的划分及组成做出调整。因此,通过在步骤S210确定芯片设计制造流程中的多个流程节点并且所述多个流程节点以串并行执行方式构成所述芯片设计制造流程的多个环节,如此,可以灵活地适配对所述芯片设计制造流程的改变,例如新的芯片设计方法学、新的芯片制造工艺等,可以通过新的环节和新的流程节点来体现这些变化,还可以通过对环节和流程节点的划分及组成做出调整以更好地适配具体产品需求和应用场景,如增加更多的流程节点用于模拟部分或者数字电路的设计,例如增加更多的验证仿真流程节点等。接着,在步骤S220,针对所述多个流程节点中的每一个流程节点,创建与该流程节点相关联的角色列表,该角色列表包括多个角色并且指示该多个角色各自的权限范围和自动授权要求。如此,可以通过如系统软件创建用于后续自动授权管理的与该流程节点相关联的角色列表,角色列表上的多个角色代表了在该流程节点下执行项目所需要的角色分工并且进一步地指示了每个角色的权限范围和自动授权要求,这样有利于进行精细化管理。示例性的角色可以包括:项目主管、数字化主管、系统验证主管、法律顾问、中层主管、项目管理员、数字化设计工程主管、项目完整性主管、封装主管、模拟主管、数字化设计验证主管、项目计算机辅助设计环境配置与支持、混合信号设计验证、后端主管、文件创建与验证、硬件测试、版图主管、电子系统设计主管、最终封装交付质量主管等。应当理解的是,不同的环节、不同的流程节点往往对相同或者类似角色名称的角色有不同的要求。例如,设有一个流程节点的角色列表里的项目主管角色要求具备模拟电路方面的管理经验,而另一个流程节点的角色列表里的项目主管角色要求具备数字电路方面的管理经验。随着芯片设计制造流程的进度推进,从一个环节进展到下一个环节,从一个流程节点进展到下一个流程节点,从一个平台进展到下一个平台,可以通过调用相应的角色列表来便利地确定各个角色各自的权限范围和自动授权要求,这样有利于进行精细化人员管理和授权管理。另外,随着时间推移,最初设立的流程节点的角色列表也可能发生变化,例如新的角色的加入、旧的角色的退出,再例如改变角色的权限范围和自动授权要求等。因为芯片设计制造流程的整个过程一般持续时间较久,例如复杂系统级芯片的设计阶段就可能持续超过一年以上的时间,因此在这个过程中可能因各种因素如企业经营因素、法律法规因素等而需要对某个流程节点下既有的角色列表的内容做出调整。例如,可能随着合规风险的增加如新的数据安全和个人隐私法律法规的通过,需要在某些节点,如图1所示的前端设计环节106的数字芯片流程节点122的角色列表中增加新的角色如合规主管,用于对数字芯片设计部分是否提供了足够的对隐私数据的保护措施做出合规性判断。通过改变相应流程节点的角色列表的内容,可以灵活应对上述各种因素的影响。
继续参阅图2,在步骤230,响应于项目创建请求,通过指定项目成员或者批准加入申请,创建与所述项目创建指令相关联的第一项目所对应的第一工作空间,所述第一项目对应所述多个流程节点中的第一流程节点,所述第一工作空间包括多个项目成员并且指示所述多个项目成员各自的权限范围,所述多个项目成员中的每一个项目成员对应与所述第一流程节点相关联的角色列表所包括的多个角色中的至少一个角色并且该项目成员的权限范围等于该至少一个角色的权限范围,其中,所述批准加入申请包括与所述加入申请相关联的申请人满足与所述加入申请相关联的一个或者多个角色的自动授权要求。上面提到,随着芯片设计制造流程的进度推进,从一个环节进展到下一个环节,从一个流程节点进展到下一个流程节点,从一个平台进展到下一个平台,因此需要建立起一系列的项目并进行多项目的项目管理,并且在每个流程节点或者每个平台上,对应的每个项目还可能涉及到不同的人员组成和权限管理。另外,同一个人员在不同的流程节点上也可能扮演不同的角色,或者,不同的流程节点上具有相同或者相似名称的角色也可能有不同的权限范围和自动授权要求。另外,考虑到芯片设计制造流程中的各个流程节点之间具有不同程度的自动化程度,这意味着可能不同的项目之间有部分人员重叠但是这些重叠的人员可能具有不同的角色定位和不同的权限。总之,芯片设计制造流程中的不同流程节点之间的分工及定位、自动化程度、平台等因素可能影响了各个流程节点下的角色列表对各个角色的权限范围划分和自动授权要求规范。为此,利用在步骤S210和步骤S220创建的所述多个流程节点中的每一个流程节点相关联的角色列表(该角色列表包括多个角色并且指示该多个角色各自的权限范围和自动授权要求),可以指定项目成员或者可以接收加入申请,然后对加入申请进行审核并批准,这样得到的第一工作空间用于规范第一项目下的具体项目成员以及各自的权限。并且,角色列表上的多个角色代表了在该流程节点下执行项目所需要的角色分工并且进一步地指示了每个角色的权限范围和自动授权要求,这样有利于进行精细化管理。每个项目成员对应角色列表中的至少一个角色,也就是说可能存在同一个项目成员扮演多个角色的情况。这样就实现了参与了第一项目的具体项目成员与第一流程节点的角色列表之间的映射关系的建立,也就是将具体人员与职能划分对应了起来,而且进一步地可以利用角色列表所指示的各个角色的自动授权要求来实现自动审批加入申请,实现了多角色自动授权管理。应当理解的是,项目成员具有的权限也就是项目成员的权限范围是由该项目成员所担任的角色的权限范围决定的,而且该项目成员也必须满足所担任的角色的自动授权要求才能通过加入申请的方式得到授权,这样意味着,可以结合上述的对芯片设计制造流程中的多个环节和多个流程节点的灵活配置,通过设定具体流程节点上的角色列表的内容,从而自动地筛选出满足自动授权要求的申请人并授权相应的权限,这样就可以结合企业具体的人事架构建立起人才池或者备选人名单来提高整个的项目建立、项目管理和人员管理及授权管理方面的效率。综上所述,图2所示的用于芯片设计制造中项目自动授权的方法,实现了芯片设计制造中项目自动授权,支持多项目多角色自动授权管理,满足了项目执行过程中的多平台授权工作需要,并且无需人工介入,具有效率高、管理简单、降低人力成本的优点,有利于实现自动回收权限、对项目授权分析,降低了项目风险,并且可以集中操作有利于安全审计,也有利于及时更新项目和同步信息。
在一种可能的实施方式中,所述多个环节包括:系统定义环节、结构化设计环节、前端设计环节、后端设计环节、前段生产环节、后段生产环节。在一些实施例中,所述前端设计环节包括模拟芯片流程节点、数字芯片流程节点和联合仿真流程节点,其中,所述芯片设计制造流程在所述前端设计环节包括并行执行所述模拟芯片流程节点与所述数字芯片流程节点之后再串行执行所述联合仿真流程节点。在一些实施例中,所述后端设计环节包括布局规划流程节点、原理图流程节点、网络图流程节点、顶层布线流程节点、后仿真模拟流程节点和后布线优化流程节点,其中,所述芯片设计制造流程在所述后端设计环节包括串行执行所述布局规划流程节点之后并行执行所述原理图流程节点和所述网络图流程节点,然后再串行执行所述顶层布线流程节点、所述后仿真模拟流程节点和所述后布线优化流程节点。在一些实施例中,所述模拟芯片流程节点包括模拟电路拓扑、模拟电路设计和模拟电路仿真,所述数字芯片流程节点包括数字电路逻辑仿真、数字电路逻辑总和和数字电路形式验证。在一些实施例中,所述原理图流程节点包括器件生成、原理图布局、和原理图布线,所述网络图流程节点包括网络图布局、网络图时钟树综合、网络图信号布线和网络图时序收敛。如此,实现了针对芯片设计制造流程的具体的环节和流程节点的划分及组成,提供了多项目多角色自动授权管理。应当理解的是,可以通过对环节和流程节点的划分及组成做出调整以更好地适配具体产品需求和应用场景,如增加更多的流程节点用于模拟部分或者数字电路的设计,例如增加更多的验证仿真流程节点等。并且,根据芯片设计制造流程对应的具体产品需求和应用场景,也可能对环节和流程节点的划分及组成做出调整。
在一种可能的实施方式中,针对所述多个流程节点中的每一个流程节点,与该流程节点相关联的角色流表所包括的多个角色各自的自动授权要求包括至少一项标签匹配要求。在一些实施例中,所述批准加入申请包括与所述加入申请相关联的申请人满足与所述加入申请相关联的一个或者多个角色的自动授权要求,包括:确定与所述加入申请相关联的申请人的个人标签满足与所述加入申请相关联的一个或者多个角色各自的标签匹配要求。申请人一般来自于企业的人才池或者候选人名单,申请人的个人档案上可以具有一个或者多个标签,通过申请人具有的标签可以判断该申请人是否满足标签匹配要求。例如,申请人可以通过标签如项目管理标签来指示该申请人具有项目管理经验,还可以通过子标签或者更细化的标签如电源电路项目管理标签来指示该申请人具有电源电路项目管理经验。一般来说,角色列表下的角色的自动授权要求的标签匹配要求主要是从专业水准和经验水平方面来提供自动授权依据,例如申请人需要具备足够的对口经验如模拟电路设计经验或者项目管理经验或者法律服务经验才能承担某些角色。上面提到,角色列表上的多个角色代表了在该流程节点下执行项目所需要的角色分工并且进一步地指示了每个角色的权限范围和自动授权要求,这样有利于进行精细化管理。不同的环节、不同的流程节点往往对相同或者类似角色名称的角色有不同的要求。例如,从名称上看比较接近的在不同流程节点上的角色可能对申请人提出不同的要求,例如图1所示的联合仿真流程节点124因为需要进行模拟电路和数字电路的联合仿真,因此在电路设计定位上的角色可能需要同时兼具模拟电路设计经验和数字电路设计经验,但是类似的在电路设计定位上的角色在模拟芯片流程节点120可能只需要模拟电路设计经验。总之,芯片设计制造流程中的不同流程节点之间的分工及定位、自动化程度、平台等因素可能影响了各个流程节点下的角色列表对各个角色的权限范围划分和自动授权要求规范。为此,利用在步骤S210和步骤S220创建的所述多个流程节点中的每一个流程节点相关联的角色列表(该角色列表包括多个角色并且指示该多个角色各自的权限范围和自动授权要求),可以进一步地利用标签匹配要求来实现精细化管理以及自动授权管理。应当理解的是,标签匹配要求和申请人的个人标签,除了体现专业水准和经验水平方面,例如对口的专业技术经验、管理经验和法律服务经验,还可以体现更多方面,如申请人在企业的工作年限、申请人的其他信息等。
在一些实施例中,与所述加入申请相关联的申请人的个人标签指示所述申请人是否具备项目管理经验、是否具备模拟电路设计经验以及是否具备数字电路设计经验,所述多个环节包括前端设计环节,所述前端设计环节包括模拟芯片流程节点和数字芯片流程节点,与所述模拟芯片流程节点相关联的角色列表包括第一项目经理角色且所述第一项目经理角色的自动授权要求所包括的标签匹配要求包括项目管理经验和模拟电路设计经验,与所述数字芯片流程节点相关联的角色列表包括第二项目经理角色且所述第二项目经理角色的自动授权要求所包括的标签匹配要求包括项目管理经验和数字电路设计经验。在一些实施例中,与所述加入申请相关联的申请人的个人标签指示所述申请人是否具备电源电路管理经验、是否具备信号处理电路管理经验以及是否具备安全计算电路管理经验,所述多个流程节点中与电源电路模块有关的流程节点相关联的角色列表包括第三项目经理角色且所述第三项目经理角色的自动授权要求所包括的标签匹配要求包括电源电路管理经验,所述多个流程节点中与信号处理电路模块有关的流程节点相关联的角色列表包括第四项目经理角色且所述第四项目经理角色的自动授权要求所包括的标签匹配要求包括信号处理电路管理经验,所述多个流程节点中与安全计算电路模块有关的流程节点相关联的角色列表包括第五项目经理角色且所述第五项目经理角色的自动授权要求所包括的标签匹配要求包括安全计算电路管理经验。如此,考虑到了芯片设计制造流程中的不同流程节点之间的分工及定位、自动化程度、平台等因素可能影响了各个流程节点下的角色列表对各个角色的权限范围划分和自动授权要求规范,实现了利用标签匹配要求来实现精细化管理以及自动授权管理。
在一种可能的实施方式中,所述方法还包括:当存在至少两个申请人满足同一角色的标签匹配要求时,通过比较所述至少两个申请人各自的个人标签与所述同一角色的标签匹配要求之间的匹配结果,从而选择具有最佳匹配结果的申请人为所述同一角色。在一些实施例中,所述最佳匹配结果基于所述至少两个申请人各自的个人标签的数量。匹配结果可以指示有多少项标签匹配要求得到满足。假设存在两个或者更多个成员申请同一个角色,则可能存在竞争,这时候可以通过标签匹配和事先设定的策略,例如某角色要求2个标签,人员甲具有该2个标签还额外有1个标签,人员乙具有该标签还额外有3个标签,则人员甲可能更合适,因为这意味着人员乙可以有更多适配空间。标签可以有多种类型,例如管理类型、电路设计类型等,通过区分类型以及设立同一类型下多种标签,有利于精细化管理人员以及精细化管理权限。
在一种可能的实施方式中,所述第一工作空间还包括所述第一项目的项目环境参数和基于所述多个项目成员确定的路径规则,所述第一项目的项目环境参数包括项目工艺、接口类型、代工厂数据库版本、电压。在一些实施例中,所述方法还包括:响应于所述项目创建请求,基于所述第一项目的项目环境参数,创建与所述第一项目对应的第一文档归档空间,创建与所述第一项目对应的第一版本管控空间,以及创建与所述第一项目对应的第一邮件组;自动授权所述多个项目成员进入所述第一文档归档空间,其中,所述第一文档归档空间用于归档所述第一项目的文档,所述第一版本管控空间用于存储及回滚不同版本的第一工作空间、第一文档空间和第一邮件组,所述第一邮件组用于记录所述多个项目成员各自的邮件地址。在一些实施例中,所述方法还包括:响应于所述项目创建请求,基于所述第一项目的项目环境参数,创建与所述第一项目对应的第一工单空间,所述第一工单空间独立于所述第一版本管控空间,所述第一工单空间用于承载用于初始化所述第一项目的资源。在一些实施例中,所述方法还包括:响应于特定项目成员的退出请求,从所述特定项目成员所在的工作空间回收分配给所述特定项目成员的权限。如此,在创建第一工作空间以实现自动授权管理基础上,还可以创建与所述第一项目对应的第一文档归档空间,创建与所述第一项目对应的第一版本管控空间,以及创建与所述第一项目对应的第一邮件组,从而有利于开展项目。其中,第一版本管控空间用于存储及回滚不同版本的第一工作空间,这是考虑到在第一项目的推进过程中,可能需要结合实际需要,对第一工作空间做出调整,从而得到多个版本。随着时间推移,最初设立的流程节点的角色列表也可能发生变化,例如新的角色的加入、旧的角色的退出,再例如改变角色的权限范围和自动授权要求等。因为芯片设计制造流程的整个过程一般持续时间较久,例如复杂系统级芯片的设计阶段就可能持续超过一年以上的时间,因此在这个过程中可能因各种因素如企业经营因素、法律法规因素等而需要对某个流程节点下既有的角色列表的内容做出调整。例如,可能随着合规风险的增加如新的数据安全和个人隐私法律法规的通过,需要在某些节点,如图1所示的前端设计环节106的数字芯片流程节点122的角色列表中增加新的角色如合规主管,用于对数字芯片设计部分是否提供了足够的对隐私数据的保护措施做出合规性判断。通过改变相应流程节点的角色列表的内容,可以灵活应对上述各种因素的影响。为此,通过第一版本管控空间,可以生成新版本的第一工作空间包括新的角色列表,还可以通过版本回滚来复原过去的版本。另外,第一工单空间是独立于第一版本管控空间的,第一工单空间用于启动第一项目,因此承载用于初始化所述第一项目的资源。并且,通过回收退出的特定项目成员的权限,实现了权限回收。另外还可以相应地取消退出的特定项目成员进入文档空间和使用邮件组的权限。
图3是本申请实施例提供的一种计算设备的结构示意图,该计算设备300包括:一个或者多个处理器310、通信接口320以及存储器330。所述处理器310、通信接口320以及存储器330通过总线340相互连接。可选地,该计算设备300还可以包括输入/输出接口350,输入/输出接口350连接有输入/输出设备,用于接收用户设置的参数等。该计算设备300能够用于实现上述的本申请实施例中设备实施例或者系统实施例的部分或者全部功能;处理器310还能够用于实现上述的本申请实施例中方法实施例的部分或者全部操作步骤。例如,该计算设备300执行各种操作的具体实现可参照上述实施例中的具体细节,如处理器310用于执行上述方法实施例中部分或者全部步骤或者上述方法实施例中的部分或者全部操作。再例如,本申请实施例中,计算设备300可用于实现上述装置实施例中一个或者多个部件的部分或者全部功能,此外通信接口320具体可用于为了实现这些装置、部件的功能所必须的通讯功能等,以及处理器310具体可用于为了实现这些装置、部件的功能所必须的处理功能等。
应当理解的是,图3的计算设备300可以包括一个或者多个处理器310,并且多个处理器310可以按照并行化连接方式、串行化连接方式、串并行连接方式或者任意连接方式来协同提供处理能力,或者多个处理器310可以构成处理器序列或者处理器阵列,或者多个处理器310之间可以分成主处理器和辅助处理器,或者多个处理器310之间可以具有不同的架构如采用异构计算架构。另外,图3所示的计算设备300,相关的结构性描述及功能性描述是示例性且非限制性的。在一些示例性实施例中,计算设备300可以包括比图3所示的更多或更少的部件,或者组合某些部件,或者拆分某些部件,或者具有不同的部件布置。
处理器310可以有多种具体实现形式,例如处理器310可以包括中央处理器(central processing unit,CPU)、图形处理器(graphic processing unit,GPU)、神经网络处理器(neural-network processing unit,NPU)、张量处理器(tensor processingunit,TPU)或数据处理器(data processing unit,DPU)等一种或多种的组合,本申请实施例不做具体限定。处理器310还可以是单核处理器或多核处理器。处理器310可以由CPU和硬件芯片的组合。上述硬件芯片可以是专用集成电路(application-specific integratedcircuit,ASIC),可编程逻辑器件(programmable logic device,PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(complex programmable logic device,CPLD),现场可编程逻辑门阵列(field-programmable gate array,FPGA),通用阵列逻辑(generic array logic,GAL)或其任意组合。处理器310也可以单独采用内置处理逻辑的逻辑器件来实现,例如FPGA或数字信号处理器(digital signal processor,DSP)等。通信接口320可以为有线接口或无线接口,用于与其他模块或设备进行通信,有线接口可以是以太接口、局域互联网络(local interconnect network,LIN)等,无线接口可以是蜂窝网络接口或使用无线局域网接口等。
存储器330可以是非易失性存储器,例如,只读存储器(read-only memory,ROM)、可编程只读存储器(programmable ROM,PROM)、可擦除可编程只读存储器(erasable PROM,EPROM)、电可擦除可编程只读存储器(electrically EPROM,EEPROM)或闪存。存储器330也可以是易失性存储器,易失性存储器可以是随机存取存储器(random access memory,RAM),其用作外部高速缓存。通过示例性但不是限制性说明,许多形式的RAM可用,例如静态随机存取存储器(static RAM,SRAM)、动态随机存取存储器(dynamic RAM,DRAM)、同步动态随机存取存储器(synchronous DRAM,SDRAM)、双倍数据速率同步动态随机存取存储器(double data rate SDRAM,DDR SDRAM)、增强型同步动态随机存取存储器(enhancedSDRAM,ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM,SLDRAM)和直接内存总线随机存取存储器(direct rambus RAM,DR RAM)。存储器330也可用于存储程序代码和数据,以便于处理器310调用存储器330中存储的程序代码执行上述方法实施例中的部分或者全部操作步骤,或者执行上述设备实施例中的相应功能。此外,计算设备300可能包含相比于图3展示的更多或者更少的组件,或者有不同的组件配置方式。
总线340可以是快捷外围部件互连标准(peripheral component interconnectexpress,PCIe)总线,或扩展工业标准结构(extended industry standard architecture,EISA)总线、统一总线(unified bus,Ubus或UB)、计算机快速链接(compute express link,CXL)、缓存一致互联协议(cache coherent interconnect for accelerators,CCIX)等。总线340可以分为地址总线、数据总线、控制总线等。总线340除包括数据总线之外,还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见,图3中仅用一条粗线表示,但并不表示仅有一根总线或一种类型的总线。
本申请实施例提供的方法和设备是基于同一发明构思的,由于方法及设备解决问题的原理相似,因此方法与设备的实施例、实施方式、示例或实现方式可以相互参见,其中重复之处不再赘述。本申请实施例还提供一种系统,该系统包括多个计算设备,每个计算设备的结构可以参照上述所描述的计算设备的结构。该系统可实现的功能或者操作可以参照上述方法实施例中的具体实现步骤和/或上述装置实施例中所描述的具体功能,在此不再赘述。
本申请实施例还提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机指令,当所述计算机指令在计算机设备(如一个或者多个处理器)上运行时可以实现上述方法实施例中的方法步骤。所述计算机可读存储介质的处理器在执行上述方法步骤的具体实现可参照上述方法实施例中所描述的具体操作和/或上述装置实施例中所描述的具体功能,在此不再赘述。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。本申请实施例可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时,上述实施例可以全部或部分地以计算机程序产品的形式实现。本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质上实施的计算机程序产品的形式。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载或执行所述计算机程序指令时,全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集合的服务器、数据中心等数据存储设备。可用介质可以是磁性介质(如软盘、硬盘、磁带)、光介质、或者半导体介质。半导体介质可以是固态硬盘,也可以是随机存取存储器,闪存,只读存储器,可擦可编程只读存储器,电可擦可编程只读存储器,寄存器或任何其他形式的合适存储介质。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述。可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其它实施例的相关描述。显然,本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的精神和范围。本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并或删减;本申请实施例系统中的模块可以根据实际需要进行划分、合并或删减。如果本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (16)
1.一种用于芯片设计制造中项目自动授权的方法,其特征在于,所述方法包括:
确定芯片设计制造流程中的多个流程节点,所述多个流程节点以串并行执行方式构成所述芯片设计制造流程的多个环节;
针对所述多个流程节点中的每一个流程节点,创建与该流程节点相关联的角色列表,该角色列表包括多个角色并且指示该多个角色各自的权限范围和自动授权要求;
响应于项目创建请求,通过指定项目成员或者批准加入申请,创建与所述项目创建指令相关联的第一项目所对应的第一工作空间,所述第一项目对应所述多个流程节点中的第一流程节点,所述第一工作空间包括多个项目成员并且指示所述多个项目成员各自的权限范围,所述多个项目成员中的每一个项目成员对应与所述第一流程节点相关联的角色列表所包括的多个角色中的至少一个角色并且该项目成员的权限范围等于该至少一个角色的权限范围,其中,所述批准加入申请包括与所述加入申请相关联的申请人满足与所述加入申请相关联的一个或者多个角色的自动授权要求,
所述第一工作空间还包括所述第一项目的项目环境参数,所述第一项目的项目环境参数包括项目工艺、接口类型、代工厂数据库版本、电压,
所述方法还包括:
响应于所述项目创建请求,基于所述第一项目的项目环境参数,创建与所述第一项目对应的第一文档归档空间,创建与所述第一项目对应的第一版本管控空间,以及创建与所述第一项目对应的第一邮件组;
自动授权所述多个项目成员进入所述第一文档归档空间,
其中,所述第一文档归档空间用于归档所述第一项目的文档,所述第一版本管控空间用于存储及回滚不同版本的第一工作空间、第一文档空间和第一邮件组,所述第一邮件组用于记录所述多个项目成员各自的邮件地址。
2.根据权利要求1所述的方法,其特征在于,所述多个环节包括:系统定义环节、结构化设计环节、前端设计环节、后端设计环节、前段生产环节、后段生产环节。
3.根据权利要求2所述的方法,其特征在于,所述前端设计环节包括模拟芯片流程节点、数字芯片流程节点和联合仿真流程节点,其中,所述芯片设计制造流程在所述前端设计环节包括并行执行所述模拟芯片流程节点与所述数字芯片流程节点之后再串行执行所述联合仿真流程节点。
4.根据权利要求2所述的方法,其特征在于,所述后端设计环节包括布局规划流程节点、原理图流程节点、网络图流程节点、顶层布线流程节点、后仿真模拟流程节点和后布线优化流程节点,其中,所述芯片设计制造流程在所述后端设计环节包括串行执行所述布局规划流程节点之后并行执行所述原理图流程节点和所述网络图流程节点,然后再串行执行所述顶层布线流程节点、所述后仿真模拟流程节点和所述后布线优化流程节点。
5.根据权利要求3所述的方法,其特征在于,所述模拟芯片流程节点包括模拟电路拓扑、模拟电路设计和模拟电路仿真,所述数字芯片流程节点包括数字电路逻辑仿真、数字电路逻辑总和和数字电路形式验证。
6.根据权利要求4所述的方法,其特征在于,所述原理图流程节点包括器件生成、原理图布局、和原理图布线,所述网络图流程节点包括网络图布局、网络图时钟树综合、网络图信号布线和网络图时序收敛。
7.根据权利要求1所述的方法,其特征在于,针对所述多个流程节点中的每一个流程节点,与该流程节点相关联的角色流表所包括的多个角色各自的自动授权要求包括至少一项标签匹配要求。
8.根据权利要求7所述的方法,其特征在于,所述批准加入申请包括与所述加入申请相关联的申请人满足与所述加入申请相关联的一个或者多个角色的自动授权要求,包括:
确定与所述加入申请相关联的申请人的个人标签满足与所述加入申请相关联的一个或者多个角色各自的标签匹配要求。
9.根据权利要求8所述的方法,其特征在于,与所述加入申请相关联的申请人的个人标签指示所述申请人是否具备项目管理经验、是否具备模拟电路设计经验以及是否具备数字电路设计经验,所述多个环节包括前端设计环节,所述前端设计环节包括模拟芯片流程节点和数字芯片流程节点,与所述模拟芯片流程节点相关联的角色列表包括第一项目经理角色且所述第一项目经理角色的自动授权要求所包括的标签匹配要求包括项目管理经验和模拟电路设计经验,与所述数字芯片流程节点相关联的角色列表包括第二项目经理角色且所述第二项目经理角色的自动授权要求所包括的标签匹配要求包括项目管理经验和数字电路设计经验。
10.根据权利要求8所述的方法,其特征在于,与所述加入申请相关联的申请人的个人标签指示所述申请人是否具备电源电路管理经验、是否具备信号处理电路管理经验以及是否具备安全计算电路管理经验,所述多个流程节点中与电源电路模块有关的流程节点相关联的角色列表包括第三项目经理角色且所述第三项目经理角色的自动授权要求所包括的标签匹配要求包括电源电路管理经验,所述多个流程节点中与信号处理电路模块有关的流程节点相关联的角色列表包括第四项目经理角色且所述第四项目经理角色的自动授权要求所包括的标签匹配要求包括信号处理电路管理经验,所述多个流程节点中与安全计算电路模块有关的流程节点相关联的角色列表包括第五项目经理角色且所述第五项目经理角色的自动授权要求所包括的标签匹配要求包括安全计算电路管理经验。
11.根据权利要求8所述的方法,其特征在于,所述方法还包括:
当存在至少两个申请人满足同一角色的标签匹配要求时,通过比较所述至少两个申请人各自的个人标签与所述同一角色的标签匹配要求之间的匹配结果,从而选择具有最佳匹配结果的申请人为所述同一角色。
12.根据权利要求11所述的方法,其特征在于,所述最佳匹配结果基于所述至少两个申请人各自的个人标签的数量。
13.根据权利要求1所述的方法,其特征在于,所述方法还包括:
响应于所述项目创建请求,基于所述第一项目的项目环境参数,创建与所述第一项目对应的第一工单空间,所述第一工单空间独立于所述第一版本管控空间,所述第一工单空间用于承载用于初始化所述第一项目的资源。
14.根据权利要求1至13中任一项所述的方法,其特征在于,所述方法还包括:
响应于特定项目成员的退出请求,从所述特定项目成员所在的工作空间回收分配给所述特定项目成员的权限。
15.一种计算机设备,其特征在于,所述计算机设备包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现根据权利要求1至14中任一项所述的方法。
16.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机指令,当所述计算机指令在计算机设备上运行时使得所述计算机设备执行根据权利要求1至14中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310597163.1A CN116596476B (zh) | 2023-05-24 | 2023-05-24 | 用于芯片设计制造中项目自动授权的方法、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310597163.1A CN116596476B (zh) | 2023-05-24 | 2023-05-24 | 用于芯片设计制造中项目自动授权的方法、设备及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116596476A CN116596476A (zh) | 2023-08-15 |
CN116596476B true CN116596476B (zh) | 2023-10-20 |
Family
ID=87606001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310597163.1A Active CN116596476B (zh) | 2023-05-24 | 2023-05-24 | 用于芯片设计制造中项目自动授权的方法、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116596476B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7386797B1 (en) * | 2002-05-22 | 2008-06-10 | Oracle Corporation | Framework to model and execute business processes within a collaborative environment |
CN103455888A (zh) * | 2013-09-10 | 2013-12-18 | 山东中创软件工程股份有限公司 | 一种配置流程权限的方法及装置 |
CN104008441A (zh) * | 2014-05-06 | 2014-08-27 | 烽火通信科技股份有限公司 | 一种自动提交版本库归档的任务管理系统及方法 |
CN109614791A (zh) * | 2018-12-12 | 2019-04-12 | 苏州思必驰信息科技有限公司 | 用户权限的设置方法及系统 |
CN109829700A (zh) * | 2019-02-26 | 2019-05-31 | 广东启动子信息科技有限公司 | 一种权限管理方法及系统 |
CN110223040A (zh) * | 2019-05-31 | 2019-09-10 | 深圳市元征科技股份有限公司 | 项目管理方法、装置、电子设备及存储介质 |
CN110264156A (zh) * | 2019-05-31 | 2019-09-20 | 深圳市元征科技股份有限公司 | 一种项目管理方法、装置、电子设备及存储介质 |
CN114896920A (zh) * | 2022-07-12 | 2022-08-12 | 中南民族大学 | 一种三维堆叠芯片热仿真模型建立及热点温度预测方法 |
CN115563929A (zh) * | 2021-07-02 | 2023-01-03 | 美商新思科技有限公司 | 使用机器学习将芯片设计流程划分成子步骤 |
CN115659395A (zh) * | 2022-10-19 | 2023-01-31 | 安徽生命港湾信息技术有限公司 | 一种用于芯片厂的复杂权限自动化授权管控方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7953805B2 (en) * | 2007-03-20 | 2011-05-31 | International Business Machines Corporation | Methods for creating and using electronic mailing groups |
US8788590B2 (en) * | 2010-04-30 | 2014-07-22 | Iliv Technologies Inc. | Collaboration tool |
-
2023
- 2023-05-24 CN CN202310597163.1A patent/CN116596476B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7386797B1 (en) * | 2002-05-22 | 2008-06-10 | Oracle Corporation | Framework to model and execute business processes within a collaborative environment |
CN103455888A (zh) * | 2013-09-10 | 2013-12-18 | 山东中创软件工程股份有限公司 | 一种配置流程权限的方法及装置 |
CN104008441A (zh) * | 2014-05-06 | 2014-08-27 | 烽火通信科技股份有限公司 | 一种自动提交版本库归档的任务管理系统及方法 |
CN109614791A (zh) * | 2018-12-12 | 2019-04-12 | 苏州思必驰信息科技有限公司 | 用户权限的设置方法及系统 |
CN109829700A (zh) * | 2019-02-26 | 2019-05-31 | 广东启动子信息科技有限公司 | 一种权限管理方法及系统 |
CN110223040A (zh) * | 2019-05-31 | 2019-09-10 | 深圳市元征科技股份有限公司 | 项目管理方法、装置、电子设备及存储介质 |
CN110264156A (zh) * | 2019-05-31 | 2019-09-20 | 深圳市元征科技股份有限公司 | 一种项目管理方法、装置、电子设备及存储介质 |
CN115563929A (zh) * | 2021-07-02 | 2023-01-03 | 美商新思科技有限公司 | 使用机器学习将芯片设计流程划分成子步骤 |
CN114896920A (zh) * | 2022-07-12 | 2022-08-12 | 中南民族大学 | 一种三维堆叠芯片热仿真模型建立及热点温度预测方法 |
CN115659395A (zh) * | 2022-10-19 | 2023-01-31 | 安徽生命港湾信息技术有限公司 | 一种用于芯片厂的复杂权限自动化授权管控方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116596476A (zh) | 2023-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6902113B2 (ja) | SMDPの階層の同期によるシステムオンチップ(SoC)回路の設計システムおよび方法 | |
US7634743B1 (en) | Method for updating a placed and routed netlist | |
US7111269B2 (en) | Comparison of two hierarchical netlist to generate change orders for updating an integrated circuit layout | |
US7096447B1 (en) | Method and apparatus for efficiently locating and automatically correcting certain violations in a complex existing circuit layout | |
US8984465B1 (en) | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design | |
US6668360B1 (en) | Automatic integrated circuit design kit qualification service provided through the internet | |
JP2004171576A (ja) | 高速チップ管理システム | |
JP2003535389A (ja) | 回路およびチップ設計で使用される電子コンポーネントの選択および取得のための自動化方法およびシステム | |
US20040107214A1 (en) | Customized document portfolio system integrating IP libraries and technology documents | |
US8645902B1 (en) | Methods, systems, and computer program products for implementing interactive coloring of physical design components in a physical electronic design with multiple-patterning techniques awareness | |
US7984398B1 (en) | Automated multiple voltage/power state design process and chip description system | |
CN102637217B (zh) | 基于云计算平台的大规模集成电路布线系统 | |
CN112989732B (zh) | 封装设计可制造性分析方法、系统、介质、设备及应用 | |
US10055529B1 (en) | Methods, systems, and computer program product for implementing a floorplan with virtual hierarchies and figure groups for an electronic design | |
CN116402007B (zh) | 版图移植方法、装置、终端以及介质 | |
US10055528B1 (en) | Methods, systems, and computer program product for implementing engineering change orders with figure groups and virtual hierarchies | |
Kahng | Looking into the mirror of open source | |
US7398505B2 (en) | Automatic back annotation of a functional definition of an integrated circuit design based upon physical layout | |
US9104830B1 (en) | Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design | |
CN114237587A (zh) | 一种基于IDEA技术服务SmartFlow的管控方法及系统 | |
CN116596476B (zh) | 用于芯片设计制造中项目自动授权的方法、设备及介质 | |
US10346573B1 (en) | Method and system for performing incremental post layout simulation with layout edits | |
JP4365274B2 (ja) | 集積回路設計システム、方法及びプログラム | |
US7340696B1 (en) | Automated design process and chip description system | |
CN106970795A (zh) | 一种信息交互方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |