JP6902113B2 - SMDPの階層の同期によるシステムオンチップ(SoC)回路の設計システムおよび方法 - Google Patents
SMDPの階層の同期によるシステムオンチップ(SoC)回路の設計システムおよび方法 Download PDFInfo
- Publication number
- JP6902113B2 JP6902113B2 JP2019558331A JP2019558331A JP6902113B2 JP 6902113 B2 JP6902113 B2 JP 6902113B2 JP 2019558331 A JP2019558331 A JP 2019558331A JP 2019558331 A JP2019558331 A JP 2019558331A JP 6902113 B2 JP6902113 B2 JP 6902113B2
- Authority
- JP
- Japan
- Prior art keywords
- soc
- domain
- smdp
- design
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/02—System on chip [SoC] design
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本出願は、「システムオンチップ回路を設計するためのコンピュータ実装システムおよびその方法」と題する、2017年1月8日に出願された米国仮特許出願第62/443803号の優先権を主張し、また、「人工知能および強化学習によるシステムオンチップ(SoC)回路の設計システムおよび方法」と題する、2017年4月27日に出願された別の米国非仮特許出願第15/499832号の優先権を主張し、また、「SMDPの階層の同期によるシステムオンチップ(SoC)回路の設計システムおよび方法」と題する、2017年9月7日に出願された別の分割出願第15/697803号の優先権を主張する。上述の出願の内容は、参照によりその全体が本明細書に含まれる。
qπ(s,a)=Eπ[Gt|St=s,At=a]
ここで、qπはQ値であり、Gtは状態「s」および行動「a」からの方策に対する総報酬であり、StおよびAtは、状態空間および行動空間である。Q値は、学習過程で生成され、プログラム変数としてデータベースに格納される。状態「s」からの総価値を定義する価値関数はさておき、方策πは次のように定義される:
Vπ(s)=Eπ[Gt|St=s]
価値関数近似を伴うまたは伴わない価値は、学習過程の終わりに、ローカルプログラム変数または個別のデータベースに格納される。
Claims (9)
- 非一時的コンピュータ可読媒体に格納され、SMDPの階層を同期させることによってSoCを設計するためのハードウェアプロセッサおよびメモリを含むコンピューティングデバイスで実行される、コンピュータ可読命令を含むコンピュータ実装方法であって、当該方法は、
SoC仕様またはデータベースからのチップトポロジを初期化するステップであって、受け取ったSoC仕様入力およびチップデータベースライブラリから取得した、チップ、チップスケルトン、クロック、入出力、パーティションに関する詳細を抽出することを含むステップと、
人工知能(AI)設定の複数のドメインおよび複数のサブドメインを、マルコフ決定過程(MDP)、セミマルコフ決定過程(SMDP)、階層的抽象機械(HAM)およびMAX−Qの形式で作成して、チップ固有のグラフライブラリを生成するステップであって、前記人工知能設定が、AIエージェント、AI環境、およびタスクの組み合わせを含み、前記AI設定が、定義済みの探索および利用アルゴリズム、ならびに強化学習技術を使用して作成されるステップと、
AIエージェントを使用して各ドメインのQ値を生成するステップであって、当該AIエージェントが、各ドメインのQ値を抽出するためのタスクを通じて、AI環境と相互作用するように構成されているステップと、
前記チップトポロジを、HAM制約を伴うマルコフ決定過程(MDP)に関連付けるステップと、
前記チップトポロジを複数のSMDPまたはMDPに分岐させるステップと、
前記複数のSMDPまたはMDPを有効化するステップであって、当該複数の有効化されたSMDPまたはMDPは、事前設定されたQ値または事前設定された目標を達成すると終了するステップと、
終了後に、前記複数のSMDPまたはMDPを同期させるステップと、
同じレベルの複数のサブドメインを有効化するステップであって、前記複数の有効化されたサブドメインは、事前設定されたQ値または事前設定された目標を達成すると終了するステップと、
終了後に、前記複数のサブドメインを同期させるステップと、
前記複数のSMDPまたはMDPの物理検証を開始するステップと、
SoCの計画を最適化するために、各ドメインおよびサブドメインの前記抽出されたQ値を、ビッグデータデータベースのSMDP Qテーブルの形式で階層型SMDP構造に格納するステップと、
SoC設計のために最適なチップアーキテクチャを取得するステップであって、当該最適なチップアーキテクチャが、SMDP Qテーブルにおける最上位レベルの最大Q値に対応するステップと、を含む方法。 - 前記複数のサブドメインの各々のバックアップを、階層型ディープSMDPネットワーク(HDSN)を介して階層的に実行するステップをさらに含む、請求項1に記載の方法。
- 前記抽出されたQ値を格納する前記ステップが、リーフレベルのMDPおよびオプションマクロ用のQテーブルにQ値を格納することを含む、請求項1に記載の方法。
- 事前設定されたQ値を達成する前記ステップが、
ドメインおよびSoCドメインごとに強化学習プロセスを実行し、Q値がドメインごとに事前設定された閾値未満に収束すると、ドメインごとに当該強化学習プロセスが終了し、Q値の変化がドメインごとに事前設定された閾値未満に減少すると、ドメインごとに当該強化学習プロセスが終了するステップと、
特定のドメインごとに強化学習プロセスを実行し、特定のドメインごとに定義済みのエピソード数を完了すると、特定のドメインごとに当該強化学習プロセスが終了するステップと、
特定のドメインごとに強化学習プロセスを実行し、特定のドメインごとに定義済みの目標性能または定義済みの終了状態に達すると、特定のドメインごとに当該強化学習プロセスが終了するステップと、
ドメインごとに強化学習プロセスを実行し、ドメインごとに定義済みの階層的に最適な状態が達成されると、ドメインごとに当該強化学習プロセスが終了するステップと、を含む、請求項1に記載の方法。 - 前記複数のサブドメインを同期させる前記ステップが、第1のサブドメインの完了後に第2のサブドメインの実行をトリガすることをさらに含む、請求項1に記載の方法。
- 前記複数のドメインが、SoC通信およびネットワークオンチップ、SoC電力最適化、SoCクロッキング、SoC物理設計、SoC論理検証、SoC物理検証、SoCタイミング、SoC DRC(デザインルールチェック)、SoC ERC(電気的ルールチェック)、およびSoCパッケージを含む、請求項1に記載の方法。
- 前記複数のサブドメインが、SoCスループット最適化、SoC動的電力最適化、SoCタイミング最適化、SoC配置最適化、SoC安全機能、SoCセキュリティ機能、配置、フロアプラン、入力/出力およびルーティングを含む、請求項1に記載の方法。
- 前記最大Q値から最適なチップアーキテクチャを取得する前記ステップが、前記最適なQ値に関連する最適な方策を導出し、当該導出された最適なポリシーに関連する行動を実行することを含む、請求項1に記載の方法。
- 前記Qテーブルの上位レベルのQ値が計算されるときに、下位レベルのSMDPとMDPとの関係がニューラルネットワークを使用して決定される、請求項1に記載の方法。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762443803P | 2017-01-08 | 2017-01-08 | |
US62/443,803 | 2017-01-08 | ||
US15/499,832 | 2017-04-27 | ||
US15/499,832 US9792397B1 (en) | 2017-01-08 | 2017-04-27 | System and method for designing system on chip (SoC) circuits through artificial intelligence and reinforcement learning |
US15/697,803 US9892223B1 (en) | 2017-01-08 | 2017-09-07 | System and method for designing system on chip (SoC) circuits by synchronizing a hierarchy of SMDPs |
US15/697,803 | 2017-09-07 | ||
PCT/US2017/053238 WO2018128654A1 (en) | 2017-01-08 | 2017-09-25 | System and method for designing system on chip (soc) circuits by synchronizing a hierarchy of smdps |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020514932A JP2020514932A (ja) | 2020-05-21 |
JP6902113B2 true JP6902113B2 (ja) | 2021-07-14 |
Family
ID=60021764
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019558331A Active JP6902113B2 (ja) | 2017-01-08 | 2017-09-25 | SMDPの階層の同期によるシステムオンチップ(SoC)回路の設計システムおよび方法 |
JP2019558330A Active JP6902112B2 (ja) | 2017-01-08 | 2017-09-25 | 人工知能および強化学習によるシステムオンチップ(SoC)回路の設計システムおよび方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019558330A Active JP6902112B2 (ja) | 2017-01-08 | 2017-09-25 | 人工知能および強化学習によるシステムオンチップ(SoC)回路の設計システムおよび方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9792397B1 (ja) |
JP (2) | JP6902113B2 (ja) |
WO (2) | WO2018128653A1 (ja) |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11270053B2 (en) * | 2016-07-08 | 2022-03-08 | efabless corporation | Systems and methods for assembling and developing an SoC efficiently using templates and designer input data |
US9792397B1 (en) * | 2017-01-08 | 2017-10-17 | Alphaics Corporation | System and method for designing system on chip (SoC) circuits through artificial intelligence and reinforcement learning |
US20180198682A1 (en) * | 2017-01-10 | 2018-07-12 | Netspeed Systems, Inc. | Strategies for NoC Construction Using Machine Learning |
US10063496B2 (en) * | 2017-01-10 | 2018-08-28 | Netspeed Systems Inc. | Buffer sizing of a NoC through machine learning |
JP6546213B2 (ja) * | 2017-04-13 | 2019-07-17 | ファナック株式会社 | 回路構成最適化装置及び機械学習装置 |
US10949595B2 (en) * | 2017-06-22 | 2021-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Layout design system and layout design method |
US10515182B2 (en) * | 2017-06-30 | 2019-12-24 | Advanced Micro Devices, Inc. | Auto detection of select power domain regions in a nested multi power domain design |
US11568273B2 (en) | 2017-11-14 | 2023-01-31 | International Business Machines Corporation | Multi-dimensional cognition for unified cognition in cognitive assistance |
US11544576B2 (en) * | 2017-11-14 | 2023-01-03 | International Business Machines Corporation | Unified cognition for a virtual personal cognitive assistant of an entity when consuming multiple, distinct domains at different points in time |
US11443196B2 (en) | 2017-11-14 | 2022-09-13 | International Business Machines Corporation | Unified cognition for a virtual personal cognitive assistant when cognition is embodied across multiple embodied cognition object instances |
CN109871558A (zh) * | 2017-12-04 | 2019-06-11 | 石家庄创天电子科技有限公司 | 基于人工智能进行电路设计的方法及装置 |
US10558775B2 (en) | 2017-12-20 | 2020-02-11 | International Business Machines Corporation | Memory element graph-based placement in integrated circuit design |
US10803223B2 (en) * | 2017-12-31 | 2020-10-13 | Arteris, Inc. | System and method for designing a chip floorplan using machine learning |
US10817634B2 (en) * | 2018-01-19 | 2020-10-27 | Synopsys, Inc. | Machine-learning circuit optimization using quantized prediction functions |
US11568236B2 (en) | 2018-01-25 | 2023-01-31 | The Research Foundation For The State University Of New York | Framework and methods of diverse exploration for fast and safe policy improvement |
US10983910B2 (en) | 2018-02-22 | 2021-04-20 | Netspeed Systems, Inc. | Bandwidth weighting mechanism based network-on-chip (NoC) configuration |
US20190287028A1 (en) * | 2018-03-15 | 2019-09-19 | Arm Ltd. | Systems, devices, and/or processes for behavioral content processing |
US20210004735A1 (en) * | 2018-03-22 | 2021-01-07 | Siemens Corporation | System and method for collaborative decentralized planning using deep reinforcement learning agents in an asynchronous environment |
US11288409B2 (en) | 2018-04-30 | 2022-03-29 | Hamilton Sundstrand Corporation | Method and system for designing electrical machines using reinforcement learning |
US10699050B2 (en) | 2018-05-03 | 2020-06-30 | International Business Machines Corporation | Front-end-of-line shape merging cell placement and optimization |
CN112135716B (zh) * | 2018-05-18 | 2023-11-03 | 谷歌有限责任公司 | 数据高效的分层强化学习 |
KR20190136431A (ko) | 2018-05-30 | 2019-12-10 | 삼성전자주식회사 | 뉴럴 네트워크 시스템, 이를 포함하는 어플리케이션 프로세서 및 뉴럴 네트워크 시스템의 동작방법 |
US10796068B2 (en) * | 2018-09-11 | 2020-10-06 | Samsung Electronics Co., Ltd. | Standard cell design system, standard cell design optimization method thereof, and semiconductor design system |
US10943049B2 (en) * | 2018-09-28 | 2021-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Rule check violation prediction systems and methods |
EP3637256A1 (en) * | 2018-10-12 | 2020-04-15 | IMEC vzw | Exploring an unexplored domain by parallel reinforcement |
US11556406B2 (en) | 2018-12-03 | 2023-01-17 | Synopsys, Inc. | Automatic root cause analysis of complex static violations by static information repository exploration |
KR102611938B1 (ko) * | 2018-12-04 | 2023-12-08 | 구글 엘엘씨 | 신경망을 사용한 통합 회로 플로어 플랜 생성 |
KR20200099252A (ko) | 2019-02-13 | 2020-08-24 | 삼성전자주식회사 | 회로 디자인을 검증하기 위한 검증 벡터를 생성하는 장치, 회로 디자인 시스템 및 이의 강화 학습 방법 |
JP6995451B2 (ja) * | 2019-03-13 | 2022-01-14 | 東芝情報システム株式会社 | 回路適正化装置及び回路適正化方法 |
JP7413353B2 (ja) * | 2019-03-20 | 2024-01-15 | 株式会社半導体エネルギー研究所 | 配線レイアウト設計方法、プログラム、および記録媒体 |
CN109961147B (zh) * | 2019-03-20 | 2023-08-29 | 西北大学 | 一种基于Q-Learning算法的自动化模型压缩方法 |
CN110019151B (zh) * | 2019-04-11 | 2024-03-15 | 深圳市腾讯计算机系统有限公司 | 数据库性能调整方法、装置、设备、系统及存储介质 |
WO2020229904A1 (en) * | 2019-05-10 | 2020-11-19 | Tata Consultancy Services Limited | System and method for actor based simulation of complex system using reinforcement learning |
KR20200131056A (ko) * | 2019-05-13 | 2020-11-23 | 삼성전자주식회사 | 강화 학습 기반의 시스템 검증 방법 및 장치 |
US11521116B2 (en) | 2019-06-25 | 2022-12-06 | Nxp Usa, Inc. | Self-optimizing multi-core integrated circuit |
US11126772B1 (en) * | 2019-07-15 | 2021-09-21 | Dialog Semiconductor (Uk) Limited | Tools and methods for designing a circuit, and circuits made thereby |
KR20210012730A (ko) | 2019-07-26 | 2021-02-03 | 삼성전자주식회사 | 인공지능 모델의 학습 방법 및 전자 장치 |
US11275882B1 (en) * | 2019-07-26 | 2022-03-15 | Cadence Design Systems, Inc. | System, method, and computer program product for group and isolation prediction using machine learning and applications in analog placement and sizing |
US11087060B1 (en) * | 2019-07-29 | 2021-08-10 | Cadence Design Systems, Inc. | System, method, and computer program product for the integration of machine learning predictors in an automatic placement associated with an electronic design |
US10885260B1 (en) | 2019-09-04 | 2021-01-05 | International Business Machines Corporation | Fin-based fill cell optimization |
US11221897B2 (en) * | 2019-09-11 | 2022-01-11 | International Business Machines Corporation | Managing device maintenance via artificial intelligence |
US11030367B2 (en) | 2019-09-11 | 2021-06-08 | International Business Machines Corporation | Out-of-context feedback hierarchical large block synthesis (HLBS) optimization |
US11366948B2 (en) * | 2019-10-18 | 2022-06-21 | Synopsys, Inc. | Machine-learning enhanced compiler |
US11665776B2 (en) | 2019-12-27 | 2023-05-30 | Arteris, Inc. | System and method for synthesis of a network-on-chip for deadlock-free transformation |
US10990724B1 (en) | 2019-12-27 | 2021-04-27 | Arteris, Inc. | System and method for incremental topology synthesis of a network-on-chip |
US11558259B2 (en) | 2019-12-27 | 2023-01-17 | Arteris, Inc. | System and method for generating and using physical roadmaps in network synthesis |
US11657203B2 (en) | 2019-12-27 | 2023-05-23 | Arteris, Inc. | Multi-phase topology synthesis of a network-on-chip (NoC) |
US11836641B2 (en) * | 2020-03-14 | 2023-12-05 | Synopsys, Inc. | Machine learning-based prediction of metrics at early-stage circuit design |
US11418448B2 (en) | 2020-04-09 | 2022-08-16 | Arteris, Inc. | System and method for synthesis of a network-on-chip to determine optimal path with load balancing |
US11287869B2 (en) * | 2020-04-30 | 2022-03-29 | Marvell Asia Pte Ltd | System and methods for on-chip memory (OCM) port throttling for machine learning operations |
US12019967B2 (en) * | 2020-05-04 | 2024-06-25 | Nvidia Corporation | Routing connections in integrated circuits based on reinforcement learning |
JP7466643B2 (ja) * | 2020-06-09 | 2024-04-12 | 三菱電機株式会社 | 学習装置、推論装置、学習方法、および推論方法 |
DE102020118805A1 (de) * | 2020-07-16 | 2022-01-20 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | System und Verfahren zum autonomen Konstruieren und/oder Designen von zumindest einer Komponente für ein Bauteil |
CN112039767B (zh) * | 2020-08-11 | 2021-08-31 | 山东大学 | 基于强化学习的多数据中心节能路由方法及系统 |
CN112270158B (zh) * | 2020-09-15 | 2022-11-18 | 海宁利伊电子科技有限公司 | 一种基于深度强化学习的封装地过孔打孔分布优化方法 |
JP7376450B2 (ja) * | 2020-09-29 | 2023-11-08 | 本田技研工業株式会社 | 学習済モデルの構築方法、及び、その学習済モデルを用いた設計支援装置 |
US11601357B2 (en) | 2020-12-22 | 2023-03-07 | Arteris, Inc. | System and method for generation of quality metrics for optimization tasks in topology synthesis of a network |
US11281827B1 (en) | 2020-12-26 | 2022-03-22 | Arteris, Inc. | Optimization of parameters for synthesis of a topology using a discriminant function module |
US11449655B2 (en) | 2020-12-30 | 2022-09-20 | Arteris, Inc. | Synthesis of a network-on-chip (NoC) using performance constraints and objectives |
US11956127B2 (en) | 2021-03-10 | 2024-04-09 | Arteris, Inc. | Incremental topology modification of a network-on-chip |
US11775720B2 (en) | 2021-07-02 | 2023-10-03 | International Business Machines Corporation | Integrated circuit development using machine learning-based prediction of power, performance, and area |
US20230139623A1 (en) * | 2021-11-02 | 2023-05-04 | Nvidia Corporation | Data path circuit design using reinforcement learning |
KR102474856B1 (ko) | 2021-11-18 | 2022-12-06 | 주식회사 마키나락스 | 인공지능 기반의 반도체 설계 자동화 방법 |
CN114444240B (zh) * | 2022-01-28 | 2022-09-09 | 暨南大学 | 一种面向信息物理融合系统的延迟和寿命优化方法 |
US12067335B2 (en) | 2022-04-11 | 2024-08-20 | Arteris, Inc. | Automatic configuration of pipeline modules in an electronics system |
US20230367696A1 (en) * | 2022-05-13 | 2023-11-16 | Microsoft Technology Licensing, Llc | Simulated training for reinforcement learning |
WO2023205820A2 (en) * | 2022-07-22 | 2023-10-26 | Futurewei Technologies, Inc. | Anomalous design handling in single step design space exploration |
CN115374739B (zh) * | 2022-10-21 | 2022-12-27 | 中诚华隆计算机技术有限公司 | 基于可信计算平台的可信计算芯片的设计方法及计算设备 |
KR102632950B1 (ko) * | 2022-12-26 | 2024-02-05 | 주식회사 애자일소다 | 일반화 모델을 이용한 반도체 배치 시스템 및 방법 |
KR102603130B1 (ko) * | 2022-12-27 | 2023-11-17 | 주식회사 애자일소다 | 강화학습 기반의 면적 및 매크로 배치 최적화를 위한 설계 시스템 및 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004288205A (ja) * | 2004-05-10 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の設計方法 |
US7937678B2 (en) * | 2008-06-11 | 2011-05-03 | Infineon Technologies Ag | System and method for integrated circuit planar netlist interpretation |
US8793119B2 (en) * | 2009-07-13 | 2014-07-29 | At&T Intellectual Property I, L.P. | System and method for generating manually designed and automatically optimized spoken dialog systems |
US9090255B2 (en) * | 2012-07-12 | 2015-07-28 | Honda Motor Co., Ltd. | Hybrid vehicle fuel efficiency using inverse reinforcement learning |
US8839171B1 (en) * | 2013-03-31 | 2014-09-16 | Atrenta, Inc. | Method of global design closure at top level and driving of downstream implementation flow |
JP6269121B2 (ja) * | 2014-02-06 | 2018-01-31 | 富士通株式会社 | 情報処理装置、評価関数学習方法およびプログラム |
US9530412B2 (en) * | 2014-08-29 | 2016-12-27 | At&T Intellectual Property I, L.P. | System and method for multi-agent architecture for interactive machines |
US10101786B2 (en) * | 2014-12-22 | 2018-10-16 | Intel Corporation | Holistic global performance and power management |
US10102320B2 (en) * | 2015-02-26 | 2018-10-16 | Autodesk, Inc. | Predictive multi-user client-server electronic circuit design system utilizing machine learning techniques |
US9792397B1 (en) * | 2017-01-08 | 2017-10-17 | Alphaics Corporation | System and method for designing system on chip (SoC) circuits through artificial intelligence and reinforcement learning |
-
2017
- 2017-04-27 US US15/499,832 patent/US9792397B1/en active Active
- 2017-09-07 US US15/697,803 patent/US9892223B1/en active Active
- 2017-09-25 WO PCT/US2017/053230 patent/WO2018128653A1/en active Application Filing
- 2017-09-25 JP JP2019558331A patent/JP6902113B2/ja active Active
- 2017-09-25 JP JP2019558330A patent/JP6902112B2/ja active Active
- 2017-09-25 WO PCT/US2017/053238 patent/WO2018128654A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2020506491A (ja) | 2020-02-27 |
WO2018128654A1 (en) | 2018-07-12 |
WO2018128653A1 (en) | 2018-07-12 |
US9792397B1 (en) | 2017-10-17 |
JP2020514932A (ja) | 2020-05-21 |
US9892223B1 (en) | 2018-02-13 |
JP6902112B2 (ja) | 2021-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6902113B2 (ja) | SMDPの階層の同期によるシステムオンチップ(SoC)回路の設計システムおよび方法 | |
US10372859B2 (en) | System and method for designing system on chip (SoC) circuits using single instruction multiple agent (SIMA) instructions | |
JP7413580B2 (ja) | ニューラルネットワークを使用した集積回路フロアプランの生成 | |
US8839171B1 (en) | Method of global design closure at top level and driving of downstream implementation flow | |
US7694249B2 (en) | Various methods and apparatuses for estimating characteristics of an electronic system's design | |
US11836641B2 (en) | Machine learning-based prediction of metrics at early-stage circuit design | |
JP3119646B2 (ja) | 再コンフュギュレーション可能なハードウェアシステムの評価装置及び演算処理方法 | |
US11256845B2 (en) | Machine-learning driven prediction in integrated circuit design | |
US10915685B1 (en) | Circuit stage credit based approaches to static timing analysis of integrated circuits | |
US8701059B2 (en) | Method and system for repartitioning a hierarchical circuit design | |
US11669665B1 (en) | Application-specific integrated circuit (ASIC) synthesis based on lookup table (LUT) mapping and optimization | |
US20240169135A1 (en) | Reinforcement learning (rl) based chip design optimization using trained graph convolutional networks (gcn) for ultra-fast cost function calculation | |
KR101275486B1 (ko) | 순차적 등가성 검사를 위한 재구성된 설계를 준비하기 위한 방법 | |
US11022634B1 (en) | Rail block context generation for block-level rail voltage drop analysis | |
Bushnell | Design automation: automated full-custom VLSI layout using the ULYSSES design environment | |
Li et al. | iPD: An Open-source intelligent Physical Design Toolchain | |
US11847396B1 (en) | Integrated circuit design using multi-bit combinational cells | |
CN115510802A (zh) | 用于预测详细布线拓扑和轨道使用的机器学习模型 | |
US9892227B1 (en) | Systems, methods and storage media for clock tree power estimation at register transfer level | |
US20200410152A1 (en) | System and method of timing characterization for semiconductor circuit | |
Liu et al. | Simultaneous technology mapping and placement for delay minimization | |
US11816409B1 (en) | Strongly connected component (SCC) graph representation for interactive analysis of overlapping loops in emulation and prototyping | |
US11526642B1 (en) | Clock network power estimation for logical designs | |
US20220284161A1 (en) | Automated design hierarchy identification and simplified reduced model generation for static verification of circuit designs | |
CN115730508A (zh) | 使用设计和辅助构造的基于监督机器学习的存储器和运行时间预测 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6902113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |