JP7413580B2 - ニューラルネットワークを使用した集積回路フロアプランの生成 - Google Patents

ニューラルネットワークを使用した集積回路フロアプランの生成 Download PDF

Info

Publication number
JP7413580B2
JP7413580B2 JP2023026457A JP2023026457A JP7413580B2 JP 7413580 B2 JP7413580 B2 JP 7413580B2 JP 2023026457 A JP2023026457 A JP 2023026457A JP 2023026457 A JP2023026457 A JP 2023026457A JP 7413580 B2 JP7413580 B2 JP 7413580B2
Authority
JP
Japan
Prior art keywords
computer chip
time step
node
neural network
nodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023026457A
Other languages
English (en)
Other versions
JP2023075156A (ja
Inventor
チアン－ミン・リチャード・ホ
ウィリアム・ハン
ムスタファ・ナズム・ヤズガン
アンナ・ダーリング・ゴールディ
ジェフリー・アドゲート・ディーン
アザリア・ミルホセイニ
エムラ・タンサー
ヤ・ワン
アナンド・バブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Publication of JP2023075156A publication Critical patent/JP2023075156A/ja
Application granted granted Critical
Publication of JP7413580B2 publication Critical patent/JP7413580B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/004—Artificial life, i.e. computing arrangements simulating life
    • G06N3/006—Artificial life, i.e. computing arrangements simulating life based on simulated virtual individual or collective life forms, e.g. social simulations or particle swarm optimisation [PSO]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/042—Knowledge-based neural networks; Logical representations of neural networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/02—Knowledge representation; Symbolic representation
    • G06N5/022—Knowledge engineering; Knowledge acquisition

Description

関連出願の相互参照
本出願は、2018年12月4日に出願された米国特許出願第62/775,284号の優先権を主張し、その内容全体が参照により組み込まれる。
本明細書は、電子設計自動化のためのニューラルネットワークの使用に関し、より詳細には、コンピュータチップフロアプランを生成するためのニューラルネットワークの使用に関する。
コンピュータチップフロアプランは、コンピュータチップの表面、すなわちチップエリア上のコンピュータチップの回路の一部または全部の配置の概略図である。
ニューラルネットワークは、非線形ユニットの1つまたは複数の層を使用して、受信された入力の出力を予測する機械学習モデルである。いくつかのニューラルネットワークは、出力層に加えて、1つまたは複数の隠れ層を含む。各隠れ層の出力は、ネットワーク内の次の層、すなわち次の隠れ層または出力層への入力として使用される。ネットワークの各層は、パラメータのそれぞれのセットの現在の値に従って受信された入力から出力を生成する。
S. Kirkpatrick, C. D. Gelatt, and M. P. Vecchi.Optimization by simulated annealing. SCIENCE, 220(4598):671-680, 1983 Thomas N. Kipf and Max Welling. Semi-supervised classification with graph convolutional networks. International Conference on Learning Representations, 2017 Siamese neural networks for one-shot image recognition. G Koch, R Zemel, and R Salakhutdinov. In ICML Deep Learning workshop, 2015 Inductive Representation Learning on Large Graphs. W.L. Hamilton, R. Ying, and J. Leskovec arXiv:1706.02216 [cs.SI], 2017
本明細書は、集積回路のチップフロアプランを生成する1つまたは複数の位置にある1つまたは複数のコンピュータ上のコンピュータプログラムとして実装されるシステムについて説明する。チップフロアプランが生成される集積回路は、本明細書では「コンピュータチップ」と呼ばれるが、一般に、1つの半導体材料上に製造される電子回路の任意の集合を意味するものと理解されたい。チップフロアプランは、ノードのネットリストからの各ノードを、コンピュータチップの表面上のそれぞれの位置に配置する。
本明細書に記載される主題の特定の実施形態は、以下の利点のうちの1つまたは複数を実現するように実施することができる。
チップの表面上にチップの構成要素を配置することを伴うフロアプランニングは、チップ設計プロセスにおける重要なステップである。構成要素の配置は、面積、全ワイヤ長、および輻輳などのメトリクスを最適化すべきである。フロアプランがこれらのメトリクスでうまく機能しない場合、フロアプランに基づいて生成されるコンピュータチップはうまく機能しない。たとえば、コンピュータチップは、機能しなくなる可能性がある、過剰な電力を消費する可能性がある、許容できない待ち時間を有する可能性がある、またはチップ上の構成要素の準最適な配置によって引き起こされる様々な他の望ましくない特性のいずれかを有する可能性がある。
記載された技法は、記載されたノード配置ニューラルネットワークおよび記載されたトレーニング技法を利用することによって、高品質のチップフロアプランが自動的に、かつ最小限のユーザ関与で生成されることを可能にする。特定の例として、分散トレーニングが使用されると、人間の専門家の関与なしに、数時間程度で高品質(すなわち、超人的)な配置が生成され得る。
記載されたシステムとは異なり、従来のフロアプランニングソリューションは、多大な人間の関与を必要とする数週間にわたる長いプロセスを使用する。潜在的なノード配置の組合せの膨大なスペースのために、従来の自動化されたアプローチは、過度の計算能力および壁時計時間を消費することなく、人間の専門家の関与を必要とすることなく、またはその両方を必要とすることなく、高品質のフロアプランを確実に生成することができなかった。しかしながら、記載されたノード配置ニューラルネットワークをトレーニングするために強化学習を効果的に利用することによって、記載された技法は、高品質のフロアプランを迅速に生成することができる。
さらに、この方法を使用して製造されたコンピュータチップは、従来の方法によって生成されたものと比較して、電力消費を低減することができる。それはまた、所与の表面積に対する計算能力を増加させてもよく、または別の観点から、所与の量の計算能力に対してより少ないリソースを使用して生成されてもよい。
本明細書に記載の主題の1つまたは複数の実施形態の詳細は、添付の図面および以下の説明に記載されている。主題の他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかになるであろう。
例示的なフロアプラン生成システムを示す図である。 時間ステップにおけるノード配置ニューラルネットワークの処理を示す図である。 特定の時間ステップにおいてノードを配置するための例示的なプロセスのフロー図である。 強化学習を介してノード配置ニューラルネットワークをトレーニングするための例示的なプロセスのフロー図である。
様々な図面における同様の参照番号および名称は、同様の要素を示す。
図1は、例示的なフロアプラン生成システム100を示す。フロアプラン生成システム100は、以下に説明するシステム、構成要素、および技法が実装される1つまたは複数の場所にある1つまたは複数のコンピュータ上のコンピュータプログラムとして実装されるシステムの一例である。
システム100は、製造される、たとえば、トランジスタ、抵抗器、キャパシタなど、複数の集積回路構成要素を含む、コンピュータチップ、すなわち、超大規模集積(VLSI)チップのネットリストデータ102を受信する。複数の集積回路構成要素は、チップの所望の機能に応じて異なっていてもよい。たとえば、チップは、機械学習計算、ビデオ処理、暗号化、または別の計算集約的機能のための専用チップ、すなわち特定用途向け集積回路(ASIC)とすることができる。
ネットリストデータ102は、コンピュータチップの集積回路構成要素の接続を記述するデータである。特に、ネットリストデータ102は、複数のノード間のコンピュータチップ上の接続を指定し、その複数のノードの各々がコンピュータチップの複数の集積回路構成要素のうちの1つまたは複数に対応している。すなわち、各ノードは、集積回路構成要素のそれぞれの適切なサブセットに対応し、これらのサブセットは重複しない。言い換えれば、ネットリストデータ102は、複数のノードの各々について、製造されたコンピュータチップ内の1つまたは複数のワイヤによってノードが接続される必要がある他のノード(もしあれば)を識別する。いくつかの場合には、集積回路構成要素は、たとえば、外部システムによって、または既存のクラスタリング技法を使用することによって、すでにクラスタにクラスタ化されており、ネットリストデータ内の各ノードは、クラスタのうちの異なる1つを表す。
システム100は、出力として、ネットリストデータ102内のノードの一部または全部をコンピュータチップの表面上のそれぞれの位置に配置する最終的なコンピュータチップフロアプラン152を生成する。すなわち、最終的なコンピュータチップフロアプラン152は、ネットリストデータ102内のノードの一部または全部について、したがって、ノードによって表される集積回路構成要素について、コンピュータチップの表面上のそれぞれの位置を識別する。
一例として、ネットリストデータ102は、3つのタイプのノード、すなわち、マクロ、標準セルのクラスタ、およびポートを識別することができる。システム100は、標準セルのマクロおよびクラスタの配置を決定することができ、一方、ポート配置は、固定することができ、またはシステム100によって決定された配置に基づいて別のシステムによって決定することができる。
一般に、フロアプラン152は、各ノードを、チップの表面上にオーバーレイされたN×Mグリッド内のグリッド正方形に割り当て、ここで、NおよびMは、システム100への入力として提供される整数である。
システム100は、ノード配置ニューラルネットワーク110と、随意に、シミュレーテッドアニーリングエンジン130とを含む。
システム100は、ノード配置ニューラルネットワーク110を使用して、初期コンピュータチップフロアプラン122を生成する。最終的なコンピュータチップフロアプラン152と同様に、初期コンピュータチップフロアプラン122も、ネットリストデータ102内の各ノードをコンピュータチップの表面上のそれぞれの位置に配置する。
システム100は、複数の時間ステップのシーケンス内の各時間ステップにおいてネットリストデータ102からそれぞれのノードを配置することによって、初期チップフロアプラン122を生成する。すなわち、システム100は、いくつかの時間ステップにわたってノードごとに配置を生成し、各ノードは、時間ステップのうちの異なる1つの位置に配置される。
シーケンス内の各特定の時間ステップにおいて、システムは、特定の時間ステップのための入力表現を生成し、ノード配置ニューラルネットワーク110を使用して入力表現を処理する。
特定の時間ステップのための入力表現は、一般に、(i)シーケンス内の第1の時間ステップを除いて、シーケンス内の特定の時間ステップに先行する時間ステップにおいてすでに配置されているノードの配置を示す、部分的に配置されたチップを特徴付ける部分的に配置されたチップデータ(すなわち、ネットリストのノードの適切なサブセットが配置されたチップ設計)と、(ii)特定の時間ステップにおいて配置されるべきノードを特徴付ける現在のノードデータとを含む。シーケンスの第1の時間ステップでは、部分的に配置されたチップデータは、ノードが配置されていないことを示し、すなわち空のチップを表す。入力表現は、随意に、たとえば、ネットリストデータ102において指定されるノード間の接続を特徴付ける、ノードのネットリストを特徴付ける(たとえば、現在のノードデータの一部として)ネットリスト特徴を含むこともできる。たとえば、入力表現は、ノードのうちの1つまたは複数について、そのノードがネットリストに従って接続されるノードのうちの1つまたは複数の他のノードを特徴付けることができる。特に、入力表現は、ネットリストに従って、特定の時間に配置されるべきノードが接続されるネットリストのノードの一部または全部、たとえば、特定の時間ステップに先行する時間ステップにおいてすでに配置されているノードのうちの少なくとも1つ(またはいくつか)を指定することができる。
ノード配置ニューラルネットワーク110は、パラメータ(本明細書では「ネットワークパラメータ」と呼ばれる)を有し、ネットワークパラメータの現在の値に従って入力表現を処理して、コンピュータチップの表面上の複数の位置にわたるスコア分布、たとえば、確率分布またはロジットの分布を生成するように構成されたニューラルネットワークである。たとえば、分布は、チップの表面上にオーバーレイされたN×Mグリッド内のグリッド正方形上にあり得る。
次いで、システム100は、ニューラルネットワークによって生成されたスコア分布を使用して、特定の時間ステップにおいて配置されるべきノードを、複数の位置からの1つの位置に割り当てる。
所与の時間ステップにおいてニューラルネットワーク110によって実行され、スコア分布を使用して時間ステップにおいてノードを配置することは、図2および図3を参照して以下でより詳細に説明される。
シーケンス内の最後の時間ステップの後に、ノードを1つずつフロアプランに追加することによって、フロアプランは、ネットリストデータ102内のすべてのノードのそれぞれの配置を含む。
ニューラルネットワーク110によって生成されたスコア分布124が高品質のフロアプランをもたらすために、システム100は、報酬関数を最大化するために、強化学習を介してノード配置ニューラルネットワーク110をトレーニングする。
一例として、システム100は、ネットワークパラメータのトレーニングされた値を決定するために強化学習を介してニューラルネットワーク110をトレーニングすることができ、次いで、トレーニングが終了した後、ニューラルネットワーク110を使用して、ネットワークパラメータのトレーニングされた値に従って、フロアプランを生成することによって、初期フロアプラン122を生成する。システムは、様々な終了基準のいずれかに基づいて、トレーニングが終了したことを決定することができる。たとえば、システムは、ある量の時間が経過した後、ある数の候補フロアプランが評価された後、またはニューラルネットワーク110のパラメータ値が収束した後に、トレーニングを終了することができる。
別の例として、システム100は、ニューラルネットワーク110のトレーニング中に生成された候補フロアプランに割り当てられた報酬値を追跡し、次いで、トレーニングが終了した後、最も高い報酬値を有する候補フロアプランを初期フロアプラン122として選択することができる。
一般に、報酬関数は、ノード配置ニューラルネットワーク110を使用して生成されたフロアプランの品質を測定する、すなわち、最適化されると、生成されたフロアプランを使用して製造されたチップが、たとえば、電力消費、発熱、およびタイミング性能のうちの1つまたは複数に関して良好な性能を示す、生成されたフロアプランの特定の1つまたは複数の特性を測定する。品質は、典型的には、これらの1つまたは複数の特性の増加関数である。
トレーニング中、システム100は、ニューラルネットワーク110を使用して候補フロアプランを繰り返し生成し、報酬関数によって測定される特性を評価することによって、生成された候補フロアプランの報酬関数の値を評価し、報酬関数の値に基づいてネットワークパラメータの値を調整する。
ニューラルネットワーク110のトレーニングおよびトレーニングに使用できる報酬関数については、図4を参照して以下でより詳細に説明する。
いくつかの実装形態では、ニューラルネットワーク110がトレーニングされると、システム100は、初期コンピュータチップフロアプラン122を最終的なコンピュータチップフロアプラン152として出力する。
いくつかの他の実装形態では、システム100は、ノード配置ニューラルネットワーク110を使用して生成された初期コンピュータチップフロアプラン122から開始するコスト関数を使用して(たとえば、報酬関数に対するシミュレートされたアニーリングによって)シミュレートされたアニーリングを実行することによって、最終的なコンピュータチップフロアプラン152を生成する。特定の例として、システム100は、山登りアルゴリズムを適用して初期コンピュータチップフロアプラン122内の配置を反復的に調整して、最終的なコンピュータチップフロアプラン152を生成することによって、シミュレートされたアニーリングを実行することができる。初期コンピュータチップフロアプラン122を調整するために使用することができる山登りアルゴリズムおよび他のシミュレートされたアニーリング技法は、S. Kirkpatrick, C. D. Gelatt, and M. P. Vecchi.Optimization by simulated annealing. SCIENCE, 220(4598):671-680, 1983により詳細に記載されている。
随意に、システム100または外部システムは、次いで、報酬関数の最高値を有するもの、またはトレーニングが終了した後に生成されたものなど、候補フロアプランのうちの1つに従ってチップ(集積回路)を製造(生産)してもよい。そのような集積回路は、従来の設計プロセスを使用して設計されたものよりも、たとえば、より低い電力消費、より低い待ち時間、またはより小さい表面積のうちの1つまたは複数を有することができるなど、改善された性能を示すことができ、および/またはより少ないリソースを使用して生産可能であり得る。製造は、任意の既知の技法を使用することができる。
図2は、所与の時間ステップにおけるノード配置ニューラルネットワーク110の処理を示す。
図1を参照して上述したように、フロアプランの生成中の各時間ステップにおいて、ノード配置ニューラルネットワーク110は、入力表現を受信し、入力表現を処理して、コンピュータチップの表面上の複数の位置にわたるスコア分布、たとえば、確率分布またはロジットの分布を生成するように構成される。
一般に、入力表現は、(i)シーケンス内の特定の時間ステップに先行する時間ステップにおいてすでに配置されているノードの配置を示す、部分的に配置されたチップデータと、(ii)特定の時間ステップにおいて配置されるべきノードを特徴付ける現在のノードデータとを含む。
図2に示すように、ノード配置ニューラルネットワーク110は、埋め込みサブネットワーク210と、ポリシーサブネットワーク220と、随意に、値サブネットワーク230とを含む。
埋め込みサブネットワーク210は、各特定の時間ステップにおいて、入力表現を処理して入力表現の埋め込みを生成するように構成される。埋め込みは、固定の次元空間における数値表現、すなわち、固定数の数値の順序付けられた集合である。たとえば、埋め込みは、浮動小数点値または他のタイプの数値のベクトルまたは行列とすることができる。
ポリシーサブネットワーク220は、各特定の時間ステップにおいて、埋め込みを処理してスコア分布を生成するように構成される。たとえば、ポリシーサブネットワーク220は、リカレントニューラルネットワーク、すなわち、位置のスコアを生成する出力層を有する、1つまたは複数のリカレントニューラルネットワーク層、たとえば、長期短期メモリ(LSTM)層、ゲートリカレントユニット(GRU)層、または他のタイプのリカレント層を含むニューラルネットワークとすることができる。たとえば、スコアが確率であるとき、出力層は、ソフトマックス層とすることができる。
値サブネットワーク230は、使用されるとき、各特定の時間ステップにおいて、埋め込みを処理して、特定の時間ステップにおけるフロアプランの現在の状態の値を推定する値推定値を生成するように構成される。現在の状態の値は、現在の状態から開始して、すなわち、現在の部分的なフロアプランから開始して生成されるフロアプランに対する報酬関数の出力の推定値である。たとえば、値サブネットワーク230は、リカレントニューラルネットワークであってもよく、またはフィードフォワードニューラルネットワーク、たとえば、1つまたは複数の完全に接続された層を含むものであってもよい。
この値推定値は、ニューラルネットワーク110のトレーニング中に、すなわち、利用可能な値推定値に依存する強化学習技法を使用するときに使用することができる。言い換えれば、ノード配置ニューラルネットワークをトレーニングするために使用される強化学習技法が値推定値を必要とするとき、ノード配置ニューラルネットワーク110は、強化学習技法によって必要とされる値推定値を生成する値サブネットワーク230も含む。
一般に、埋め込みサブネットワーク210は、1組のニューラルネットワーク層を使用して部分的に配置されたチップデータを処理して、部分的に配置されたチップデータ埋め込みを生成し、別の組のニューラルネットワーク層を使用して現在のノードを特徴付けるデータを処理して、現在のノードデータ埋め込みを生成し、次いで、これら2つの埋め込みを連結して、状態表現の最終的な埋め込みを生成する。
配置ニューラルネットワーク110への入力として提供することができる状態表現の一例は、部分的に配置されたチップデータが、N×Mグリッドの平坦化された表現を含むベクトル、すなわち、N×Mグリッド内のグリッド正方形の各々についてのそれぞれのエントリを含むベクトルであるものである。N×Mグリッドの平坦化された表現は、各グリッド正方形について、ノードがすでにグリッド正方形に配置されているかどうか、および随意に、どのノード(もしあれば)がグリッド正方形に配置されているかを識別することができる。
この例では、サブネットワーク210は、部分的に配置されたチップ埋め込みを生成するために、フィードフォワードニューラルネットワーク、たとえば、多層パーセプトロン(MLP)を使用して、部分的に配置されたチップデータを処理することができる。
状態表現の別の例は、部分的に配置されたチップデータが、シーケンス内の特定の時間ステップに先行する時間ステップにおけるノードが配置された位置を示す、部分的に配置されたチップの表面の画像であるものである。
この例が図2に示される。
特に、図2では、状態表現は、N×Mグリッドのグリッド正方形を示す部分的に配置されたチップの画像202を含む。画像202は、チップ上にすでに配置されているノードの位置、接続、および随意にサイズを示す。図2の画像に示すように、ノードがすでに所与のグリッド正方形に配置されているとき、画像は、そのグリッド正方形におけるノードの視覚表現を示す。2つのノード間の接続は、たとえば、画像内のタクシージオメトリを使用して描かれる、画像内の2つのノード間のエッジとして表すことができる。
システムはまた、チップ上の位置、すなわちグリッド内の正方形の密度を追跡する。特に、システムは、その位置が占有されている程度を示す各位置の密度値を維持する。ノードが所与の位置に配置されているとき、その位置の密度値は1に等しく(またはその位置が完全に占有されていることを示す異なる最大値に)設定される。所与の位置にノードが配置されていないとき、その位置の密度値は、その位置を通過するエッジの数を示す。
いくつかの実装形態では、システムは、入力画像を生成するときに追跡された密度値を使用する。すなわち、入力画像は、チップ表面上の位置の追跡された密度値に基づいて生成される。一例として、任意の所与の位置について、その位置におけるチップの視覚表現に属するピクセルの強度値は、その位置の密度値に基づくことができ、たとえば、より高い強度値をシェービングするより高い密度値を有する位置を有し、たとえば、強度値は、密度値に等しいか、または正比例する。別の例として、入力画像は、入力画像内の位置の強度値を含む追加のチャネルを含むことができる。
部分的に配置されたチップデータが画像であるとき、サブネットワーク210は、畳み込みニューラルネットワークを使用して画像を処理して、部分的に配置されたチップ埋め込みを生成する。
状態表現に含まれる現在のノードを特徴付けるデータは、任意の適切な方法で現在のノードを表すことができる。
一例として、現在のノードデータは、複数のノードのうちのどれが現在の時間ステップにおいて配置されているかを識別するワンホットベクトルとすることができる。この例では、サブネットワーク210は、現在のノードデータを生成するために、MLP、単一の完全に接続された層、または埋め込み層を使用して、現在のノードデータを処理することができる。
別の例として、現在のノードデータは、現在のノードの埋め込み206、すなわち、ノード配置ニューラルネットワーク110のトレーニングと一緒に学習される埋め込みを含むことができる。
別の例として、特定の時間ステップにおいて配置されるべきノードを特徴付ける現在のノードデータは、ネットリストデータによって指定される特定の時間ステップにおいて配置されるべきノードの接続を特徴付けるデータ、すなわち、ネットリストデータ内の現在のノードに接続されるノードを識別する隣接ベクトルまたは行列を含むことができる。
いくつかの実装形態では、入力表現は、ネットリストデータを特徴付けるネットリスト特徴204も含む。特に、ネットリスト特徴は、ネットリスト内の各ノードについて、それぞれの特徴、たとえば、それぞれの特徴ベクトルを含むことができ、ネットリストデータ内のノード間の接続を識別することができる。各ノードの特徴は、ノードの様々な特性のいずれかを識別することができる。
一例では、各ノードの特徴は、ノードのサイズを識別する。別の例として、シーケンス内のより早い時間ステップにおいてすでに配置されている各ノードについて、ノードの特徴は、ノードがチップの表面上に配置された位置を識別する。ノードがまだ配置されていない場合、ノードの特徴は、ノードのデフォルト位置を示すことができる。図2の例では、システムは、ネットリスト特徴204を、特徴ベクトルの特徴行列と、ノード間の接続を指定する隣接行列とに結合する。
別の例として、ネットリスト特徴204は、ポート情報、たとえば、ポートノードがシステムによって配置されていない場合であっても、他のノードへのそれらの接続に関する情報、およびそれらの位置を含むこともできる。
別の例として、ネットリスト特徴204は、たとえば、ノードの名前が、ネットリストグラフ内のノードの階層、ノードの位置、ノードの幅および高さに関連する情報を有するとき、ネットリストデータ内のノードのフルネームを含むことができる。
入力表現がネットリスト特徴を含む実装形態では、サブネットワーク210は、任意の適切なグラフ埋め込み機構を使用してネットリスト特徴および現在のノードデータを処理して、現在のノード埋め込みを生成することができる。
たとえば、サブネットワーク210は、グラフ畳み込みニューラルネットワーク(GCN)を使用してネットリスト特徴および現在のノードデータを処理して、現在のノード埋め込みを生成することができる。サブネットワーク210によって使用することができるGCNの一例は、Thomas N. Kipf and Max Welling. Semi-supervised classification with graph convolutional networks. International Conference on Learning Representations, 2017に記載されている。
別の例として、サブネットワーク210は、シャムニューラルネットワークを使用してネットリスト特徴および現在のノードデータを処理して、現在のノード埋め込みを生成することができる。サブネットワーク210によって使用することができるシャムニューラルネットワークの一例は、Siamese neural networks for one-shot image recognition. G Koch, R Zemel, and R Salakhutdinov. In ICML Deep Learning workshop, 2015に記載されている。
別の例として、サブネットワーク210は、Graphsage技法を使用してネットリスト特徴および現在のノードデータを処理して、現在のノード埋め込みを生成することができる。サブネットワーク210によって使用することができるような技法の一例は、Inductive Representation Learning on Large Graphs. W.L. Hamilton, R. Ying, and J. Leskovec arXiv:1706.02216 [cs.SI], 2017に記載されている。
上述したように、システムは、チップの表面上の各位置で、すなわち、N×Mグリッドのグリッド正方形の各々について、密度を追跡する。ポリシーニューラルネットワークが時間ステップにおいてスコア分布を生成すると、システムは、密度を使用して修正されたスコア分布を生成し、次いで、修正されたスコア分布を使用して時間ステップに対応するノードを割り当てる。
たとえば、システムは、修正されたスコア分布において最も高いスコアを有する位置にノードを割り当てることができ、または修正されたスコア分布から位置をサンプリングすることができ、すなわち、各位置が、尤度に等しい選択される尤度を有するようにし、次いで、ノードをサンプリングされた位置に割り当てることができる。
スコア分布を修正するために、システムは、任意の位置、すなわち、しきい値を超える密度を有する任意のグリッド正方形のスコアをゼロに設定する。
これは、スコア分布に適用することができるグリッド密度マスク250として、すなわち、しきい値を超える密度を有する任意の位置の値がゼロであり、しきい値を超えない密度を有する任意の位置の値が1であるマスクとして、図2に表される。特定の例として、しきい値は1に等しくすることができ、システムは、ノードがすでに配置されている、すなわち、1の密度値を有する任意の位置のスコアをゼロに設定することができる。別の例として、しきい値は1未満であってもよく、これは、システムが、ノードを有さないが、それを通って延びるワイヤが多すぎる(すなわち、位置に関連付けられたワイヤの数がしきい値を超える)任意の位置についてもスコアをゼロに設定することを示す。
図3は、所与の時間ステップにおいてノードを配置するための例示的なプロセス300のフロー図である。便宜上、プロセス300は、1つまたは複数の場所に位置する1つまたは複数のコンピュータのシステムによって実行されるものとして説明される。たとえば、フロアプラン生成システム、たとえば、図1のフロアプラン生成システム100は、適切にプログラムされ、プロセス300を実行することができる。
システムは、コンピュータチップフロアプランを生成するために、時間ステップのシーケンス内の各時間ステップについてプロセス300を実行することができる。
システムは、時間ステップの状態表現を生成する(ステップ302)。上述のように、状態表現は、一般に、部分的に配置されたチップデータおよび現在のノードデータを含む。
システムは、ノード配置ニューラルネットワークを使用して時間ステップの状態表現を処理して、位置にわたるスコア分布を生成する(ステップ304)。
システムは、スコア分布を使用してノードを配置する(ステップ306)。上述のように、システムは、チップの表面上の位置の密度に基づいてスコア分布を修正し、次いで、修正されたスコア分布に基づいてノードの位置を選択することができる。
図4は、ノード配置ニューラルネットワークをトレーニングするための例示的なプロセス400のフロー図である。便宜上、プロセス400は、1つまたは複数の場所に位置する1つまたは複数のコンピュータのシステムによって実行されるものとして説明される。たとえば、フロアプラン生成システム、たとえば、図1のフロアプラン生成システム100は、適切にプログラムされ、プロセス400を実行することができる。
システムは、ノード配置ニューラルネットワークをトレーニングするために、すなわち、ネットワークパラメータのトレーニングされた値を決定するために、プロセス400を繰り返し実行することができる。
いくつかの実装形態では、システムは、ノード配置ニューラルネットワークのトレーニングを、多くの異なる作業者にわたって、すなわち、多くの異なる同種または異種のコンピューティングデバイス、すなわち、CPU、GPU、またはASICを使用してトレーニング計算を実行するデバイスにわたって分散する。これらの実装形態のいくつかでは、ステップ400の一部または全部は、ノード配置ニューラルネットワークのトレーニングを高速化するために、互いに非同期で動作する多くの異なる作業者によって並列に実行することができる。他の実装形態では、異なる作業者は、ニューラルネットワークのトレーニングを高速化するために、プロセス400の反復を並列に実行するように同期して動作する。
システムは、ノード配置ニューラルネットワークを使用し、図2を参照して上述したように、ネットワークパラメータの現在の値に従って、候補フロアプランを生成する(ステップ402)。
システムは、報酬関数を評価して、生成された候補フロアプランに対する報酬を決定する(ステップ404)。
上述のように、報酬関数は、一般に、ノード配置ニューラルネットワークを使用して生成されたフロアプランの品質を測定する。
より具体的には、報酬関数は、すなわち、最適化されると、生成されたフロアプランを使用して製造されたチップが、たとえば、1つまたは複数の電力消費、発熱、およびタイミング性能に関して良好な性能を示す、生成されたフロアプランの特定の特性を測定する。
特に、報酬関数は、1つまたは複数の特性のそれぞれの項を含む。たとえば、複数の項があるとき、報酬関数は、複数の項の合計または重み付き和とすることができる。
一例として、報酬関数は、ワイヤ長測度、すなわち、チップの表面上のノード間のワイヤ長がより短いとき、より高いワイヤ長を測定する項を含むことができる。たとえば、ワイヤ長は、チップの表面上のすべての隣接ノード間のマンハッタン距離または他の距離測度とすることができる。
別の例として、報酬関数は、輻輳測度、すなわち、コンピュータチップの表面上の輻輳がより低いとき、より高い輻輳を測定する項を含むことができる。輻輳は、チップ上の所与の領域(必ずしも連続領域ではない)内の利用可能な配線リソースと、その領域を通る実際のワイヤとの間の差の測度である。たとえば、輻輳は、利用可能な配線リソース(たとえば、その領域を通り得る最大数のワイヤ)に対する、生成されたフロアプラン内の領域を通るワイヤの比率として定義することができる。特定の例として、輻輳測度は、表面の水平および垂直のエッジにわたるワイヤの密度を追跡することができる。特に、システムは、ネットリストのためのルーティングモデル(たとえば、ネットバウンディングボックス、上位L、下位L、A*、最小スパニングツリー、または実際のルーティングされたネットなど)を利用することができる。このルーティングモデルに基づいて、輻輳測度は、表面上の各位置について、フロアプラン内の利用可能な配線リソースと、その位置のルーティングモデルからの配線推定値との比率を決定することによって計算することができる。
別の例として、報酬関数は、タイミング項、すなわち、チップの性能がより良好である(たとえば、報酬関数が、ある計算タスクを実行するためにより少ない時間を要するそれぞれのチップのフロアプランに対して対応してより高い値をとる)とき、より高いデジタルロジックのタイミングを測定する項を含むことができる。フロアプランのタイミングまたは性能は、静的タイミング分析(STA)を使用して測定することができる。この測定は、論理パス(内部セル遅延およびワイヤ遅延を含む)にわたるステージ遅延を計算すること、およびクロックが安全な動作のために実行することができる最大速度を決定するクリティカルパスを見つけることを含むことができる。タイミングの現実的な観点のために、ノード配置が進行するにつれてより長くまたはより短くなる経路に適応するために、論理最適化が必要であり得る。
別の例として、報酬関数は、チップによって消費される電力またはエネルギーを測定する1つまたは複数の項、すなわち、チップによって消費される電力がより低いとき、より高い1つまたは複数の項を含むことができる。
別の例として、報酬関数は、フロアプランの面積を測定する、すなわち、フロアプランによって占められる面積がより低いとき、より高い1つまたは複数の項を含むことができる。
システムは、強化学習技法を使用して、ネットワークパラメータの現在の値に対する更新を決定する(ステップ406)。
特に、システムは、強化学習技法に対応する強化損失関数のネットワークパラメータに対する勾配を決定し、次いで、適切な更新ルール、たとえば、確率的勾配降下更新ルール、Adam更新ルール、またはrmsProp更新ロールに従って、決定された勾配から更新を計算する。
トレーニングを複数の作業者にどのように分散させることができるかの1つの特定の例として、複数の作業者の各々は、プロセスのステップ402～406を実行し、次いで、勾配を並列に計算することができる。次いで、複数の作業者は、計算された勾配をパラメータサーバに送信することができ、パラメータサーバは、更新を計算し、次いで、ネットワークパラメータを更新することができる。
システムは、ノード配置ニューラルネットワークをトレーニングするために、様々な強化学習技法のいずれかを使用することができる。たとえば、システムは、トレーニングのために、たとえば、REINFORCEまたはProximal Policy Optimization (PPO)などのポリシー勾配技法を使用することができる。これらの場合、値サブネットワークによって生成された値予測を使用して、強化学習損失関数の勾配を計算するときに報酬関数値を修正するベースライン値を計算することができる。
本明細書は、システムおよびコンピュータプログラム構成要素に関して「構成された」という用語を使用する。1つまたは複数のコンピュータのシステムが特定の動作またはアクションを実行するように構成されるとは、システムが、動作中、システムに動作またはアクションを実行させるソフトウェア、ファームウェア、ハードウェア、またはそれらの組合せをインストールしていることを意味する。1つまたは複数のコンピュータプログラムが特定の動作またはアクションを実行するように構成されるとは、1つまたは複数のプログラムが、データ処理装置によって実行されると、装置に動作またはアクションを実行させる命令を含むことを意味する。
本明細書に記載された主題および機能的動作の実施形態は、デジタル電子回路、有形に実施されたコンピュータソフトウェアまたはファームウェア、本明細書に開示される構造およびそれらの構造的均等物を含むコンピュータハードウェア、またはそれらの1つもしくは複数の組合せに実装することができる。本明細書に記載される主題の実施形態は、1つまたは複数のコンピュータプログラム、すなわち、データ処理装置によって実行される、またはデータ処理装置の動作を制御するための有形の非一時的記憶媒体上に符号化されたコンピュータプログラム命令の1つまたは複数のモジュールとして実装することができる。コンピュータ記憶媒体は、機械可読記憶デバイス、機械可読記憶基板、ランダムまたはシリアルアクセスメモリデバイス、またはそれらの1つもしくは複数の組合せとすることができる。代替的に、または追加として、プログラム命令は、人工的に生成された伝搬信号、たとえば、データ処理装置によって実行するための適切な受信機装置への送信のために情報を符号化するために生成された機械生成電気、光学、または電磁信号上で符号化することができる。
「データ処理装置」という用語は、データ処理ハードウェアを指し、たとえば、プログラム可能プロセッサ、コンピュータ、または複数のプロセッサもしくはコンピュータを含む、データを処理するためのあらゆる種類の装置、デバイスおよび機械を包含する。装置は、たとえば、FPGA(フィールドプログラマブルゲートアレイ)またはASIC(特定用途向け集積回路)などの専用論理回路でもよく、またはそれをさらに含むこともできる。装置は、随意に、ハードウェアに加えて、コンピュータプログラムの実行環境を生成するコード、たとえば、プロセッサファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、またはそれらの1つまたは複数の組合せを構成するコードを含むことができる。
プログラム、ソフトウェア、ソフトウェアアプリケーション、アプリ、モジュール、ソフトウェアモジュール、スクリプト、またはコードとも呼ばれるまたは記述されることもあるコンピュータプログラムは、コンパイルもしくはインタープリタ型言語、宣言型言語もしくは手続き型言語を含む、任意の形式のプログラミング言語で記述することができ、それは、スタンドアロンプログラムとして、またはモジュール、コンポーネント、サブルーチン、もしくはコンピューティング環境での使用に適した他のユニットとしてなど、あらゆる形式で展開できる。プログラムは、必ずしも必要はないが、ファイルシステム内のファイルに対応し得る。プログラムは、当該プログラム専用の単一のファイル、またはたとえば、1つまたは複数のモジュール、サブプログラム、もしくはコードの一部を記憶するファイルなど、複数のコーディネートされたファイルに、たとえば、マークアップ言語ドキュメントに記憶された1つまたは複数のスクリプトなど、他のプログラムまたはデータを保持するファイルの一部に記憶することができる。コンピュータプログラムは、1つのコンピュータ上で、または1つのサイトに位置するか、もしくは複数のサイトに分散され、データ通信ネットワークによって相互接続された複数のコンピュータ上で実行されるように配備することができる。
本明細書では、「データベース」という用語は、任意のデータの集まりを指すために広く使用されており、データは、任意の特定の方法で構造化する必要はなく、またはまったく構造化する必要はなく、1つまたは複数の場所における記憶デバイスに記憶することができる。したがって、たとえば、インデックスデータベースは、複数のデータの集まりを含むことができ、それらの各々は、異なって編成されアクセスされてもよい。
同様に、本明細書では、「エンジン」という用語は、1つまたは複数の特定の機能を実行するようにプログラムされているソフトウェアベースのシステム、サブシステム、またはプロセスを指すために広く使用されている。一般に、エンジンは、1つまたは複数の場所にある1つまたは複数のコンピュータにインストールされた1つまたは複数のソフトウェアモジュールまたは構成要素として実装される。いくつかの場合には、1つまたは複数のコンピュータが特定のエンジンに専用であり、他の場合には、複数のエンジンを、同じ1つまたは複数のコンピュータにインストールし、そこにおいて実行することができる。
本明細書で記述されたプロセスおよび論理フローは、入力データ上で動作し、出力を生成することによって機能を実行するために、1つまたは複数のコンピュータプログラムを実行する1つまたは複数のプログラム可能コンピュータによって実行することができる。プロセスおよび論理フローは、たとえばFPGAまたはASICなどの専用論理回路によって、または専用論理回路と1つまたは複数のプログラムされたコンピュータとの組合せによっても実行することができる。
コンピュータプログラムの実行に適したコンピュータは、汎用マイクロプロセッサもしくは専用マイクロプロセッサ、もしくはその両方、または他の種類の中央処理ユニットに基づくことができる。一般に、中央処理ユニットは、読取り専用メモリまたはランダムアクセスメモリまたはその両方から命令およびデータを受信する。コンピュータの要素は、命令を実行または実施するための中央処理ユニット、ならびに命令およびデータを記憶するための1つまたは複数のメモリデバイスである。中央処理ユニットおよびメモリは、専用論理回路によって補うまたは組み込むことができる。一般に、コンピュータは、たとえば磁気、光磁気ディスク、または光ディスクなど、データを記憶するための1つまたは複数の大容量記憶デバイスも含み、あるいは、1つまたは複数の大容量記憶デバイスからデータを受信する、それにデータを転送する、またはその両方のために動作可能に結合される。しかしながら、コンピュータはそのようなデバイスを有する必要はない。さらに、コンピュータは、別のデバイス、たとえば、ほんのいくつかの例を挙げれば、携帯電話、携帯情報端末(PDA)、モバイルオーディオもしくはビデオプレーヤ、ゲームコンソール、全地球測位システム(GPS)受信機、またはユニバーサルシリアルバス(USB)フラッシュドライブなどのポータブル記憶デバイス中に組み込むことができる。
コンピュータプログラム命令およびデータを記憶するのに適したコンピュータ可読媒体は、一例として、たとえば、EPROM、EEPROM、およびフラッシュメモリデバイスなどの半導体メモリデバイス、たとえば内部ハードディスクまたはリムーバブルディスクなどの磁気ディスク、光磁気ディスク、ならびにCD-ROMおよびDVD-ROMディスクを含むすべての形態の不揮発性メモリ、媒体、およびメモリデバイスを含む。
ユーザとの対話を提供するために、本明細書に記載される主題の実施形態は、ユーザに情報を表示するための、CRT(陰極線管)またはLCD(液晶ディスプレイ)モニタなどのディスプレイデバイス、ならびにキーボードおよび、ユーザがコンピュータに入力を提供することができる、たとえば、マウスまたはトラックボールなどのポインティングデバイスを有するコンピュータ上に実装することができる。他の種類のデバイスを使用して、ユーザとの対話を提供することもでき、たとえば、ユーザに提供されるフィードバックは、たとえば、視覚フィードバック、聴覚フィードバック、または触覚フィードバックなど、任意の形態の感覚フィードバックとすることができ、ユーザからの入力は、音響、音声、または触覚入力を含む任意の形態で受信することができる。さらに、コンピュータは、たとえば、ウェブブラウザから受信された要求に応答して、ユーザのデバイス上のウェブブラウザにウェブページを送信することによってなど、ユーザによって使用されるデバイスとの間でドキュメントを送受信することによって、ユーザと対話することができる。また、コンピュータは、テキストメッセージまたは他の形態のメッセージをパーソナルデバイス、たとえば、メッセージングアプリケーションを実行しているスマートフォンに送信し、代わりに、ユーザから応答メッセージを受信することによって、ユーザと対話することができる。
機械学習モデルを実装するためのデータ処理装置はまた、たとえば、機械学習のトレーニングまたは製作、すなわち推論、作業負荷の共通部分および計算集約的部分を処理するための専用ハードウェアアクセラレータユニットを含むことができる。
機械学習モデルは、機械学習フレームワーク、たとえば、TensorFlowフレームワーク、Microsoft Cognitive Toolkitフレームワーク、Apache Singaフレームワーク、またはApache MXNetフレームワークを使用して実装および展開することができる。
本明細書に記載される主題の実施形態は、たとえばデータサーバとしてのバックエンド構成要素を含む、またはアプリケーションサーバなどのミドルウェア構成要素を含む、またはたとえば、ユーザが本明細書に記載された主題の実装と対話することができる、グラフィカルユーザインタフェース、ウェブブラウザ、またはアプリを有するクライアントコンピュータなどのフロントエンド構成要素を含む、または1つもしくは複数のそのようなバックエンド、ミドルウェア、またはフロントエンド構成要素の任意の組合せを含むコンピューティングシステムにおいて実装することができる。システムの構成要素は、たとえば、通信ネットワークなど、任意の形式または媒体のデジタルデータ通信によって相互接続することができる。通信ネットワークの例には、ローカルエリアネットワーク(LAN)およびワイドエリアネットワーク(WAN)、たとえばインターネットがある。
コンピューティングシステムは、クライアントおよびサーバを含むことができる。クライアントとサーバとは、一般に、互いに遠隔であり、典型的には、通信ネットワークを介して対話する。クライアントとサーバとの関係は、それぞれのコンピュータ上で実行され、互いにクライアントサーバ関係を有するコンピュータプログラムによって生じる。いくつかの実施形態では、サーバは、たとえば、クライアントとして動作するデバイスと対話しているユーザにデータを表示し、ユーザからユーザ入力を受信するために、データ、たとえば、HTMLページをユーザデバイスに送信する。たとえば、ユーザ対話の結果など、ユーザデバイスにおいて生成されたデータは、デバイスからサーバにおいて受信することができる。
本明細書は、多くの具体的な実施の詳細を含むが、これらは、いかなる発明の範囲または特許請求される可能性のある範囲に対する限定ではなく、むしろ特定の発明の特定の実施形態に固有であり得る特徴の説明として解釈されるものとする。別個の実施形態の文脈において本明細書で説明されるいくつかの特徴は、単一の実施形態において組み合わせて実装することもできる。逆に、単一の実施形態の文脈で記載されている様々な特徴は、複数の実施形態で別々にまたは任意の適切な部分組合せで実装することもできる。さらに、特徴は、いくつかの組合せで作用するものとして上述されており、当初はそのように請求されているものであるが、いくつかの場合、請求された組合せからの1つまたは複数の特徴を、組合せから削除することができ、請求された組合せは、部分組合せ、または部分組合せの変形を対象とし得る。
同様に、動作が図面に示され、特許請求の範囲に特定の順序で記載されているが、これは、そのような動作が、示された特定の順序で、または順番に実行されること、あるいは望ましい結果を達成するために、図示されたすべての動作が実行されることを必要とするものとして理解されないものとする。いくつかの状況では、マルチタスキングおよび並列処理が有利であり得る。さらに、上述した実施形態における様々なシステムモジュールおよび構成要素の分離は、すべての実施形態においてそのような分離を必要とするものと理解されないものとし、記述されたプログラム構成要素およびシステムを、一般に、単一のソフトウェア製品に一緒に組み入れることができ、または複数のソフトウェア製品にパッケージ化することができることを理解されたい。
主題の特定の実施形態が記載されている。他の実施形態は、以下の特許請求の範囲内にある。たとえば、特許請求の範囲に列挙されたアクションは、異なる順序で実行され、依然として望ましい結果を達成することができる。一例として、添付の図面に示されるプロセスは、望ましい結果を達成するために、示された特定の順序または逐次的な順序を必ずしも必要としない。いくつかの場合には、マルチタスキングおよび並列処理が有利であり得る。
100 フロアプラン生成システム
102 ネットリストデータ
110 ノード配置ニューラルネットワーク
122 初期コンピュータチップフロアプラン
124 スコア分布
130 シミュレーテッドアニーリングエンジン
152 最終的なコンピュータチップフロアプラン
202 画像
204 ネットリスト特徴
206 ノードの埋め込み
210 埋め込みサブネットワーク
220 ポリシーサブネットワーク
230 値サブネットワーク
250 グリッド密度マスク

Claims (20)

1つまたは複数のコンピュータによって実行される方法であって、
コンピュータチップのためのネットリストデータを取得するステップであり、前記ネットリストデータは複数のノード間のコンピュータチップ上の接続を指定し、前記複数のノードの各々が前記コンピュータチップの複数の集積回路構成要素のうちの1つまたは複数に対応している、取得するステップと、
ノード配置ニューラルネットワークを使用して前記コンピュータチップの表面上のそれぞれの位置に前記ネットリストデータ内の各々のノードを配置するコンピュータチップフロアプランを生成するステップであり、前記ノード配置ニューラルネットワークは、(i)複数の時間ステップの各々において、時間ステップの入力表現を処理して前記入力表現の埋め込みを生成するように構成された入力サブネットワークと、(ii)前記複数の時間ステップの各々において、時間ステップの前記入力表現の前記埋め込みを処理して、前記コンピュータチップの前記表面上の複数の位置にわたるスコア分布を生成するように構成されたポリシーサブネットワークとを含む、生成するステップと、
前記コンピュータチップフロアプランの品質を測定する報酬関数を使用して、前記コンピュータチップフロアプランに対する報酬を生成するステップと、
前記報酬を少なくとも使用して、前記報酬関数を最大化する確率分布を生成するための強化学習を介して前記ノード配置ニューラルネットワークの少なくとも前記ポリシーサブネットワークをトレーニングするステップと
を含む方法。
前記ノード配置ニューラルネットワークは、前記時間ステップの各々において、時間ステップの前記入力表現の前記埋め込みを処理して、前記時間ステップにおける前記コンピュータチップフロアプランの現在の状態の値を推定する値推定値を生成するように構成された値サブネットワークをさらに含み、強化学習を介して前記ノード配置ニューラルネットワークの少なくとも前記ポリシーサブネットワークをトレーニングするステップは、前記複数の時間ステップに対する値推定値と強化学習を介した報酬値とを使用して少なくとも前記ポリシーサブネットワークをトレーニングするステップを含む、請求項1に記載の方法。
前記報酬関数は、前記チップの前記表面上のノード間のワイヤ長がより短いとき、より高いワイヤ長測度を含む、請求項1に記載の方法。
前記報酬関数は、前記コンピュータチップの前記表面上の輻輳がより低いとき、より高い輻輳測度を含む、請求項1に記載の方法。
前記輻輳測度は、前記表面の水平および垂直エッジにわたるワイヤの密度を追跡する、請求項4に記載の方法。
各時間ステップにおいて、前記時間ステップの前記入力表現は、(i)シーケンス内の特定の時間ステップに先行する時間ステップにおいてすでに配置されているノードの前記コンピュータチップの前記表面上の位置、および(ii)前記特定の時間ステップにおいて配置されるべきノードを少なくとも特徴付ける、請求項1に記載の方法。
前記コンピュータチップフロアプランを生成するステップは、各時間ステップにおいて、前記時間ステップにおいて配置されるべき前記ノードを、前記スコア分布を使用して前記複数の位置からの1つの位置に割り当てるステップを含む、請求項6に記載の方法。
前記時間ステップにおいて配置されるべき前記ノードを割り当てるステップは、
前記時間ステップに先行する時間ステップにおいてすでに配置されているノードの前記チップの前記表面上の前記それぞれの位置に基づいて決定した密度がしきい値を超える各位置に対するスコアをゼロに設定する修正されたスコア分布を生成するステップと、
前記修正されたスコア分布を使用して前記ノードを割り当てるステップと
を含む、請求項7に記載の方法。
前記複数の位置は、前記コンピュータチップの前記表面上にオーバーレイされたN×Mグリッドからのグリッド正方形を含む、請求項1に記載の方法。
前記ノード配置ニューラルネットワークの前記トレーニングは、複数の同期作業者にわたって分散される、請求項1に記載の方法。
1つまたは複数のコンピュータによって実行されると、前記1つまたは複数のコンピュータに、動作を実行させる命令を記憶した1つまたは複数の非一時的コンピュータ可読媒体であって、前記動作が、
コンピュータチップのためのネットリストデータを取得する動作であり、前記ネットリストデータは複数のノード間のコンピュータチップ上の接続を指定し、前記複数のノードの各々が前記コンピュータチップの複数の集積回路構成要素のうちの1つまたは複数に対応している、取得する動作と、
ノード配置ニューラルネットワークを使用して前記コンピュータチップの表面上のそれぞれの位置に前記ネットリストデータ内の各々のノードを配置するコンピュータチップフロアプランを生成する動作であり、前記ノード配置ニューラルネットワークは、(i)複数の時間ステップの各々において、時間ステップの入力表現を処理して前記入力表現の埋め込みを生成するように構成された入力サブネットワークと、(ii)前記複数の時間ステップの各々において、時間ステップの前記入力表現の前記埋め込みを処理して、前記コンピュータチップの前記表面上の複数の位置にわたるスコア分布を生成するように構成されたポリシーサブネットワークとを含む、生成する動作と、
前記コンピュータチップフロアプランの品質を測定する報酬関数を使用して、前記コンピュータチップフロアプランに対する報酬を生成する動作と、
前記報酬を少なくとも使用して、前記報酬関数を最大化する確率分布を生成するための強化学習を介して前記ノード配置ニューラルネットワークの少なくとも前記ポリシーサブネットワークをトレーニングする動作と
を含む、1つまたは複数の非一時的コンピュータ可読媒体。
1つまたは複数のコンピュータと、1つまたは複数のコンピュータによって実行されると、前記1つまたは複数のコンピュータに、動作を実行させる命令を記憶する1つまたは複数の記憶デバイスとを含むシステムであって、前記動作が、
コンピュータチップのためのネットリストデータを取得する動作であり、前記ネットリストデータは複数のノード間のコンピュータチップ上の接続を指定し、前記複数のノードの各々が前記コンピュータチップの複数の集積回路構成要素のうちの1つまたは複数に対応している、取得する動作と、
ノード配置ニューラルネットワークを使用して前記コンピュータチップの表面上のそれぞれの位置に前記ネットリストデータ内の各々のノードを配置するコンピュータチップフロアプランを生成する動作であり、前記ノード配置ニューラルネットワークは、(i)複数の時間ステップの各々において、時間ステップの入力表現を処理して前記入力表現の埋め込みを生成するように構成された入力サブネットワークと、(ii)前記複数の時間ステップの各々において、時間ステップの前記入力表現の前記埋め込みを処理して、前記コンピュータチップの前記表面上の複数の位置にわたるスコア分布を生成するように構成されたポリシーサブネットワークとを含む、生成する動作と、
前記コンピュータチップフロアプランの品質を測定する報酬関数を使用して、前記コンピュータチップフロアプランに対する報酬を生成する動作と、
前記報酬を少なくとも使用して、前記報酬関数を最大化する確率分布を生成するための強化学習を介して前記ノード配置ニューラルネットワークの少なくとも前記ポリシーサブネットワークをトレーニングする動作と
を含む、システム。
前記ノード配置ニューラルネットワークは、前記時間ステップの各々において、時間ステップの前記入力表現の前記埋め込みを処理して、前記時間ステップにおける前記コンピュータチップフロアプランの現在の状態の値を推定する値推定値を生成するように構成された値サブネットワークをさらに含み、強化学習を介して前記ノード配置ニューラルネットワークの少なくとも前記ポリシーサブネットワークをトレーニングする動作は、前記複数の時間ステップに対する値推定値と強化学習を介した報酬値とを使用して少なくとも前記ポリシーサブネットワークをトレーニングする動作を含む、請求項12に記載のシステム。
前記報酬関数は、前記チップの前記表面上のノード間のワイヤ長がより短いとき、より高いワイヤ長測度を含む、請求項12に記載のシステム。
前記報酬関数は、前記コンピュータチップの前記表面上の輻輳がより低いとき、より高い輻輳測度を含む、請求項12に記載のシステム。
前記輻輳測度は、前記表面の水平および垂直エッジにわたるワイヤの密度を追跡する、請求項15に記載のシステム。
各時間ステップにおいて、前記時間ステップの前記入力表現は、(i)シーケンス内の特定の時間ステップに先行する時間ステップにおいてすでに配置されているノードの前記コンピュータチップの前記表面上の位置、および(ii)前記特定の時間ステップにおいて配置されるべきノードを少なくとも特徴付ける、請求項12に記載のシステム。
前記コンピュータチップフロアプランを生成する動作は、各時間ステップにおいて、前記時間ステップにおいて配置されるべき前記ノードを、前記スコア分布を使用して前記複数の位置からの1つの位置に割り当てる動作を含む、請求項17に記載のシステム。
前記時間ステップにおいて配置されるべき前記ノードを割り当てる動作は、
前記時間ステップに先行する時間ステップにおいてすでに配置されているノードの前記チップの前記表面上の前記それぞれの位置に基づいて決定した密度がしきい値を超える各位置に対するスコアをゼロに設定する修正されたスコア分布を生成する動作と、
前記修正されたスコア分布を使用して前記ノードを割り当てる動作と
を含む、請求項18に記載のシステム。
前記複数の位置は、前記コンピュータチップの前記表面上にオーバーレイされたN×Mグリッドからのグリッド正方形を含む、請求項12に記載のシステム。
JP2023026457A 2018-12-04 2023-02-22 ニューラルネットワークを使用した集積回路フロアプランの生成 Active JP7413580B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862775284P 2018-12-04 2018-12-04
US62/775,284 2018-12-04
JP2021531776A JP7234370B2 (ja) 2018-12-04 2019-12-04 ニューラルネットワークを使用した集積回路フロアプランの生成
PCT/US2019/064553 WO2020117991A1 (en) 2018-12-04 2019-12-04 Generating integrated circuit floorplans using neural networks

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021531776A Division JP7234370B2 (ja) 2018-12-04 2019-12-04 ニューラルネットワークを使用した集積回路フロアプランの生成

Publications (2)

Publication Number Publication Date
JP2023075156A JP2023075156A (ja) 2023-05-30
JP7413580B2 true JP7413580B2 (ja) 2024-01-15

Family

ID=69137982

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021531776A Active JP7234370B2 (ja) 2018-12-04 2019-12-04 ニューラルネットワークを使用した集積回路フロアプランの生成
JP2023026457A Active JP7413580B2 (ja) 2018-12-04 2023-02-22 ニューラルネットワークを使用した集積回路フロアプランの生成

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021531776A Active JP7234370B2 (ja) 2018-12-04 2019-12-04 ニューラルネットワークを使用した集積回路フロアプランの生成

Country Status (8)

Country Link
US (4) US10699043B2 (ja)
EP (1) EP3871132A1 (ja)
JP (2) JP7234370B2 (ja)
KR (1) KR102611938B1 (ja)
CN (1) CN113261003A (ja)
IL (1) IL283460A (ja)
SG (1) SG11202105629SA (ja)
WO (1) WO2020117991A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019124928A1 (de) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integriertes schaltungsdesign unter verwendung von fuzzy-maschinenlernen
EP3871132A1 (en) * 2018-12-04 2021-09-01 Google LLC Generating integrated circuit floorplans using neural networks
US11514220B2 (en) * 2019-01-09 2022-11-29 International Business Machines Corporation Predicting power usage of a chip
US11275882B1 (en) * 2019-07-26 2022-03-15 Cadence Design Systems, Inc. System, method, and computer program product for group and isolation prediction using machine learning and applications in analog placement and sizing
US11087060B1 (en) * 2019-07-29 2021-08-10 Cadence Design Systems, Inc. System, method, and computer program product for the integration of machine learning predictors in an automatic placement associated with an electronic design
US10831955B1 (en) * 2019-11-19 2020-11-10 International Business Machines Corporation Prediction of closure feasibility in microprocessor design
IL296449A (en) 2020-04-22 2022-11-01 Google Llc Generating integrated circuit locations using neural networks
US20220027546A1 (en) * 2020-07-23 2022-01-27 Nvidia Corp. Standard cell layout generation with applied artificial intelligence
CN112632846B (zh) * 2020-11-13 2023-10-24 国网浙江省电力有限公司绍兴供电公司 一种电力系统输电断面极限概率评估方法及电子设备
CN112329367A (zh) * 2020-12-02 2021-02-05 国微集团(深圳)有限公司 一种基于图卷积神经网络的逻辑设计切割方法及系统
CN112801268B (zh) * 2020-12-30 2022-09-13 上海大学 基于图卷积和多层感知机混合网络的定位方法
US11741282B2 (en) * 2021-01-20 2023-08-29 Synopsys, Inc. Reinforcement learning-based adjustment of digital circuits
CN113296502B (zh) * 2021-05-08 2022-11-01 华东师范大学 动态环境下基于层级关系图学习的多机器人协同导航方法
CN117677889A (zh) * 2021-06-16 2024-03-08 洛克利光子有限公司 光电子装置及其阵列
CN113435157A (zh) * 2021-07-08 2021-09-24 苏州悦谱半导体有限公司 一种工业图形计算机辅助制造网络数据的分析方法
WO2023284088A1 (zh) 2021-07-12 2023-01-19 苏州贝克微电子股份有限公司 基于人工智能的电路设计方法与实现系统
CN113572697B (zh) * 2021-07-20 2023-09-22 电子科技大学 一种基于图卷积神经网络与深度强化学习的负载均衡方法
CN113642248B (zh) * 2021-08-30 2023-11-07 平安国际融资租赁有限公司 定位设备剩余使用时间的评估方法及装置
CN116324787A (zh) * 2021-10-12 2023-06-23 联发科技股份有限公司 利用人工智能方案的宏布置
KR102474856B1 (ko) * 2021-11-18 2022-12-06 주식회사 마키나락스 인공지능 기반의 반도체 설계 자동화 방법
KR102413005B1 (ko) * 2021-12-28 2022-06-27 주식회사 애자일소다 반도체 설계에서 사용자 학습 환경 기반의 강화학습 장치 및 방법
KR102416931B1 (ko) * 2021-12-28 2022-07-06 주식회사 애자일소다 반도체 설계 데이터 기반의 물체의 위치 최적화를 위한 강화학습 장치 및 방법
KR20230118486A (ko) 2022-02-04 2023-08-11 주식회사 마키나락스 반도체 소자의 배치를 평가하는 방법
KR102430483B1 (ko) * 2022-02-04 2022-08-08 주식회사 마키나락스 반도체 소자의 배치를 평가하는 방법
US20230252215A1 (en) * 2022-02-10 2023-08-10 Zhanguang Zhang System and method for generating a floorplan for a digital circuit using reinforcement learning
KR102440629B1 (ko) * 2022-02-18 2022-09-06 주식회사 마키나락스 반도체 설계를 위한 신경망 모델 학습 방법
CN114528799B (zh) * 2022-02-22 2023-03-21 河南城建学院 基于云平台的芯片多端协同设计方法及系统
WO2023205095A1 (en) * 2022-04-18 2023-10-26 Sri International Simulation of an electronic block
KR102464963B1 (ko) 2022-05-25 2022-11-10 주식회사 애자일소다 데이터 기반의 물체 위치 최적화를 위한 강화학습 장치
KR102507253B1 (ko) 2022-09-01 2023-03-08 주식회사 애자일소다 사용자 데이터 기반의 물체 위치 최적화를 위한 강화학습 장치
KR102632950B1 (ko) * 2022-12-26 2024-02-05 주식회사 애자일소다 일반화 모델을 이용한 반도체 배치 시스템 및 방법
CN115688670B (zh) * 2022-12-29 2023-04-14 全芯智造技术有限公司 集成电路的布图方法及装置、存储介质、终端设备
CN116562218B (zh) * 2023-05-05 2024-02-20 之江实验室 一种基于强化学习实现矩形宏单元的布图规划方法和系统
CN116629189B (zh) * 2023-07-19 2024-01-26 深圳市周励电子科技有限公司 一种集成电路的布局生成方法及装置
CN117829224A (zh) * 2024-03-05 2024-04-05 南京大学 一种基于复合介质栅结构的仿生神经网络电路系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001134551A (ja) 1999-11-05 2001-05-18 Matsushita Electric Ind Co Ltd 半導体集積回路およびそのレイアウト設計方法
JP2004259105A (ja) 2003-02-27 2004-09-16 Fujitsu Ltd 集積回路用フロアプラン設計支援方法、設計支援プログラム及び設計支援装置
WO2018234945A1 (ja) 2017-06-22 2018-12-27 株式会社半導体エネルギー研究所 レイアウト設計システム及びレイアウト設計方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02264451A (ja) * 1989-04-05 1990-10-29 Mitsubishi Electric Corp フロアプラン設計支援装置
US5309371A (en) * 1989-06-28 1994-05-03 Kawasaki Steel Corporation Method of and apparatus for designing circuit block layout in integrated circuit
US5222210A (en) * 1990-12-03 1993-06-22 Motorola, Inc. Method of displaying the state of an artificial neural network
US6574779B2 (en) 2001-04-12 2003-06-03 International Business Machines Corporation Hierarchical layout method for integrated circuits
US7810062B2 (en) * 2007-09-11 2010-10-05 International Business Machines Corporation Method for eliminating negative slack in a netlist via transformation and slack categorization
US8463587B2 (en) 2009-07-28 2013-06-11 Synopsys, Inc. Hierarchical order ranked simulation of electronic circuits
SG2013048186A (en) * 2013-06-20 2015-01-29 Plunify Pte Ltd System and method for designing an integrated circuit
US10140407B2 (en) * 2014-11-26 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method, device and computer program product for integrated circuit layout generation
US10353860B2 (en) * 2015-10-08 2019-07-16 Via Alliance Semiconductor Co., Ltd. Neural network unit with neural processing units dynamically configurable to process multiple data sizes
CN108369661B (zh) * 2015-11-12 2022-03-11 谷歌有限责任公司 神经网络编程器
US9792397B1 (en) * 2017-01-08 2017-10-17 Alphaics Corporation System and method for designing system on chip (SoC) circuits through artificial intelligence and reinforcement learning
CN106909728B (zh) * 2017-02-21 2020-06-16 电子科技大学 一种基于增强学习的fpga互联资源配置生成方法
WO2018153807A1 (en) * 2017-02-24 2018-08-30 Deepmind Technologies Limited Action selection for reinforcement learning using neural networks
US10372859B2 (en) * 2017-03-09 2019-08-06 Alphaics Corporation System and method for designing system on chip (SoC) circuits using single instruction multiple agent (SIMA) instructions
CN110462638B (zh) * 2017-03-23 2023-08-01 渊慧科技有限公司 使用后验锐化训练神经网络
CN110268422B (zh) * 2017-03-24 2023-12-01 谷歌有限责任公司 利用强化学习的设备布局优化
US20180336453A1 (en) * 2017-05-19 2018-11-22 Salesforce.Com, Inc. Domain specific language for generation of recurrent neural network architectures
US10817634B2 (en) * 2018-01-19 2020-10-27 Synopsys, Inc. Machine-learning circuit optimization using quantized prediction functions
CN108427828B (zh) * 2018-02-07 2022-04-26 李荣陆 一种自动评估平面设计布局质量与优化的装置
US10970441B1 (en) * 2018-02-26 2021-04-06 Washington University System and method using neural networks for analog-to-information processors
CN108597002A (zh) * 2018-03-21 2018-09-28 李荣陆 一种基于深度强化学习的自动布局装置
US20200074276A1 (en) * 2018-08-28 2020-03-05 International Business Machines Corporation Providing Real-Time Predictive Feedback During Logic Design
DE102019124928A1 (de) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integriertes schaltungsdesign unter verwendung von fuzzy-maschinenlernen
EP3871132A1 (en) * 2018-12-04 2021-09-01 Google LLC Generating integrated circuit floorplans using neural networks

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001134551A (ja) 1999-11-05 2001-05-18 Matsushita Electric Ind Co Ltd 半導体集積回路およびそのレイアウト設計方法
JP2004259105A (ja) 2003-02-27 2004-09-16 Fujitsu Ltd 集積回路用フロアプラン設計支援方法、設計支援プログラム及び設計支援装置
WO2018234945A1 (ja) 2017-06-22 2018-12-27 株式会社半導体エネルギー研究所 レイアウト設計システム及びレイアウト設計方法

Also Published As

Publication number Publication date
IL283460A (en) 2021-07-29
EP3871132A1 (en) 2021-09-01
US11675940B2 (en) 2023-06-13
JP7234370B2 (ja) 2023-03-07
WO2020117991A1 (en) 2020-06-11
US10699043B2 (en) 2020-06-30
JP2022511491A (ja) 2022-01-31
CN113261003A (zh) 2021-08-13
SG11202105629SA (en) 2021-06-29
JP2023075156A (ja) 2023-05-30
US20220043951A1 (en) 2022-02-10
US20230394203A1 (en) 2023-12-07
US11100266B2 (en) 2021-08-24
KR20210082210A (ko) 2021-07-02
US20200364389A1 (en) 2020-11-19
KR102611938B1 (ko) 2023-12-08
US20200175216A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
JP7413580B2 (ja) ニューラルネットワークを使用した集積回路フロアプランの生成
US11556690B2 (en) Generating integrated circuit placements using neural networks
Mirhoseini et al. A graph placement methodology for fast chip design
JP6902112B2 (ja) 人工知能および強化学習によるシステムオンチップ（ＳｏＣ）回路の設計システムおよび方法
JP7043596B2 (ja) ニューラルアーキテクチャ検索
US10997352B1 (en) Routing congestion based on layer-assigned net and placement blockage
US20210342516A1 (en) Routing connections in integrated circuits based on reinforcement learning
US10885257B1 (en) Routing congestion based on via spacing and pin density
US11301614B1 (en) Feasibility analysis of engineering change orders
Yue et al. Scalability and generalization of circuit training for chip floorplanning
US10706201B1 (en) Circuit design routing using multi-panel track assignment
US20240095424A1 (en) Alignment Cost for Integrated Circuit Placement
US11734485B1 (en) Routing congestion based on fractional via cost and via density
US11741282B2 (en) Reinforcement learning-based adjustment of digital circuits
US11836435B1 (en) Machine learning based parasitic estimation for an integrated circuit chip design
US11461530B1 (en) Circuit design routing based on routing demand adjustment
US11132489B1 (en) Layer assignment based on wirelength threshold
US11163929B1 (en) Generate clock network using inverting integrated clock gate
US10685164B1 (en) Circuit design routing based on parallel run length rules
CN117242451A (zh) 电路设计中强连通分量的并行和可扩展计算

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231227

R150 Certificate of patent or registration of utility model

Ref document number: 7413580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150