CN103681860A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103681860A
CN103681860A CN201310383291.2A CN201310383291A CN103681860A CN 103681860 A CN103681860 A CN 103681860A CN 201310383291 A CN201310383291 A CN 201310383291A CN 103681860 A CN103681860 A CN 103681860A
Authority
CN
China
Prior art keywords
area
region
element separated
semiconductor device
separated region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310383291.2A
Other languages
English (en)
Other versions
CN103681860B (zh
Inventor
鸭下纯一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN103681860A publication Critical patent/CN103681860A/zh
Application granted granted Critical
Publication of CN103681860B publication Critical patent/CN103681860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种半导体装置及其制造方法。在半导体装置（1）中，在半导体基板（10）内形成有多个活性区域（11），形成有对邻接的活性区域（11a、11b）进行电分离的第一元件分离区域（12）及第二元件分离区域（13），以跨过活性区域（11）的方式形成有栅极电极（15）。第一元件分离区域（12）包括在第二方向（D2）上延伸的第一区域（121）和在与第一区域（121）交差的方向上延伸的第二区域（122）。邻接的栅极电极的一方的栅极电极（15a）的端边（15a1）包括处于第二区域（122）上的第一重叠部分，另一方的栅极电极的端边（15b1）包括处于第二区域（122）上的第二重叠部分。

Description

半导体装置及其制造方法
技术领域
本发明涉及具有元件分离区域的半导体装置及其制造方法。
背景技术
以谋求半导体集成电路的高集成化等为目的，采用沟道（trench）结构作为对半导体基板中的多个元件区域相互进行电分离的元件分离区域（例如，参照专利文献1）。此外，已知通过以使栅极电极的端边重叠在元件分离区域上的方式形成栅极电极，从而MOS晶体管的源极-漏极间的漏电流会减低（例如，参照专利文献2）。
现有技术文献
专利文献
专利文献1：特开平10-56059号公报；
专利文献2：特开2010-40896号公报。
发明内容
发明要解决的课题
然而，在为了谋求进一步的高集成化而将沟道结构的元件分离区域的宽度做得微小的情况下，由于栅极电极的端边的制造偏差，栅极电极的端边不重叠在元件分离区域上，不能谋求源极-漏极间的漏电流的减低的状况，或由于邻接的栅极电极彼此在元件分离区域上相互交迭而造成电短路的状况等令人担忧。
因此，在本发明中，其目的在于，提供一种即使在将沟道结构的元件分离区域的宽度做得微小的情况下也能谋求源极-漏极间的漏电流的减低且使邻接的栅极电极彼此难以产生短路的半导体装置及其制造方法。
用于解决课题的方案
本发明的一个方案的半导体装置，其特征在于，具有：形成在半导体基板内，排列在与所述半导体基板的表面平行的第一方向上的多个活性区域；形成在所述半导体基板内，对邻接的所述活性区域相互进行电分离的第一元件分离区域；以及以分别跨过所述多个活性区域的方式形成在所述半导体基板的所述表面上，排列在所述第一方向上的多个栅极电极，所述第一元件分离区域包括：在邻接的所述活性区域之间在与所述表面平行且与所述第一方向正交的第二方向上延伸的第一区域；以及在与所述表面平行且与所述第一区域交差的方向上延伸的第二区域，作为邻接的所述栅极电极的一方的栅极电极的端边的第一端边包括处于所述第二区域上的第一重叠部分，与所述第一端边相向且作为邻接的所述栅极电极的另一方的栅极电极的端边的第二端边包括处于所述第二区域上的第二重叠部分。
本发明的另一个方案的半导体装置的制造方法，其特征在于，具有：在半导体基板内形成排列在与所述半导体基板的表面平行的第一方向上的多个活性区域的工序；在所述半导体基板内形成对邻接的所述活性区域相互进行电分离的第一元件分离区域的工序；以及在所述半导体基板的所述表面上以分别跨过所述多个活性区域的方式形成排列在所述第一方向上的多个栅极电极的工序，形成所述第一元件分离区域的所述工序以如下方式进行，即，作为所述第一元件分离区域，在邻接的所述活性区域之间形成在与所述表面平行且与所述第一方向正交的第二方向上延伸的第一区域和在与所述表面平行且与所述第一区域交差的方向上延伸的第二区域，形成所述多个栅极电极的所述工序以如下方式进行，即，作为邻接的所述栅极电极的一方的栅极电极的端边的第一端边包括处于所述第二区域上的第一重叠部分，与所述第一端边相向且作为邻接的所述栅极电极的另一方的栅极电极的端边的第二端边包括处于所述第二区域上的第二重叠部分。
发明效果
根据本发明，能谋求源极-漏极间的漏电流的减低，而且能使邻接的栅极电极彼此难以产生短路。
附图说明
图1是概略性地示出本发明的第一实施方式的半导体装置的平面图。
图2是概略性地示出将图1中的半导体装置用S2-S2线切开的面的纵截面图。
图3是概略性地示出将图1中的半导体装置用S3-S3线切开的面的纵截面图。
图4是概略性地示出将图1中的半导体装置用S4-S4线切开的面的纵截面图。
图5是概略性地示出第一实施方式的半导体装置的平面图。
图6是概略性地示出将图5中的半导体装置用S6-S6线切开的面的纵截面图。
图7是示出第一实施方式的半导体装置的制造方法的工序的概略性的纵截面图（其1）。
图8是示出第一实施方式的半导体装置的制造方法的工序的概略性的纵截面图（其2）。
图9是示出第一实施方式的半导体装置的制造方法的工序的概略性的纵截面图（其3）。
图10是示出第一实施方式的半导体装置的制造方法的工序的概略性的纵截面图（其4）。
图11是示出第一实施方式的半导体装置的制造方法的工序的概略性的纵截面图（其5）。
图12中的（a）和（b）是示出第一实施方式的半导体装置的制造方法的工序的概略性的纵截面图（其6）。
图13是示出第一实施方式的半导体装置的制造方法的工序的概略性的纵截面图（其7）。
图14是示出第一实施方式的半导体装置的制造方法的流程图。
图15是概略性地示出第一比较例的半导体装置的平面图。
图16是概略性地示出将图15中的半导体装置用S16-S16线切开的面的纵截面图。
图17是概略性地示出第一比较例的半导体装置的平面图。
图18是概略性地示出第二比较例的半导体装置的平面图。
图19是概略性地示出将图18中的半导体装置用S19-S19线切开的面的纵截面图。
图20是概略性地示出第一实施方式的变形例的半导体装置的平面图。
图21是概略性地示出将图20中的半导体装置用S21-S21线切开的面的纵截面图。
图22是概略性地示出本发明的第二实施方式的半导体装置的平面图。
图23是概略性地示出将图22中的半导体装置用S23-S23线切开的面的纵截面图。
图24是概略性地示出将图22中的半导体装置用S24-S24线切开的面的纵截面图。
图25是概略性地示出将图22中的半导体装置用S25-S25线切开的面的纵截面图。
图26是概略性地示出第二实施方式的半导体装置的平面图。
图27是概略性地示出将图26中的半导体装置用S27-S27线切开的面的纵截面图。
图28是概略性地示出第二实施方式的变形例的半导体装置的平面图。
图29是概略性地示出将图28中的半导体装置用S29-S29线切开的面的纵截面图。
图30是概略性地示出本发明的第三实施方式的半导体装置的平面图。
图31是概略性地示出将图30中的半导体装置用S31-S31线切开的面的纵截面图。
图32是概略性地示出将图30中的半导体装置用S32-S32线切开的面的纵截面图。
图33是概略性地示出将图30中的半导体装置用S33-S33线切开的面的纵截面图。
图34是概略性地示出第三实施方式的半导体装置的平面图。
图35是概略性地示出将图34中的半导体装置用S35-S35线切开的面的纵截面图。
图36是概略性地示出第三实施方式的变形例的半导体装置的平面图。
图37是概略性地示出将图36中的半导体装置用S37-S37线切开的面的纵截面图。
图38是概略性地示出变形例的半导体装置9的平面图。
具体实施方式
《1》第一实施方式
《1-1》第一实施方式的半导体装置
图1是概略性地示出第一实施方式的半导体装置1的平面图。在图1中，示出了半导体装置1包括两个半导体元件1a、1b的例子。半导体元件1a、1b例如是MOS晶体管。此外，图2是概略性地示出将图1中的半导体装置1用S2-S2线切开的面的纵截面图，图3是概略性地示出将图1中的半导体装置1用S3-S3线切开的面的纵截面图，图4是概略性地示出将图1中的半导体装置1用S4-S4线切开的面的纵截面图。
图5是概略性地示出第一实施方式的半导体装置1的平面图。在图5中，示出了在作为半导体基板10的硅晶片（silicon wafer）呈矩阵状排列有多个半导体元件的例子。图6是概略性地示出将图5中的半导体装置1用S6-S6线切开的面的纵截面图。
如图1～图6所示，第一实施方式的半导体装置1在半导体基板10内或半导体基板10上具有活性区域11（11a、11b）、第一元件分离区域12（121、122）、第二元件分离区域13、栅极绝缘膜14（14a、14b）、栅极电极15（15a、15b）。
如图1或图5所示，多个活性区域11形成在半导体基板10内，以排列在与半导体基板10的表面（例如，图2中的水平面）平行的第一方向D1上的方式配置。第一元件分离区域12形成在半导体基板10内，对多个活性区域11之中的邻接的活性区域11a、11b相互进行电分离。第二元件分离区域13形成在半导体基板10内的第一元件分离区域12与活性区域11之间。栅极电极15夹着栅极绝缘膜14，在半导体基板10的表面上以在第一方向D1上跨过活性区域11的方式形成。多个栅极电极15以排列在第一方向D1上的方式形成。如图2～图4及图6所示，第二元件分离区域13的深度形成得比第一元件分离区域12的深度浅。第一元件分离区域12是深沟道隔离（DTI：Deep Trench Isolation）区域。第二元件分离区域13是浅沟道隔离（STI：Shallow Trench Isolation）区域。
如图1所示，第一元件分离区域12在邻接的活性区域11a、11b之间包括：在与半导体基板10的表面平行且与第一方向D1正交的第二方向D2上延伸的第一区域121；以及在与半导体基板10的表面平行且与第一区域121交差的方向上延伸的第二区域122。在第一实施方式中，第一元件分离区域12的第二区域122包括：向邻接的活性区域11a、11b的一方的活性区域11a侧突出的第一凸部122a；以及向邻接的活性区域11a、11b的另一方的活性区域11b侧突出的第二凸部122b。第一凸部122a与第二凸部122b在第一方向D1上呈直线状地（呈一列地）排列，从第一区域121相互向相反方向突出。
此外，如图1所示，在第一实施方式中，多个栅极电极15之中的作为邻接的栅极电极15a、15b的一方的栅极电极15a的端边的第一端边15a1，以包括处于第一凸部122a上的第一重叠部分（与第一凸部122a重叠的部分）的方式形成。与第一端边15a1相向且作为邻接的栅极电极15a、15b的另一方的栅极电极15b的端边的第二端边15b1，以包括处于第二凸部122b上的第二重叠部分（与第二凸部122b重叠的部分）的方式形成。另外，虽然图1的栅极电极15是矩形，但是也能做成为矩形以外的形状。
假设，在第一元件分离区域12的第一及第二凸部122a、122b以超过第二元件分离区域13到达活性区域11的方式构成的情况下，存在第一及第二凸部122a、122b对作为半导体元件1a或1b的晶体管的特性造成影响的危险。但是，通过以包围第一元件分离区域12的方式具备第二元件分离区域13，即，通过采用以STI区域包围DTI区域的结构，从而可减轻第一元件分离区域12的第一及第二凸部122a、122b对晶体管的特性造成的影响。
此外，在第一实施方式中，在半导体元件1a、1b是MOS晶体管的情况下，如图4所示，在活性区域11内形成有源极区域111和漏极区域112。
《1-2》第一实施方式的半导体装置的制造方法
图7～图11、图12（a）及（b）、图13是示出第一实施方式的半导体装置1的制造方法的工序的概略性的纵截面图。图14是示出第一实施方式的半导体装置的制造方法的流程图。另外，图7～图11及图12（a）示出将图1中的半导体装置1用S4-S4线切开的面（即，将图5中的半导体装置1用S6-S6线切开的面），图12（b）及图13示出将图1中的半导体装置1用S4-S4线切开的面。
在第一实施方式中，首先，如图7所示，例如使用照相平版印刷（photolithography）技术及干式蚀刻（dry etching）处理在半导体基板10形成浅沟道（shallow trench）101（图14中的步骤ST1）。
接着，如图8所示，例如使用照相平版印刷技术及干式蚀刻处理在半导体基板10形成比浅沟道101深的深沟道（deep trench）102（图14中的步骤ST2）。
接着，如图9所示，例如使用CVD（化学气相生长）法以填补浅沟道101内及深沟道102内的方式在半导体基板10上沉积绝缘材料，例如多晶硅（polysilicon）103（图14中的步骤ST3）。
接着，如图10所示，例如使用CMＰ（化学机械研磨）法对具备多晶硅103的半导体基板10的表面（图14中的上表面）进行平坦化（图14中的步骤ST4）。
接着，如图11所示，例如使用热氧化处理在半导体基板10的表面形成栅极绝缘膜14（图14中的步骤ST5）。栅极绝缘膜14例如是硅氧化膜，例如，膜厚为800Ǻ。
接着，如图12（a）及（b）所示，例如使用溅射（sputter）法、照相平版印刷技术及蚀刻处理在半导体基板10的表面上的栅极绝缘膜14上形成由导电性材料构成的栅极电极15（图14中的步骤ST6）。栅极电极15例如是多晶硅。此时，以栅极电极15的在第一方向D1上的两端分别成为第一元件分离区域12上的方式形成栅极电极15。
接着，如图13所示，通过杂质掺杂（离子注入）在活性区域11内形成作为低浓度扩散层的源极区域111及漏极区域112（图14中的步骤ST7）。杂质例如是磷。
接着，例如使用溅射法、照相平版印刷技术及蚀刻处理形成源极区域111的接触层111a、漏极区域112的接触层112a及栅极电极15的接触层151（图14中的步骤ST8）。
《1-3》第一比较例
图15是概略性地示出第一比较例的半导体装置7的平面图，图16是概略性地示出将图15中的半导体装置7用S16-S16线切开的面的纵截面图。第一比较例的半导体装置7中的第一元件分离区域72与第一实施方式中的第一元件分离区域12不同的点在于，不具有第一凸部122a及第二凸部122b。如图15及图16所示，第一比较例的半导体装置7（7a、7b）具有半导体基板70、活性区域71（71a、71b）、作为DTI区域的第一元件分离区域72、作为STI区域的第二元件分离区域73、栅极绝缘膜74（74a、74b）、栅极电极75（75a、75b）。
如图15或图16所示，在第一比较例中，第一元件分离区域72形成在半导体基板70内，对邻接的活性区域71a、71b相互进行电分离。第二元件分离区域73在半导体基板70内的第一元件分离区域72与活性区域71之间以包围第一元件分离区域72的方式形成。栅极电极75夹着栅极绝缘膜74，在半导体基板10的表面上以跨过活性区域71的方式形成。此外，如图15或图16所示，在第一比较例中，邻接的栅极电极75a、75b的一方的栅极电极75a的端边75a1以包括处于第一元件分离区域72的直线状区域721之上的第一重叠部分的方式形成。与端边75a1相向的另一方的栅极电极75b的端边75b1以包括处于第一元件分离区域72的直线状区域721上的第二重叠部分的方式形成。
在第一比较例中，在第一元件分离区域72的直线状区域721上，需要以相互不接触的方式配置栅极电极75a的端边75a1和栅极电极75b的端边75b1。但是，为了提高集成度，第一元件分离区域72的直线状区域721的宽度W7是微小的，因此，由于栅极电极75a、75b的端边75a1、75b1的一点点的位置偏差，就如图17所示，容易产生邻接的栅极电极75a、75b彼此的短路（端边75a1与端边75b1的接触）。
《1-4》第二比较例
图18是概略性地示出第二比较例的半导体装置7的平面图，图19是概略性地示出将图18中的半导体装置8用S19-S19线切开的面的纵截面图。第二比较例的半导体装置8中的第一元件分离区域82与第一实施方式中的第一元件分离区域12不同的点在于，不具有第一凸部122a及第二凸部122b。如图18及图19所示，第二比较例的半导体装置8（8a、8b）具有半导体基板80、活性区域81（81a、81b）、作为DTI区域的第一元件分离区域82、作为STI区域的第二元件分离区域83、栅极绝缘膜84（84a、84b）、栅极电极85（85a、85b）。
如图18或图19所示，在第二比较例中，第一元件分离区域82对邻接的活性区域81a、81b相互进行电分离。第二元件分离区域83形成在第一元件分离区域82与活性区域81之间。栅极电极85夹着栅极绝缘膜84，在半导体基板80的表面上以跨过活性区域81的方式形成。此外，如图18或图19所示，在第二比较例中，一方的栅极电极85a的端边85a1以包括处于第一元件分离区域82的直线状区域821之上的第一重叠部分的方式形成，与端边85a1相向的另一方的栅极电极85b的端边85b1以包括处于第一元件分离区域82的直线状区域821上的第二重叠部分的方式形成。
在第二比较例中，在第一元件分离区域82的直线状区域821上，需要以相互不接触的方式配置栅极电极85a的端边85a1和栅极电极85b的端边85b1。但是，为了提高集成度，第一元件分离区域82的直线状区域821的宽度W8是微小的，因此，由于栅极电极85a、85b的端边85a1、85b1的一点点的位置偏差，就会如图19所示，存在栅极电极85a、85b的端边85a1、85b1配置在第二元件分离区域83上的情况。在作为STI区域的第二元件分离区域83的下方，未形成沟道截断环（channel stopper ）区域，因此，在该情况下，像在图18中用箭头86示出的那样，在源极-漏极之间产生漏电流，半导体元件8a、8b变得不具有所需的特性。
《1-5》第一实施方式的效果
在第一实施方式中，第一元件分离区域12在邻接的活性区域11a、11b之间包括：在第二方向D2上延伸的第一区域121；以及在与第一区域121交差的第一方向D1上延伸的第二区域122，第二区域122包括向一方的活性区域11a侧突出的第一凸部122a和向另一方的活性区域11b侧突出的第二凸部122b。第一凸部122a和第二凸部122b在第一方向D1上呈直线状排列，相互从第一区域121向相反方向突出。因此，在第一实施方式中，栅极电极15a的第一端边15a1及栅极电极15b的第二端边15b1只要在由第一区域121和第二区域122（第一凸部122a及第二凸部122b）构成的宽度W1的范围内以相互不短路的方式形成即可。图1所示的宽度W1比第一比较例中的第一元件分离区域72的直线状区域721的宽度W7宽出第一及第二凸部122a、122b的宽度的量，而且比第二比较例中的第一元件分离区域82的直线状区域821的宽度W8宽出第一及第二凸部122a、122b的宽度的量。因此，在制造半导体装置1时，即使栅极电极15a、15b的端边15a1、15b1产生了一点点的位置偏差，也能减少栅极电极15a、15b的端边15a1、15b1相互短路或从第一元件分离区域12脱离的不良。
此外，根据第一实施方式，与只是在宽度W1的直线状的区域形成第一元件分离区域12的情况相比，能节省构成第一元件分离区域12的绝缘材料，因此，能削减成本。
《1-6》第一实施方式的变形例
图20是概略性地示出第一实施方式的变形例的半导体装置2的平面图。图21是概略性地示出将图20中的半导体装置2用S21-S21线切开的面的纵截面图。如图20及图21所示，第一实施方式的变形例的半导体装置2（2a、2b）具有半导体基板20、活性区域21（21a、21b）、作为DTI区域的第一元件分离区域22（221、222）、栅极绝缘膜24（24a、24b）、栅极电极25（25a、25b）。图20及图21所示的半导体装置2与第一实施方式中的半导体装置1不同的点在于，不具有第二元件分离区域13。
如图20或图21所示，多个活性区域21在半导体基板20内呈矩阵状排列。第一元件分离区域22形成在半导体基板20内，对多个活性区域21之中的邻接的活性区域21a、21b相互进行电分离。栅极电极25夹着栅极绝缘膜24，在半导体基板20的表面上以跨过活性区域21的方式形成。多个栅极电极25以排列在第一方向D1上的方式形成。
如图20所示，第一元件分离区域22在邻接的活性区域21a、21b之间包括：在与半导体基板20的表面平行且与第一方向D1正交的第二方向D2上延伸的第一区域221；以及在与半导体基板20的表面平行且与第一区域221交差的方向上延伸的第二区域222。在第一实施方式的变形例中，第一元件分离区域22的第二区域222包括：向邻接的活性区域21a、21b的一方的活性区域21a侧突出的第一凸部222a；以及向邻接的活性区域21a、21b的另一方的活性区域21b侧突出的第二凸部222b。第一凸部222a和第二凸部222b在第一方向D1上呈直线状排列，相互从第一区域221向相反方向突出。
此外，如图20所示，在第一实施方式的变形例中，作为栅极电极25a的端边的第一端边25a1以包括处于第一凸部222a上的第一重叠部分（与第一凸部222a重叠的部分）的方式形成。与第一端边25a1相向且作为邻接的栅极电极25b的端边的第二端边25b1以包括处于第二凸部222b上的第二重叠部分（与第二凸部222b重叠的部分）的方式形成。
在第一实施方式的变形例中，栅极电极25a的第一端边25a1及栅极电极25b的第二端边25b1只要在由第一区域221和第二区域222（第一凸部222a及第二凸部222b）构成的宽度W2的范围内以相互不短路的方式形成即可。宽度W2比第一比较例中的宽度W7宽，而且比第二比较例中的宽度W8宽。因此，即使栅极电极25a、25b的端边25a1、25b1产生了一点点的位置偏差，也能减少栅极电极25a、25b的端边25a1、25b1相互短路或从第一元件分离区域22脱离的不良。
此外，在第一实施方式的变形例中，因为不具备第二元件分离区域13（未采用以STI区域包围DTI区域的结构），所以，结构及制造工序简洁。
在第一元件分离区域12的第一及第二凸部122a、122b对晶体管的特性造成的影响很小的情况下，或在晶体管的用途是允许特性的一点点不同的用途的情况下，能采用第一实施方式的变形例。
《2》第二实施方式
《2-1》第二实施方式的半导体装置及其制造方法
图22是概略性地示出第二实施方式的半导体装置3的平面图。在图22示出了半导体装置3包括两个半导体元件3a、3b的例子。半导体元件3a、3b例如是MOS晶体管。此外，图23是概略性地示出将图22中的半导体装置3用S23-S23线切开的面的纵截面图，图24是概略性地示出将图22中的半导体装置3用S24-S24线切开的面的纵截面图，图25是概略性地示出将图22中的半导体装置3用S25-S25线切开的面的纵截面图。
图26是概略性地示出第二实施方式的半导体装置3的平面图。在图26示出了半导体装置3包括呈矩阵状排列的多个半导体元件的例子。图27是概略性地示出将图26中的半导体装置3用S27-S27线切开的面的纵截面图。
如图22～图27所示，第二实施方式的半导体装置3在半导体基板30内或半导体基板30上具有活性区域31（31a、31b）、作为DTI区域的第一元件分离区域32（321、322）、作为STI区域的第二元件分离区域33、栅极绝缘膜34（34a、34b）、栅极电极35（35a、35b）。
如图22或图26所示，多个活性区域31以排列在第一方向D1上的方式配置。第一元件分离区域32对邻接的活性区域31a、31b相互进行电分离。第二元件分离区域33形成在第一元件分离区域32与活性区域31之间。栅极电极35夹着栅极绝缘膜34，在半导体基板30的表面上以跨过活性区域31的方式形成。多个栅极电极35以排列在第一方向D1上的方式形成。
如图22所示，第一元件分离区域32在邻接的活性区域31a、31b之间包括：在与半导体基板30的表面平行且与第一方向D1正交的第二方向D2上延伸的第一区域321；以及在与半导体基板30的表面平行且与第一区域321交差的方向上延伸的第二区域322。在第二实施方式中，第一元件分离区域32的第二区域322包括向一方的活性区域11a侧突出的第一凸部322a和向另一方的活性区域31b侧突出的第二凸部322b。第一凸部322a和第二凸部322b相互从第一区域321向相反方向突出。第二实施方式的半导体装置3与第一实施方式的半导体装置1不同的点在于，第一凸部322a和第二凸部322b在第二方向D2上配置在相互不同的位置。除了这一点，第二实施方式与第一实施方式相同。
如图22所示，在第二实施方式中，作为多个栅极电极35之中的邻接的栅极电极35a、35b的一方的栅极电极35a的端边的第一端边35a1，以包括处于第一凸部322a上的第一重叠部分（与第一凸部322a重叠的部分）的方式形成。与第一端边35a1相向且作为邻接的栅极电极35a、35b的另一方的栅极电极35b的端边的第二端边35b1，以包括处于第二凸部322b上的第二重叠部分（与第二凸部322b重叠的部分）的方式形成。通过除第一元件分离区域32以外还具备第二元件分离区域33，即，通过采用以STI区域包围DTI区域的结构，从而可减轻第一元件分离区域32的第一及第二凸部322a、322b对晶体管的特性造成的影响。
另外，除了第一及第二元件分离区域的平面形状不同的点以外，第二实施方式的半导体装置3的制造方法与第一实施方式的半导体装置的制造方法相同。
《2-2》第二实施方式的效果
在第二实施方式中，第一元件分离区域32在邻接的活性区域31a、31b之间包括：在第二方向D2上延伸的第一区域321；以及在与第一区域321交差的第一方向D1上延伸的第二区域322，第二区域322包括向一方的活性区域31a侧突出的第一凸部322a和向另一方的活性区域31b侧突出的第二凸部322b。第一凸部322a和第二凸部322b相互从第一区域321向相反方向突出。因此，在第二实施方式中，栅极电极35a的第一端边35a1及栅极电极35b的第二端边35b1只要在由第一区域321和第二区域322（第一凸部322a及第二凸部322b）构成的宽度W3的范围内以相互不短路的方式形成即可。图22所示的宽度W3比第一比较例及第二比较例中的第一元件分离区域的直线状区域的宽度W7、W8宽出第一及第二凸部322a、322b的宽度的量。因此，在制造半导体装置3时，即使栅极电极35a、35b的端边35a1、35b1产生一点点的位置偏差，也能减少栅极电极35a、35b的端边35a1、35b1相互短路或从第一元件分离区域32脱离的不良。
此外，根据第二实施方式，与只在宽度W3的直线状的区域形成第一元件分离区域32的情况相比，能节省构成第一元件分离区域32的绝缘材料，因此，能削减成本。
进而，根据第二实施方式，第一元件分离区域32的平面形状不像第一实施方式的情况那样具有沟道填充性不是很好的十字形的交差部分（因为交差部分的中心距第一元件分离区域32的边的距离远），因此，在用多晶硅填充沟道的工序（与图9相当的工序）中，难以产生填充不良。
《2-3》第二实施方式的变形例
图28是概略性地示出第二实施方式的变形例的半导体装置4的平面图。图29是概略性地示出将图28中的半导体装置4用S29-S29线切开的面的纵截面图。如图28及图29所示，第二实施方式的变形例的半导体装置4（4a、4b）具有半导体基板40、活性区域41（41a、41b）、作为DTI区域的第一元件分离区域42（421、422）、栅极绝缘膜44（44a、44b）、栅极电极45（45a、45b）。图28及图29所示的半导体装置4与第二实施方式的半导体装置3不同的点在于，不具有第二元件分离区域33。
如图28或图29所示，多个活性区域41在半导体基板40内呈矩阵状排列。第一元件分离区域42形成在半导体基板40内，对多个活性区域41之中的邻接的活性区域41a、41b相互进行电分离。栅极电极45夹着栅极绝缘膜44，在半导体基板40的表面上以跨过活性区域41的方式形成。多个栅极电极45以排列在第一方向D1上的方式形成。
如图28所示，第一元件分离区域42在邻接的活性区域41a、41b之间包括：在与半导体基板40的表面平行且与第一方向D1正交的第二方向D2上延伸的第一区域421；以及在与半导体基板40的表面平行且与第一区域421交差的方向上延伸的第二区域422。在第二实施方式的变形例中，第一元件分离区域42的第二区域422包括向邻接的活性区域41a、41b的一方的活性区域41a侧突出的第一凸部422a和向邻接的活性区域41a、41b的另一方的活性区域41b侧突出的第二凸部422b。第一凸部422a和第二凸部422b在第一方向D1上呈直线状排列，相互从第一区域221向相反方向突出。
此外，如图29所示，在第二实施方式的变形例中，作为栅极电极45a的端边的第一端边45a1以包括处于第一凸部422a上的第一重叠部分（与第一凸部422a重叠的部分）的方式形成。与第一端边45a1相向且作为邻接的栅极电极45b的端边的第二端边45b1以包括处于第二凸部422b上的第二重叠部分（与第二凸部422b重叠的部分）的方式形成。
在第二实施方式的变形例中，栅极电极45a的第一端边45a1及栅极电极45b的第二端边45b1只要在由第一区域421和第二区域422（第一凸部422a及第二凸部422b）构成的宽度W4的范围内以相互不短路的方式形成即可。宽度W4比第一比较例中的宽度W7宽，而且，比第二比较例中的宽度W8宽。因此，即使栅极电极45a、45b的端边45a1、45b1产生一点点的位置偏差，也能减少栅极电极45a、45b的端边45a1、45b1相互短路或从第一元件分离区域42脱离的不良。
此外，第二实施方式的变形例不具备第二元件分离区域13（未采用以STI区域包围DTI区域的结构），因此，结构及制造工序简洁。
在第一元件分离区域42的第一及第二凸部422a、422b对晶体管的特性造成的影响很小的情况下，或在晶体管的用途是允许特性的一点点不同的用途的情况下，能采用第二实施方式的变形例。
《3》第三实施方式
《3-1》第三实施方式的半导体装置及其制造方法
图30是概略性地示出第三实施方式的半导体装置5的平面图。在图30示出了半导体装置5包括两个半导体元件5a、5b的例子。半导体元件5a、5b例如是MOS晶体管。此外，图31是概略性地示出将图30中的半导体装置5用S31-S31线切开的面的纵截面图，图32是概略性地示出将图30中的半导体装置5用S32-S32线切开的面的纵截面图，图33是概略性地示出将图30中的半导体装置5用S33-S33线切开的面的纵截面图。
图34是概略性地示出第三实施方式的半导体装置5的平面图。在图34示出了半导体装置5包括呈矩阵状排列的多个半导体元件的例子。图35是概略性地示出将图34中的半导体装置5用S35-S35线切开的面的纵截面图。
如图30～图35所示，第三实施方式的半导体装置5在半导体基板50内或半导体基板50上具有活性区域51（51a、51b）、作为DTI区域的第一元件分离区域52（521、522）、作为STI区域的第二元件分离区域53、栅极绝缘膜54（54a、54b）、栅极电极55（55a、55b）。
如图30或图34所示，多个活性区域51以排列在第一方向D1上的方式配置。第一元件分离区域52对邻接的活性区域51a、51b相互进行电分离。第二元件分离区域53形成在第一元件分离区域52与活性区域51之间。栅极电极55夹着栅极绝缘膜54，在半导体基板50的表面上以跨过活性区域51的方式形成。多个栅极电极55以排列在第一方向D1上的方式形成。
如图30所示，第一元件分离区域52在邻接的活性区域51a、51b之间包括：在与半导体基板50的表面平行且与第一方向D1正交的第二方向D2上延伸的第一区域521；以及在与半导体基板50的表面平行且与第一区域521交差的方向上延伸的第二区域522。在第三实施方式中，第一元件分离区域52的第一区域521包括：在第二方向D2上延伸的第一部分521a；以及相对于第一方向D1在与第一部分521a不同的位置在第二方向D2上延伸的第二部分521b。如图30所示，第一元件分离区域52的第二区域522包括第三部分，该第三部分连结作为第一部分521a的一端、朝向第二方向D2的第一边521a1和作为第二部分521b的一端、朝向与第一部分521a的第一边521a1相反方向的第二边521b1。第三部分在图30中作为第二区域522示出，具有在第一方向D1上延伸的形状。在第三实施方式的半导体装置5中，第一元件分离区域52的形状与第一及第二实施方式的半导体装置1及3不同。除了这一点以外，第三实施方式与第一及第二实施方式相同。
如图34所示，在第三实施方式中，作为多个栅极电极55之中的邻接的栅极电极55a、55b的一方的栅极电极55a的端边的第一端边55a1，以包括处于第二区域522上的第一重叠部分的方式形成。与第一端边55a1相向且作为邻接的栅极电极55a、55b的另一方的栅极电极55b的端边的第二端边55b1，以包括处于第二区域522上的第一重叠部分的方式形成。通过除第一元件分离区域52以外还具备第二元件分离区域53，即，通过采用以STI区域包围DTI区域的结构，从而可减轻第一元件分离区域52的形状对晶体管的特性造成的影响。
另外，除了第一及第二元件分离区域的平面形状不同的点以外，第三实施方式的半导体装置5的制造方法与第一实施方式的半导体装置的制造方法相同。
《3-2》第三实施方式的效果
在第三实施方式中，第一元件分离区域52在邻接的活性区域51a、51b之间包括：在第二方向D2上延伸的第一区域521（521a、521b）；以及在与第一区域521交差的第一方向D1上延伸的第二区域522。因此，在第三实施方式中，栅极电极55a的第一端边55a1及栅极电极55b的第二端边55b1只要在由第二区域522构成的宽度W5的范围内以相互不短路的方式形成即可。图30所示的宽度W5比第一比较例及第二比较例中的第一元件分离区域的直线状区域的宽度W7、W8宽。因此，在制造半导体装置5时，即使栅极电极55a、55b的端边55a1、55b1产生了一点点的位置偏差，也能减少栅极电极55a、55b的端边55a1、55b1相互短路或从第一元件分离区域52脱离的不良。
此外，根据第三实施方式，与只在宽度W5的直线状的区域形成第一元件分离区域52的情况相比，能节省构成第一元件分离区域52的绝缘材料，因此，能削减成本。
进而，根据第三实施方式，第一元件分离区域52的平面形状不像第一及第二实施方式的情况那样具有沟道填充性不是很好的十字形或T字形的交差部分（因为交差部分的中心距第二元件分离区域的边的距离远），因此，在用多晶硅填充沟道的工序（与图9相当的工序）中，难以产生填充不良。
《3-3》第三实施方式的变形例
图36是概略性地示出第三实施方式的变形例的半导体装置6的平面图。图37是概略性地示出将图36中的半导体装置6用S37-S37线切开的面的纵截面图。如图36及图37所示，第三实施方式的变形例的半导体装置6（6a、6b）具有半导体基板60、活性区域61（61a、61b）、作为DTI区域的第一元件分离区域62（621、622）、栅极绝缘膜64（64a、64b）、栅极电极65（65a、65b）。图36及图37所示的半导体装置6与第三实施方式的半导体装置5不同的点在于，不具有第二元件分离区域53。
如图36或图37所示，多个活性区域61呈矩阵状排列在半导体基板60内。第一元件分离区域62形成在半导体基板60内，对多个活性区域61之中的邻接的活性区域61a、61b相互进行电分离。栅极电极65夹着栅极绝缘膜64，在半导体基板60的表面上以跨过活性区域61的方式形成。多个栅极电极65以排列在第一方向D1上的方式形成。
如图36所示，第一元件分离区域62的第一区域621包括：在第二方向D2上延伸的第一部分621a；以及相对于第一方向D1在与第一部分621a不同的位置在第二方向D2上延伸的第二部分621b。如图36所示，第一元件分离区域62的第二区域622包括第三部分，该第三部分连结作为第一部分621a的一端、朝向第二方向D2的第一边621a1和作为第二部分621b的一端、朝向与第一部分621a的第一边621a1相反方向的第二边621b1。第三部分在图36中作为第二区域622示出，具有在第一方向D1上延伸的形状。
此外，如图37所示，在第三实施方式的变形例中，作为栅极电极65a的端边的第一端边65a1以包括处于第二区域622上的第一重叠部分的方式形成。与第一端边65a1相向且作为邻接的栅极电极65b的端边的第二端边65b1以包括处于第二区域622上的第二重叠部分的方式形成。
在第三实施方式的变形例中，栅极电极65a的第一端边65a1及栅极电极65b的第二端边65b1只要在由第二区域622构成的宽度W6的范围内以相互不短路的方式形成即可。宽度W6比第一比较例中的宽度W7宽，而且比第二比较例中的宽度W8宽。因此，即使栅极电极65a、65b的端边65a1、65b1产生一点点的位置偏差，也能减少栅极电极65a、65b的端边65a1、65b1相互短路或从第一元件分离区域62脱离的不良。
此外，第三实施方式的变形例不具备第二元件分离区域53（未采用以STI区域包围DTI区域的结构），因此，结构及制造工序简洁。
在第一元件分离区域62的形状对晶体管的特性造成的影响很小的情况下，或在晶体管的用途是允许特性的一点点不同的用途的情况下，能采用第三实施方式的变形例。
《4》其它变形例
图38是概略性地示出变形例的半导体装置9的平面图。如图38所示，半导体装置9具有：形成在共同的半导体基板，包括高耐压元件的高耐压元件区域91；以及形成在共同的半导体基板，包括具有比高耐压元件区域91低的耐压性能的逻辑电路的低耐压元件区域92。第一～第三实施方式的半导体装置1～6能应用于如图38所示的在共同的半导体基板上混合搭载有高耐压元件区域（或存储器区域）91和低耐压元件区域（或逻辑电路区域）92的装置（例如，在特开2001-168164号公报记载的半导体集成电路装置）。此外，在这样的情况下，优选在高耐压元件区域91应用第一～第三实施方式的半导体装置1～6的结构。
附图标记说明
1、2、3、4、5、6、9：半导体装置；
1a、1b、2a、2b、3a、3b、4a、4b、5a、5b、6a、6b：半导体元件；
10、20、30、40、50、60：半导体基板；
11、11a、11b、21、21a、21b、31、31a、31b、41、41a、41b、51、51a、51b、61、61a、61b：活性区域；
12、22、32、42、52、62：第一元件分离区域（DTI区域）；
13、23、33、43、53、63：第二元件分离区域（STI区域）；
14、24、34、44、54、64：栅极绝缘膜；
15、15a、15b、25、25a、25b、35、35a、35b、45、45a、45b、55、55a、55b、65、65a、65b：栅极电极；
15a1、25a1、35a1、45a1、55a1、65a1：栅极电极的第一端边；
15b1、25b1、35b1、45b1、55b1、65b1：栅极电极的第二端边；
101：浅沟道；
102：深沟道；
111：源极区域；
112：漏极区域；
121、221、321、421、521、521a、521b、621、621a、621b：DTI区域的第一区域；
122、222、322、422、522、622：DTI区域的第二区域；
122a、222a、322a、422a：第二区域的第一凸部；
122b、222b、322b、422b：第二区域的第二凸部；
D1：第一方向；
D2：第二方向；
W1、W2、W3、W4、W5、W6：第一元件分离区域的最大宽度。

Claims (17)

1.一种半导体装置，其特征在于，具有：
多个活性区域，形成在半导体基板内，排列在与所述半导体基板的表面平行的第一方向上；
第一元件分离区域，形成在所述半导体基板内，对邻接的所述活性区域相互进行电分离；以及
多个栅极电极，在所述半导体基板的所述表面上以分别跨过所述多个活性区域的方式形成，排列在所述第一方向上，
所述第一元件分离区域在邻接的所述活性区域之间包括：
第一区域，在与所述表面平行且与所述第一方向正交的第二方向上延伸；以及
第二区域，在与所述表面平行且与所述第一区域交差的方向上延伸，
作为邻接的所述栅极电极的一方的栅极电极的端边的第一端边，包括处于所述第二区域上的第一重叠部分，
与所述第一端边相向且作为邻接的所述栅极电极的另一方的栅极电极的端边的第二端边，包括处于所述第二区域上的第二重叠部分。
2.根据权利要求1所述的半导体装置，其特征在于，还具有：
第二元件分离区域，形成在所述半导体基板内的所述第一元件分离区域与所述活性区域之间，
所述第二元件分离区域的深度比所述第一元件分离区域的深度浅。
3.根据权利要求1所述的半导体装置，其特征在于，所述第一元件分离区域的所述第二区域包括：
第一凸部，向邻接的所述活性区域的一方的活性区域侧突出；以及
第二凸部，向邻接的所述活性区域的另一方的活性区域侧突出。
4.根据权利要求2所述的半导体装置，其特征在于，所述第一元件分离区域的所述第二区域包括：
第一凸部，在所述第二元件分离区域内，向邻接的所述活性区域的一方的活性区域侧突出；以及
第二凸部，在所述第二元件分离区域内，向邻接的所述活性区域的另一方的活性区域侧突出。
5.根据权利要求3或4所述的半导体装置，其特征在于，
所述第一凸部和所述第二凸部呈直线状排列在所述第一方向上进行配置。
6.根据权利要求3或4所述的半导体装置，其特征在于，
所述第一凸部和所述第二凸部在所述第二方向上配置在不同的位置，向所述第一方向突出。
7.根据权利要求1或2所述的半导体装置，其特征在于，所述第一元件分离区域的所述第一区域包括：
第一部分，在所述第二方向上延伸；以及
第二部分，相对于所述第一方向在与所述第一部分不同的位置，在所述第二方向上延伸，
所述第一元件分离区域的所述第二区域包括：
第三部分，连结作为所述第一部分的一端、朝向所述第二方向的第一边和作为所述第二部分的一端、朝向与所述第一部分的所述一端相反方向的第二边。
8.根据权利要求7所述的半导体装置，其特征在于，
所述第三部分在所述第一方向上延伸。
9.一种半导体装置的制造方法，其特征在于，具有：
在半导体基板内形成排列在与所述半导体基板的表面平行的第一方向上的多个活性区域的工序；
在所述半导体基板内形成对邻接的所述活性区域相互进行电分离的第一元件分离区域的工序；以及
在所述半导体基板的所述表面上以分别跨过所述多个活性区域的方式形成排列在所述第一方向上的多个栅极电极的工序，
形成所述第一元件分离区域的所述工序，以如下方式进行，即，作为所述第一元件分离区域，在邻接的所述活性区域之间形成在与所述表面平行且与所述第一方向正交的第二方向上延伸的第一区域和在与所述表面平行且与所述第一区域交差的方向上延伸的第二区域，
形成所述多个栅极电极的所述工序，以如下方式进行，即，作为邻接的所述栅极电极的一方的栅极电极的端边的第一端边，包括处于所述第二区域上的第一重叠部分，与所述第一端边相向且作为邻接的所述栅极电极的另一方的栅极电极的端边的第二端边，包括处于所述第二区域上的第二重叠部分。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于，还具有：
在所述半导体基板内的所述第一元件分离区域与所述活性区域之间形成第二元件分离区域的工序，
所述第二元件分离区域的深度比所述第一元件分离区域的深度浅。
11.根据权利要求9所述的半导体装置的制造方法，其特征在于，所述第一元件分离区域的所述第二区域包括：
第一凸部，向邻接的所述活性区域的一方的活性区域侧突出；以及
第二凸部，向邻接的所述活性区域的另一方的活性区域侧突出。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，所述第一元件分离区域的所述第二区域包括：
第一凸部，在所述第二元件分离区域内，向邻接的所述活性区域的一方的活性区域侧突出；以及
第二凸部，在所述第二元件分离区域内，向邻接的所述活性区域的另一方的活性区域侧突出。
13.根据权利要求11或12所述的半导体装置的制造方法，其特征在于，
所述第一凸部和所述第二凸部呈直线状排列在所述第一方向上进行配置。
14.根据权利要求11或12所述的半导体装置的制造方法，其特征在于，
所述第一凸部和所述第二凸部在所述第二方向上配置在不同的位置，向所述第一方向突出。
15.根据权利要求9或10所述的半导体装置的制造方法，其特征在于，所述第一元件分离区域的所述第一区域包括：
第一部分，在所述第二方向上延伸；以及
第二部分，相对于所述第一方向在与所述第一部分不同的位置，在所述第二方向上延伸，
所述第一元件分离区域的所述第二区域包括：
第三部分，连结作为所述第一部分的一端、朝向所述第二方向的第一边和作为所述第二部分的一端、朝向与所述第一部分的所述一端相反方向的第二边。
16.根据权利要求15所述的半导体装置的制造方法，其特征在于，
所述第三部分在所述第一方向上延伸。
17.一种半导体装置，具有：
高耐压元件区域，形成在半导体基板，包括高耐压元件；以及
低耐压元件区域，形成在所述半导体基板，包括具有比所述高耐压元件区域低的耐压性能的逻辑电路，
所述半导体装置的特征在于，所述高耐压元件区域具有：
多个活性区域，形成在所述半导体基板内，排列在与所述半导体基板的表面平行的第一方向上；
第一元件分离区域，形成在所述半导体基板内，对邻接的所述活性区域相互进行电分离；以及
多个栅极电极，在所述半导体基板的所述表面上以分别跨过所述多个活性区域的方式形成，排列在所述第一方向上，
所述第一元件分离区域在邻接的所述活性区域之间包括：
第一区域，在与所述表面平行且与所述第一方向正交的第二方向上延伸；以及
第二区域，在与所述表面平行且与所述第一区域交差的方向上延伸，
作为邻接的所述栅极电极的一方的栅极电极的端边的第一端边，包括处于所述第二区域上的第一重叠部分，
与所述第一端边相向且作为邻接的所述栅极电极的另一方的栅极电极的端边的第二端边，包括处于所述第二区域上的第二重叠部分。
CN201310383291.2A 2012-08-29 2013-08-29 半导体装置及其制造方法 Active CN103681860B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012188888A JP6055240B2 (ja) 2012-08-29 2012-08-29 半導体装置及びその製造方法
JP2012-188888 2012-08-29

Publications (2)

Publication Number Publication Date
CN103681860A true CN103681860A (zh) 2014-03-26
CN103681860B CN103681860B (zh) 2018-09-18

Family

ID=50186283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310383291.2A Active CN103681860B (zh) 2012-08-29 2013-08-29 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US8841729B2 (zh)
JP (1) JP6055240B2 (zh)
CN (1) CN103681860B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876397A (zh) * 2017-03-07 2017-06-20 长江存储科技有限责任公司 三维存储器及其形成方法
CN110168387A (zh) * 2016-12-14 2019-08-23 日立汽车系统株式会社 负载驱动装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319716B2 (en) * 2017-05-05 2019-06-11 Newport Fab, Llc Substrate isolation for low-loss radio frequency (RF) circuits
US10290631B2 (en) * 2017-05-05 2019-05-14 Newport Fab, Llc Linearity and lateral isolation in a BiCMOS process through counter-doping of epitaxial silicon region
WO2021072588A1 (en) * 2019-10-14 2021-04-22 Yangtze Memory Technologies Co., Ltd. Structure and method for isolation of bit-line drivers for three-dimensional nand

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148258A (en) * 1989-12-27 1992-09-15 Kabushiki Kaisha Toshiba Semiconductor device having junction structure of a plurality of element isolation regions
US20010006244A1 (en) * 1999-12-09 2001-07-05 Nec Corporation Element isolating method in semiconductor integrated circuit device, semiconductor integrated circuit device and manufacturing method thereof
CN101106160A (zh) * 2006-07-12 2008-01-16 松下电器产业株式会社 纵向型半导体器件及其制造方法
CN101645461A (zh) * 2008-08-07 2010-02-10 恩益禧电子股份有限公司 半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056059A (ja) 1996-08-09 1998-02-24 Nec Corp 半導体装置およびその製造方法
JP3769270B2 (ja) * 2003-08-18 2006-04-19 株式会社東芝 半導体装置
JP2005191202A (ja) * 2003-12-25 2005-07-14 Seiko Epson Corp 半導体装置
JP2009130167A (ja) * 2007-11-26 2009-06-11 Renesas Technology Corp 半導体装置およびその製造方法
JP5052580B2 (ja) * 2009-09-30 2012-10-17 株式会社東芝 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148258A (en) * 1989-12-27 1992-09-15 Kabushiki Kaisha Toshiba Semiconductor device having junction structure of a plurality of element isolation regions
US20010006244A1 (en) * 1999-12-09 2001-07-05 Nec Corporation Element isolating method in semiconductor integrated circuit device, semiconductor integrated circuit device and manufacturing method thereof
CN101106160A (zh) * 2006-07-12 2008-01-16 松下电器产业株式会社 纵向型半导体器件及其制造方法
CN101645461A (zh) * 2008-08-07 2010-02-10 恩益禧电子股份有限公司 半导体器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110168387A (zh) * 2016-12-14 2019-08-23 日立汽车系统株式会社 负载驱动装置
CN110168387B (zh) * 2016-12-14 2021-06-18 日立汽车系统株式会社 负载驱动装置
CN106876397A (zh) * 2017-03-07 2017-06-20 长江存储科技有限责任公司 三维存储器及其形成方法
US10651192B2 (en) 2017-03-07 2020-05-12 Yangtze Memory Technologies Co, Ltd. Word line structure of three-dimensional memory device
US11222903B2 (en) 2017-03-07 2022-01-11 Yangtze Memory Technologies Co., Ltd. Word line structure of three-dimensional memory device
US11792989B2 (en) 2017-03-07 2023-10-17 Yangtze Memory Technologies Co., Ltd. Word line structure of three-dimensional memory device

Also Published As

Publication number Publication date
US20140061804A1 (en) 2014-03-06
JP6055240B2 (ja) 2016-12-27
CN103681860B (zh) 2018-09-18
US8841729B2 (en) 2014-09-23
JP2014049487A (ja) 2014-03-17

Similar Documents

Publication Publication Date Title
US7915671B2 (en) Semiconductor device having super junction structure
US8399921B2 (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
TWI705503B (zh) 半導體結構和半導體製造方法
CN103915499A (zh) 半导体器件和制造半导体器件的方法
CN103681860A (zh) 半导体装置及其制造方法
CN108962993B (zh) 半导体装置及其制造方法
US9640612B2 (en) Semiconductor device
CN111477550A (zh) 一种功率半导体器件及其制作方法
US8188482B2 (en) SiC semiconductor device with self-aligned contacts, integrated circuit and manufacturing method
US9666485B2 (en) Method for forming semiconductor device having super-junction structures
US8399915B2 (en) Semiconductor device
KR20210011671A (ko) Ldmos 반도체 소자 및 제조방법
US7948031B2 (en) Semiconductor device and method of fabricating semiconductor device
CN211017081U (zh) 半导体结构
JP2003203923A (ja) 半導体装置およびその製造方法
US20080079040A1 (en) Transistor And Method For Manufacturing The Same
CN105448993A (zh) 半导体装置
CN113937167A (zh) Vdmos器件及其制造方法
US20110084332A1 (en) Trench termination structure
CN218769543U (zh) Ggnmos器件以及集成电路
CN212113722U (zh) 具有肖特基二极管的半导体器件
CN110875396B (zh) 沟槽式栅极金氧半场效晶体管及其制造方法
EP3208831A1 (en) Method for producing semiconductor integrated circuit devices, and semiconductor integrated circuit device
US20220045223A1 (en) Semiconductor Device with Embedded Schottky Diode And Manufacturing Method Thereof
KR102406144B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant