CN103681843B - 平面型vdmos晶体管及其制备方法 - Google Patents
平面型vdmos晶体管及其制备方法 Download PDFInfo
- Publication number
- CN103681843B CN103681843B CN201210345638.XA CN201210345638A CN103681843B CN 103681843 B CN103681843 B CN 103681843B CN 201210345638 A CN201210345638 A CN 201210345638A CN 103681843 B CN103681843 B CN 103681843B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- groove
- vdmos transistor
- gate dielectric
- concavo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000000203 mixture Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 230000001413 cellular effect Effects 0.000 description 11
- 238000009825 accumulation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 102100028862 Delta-aminolevulinic acid dehydratase Human genes 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 230000010415 tropism Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种平面型VDMOS晶体管及其制备方法，属于VDMOS晶体管器件领域。该平面型VDMOS晶体管包括衬底、在衬底上形成的外延层、在外延层中形成的体区和源区、在外延层上形成的栅介质层以及栅电极；其中，所述栅介质层所对应的部分所述外延层的上表面形成有一条或多条基本平行于该平面型VDMOS晶体管的沟道方向的凹槽，所述凹槽之上所对应的部分所述栅介质层相应地下凹以形成凹凸状栅介质层。本发明的平面型VDMOS晶体管具有导通电阻小、在开关应用时损耗小且无电磁干扰的特点。
Description
技术领域
本发明属于VDMOS（Vertical Double-diffused Metal-Oxide-Semiconductor，垂直双扩散金属-氧化物-半导体）晶体管器件领域，涉及带凹凸状栅介质层的平面型VDMOS晶体管及其制备方法。
背景技术
DMOS（Double-diffused Metal-Oxide-Semiconductor，双扩散金属-氧化物-半导体）晶体管是MOSFET的一种，其具有大功率、高击穿电压等特性，是常见的功率器件之一。通常地，根据DMOS中的漂移区相对于衬底表面的设置方位可以分为横向DMOS（LDMOS）和VDMOS晶体管；VDMOS晶体管中进一步包括沟槽型VDMOS晶体管和平面型VDMOS晶体管两种。
图1所示为传统的平面型VDMOS晶体管的元胞立体结构示意图。如图1所示，平面型VDMOS晶体管10的栅极部分包括栅介质层（Gox）112和栅电极111，平面型VDMOS晶体管10的漏极部分包括漏电极131，漏电极131一般为金属背电极结构，其形成在N+半导体衬底132的背面；外延层133在衬底132上外延形成，其掺杂浓度低于衬底132的掺杂浓度， VDMOS晶体管10的漂移区形成在外延层133中；外延层133上构图掺杂形成P型的体区122，在体区122中构图掺杂形成N+掺杂的源区121，从源区121可以引出形成源电极（图1中未示出）。平面型VDMOS晶体管10的栅介质层112是在外延层133的上表面上形成，外延层133的上表面基本在同一平面上，栅介质层112也是基本在同一平面上（例如平行如图1所示的XY平面），因此，通常称之为“平面栅结构”的栅介质层。
针对图1所示的平面型VDMOS晶体管10，本领域不断追求降低其导通电阻，以提高其器件性能（例如降低其在开关应用中的器件自身损耗）；例如，中国专利申请号为CN200710092960.5、名称为“低导通电阻功率VDMOS晶体管的制造方法”的专利中，通过降低漏极通道的导通电阻，来降低该VDMOS晶体管的导通电阻。
并且，本领域技术人员也不断追求增加平面型VDMOS晶体管10的开关速度。但是，申请人发现，如果平面型VDMOS晶体管的自身损耗偏高且开关速度过快时，容易在开关电路中引发电磁干扰问题。
发明内容
本发明的目的之一在于，降低平面型VDMOS晶体管的导通电阻。
本发明的又一目的在于，减小平面型VDMOS晶体管的开关速度过快时所引发的电磁干扰问题。
为实现以上目的或者其他目的，本发明提供以下技术方案。
按照本发明的一方面，提供一种平面型VDMOS晶体管，包括衬底、在衬底上形成的外延层、在外延层中形成的体区和源区、在外延层上形成的栅介质层以及栅电极；其中，所述栅介质层所对应的部分所述外延层的上表面形成有一条或多条基本平行于该平面型VDMOS晶体管的沟道方向的凹槽，所述凹槽之上所对应的部分所述栅介质层相应地下凹以形成凹凸状栅介质层。
按照本发明一实施例的平面型VDMOS晶体管，其中，每个所述平面型VDMOS晶体管具有两个相互对称的体区和两个相互对称的源区，所述凹槽形成于该两个源区之间。
较佳地，设置所述凹槽的长度，使所述VDMOS晶体管的两个相互对称的体区和两个相互对称的源区至少部分地外露。
较佳地，多个所述凹槽之间基本相互平行地设置。
较佳地，所述凹槽的深度小于所述源区的最大厚度。
较佳地，所述凹槽的长度小于所述栅介质层在沟道方向上的长度。
按照本发明又一实施例的平面型VDMOS晶体管，其中，所述栅电极为在所述凹凸状栅介质层上形成的凹凸状栅电极。
进一步，所述凹凸状栅介质层通过对至少被所述凹槽外露的外延层部分构图氧化形成。
在之前所述任一实施例的平面型VDMOS晶体管中，所述凹凸状栅介质层包括在所述凹槽之外对应的第一栅介质层部分、所述凹槽的侧面所对应的第二栅介质层部分和所述凹槽的底部所对应的第三栅介质层部分。
进一步，优选地，所述第一栅介质层部分、第二栅介质层部分和第三栅介质层部分的栅介质层的厚度相同。
按照本发明的又一方面，提供一种用于制备如以上所述及的任一种平面型VDMOS晶体管的方法，其包括步骤：
提供在衬底上形成有外延层的结构，
在所述外延层上构图形成一条或多条凹槽；以及
在至少包含所述凹槽的外延层上构图形成凹凸状栅介质层；
其中，所述凹槽基本平行于所述平面型VDMOS晶体管的沟道方向。
本发明的技术效果是，该平面型VDMOS晶体管有效降低导通电阻，从而可以降低器件在开关应用时的损耗；而且同时，可以增加器件的栅源电容、源漏电容和米勒电容，能降低其在开关应用时的开关速度，从而能减小其在开关应用时因开关速度过快引发的电磁干扰，尤其是在自身损耗降低的情况下，电磁干扰的减小更明显。
附图说明
从结合附图的以下详细说明中，将会使本发明的上述和其他目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。
图1是传统的平面型VDMOS晶体管的元胞立体结构示意图。
图2是按照本发明一实施例的平面型VDMOS晶体管的元胞立体结构示意图。
图3是图2所示实施例的平面型VDMOS晶体管的半胞立体结构示意图。
图4是图2所示实施例的平面型VDMOS晶体管的B-B截面结构示意图。
图5是图2所示实施例的平面型VDMOS晶体管的局部栅介质层的立体结构示意图。
图6是图2所示实施例的平面型VDMOS晶体管的制备流程示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。
在附图中，为了清楚起见，扩大了层和区域的厚度，并且，由于刻蚀等制造过程引起的圆润等形状特征未在附图中示意出。
图2所示为按照本发明一实施例的平面型VDMOS晶体管的元胞立体结构示意图。在该图示实施例中，仅示意性地给出了一个元胞，其对应为多个平面型VDMOS晶体管20中的一个器件单元。平面型VDMOS晶体管20包括漏电极231，其一般为金属背电极结构，其形成在N+半导体衬底232的背面（半导体衬底232的厚度并不限于图示情形），N+半导体衬底232上可以外延地生成厚度为T的N-的外延层233。漏电极231、半导体衬底232、外延层233的结构和/或材料的选择不是限制性的，其可以选择任何类型的有利于降低导通电阻的结构和/或材料。在图2及其他附图中，为清楚示意VDMOS晶体管的各个部分之间的方位关系，Z方向定义为垂直于半导体衬底232的表面的方向，Y方向为平行于半导体衬底232的表面的且垂直于平面型VDMOS晶体管20的沟道方向的方向，X方向为平行于半导体衬底232的表面的且平行于平面型VDMOS晶体管20的沟道方向的方向。
图3所示为图2实施例的平面型VDMOS晶体管的半胞立体结构示意图；图4所示为图2实施例的平面型VDMOS晶体管的B-B截面结构示意图。其中，图3所示的半胞结构是在图2的A-A处截断后形成。以下结合图2至图4所示继续说明本实施例的平面型VDMOS晶体管20。
平面型VDMOS晶体管20的漂移区可以形成在外延层233中。在外延层233中，为形成“凹凸栅结构219”，大致在欲形成栅介质层的外延层233的上表面，形成有凹槽219a，因此，外延层233的上表面将凹凸不平，也不在一个平面上。凹槽219a的深度H优选地小于源区221的最大厚度。
平面型VDMOS晶体管20的两个体区222可以在具有凹槽219a的外延层233上构图掺杂形成，两个体区222可以在沟道方向上相互对称。在该实例中，体区222为不同于外延层233的掺杂类型，例如，其为P型掺杂。在每个体区222中可以进一步构图掺杂形成源区221，源区221的掺杂类型与体区222的掺杂类型相反，例如，其为掺杂浓度相对较高的N+型掺杂，两个源区221也可以在沟道方向上相互对称。源区221与体区222的具体结构和/或掺杂浓度不受图示实施例限制，其可以根据不同情况要求而选择设置，例如，可以选择任何有利于降低VDMOS晶体管20的导通电阻和/或增大VDMOS晶体管20的栅源电容的结构和/或掺杂浓度。
在外延层233的上表面，通过对至少被凹槽219a外露的外沿层部分构图氧化凹凸状的栅介质层（Gox）212，即凹凸栅介质层，栅介质层212在对应于凹槽219a之处相对向下凹，从而基本保形地在栅介质层212上形成凹槽219b。栅介质层212不在同一个平面上，其高度差主要取决于凹槽219a的深度。栅介质层212可以但不限于采用热氧化的方法形成，其材料可以为SiO2等绝缘介质层。凹槽219b的形状基本地由凹槽219a决定，在该实施例中，每个凹槽219a平行于X方向设置，在Y方向上，平行地排列设置多个凹槽219a；凹槽219a在X方向的尺寸定义为其长度，凹槽219b在Y方向的尺寸定义为其宽度；在一实施例中，每个凹槽219a是位于两个对称的源区221之间，设置每个凹槽219a的长度，使VDMOS晶体管20的在X方向对称的两个体区222和源区221相对凹槽219a至少部分地外露，因此，从而，凹凸状栅介质层212可以直接部分地覆盖在该相对外露部分的体区222和源区221之上，凹凸状栅介质层212可以与沟槽219a对应外露的部分体区222和源区221接触，增加沟道区域、以及栅介质层与源区和体区之间的交叠区域。具体地，凹槽219a的长度可以小于栅介质层212在沟道方向上的长度。对于凹槽219a的具体形状，其并不限于图示实施例的方形，例如，其还可以为椭圆型凹槽。
需要说明的是，凹槽219a是区别于沟槽型VDMOS晶体管中的沟槽。首先，每个沟槽型VDMOS晶体管元胞中，对应只有一个沟槽，而本发明的沟槽219a可以是多个；其次，沟槽型VDMOS晶体管中的沟槽是垂直于沟道方向设置的，而本发明的沟槽219a是基本平行于沟道方向设置的；再此，二者之间的功能也是完全不同的。
进一步，在该实施例中，栅介质层212中，按照其相对凹槽219a的位置，其可以分为在凹槽219a底部的栅介质层部分212c（即凹槽219a底部所对应的栅介质层部分212c）、在凹槽219a侧面的栅介质层部分212b（即凹槽219a侧面所对应的栅介质层部分212b）和在凹槽219a之外的栅介质层部分212a（即凹槽219a之外所对应的栅介质层部分212a），各部分的栅介质层同步地形成，三部分的栅介质层的厚度可以基本相同。
在栅介质层212之上，对应构图形成栅电极211，栅电极211覆盖地形成于栅介质层212之上，其具体可以为多晶硅或者多晶硅与其他材料的复合层结构。在基本保形覆盖的情况下，栅电极211的上表面也可以形成凹槽219c，但是，需要理解的是，如果栅电极211足够厚或者保形性差，其上表面也可以表现为平面结构，此时，对应于栅介质层部分212c之上的栅电极的厚度大于应于栅介质层部分212a之上的栅电极的厚度，栅电极211的下表面仍然是凹凸不平的。因此，栅电极211实质上也对应为凹凸状的栅电极211，在本文中被定义为凹凸状栅电极。凹凸状栅电极211与凹凸状栅介质层212对应地构成了凹凸栅结构219。
如图3和图4所示，该实施例的平面型VDMOS晶体管20在导通时，其导通电阻与图1所示传统的平面型VDMOS晶体管10相同，同样地至少包括沟道电阻Rch、表面累积层电阻Ra和外延层电阻Repi，但是，其相对于传统的平面型VDMOS晶体管10，其沟道电阻Rch、表面累积层电阻Ra和外延层电阻Repi可以得到有效降低，从而可以明显减小导通电阻。
假设图2所示实施例的VDMOS晶体管20的外延层与图1所示实施例的VDMOS晶体管10的外延层的区别仅在于多挖置形成了凹槽219a，VDMOS晶体管20的沟道电阻、表面累积层电阻和外延层电阻分别表示为Rch凹凸、Ra凹凸和Repi凹凸，VDMOS晶体管10的沟道电阻、表面累积层电阻和外延层电阻分别表示为Rch传统、Ra传统和Repi传统，以下结合图5、比对示意说明导通电阻得到减小的原理。
VDMOS晶体管20的外延层233包括栅介质层部分212a和212c之下分别对应的第一部分外延层和第二部分外延层，其中，第一部分外延层的有效厚度T没有发生变化，相对于传统的VDMOS晶体管10，其对应产生的外延层电阻Repi1并没有发生变化。而对于第二部分外延层的厚度，其有效厚度为（T-H），相对于传统的VDMOS晶体管10，其对应产生的外延层电阻Repi2随着有效厚度为（T-H）减小而减小， Repi凹凸=（Repi1+ Repi2），从而，Repi凹凸也随着H的增大而减小，凹槽219a可以有效减小外延层电阻。
图5所示为图2实施例的平面型VDMOS晶体管的局部栅介质层的立体结构示意图。在图5所示实施例中，未示意出VDMOS晶体管20的凹凸状栅电极，其中，用虚线示意出了栅介质层之下的体区222与源区221在外延层233之中的界线。栅介质层212同样地包括212a、212b、212c三部分，以外延层233上形成的凹槽219a为方形为例，H表示凹槽219a的深度，2*L2表示凹槽219a的宽度，2*L1表示凹槽219a的长度，2*L表示平面型VDMOS晶体管20的元胞宽度（元胞的宽度在X方向），2*Lj表示凹槽219a底面外露的两个体区222之间的距离，Lc表示在凹槽219a底面上体区222的宽度，也即在凹槽219a底面上形成的沟道长度。
因此，图5所示的平面型VDMOS晶体管20相比于图1所示的传统的VDMOS晶体管10，增加了凹槽219a侧面的栅介质层部分212b对应的沟道部分；假设Rch传统正比于，那么，平面型VDMOS晶体管20的Rch凹凸正比于，并且可以通过以下关系式（1）计算：
Rch凹凸= （1）
其中，C 为VDMOS晶体管的元胞的长度（元胞的长度在Y方向上，图中未示出），凹槽219a的深度H越大，Rch凹凸越小，相比于Rch传统减小效果越明显。
表面累积层与Lj相关，图5所示的平面型VDMOS晶体管20相比于图1所示的传统的VDMOS晶体管10，同样地，增加了凹槽219a侧面的栅介质层部分212b对应的表面累积层部分；因此，同样地可以得知Ra凹凸正比于，并且可以通过以下关系式（2）计算：
Ra凹凸= （2）
因此，凹槽219a的深度H越大，Ra凹凸越小，相比于Ra传统减小效果越明显。
进一步，在平面型VDMOS晶体管20中，凹槽219a的设置有利于增加其栅源电容（CGS）、源漏电容（CDS）和米勒（miller）电容（Qg），这是由于凹槽219a可以对应增加相应电容的面积，从而增加其电容大小。以下以平面型VDMOS晶体管20的栅源电容CGS凹凸相比于图1所示的平面型VDMOS晶体管20的栅源电容CGS传统的增加原理进行示意性说明。
同样参考图5，栅介质层212之上的栅电极与源区221的交叠面积An+o至少增加了2n×（（2L2×H）+（2L4×H）），其中n为一个VDMOS晶体管20中的凹槽219a的个数，2L4为表示凹槽219a侧面外露的源区部分的宽度；栅介质层212之上的栅电极与体区222的交叠面积Ap至少增加了2n×（（2Lc×H）+（2Lc×L2））；栅介质层212之上的栅电极与体区222的交叠面积Ap至少增加了2n×（（2Lc×H）+（2Lc×L2））。因此，CGS凹凸与CGS传统之间可以得到以下关系式（3）：
CGS凹凸= CGS传统+ (3)
其中，C 为VDMOS晶体管的元胞的长度（图中未示出）。从关系式（3）可以看出，H越大，电容增加越明显。
对于，源漏电容（CDS）和米勒电容（Qg），基于类似的原理得出， H越大、其电容增加越明显。
综上可知，图2所示实施例的平面型VDMOS晶体管20不但可以有效降低导通电阻，从而可以降低器件在开关应用时的损耗；而且同时，可以增加器件的栅源电容、源漏电容和米勒电容，能降低其在开关应用时的开关速度，从而能减小其在开关应用时因开关速度过快引发的电磁干扰，尤其是在自身损耗降低的情况下，电磁干扰的减小更明显。
图6所示为图2所示实施例的平面型VDMOS晶体管的制备流程示意图。结合图2至图6，对其制备方法进行说明。
首先，步骤S610，提供在半导体衬底232上已形成外延层233的结构。在该步骤中，半导体衬底232为N型掺杂，外延层233也为N型掺杂，但是其掺杂浓度相对较高。外延层233的具体生长方法不是限制性的。
进一步，步骤S620，在外延层233上构图刻蚀形成多个凹槽219a。在该步骤中，可以采用等离子反应刻蚀等方法形成凹槽219a，凹槽219a的具体结构设置可以按照如上所述设置。
进一步，步骤S630，在至少包含凹槽219a的外延层233上构图氧化形成凹凸状栅介质层212。氧化方法可以为热氧化，为提高凹凸状栅介质层212的质量，在热氧化形成凹凸状栅介质层212之前，也可以对于外露的外延层233进行牺牲氧化过程。在其他实施例中，凹凸状栅介质层212也可以采用保形覆盖性好的薄膜沉积工艺形成。
进一步，步骤S640，凹凸栅介质层212上对应构图形成凹凸状栅电极211。在该步骤中，具体可以在凹凸栅介质层212上覆盖沉积多晶硅以形成凹凸状栅电极211。
进一步，步骤S650，构图掺杂形成体区222和源区221。在该实施例中，可以采用离子注入方法进行掺杂，线形成体区222，再形成源区221。
进一步，步骤S660，采用保形覆盖性好的薄膜沉积一层介质层（如BPSG或PBGS等），再选择性刻蚀出源区窗口，再正面金属化形成源电极。
进一步，步骤S670，背面金属化形成漏电极231。
至此，图2所示实施例的平面型VDMOS晶体管20基本形成。平面型VDMOS晶体管20相比于传统的平面型VDMOS晶体管10的制备过程，主要在于增加了形成凹槽219a的步骤，其制备方法过程并不复杂。
在以上描述中，使用方向性术语（例如“上”、“下”、“背面”、“侧面”“底面”等）以及类似术语描述的各种实施方式的部件表示附图中示出的方向或者能被本领域技术人员理解的方向。这些方向性术语用于相对的描述和澄清，而不是要将任何实施例的定向限定到具体的方向或定向。
以上例子主要说明了本发明的平面型VDMOS晶体管及其制备方法。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。
Claims (9)
1.一种平面型VDMOS晶体管，包括衬底、在衬底上形成的外延层、在外延层中形成的体区和源区、在外延层上形成的栅介质层以及栅电极，其特征在于，所述栅介质层所对应的部分所述外延层的上表面形成有一条或多条基本平行于该平面型VDMOS晶体管的沟道方向的凹槽，所述凹槽之上所对应的部分所述栅介质层相应地下凹以形成凹凸状栅介质层；
其中，每个所述平面型VDMOS晶体管具有两个相互对称的体区和两个相互对称的源区，所述凹槽形成于该两个源区之间；设置所述凹槽的长度，使所述VDMOS晶体管的两个相互对称的体区和两个相互对称的源区相对所述凹槽至少部分地外露，从而，所述凹凸状栅介质层直接部分地覆盖在相对外露部分的所述体区和所述源区之上。
2.如权利要求1所述的平面型VDMOS晶体管，其特征在于，多个所述凹槽之间基本相互平行地设置。
3.如权利要求1所述的平面型VDMOS晶体管，其特征在于，所述凹槽的深度小于所述源区的最大厚度。
4.如权利要求1所述的平面型VDMOS晶体管，其特征在于，所述凹槽的长度小于所述栅介质层在沟道方向上的长度。
5.如权利要求1所述的平面型VDMOS晶体管，其特征在于，所述栅电极为在所述凹凸状栅介质层上形成的凹凸状栅电极。
6.如权利要求1所述的平面型VDMOS晶体管，其特征在于，所述凹凸状栅介质层通过对至少被所述凹槽外露的外延层部分构图氧化形成。
7.如权利要求1所述的平面型VDMOS晶体管，其特征在于，所述凹凸状栅介质层包括在所述凹槽之外对应的第一栅介质层部分、所述凹槽的侧面所对应的第二栅介质层部分和所述凹槽的底部所对应的第三栅介质层部分。
8.如权利要求7所述的平面型VDMOS晶体管，其特征在于，所述第一栅介质层部分、第二栅介质层部分和第三栅介质层部分的栅介质层的厚度相同。
9.一种制备如权利要求1所述的平面型VDMOS晶体管的方法，其特征在于，包括步骤：
提供在衬底上形成有外延层的结构；
在所述外延层上构图形成一条或多条所述凹槽；以及
在至少包含所述凹槽的外延层上构图形成凹凸状栅介质层；
其中，所述凹槽基本平行于所述平面型VDMOS晶体管的沟道方向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210345638.XA CN103681843B (zh) | 2012-09-18 | 2012-09-18 | 平面型vdmos晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210345638.XA CN103681843B (zh) | 2012-09-18 | 2012-09-18 | 平面型vdmos晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681843A CN103681843A (zh) | 2014-03-26 |
| CN103681843B true CN103681843B (zh) | 2017-07-14 |
Family
ID=50318793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210345638.XA Active CN103681843B (zh) | 2012-09-18 | 2012-09-18 | 平面型vdmos晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681843B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109326638A (zh) * | 2017-07-31 | 2019-02-12 | 无锡华润华晶微电子有限公司 | 金属氧化物半导体场效应晶体管结构及其制造方法 |
| CN109742137A (zh) * | 2018-12-04 | 2019-05-10 | 北京大学深圳研究生院 | 一种dmos器件及其制造方法 |
| CN111627987A (zh) * | 2020-05-29 | 2020-09-04 | 东莞南方半导体科技有限公司 | 一种Fin沟道结构SiC场效应晶体管器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541430A (en) * | 1992-06-12 | 1996-07-30 | Mitsubishi Denki Kabushiki Kaisha | VDMOS semiconductor device |
| CN1722464A (zh) * | 2004-07-01 | 2006-01-18 | 精工电子有限公司 | 使用沟槽结构的横向半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4065783A (en) * | 1976-10-18 | 1977-12-27 | Paul Hsiung Ouyang | Self-aligned double implanted short channel V-groove MOS device |
| JP2008053468A (ja) * | 2006-08-24 | 2008-03-06 | Seiko Instruments Inc | トレンチ構造を利用した横型高駆動能力半導体装置 |
-
2012
- 2012-09-18 CN CN201210345638.XA patent/CN103681843B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541430A (en) * | 1992-06-12 | 1996-07-30 | Mitsubishi Denki Kabushiki Kaisha | VDMOS semiconductor device |
| CN1722464A (zh) * | 2004-07-01 | 2006-01-18 | 精工电子有限公司 | 使用沟槽结构的横向半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681843A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160300905A1 (en) | Semiconductor Device Including a Superjunction Structure with Drift Regions and Compensation Structures | |
| CN103545372A (zh) | 具有沟槽场板的FinFET | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN102456738A (zh) | 一种vdmos晶体管 | |
| CN103296089A (zh) | 半导体器件及其制造方法 | |
| CN103681843B (zh) | 平面型vdmos晶体管及其制备方法 | |
| CN105977285A (zh) | 半导体器件及其制造方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN103872054B (zh) | 一种集成器件及其制造方法、分立器件、cdmos | |
| CN102130176B (zh) | 一种具有缓冲层的soi超结ldmos器件 | |
| CN106876462B (zh) | 高压ldmos晶体管及其制造方法 | |
| TWI529943B (zh) | 溝槽式功率金氧半場效電晶體與其製造方法 | |
| US20240038837A1 (en) | Super junction mosfet device | |
| TWI615970B (zh) | 半導體元件 | |
| CN115332338A (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
| CN115332340A (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
| CN114464533A (zh) | 一种改善emi的超结结构及制造方法 | |
| CN103545375B (zh) | 近源栅近漏栅分立控制型无掺杂场效应晶体管 | |
| CN111293163B (zh) | 横向扩散金属氧化物半导体场效应晶体管 | |
| CN107799600B (zh) | 一种阶梯高k介质层元素纵向双扩散金属氧化物半导体场效应管 | |
| US8072027B2 (en) | 3D channel architecture for semiconductor devices | |
| CN100369264C (zh) | 三维多栅高压n型横向双扩散金属氧化物半导体管 | |
| JP2007115943A (ja) | 半導体装置 | |
| CN221747234U (zh) | 一种超高压低电容分离栅mosfet器件结构 | |
| CN117133791B (zh) | 一种自适应超结沟槽式mosfet器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Flat VDMOS transistor and its preparation method Granted publication date: 20170714 Pledgee: Bank of China Limited Wuxi Branch Pledgor: WUXI CHINA RESOURCES HUAJING MICROELECTRONICS Co.,Ltd. Registration number: Y2024980040790 |