CN103681836B - 垂直的微电子元件以及相应的制造方法 - Google Patents

垂直的微电子元件以及相应的制造方法 Download PDF

Info

Publication number
CN103681836B
CN103681836B CN201310427220.8A CN201310427220A CN103681836B CN 103681836 B CN103681836 B CN 103681836B CN 201310427220 A CN201310427220 A CN 201310427220A CN 103681836 B CN103681836 B CN 103681836B
Authority
CN
China
Prior art keywords
fin
gan
algan
passage area
different layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310427220.8A
Other languages
English (en)
Other versions
CN103681836A (zh
Inventor
C.舍林
W.达夫斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN103681836A publication Critical patent/CN103681836A/zh
Application granted granted Critical
Publication of CN103681836B publication Critical patent/CN103681836B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实现了一种垂直的微电子元件以及相应的制造方法。该垂直的微电子元件包括半导体基（1；1’’’）以及大量在半导体基（1；1’’’）的正面（O）上形成的鳍状物（1a、1b）的结构，所述半导体基具有正面（O）和背面（R），所述鳍状物具有相应的侧壁（S）和相应的上侧（T）并且通过凹穴（G）相互分开。每个鳍状物（1a、1b）包括至少一个GaN/AlGaN‑异层区域（2a、2b）以及至少一个门接口区域（G1‑G4），所述GaN/AlGaN‑异层区域形成在侧壁（S）上并且具有嵌入的通道区域（K），该通道区域基本上平行于侧壁（S）延伸，所述门接口区域在GaN/AlGaN‑异层区域（2a、2b）上方与所属的凹穴（G）中的通道区域（K）电绝缘地布置在侧壁（S）上。共同的源接口区域（SL）布置在鳍状物（1a、1b）上方并且与鳍状物（1a、1b）上侧（T）附近的通道区域（K）的各个第一端部连接。共同的排出接口区域（DL）布置在背面（R）的上方并且与半导体基（1、1’’’）的正面（O）附近的通道区域（K）的各个第二端部连接。

Description

垂直的微电子元件以及相应的制造方法
技术领域
本发明涉及一种垂直的微电子元件以及相应的制造方法。
背景技术
HEMT-晶体管（High-Electron-Mobility Transistor=Transistor mit hoherElektronenbeweglichkeit）是场效应晶体管的特别结构，其由于很小的元件电容尤其适合用在高频中。从构造出发，HEMT-晶体管由具有不同大小的带隙的不同的半导体材料的层（所谓的异层结构）构成，为此例如使用材料系统GaN/AlGaN。如果将所述两个材料相互沉积，那么在该材料的界面上在GaN的两侧上形成二维的电子气，该电子气可以用作能导通的通道，因为电子迁移率在其中是很高的。
常规的具有材料系统GaN/AlGaN的HEMT晶体管通过外延地沉积平坦或者替代地事先规定结构的基底上的GaN/AlGaN-异层结构在封闭的层中制造。不仅可以沉积单晶的GaN-基上的高外延的层，而且可以沉积蓝宝石基、碳化硅基或者硅基上的异层外延的层。所述成本低廉的变型方案在此尤其通过能够例如通过硅的选择而使用较大基体的方案给出。
相应的制造方法例如由US 2011/0101370 A1、US 2006/0099781 A1或者US 6,818，061 B2公开。
在这种GaN/AlGaN-异层结构中，电子迁移率典型地在2000cm2/Vs以上并且载流子密度在通道范围内在1013cm-2以上。这种特性提供了以极低的功率消耗实现功率晶体管的潜力。然而这种有利的特性可以仅仅通过侧面的元件用于硅晶片上在上面所述的层结构GaN/AlGaN，这通常引起相对于硅或者碳化硅上已知的垂直的功率晶体管更高的面积需求。这个问题对于600V以上的高压级别来说是特别重要的，因为在侧面的元件中只能通过提高门接口和排出接口之间的距离来实现高的耐压强度。因此，通过更高的面积消耗也许会过度补偿GaN/AlGaN-元件相对于由硅或碳化硅制成的元件的性能优势。
发明内容
本发明实现了一种垂直的微电子元件以及一种相应的制造方法。垂直的微电子元件具有：半导体基，该半导体基具有正面和背面；大量在半导体基的正面上形成的鳍状物的结构，所述鳍状物具有相应的侧壁和相应的上侧并且通过凹穴相互分开；其中每个鳍状物具有：至少一个GaN/AlGaN-异层区域，所述GaN/AlGaN-异层区域形成在侧壁上并且具有嵌入的通道区域，该通道区域平行于侧壁延伸；至少一个门接口区域，该门接口区域在GaN/AlGaN-异层区域上方相对于所属的凹穴中的通道区域电绝缘地布置在侧壁上；共同的源接口区域，该源接口区域布置在鳍状物上方并且与鳍状物上侧附近的通道区域的各个第一端部连接；以及共同的排出接口区域，该排出接口区域布置在背面的上方并且与半导体基的正面附近的通道区域的各个第二端部连接。用于制造垂直的微电子元件的方法具有以下步骤：提供半导体基，该半导体基具有正面和背面；通过槽蚀刻处理形成在半导体基的正面上大量鳍状物的结构，所述鳍状物具有相应的侧壁以及相应的上侧并且通过凹穴相互分开；将GaN/AlGaN-异层区域的各个异层区域形成在侧壁上；在正面上方沉积第一绝缘层并且将第一绝缘层重新抛光到鳍状物的上侧上；将第一绝缘层后蚀刻到凹穴中预先确定的高度上；门接口区域在各个GaN/AlGaN-异层区域上方相对于所属的凹穴中的通道区域电绝缘地形成在侧壁上；在正面上方沉积第二绝缘层；在第二绝缘层中形成接触孔用于露出鳍状物上侧附近的通道区域的各个第一端部；形成共同的源接口区域，该源接口区域布置在鳍状物上方并且通过接触孔与鳍状物上侧附近的通道区域的各个第一端部连接；从背面起露出半导体基正面附近的通道区域的各个第二端部；并且形成共同的排出接口区域，该排出接口区域布置在背面上方并且与半导体基的正面附近的通道区域的各个第二端部连接。
优选改进方案是以下说明的主题。
按本发明的制造方法允许将GaN/AlGaN-异层结构设置在具有预先给出的结晶学定向的设置在半导体基例如硅-半导体基上的鳍状物的侧壁上，例如垂直于硅基的（111）-晶面。
借助于所提出的蚀刻以及沉积处理的组合能够实现具有前面的源接口和后侧的排出接口的垂直的GaN/AlGaN-晶体管结构。
所提出的垂直的晶体管结构具有以下优点，即门接口与排出接口之间的距离可以通过位于其之间的介电层的厚度自由地进行调节，并且由此不用提高面积消耗就可以实现高的耐压强度。因此，按本发明的晶体管结构允许相对于已知的侧面的晶体管结构更小的面积消耗以及更高的功率密度。
本发明实现了可任意选择的用于异层结构的生长表面，该生长表面仅仅通过硅基中的蚀刻凹穴限定。由此可以调节最佳的晶体生长条件。除了相对于常规的侧面的晶体管结构更小的面积需求之外，按本发明的晶体管结构也具有更小的专门的电阻，尤其在600V以上的高压级别中。此外，由于具有减薄的Si-或者SOI-基的垂直的晶体管结构可以实现更低的热电阻。
根据优选实施方式，每个鳍状物具有两个GaN/AlGaN-异层区域，该GaN/AlGaN-异层区域形成在侧壁的对置的侧面上并且具有相应嵌入的通道区域以及两个门接口区域，所述通道区域基本上平行于侧壁延伸，所述门接口区域在两个GaN/AlGaN-异层区域上方与所属的凹穴中的通道区域电绝缘地布置在侧壁上。这具有特别有利地利用了所提供的空间的优点。
根据另一优选实施方式，所述门接口区域通过平行的凹穴中相应的门导线进行电连接，其中门导线在共同的门接口上电连接在一起。如此可以简单并且节省空间地形成共同的门接口。
根据另一优选的实施方式，在各个门接口区域和所属的GaN/AlGaN-异层区域之间布置门绝缘层。这负责改善的绝缘以及闭锁状态中泄漏电流的减少。
根据另一优选实施方式，所述背面具有其它凹穴，在所述凹穴中共同的排出接口区域与通道区域的相应的第二端部连接。如此可以共同地接触通道区域的第二端部。
附图说明
下面根据在附图的示意图中说明的实施例更详细地解释本发明。附图示出：
图1a）-o）是用于解释按本发明实施方式的垂直的微电子元件以及相应的制造方法的示意性横截面图；
图2是按图1o）的垂直的微电子元件的二维结构的示意图；以及
图3是按本发明的另一实施方式的垂直的微电子元件的制造方法的处理阶段的示意图。
具体实施方式
在附图中相同的附图标记表示相同的或者说功能相同的元件。
图1a）-o）是用于解释按本发明实施方式的垂直的微电子元件以及相应的制造方法的示意性横截面图。
在图1a）中，附图标记1表示具有正面O以及背面R的硅-半导体基。通过槽蚀刻处理在硅-半导体基1的正面O上形成大量鳍状物1a、1b，在所述鳍状物之间在硅-半导体基中存在凹穴G。在该例子中如此选择所蚀刻的凹穴G，使得其垂直于（111）晶面置于硅-半导体基1中。鳍状物1a、1b的侧壁用附图标记S表示，并且其上面用附图标记T表示。鳍状物1a、1b的结构可以是一维的（例如线性的），然而也可以是两维的（参照图2）。
继续参照图1b）进行沉积过程，例如借助于金属有机的气相外延（MOVPE）由GaN/AlGaN-异层系统2a’、2b’在硅-半导体基的正面O上进行，使得GaN/AlGaN-异层系统2a’、2b’在正面O上通过凹穴G经由鳍状物1a、1b沿着侧壁S和上面T延伸。具有电子气的通道区域K在此位于GaN/AlGaN-异层系统2a’、2b’中。
如在图1c）中所示，随后实施各向异性的蚀刻过程，例如借助于反应的离子蚀刻，从而将具有通道区域K的GaN/AlGaN-异层系统2a’、2b’远离图1b）中的水平表面，也就是远离硅-半导体基1的正面O并且远离鳍状物1a、1b的上面T，使得具有通道区域K的GaN/AlGaN-异层系统2a’、2b’仅仅保留在鳍状物1a、1b的侧壁S上作为各个GaN/AlGaN-异层区域2a’、2b’。由此，所述通道区域K在硅-半导体基1的正面O附近以及鳍状物1a、1b的上面T附近露出。
在图1d）中示出的另一处理步骤中，通过按图1c）的结构沉积第一绝缘层I例如氧化层或氮化层，并且随后如图1e）中所示重新抛光直至鳍状物1a、1b的上面T。
在下面的处理步骤中如图1f）所示，对鳍状物1a、1b之间的第一绝缘层I进行后蚀刻，使得在其之间的凹穴G中的第一绝缘层I置于降低的高度d上，如此选择该高度，使得通道区域K在硅-半导体基1的正面O附近由第一绝缘层I保持封闭。这种蚀刻步骤例如可以面状地通过选择性的蚀刻方法实现，从而不需要额外的光刻平面。
继续参照图1g），沉积可选的不一定需要的门绝缘层GD用于更好地经由图1f）的结构进行绝缘，并且随后在其上沉积门连接层GL，例如借助于低压化学气相沉积（LPCVD）形成的相应掺杂的多晶硅层。例如可以通过原子层沉积（ALD）实现门绝缘层GD的一致的沉积。
在随后的处理步骤中如图1h）所示，以各向异性的蚀刻步骤如此重新蚀刻门连接层GL，使得其仅仅在鳍状物1a、1b的侧壁S上保留在各个GaN/AlGaN-异层区域2a、2b和门绝缘层GD上方，这导致门连接区域G1、G2、G3、G4的形成。
如在图1i）中所示，通过图1h）的结构沉积并且重新抛光第二绝缘层I’、I’’，所述第二绝缘层具有填充鳍状物1a、1b之间凹穴G的第一下面区域I’以及覆盖鳍状物1a、1b上面T的第二上面区域I’’。
继续参照图1j），在第二绝缘层I’、I’’的第二上面区域I’’中形成了接触孔K1、K2、K3、K4，所述接触孔分别使鳍状物1a、1b的上面T附近的通道区域K侧向错开地露出。
在后面的处理步骤中如图1k）所示，沉积位于第二绝缘层I’、I’’的第二上面区域I’’上方的共同的源区域SL并且使之结构化，并且通过接触孔K1、K2、K3、K4分别与鳍状物1a、1b的两侧上的通道区域K置于电连接之中。
继续参照图1l），将硅-半导体基1的背面R可选地后变薄。随后将例如由氮化硅制成的蚀刻膜M置于硅-半导体基1的背面R上，其中与所属的鳍状物1a、1b相对地布置各个掩膜区域并且各个掩膜区域占据比所属的鳍状物1a、1b略微更大的横截面面积。
根据图1m），随后通过相应的槽蚀刻处理置入后侧的凹穴G’，其中蚀刻膜M的膜区域确定了凹穴G’的宽度。在相应的GaN/AlGaN-异层区域2a、2b上在绝缘层上停止所述槽蚀刻处理。随后沉积位于具有凹穴G’的背面上的第三绝缘层IR，该第三绝缘层例如由氮化硅制成。
如图1n）中所示，随后实现了另一个各向异性的蚀刻过程，以便将背面R上在图1m）中水平的表面上的第三绝缘层IR移除，使得其仅仅还保留在硅-半导体基1的垂直的表面上，其中在这种各向异性的蚀刻过程中也将第一绝缘层I重新蚀刻到降低的厚度dr上，并且其中如此选择降低的厚度dr，使得通道区域K现在在硅-半导体基的正面O的附近在侧壁S的下端部上露出，也就是在对置于具有源接口SL的电连接的一侧上露出。
最后，如在图1o）中所示，实现用于沉积排出接口区域DL并且使之结构化的沉积过程，该排出接口区域基本上平行于鳍状物1a、1b上侧T上的源接口区域SL延伸。
由此，完成四个垂直的HEMT-晶体管的结构，能够选择性地单个触发所述HEMT-晶体管，其中每两个HEMT-晶体管分得鳍状物1a、1b之一。
图2是按图1o）的垂直的微电子元件的二维结构的示意图。
在图2中，附图标记11-26表示按图1o）的具有鳍状物的垂直的GaN/AlGaN-晶体元件，其中每个鳍状物具有两个GaN/AlGaN-异层区域，所述GaN/AlGaN-异层区域形成在侧壁的对置的侧面上并且具有相应嵌入的通道区域以及两个门接口区域，所述通道区域基本上平行于侧壁延伸，所述门接口区域在两个GaN/AlGaN-异层区域的上方与所属的凹穴中通道区域电绝缘地布置在侧壁上。所述垂直的GaN/AlGaN-晶体元件11-26具有两维的矩阵形的结构，其组合连接成垂直的微电子元件。
为此，共同的源接口区域SL布置在垂直的GaN/AlGaN-晶体元件11-26的鳍状物上方并且与鳍状物上侧附近的通道区域的相应的第一端部连接，如在图1o）中所示。
此外，如在图1o）中所示，共同的排出接口区域DL布置在背面上方并且与半导体基的正面附近的通道区域的相应的第二端部连接。
按图1o）的门接口区域G1-G4通过平行的凹穴G中相应的门导线Ga-Gi进行电连接，并且所述门导线Ga-Gi通过共同的门接口GG上的接触点KS电连接在一起。
图3是按本发明的另一实施方式的垂直的微电子元件的制造方法的处理阶段的示意图。
在图3所示的实施方式中，代替硅-半导体基1使用SOI-基1’’’，该SOI-基具有硅晶片基1’、位于其上面的具有正面O’的氧化层SO以及另一个位于其上面的硅晶片基1’’。图3示出了相应于图1c）的处理状态，其中在鳍状物1a、1b的上侧T上额外地沉积相应的绝缘区域IO作为掩蔽结构。
在此，与第一实施方式的区别在于借助于金属有机的气相外延选择性地沉积鳍状物1a、1b侧壁上的GaN/AlGaN-异层结构2a、2b的方案，因为外延生长仅仅发生在暴露的Si-侧壁上。
其它处理步骤类似于前面参照图1d）到1o）所描述的一样进行。
虽然根据优选实施例在前面完全描述了本发明，但是本发明不限制于此，而是能够以多种多样的方式和方法进行调整。
尤其仅仅示例性地并且不限制地描述所说明的材料和方法。例如也可以任意地选择鳍状物的数量、布置方式以及构造。

Claims (12)

1.垂直的微电子元件，其具有
半导体基（1；1’’’），该半导体基具有正面（O）和背面（R）；
大量在半导体基（1；1’’’）的正面（O）上形成的鳍状物（1a、1b）的结构，所述鳍状物具有相应的侧壁（S）和相应的上侧（T）并且通过凹穴（G）相互分开；
其中每个鳍状物（1a、1b）具有：
至少一个GaN/AlGaN-异层区域（2a、2b），所述GaN/AlGaN-异层区域形成在侧壁（S）上并且具有嵌入的通道区域（K），该通道区域平行于侧壁（S）延伸；
至少一个门接口区域（G1-G4），该门接口区域在GaN/AlGaN-异层区域（2a、2b）上方相对于所属的凹穴（G）中的通道区域（K）电绝缘地布置在侧壁（S）上；
共同的源接口区域（SL），该源接口区域布置在鳍状物（1a、1b）上方并且与鳍状物（1a、1b）上侧（T）附近的通道区域（K）的各个第一端部连接；以及
共同的排出接口区域（DL），该排出接口区域布置在背面（R）的上方并且与半导体基（1、1’’’）的正面（O）附近的通道区域（K）的各个第二端部连接。
2.按权利要求1所述的垂直的微电子元件，其中，每个鳍状物（1a、1b）具有两个GaN/AlGaN-异层区域（2a、2b），所述GaN/AlGaN-异层区域形成在侧壁（S）的对置的侧面上并且具有相应嵌入的通道区域（K）以及两个门接口区域（G1-G4），所述通道区域平行于侧壁（S）延伸，所述门接口区域在所述两个GaN/AlGaN-异层区域（2a、2b）的上方相对于所属的凹穴（G）中的通道区域（K）电绝缘地布置在侧壁（S）上。
3.按权利要求1或2所述的垂直的微电子元件，其中，所述门接口区域（G1-G4）通过平行的凹穴（G）中相应的门导线（Ga-Gi）进行电连接并且所述门导线（Ga-Gi）在共同的门接口（GG）上电连接在一起。
4.按权利要求1或2所述的垂直的微电子元件，其中，在各个门接口区域（G1-G4）和所属的GaN/AlGaN-异层区域（2a、2b）之间布置门绝缘层（GD）。
5.按权利要求1或2所述的垂直的微电子元件，其中，所述背面（R）具有其它凹穴（G’），在这些其它凹穴中共同的排出接口区域（DL）与通道区域（K）的相应的第二端部连接。
6.用于制造垂直的微电子元件的方法，具有以下步骤：
提供半导体基（1；1’’’），该半导体基具有正面（O）和背面（R）；
通过槽蚀刻处理形成在半导体基（1；1’’’）的正面（O）上大量鳍状物（1a、1b）的结构，所述鳍状物具有相应的侧壁（S）以及相应的上侧（T）并且通过凹穴（G）相互分开；
将GaN/AlGaN-异层区域（2a’、2b’）的各个异层区域（2a、2b）形成在侧壁（S）上；
在正面（O）上方沉积第一绝缘层（I）并且将第一绝缘层（I）重新抛光到鳍状物（1a、1b）的上侧（T）上；
将第一绝缘层（I）后蚀刻到凹穴（G）中预先确定的高度（d）上；
门接口区域（G1-G4）在各个GaN/AlGaN-异层区域（2a、2b）上方相对于所属的凹穴（G）中的通道区域（K）电绝缘地形成在侧壁（S）上；
在正面（O）上方沉积第二绝缘层（I’；I’’）；
在第二绝缘层（I’；I’’）中形成接触孔（K1-K4）用于露出鳍状物（1a、1b）上侧（T）附近的通道区域（K）的各个第一端部；
形成共同的源接口区域（SL），该源接口区域布置在鳍状物（1a、1b）上方并且通过接触孔（K1-K4）与鳍状物（1a、1b）上侧（T）附近的通道区域（K）的各个第一端部连接；
从背面（R）起露出半导体基（1；1’’’）正面（O）附近的通道区域（K）的各个第二端部；并且
形成共同的排出接口区域（DL），该排出接口区域布置在背面（R）上方并且与半导体基（1；1’’’）的正面（O）附近的通道区域（K）的各个第二端部连接。
7.按权利要求6所述的方法，其中各个异层区域（2a、2b）的形成包括：
在正面（O）上沉积GaN/AlGaN-异层系统（2a’、2b’），该GaN/AlGaN-异层系统通过凹穴（G）经由鳍状物（1a、1b）延伸，其中将通道区域（K）嵌入其中；并且
借助于蚀刻处理使GaN/AlGaN-异层系统（2a’、2b’）结构化，从而将侧壁（S）上的GaN/AlGaN-异层系统（2a’、2b’）重新保留成各个异层区域（2a、2b）。
8.按权利要求6所述的方法，其中，半导体基（1；1’’’）是SOI-基（1’’’），其中半导体基（1；1’’’）的正面（O）上的大量鳍状物（1a、1b）形成在SOI-基（1’’’）的氧化层（SO）的正面（O’）上，其中在鳍状物（1a、1b）的上侧（T）上形成掩蔽结构（IO）并且其中各个异层区域（2a、2b）的形成包括选择性地在鳍状物（1a、1b）侧壁（S）上沉积GaN/AlGaN-异层结构（2a、2b）。
9.按权利要求6、7或8所述的方法，其中，为了从背面（R）露出半导体基（1；1’’’）的正面（O）附近的通道区域（K）的各个第二端部，将掩膜（M）安置到背面（R）上并且在使用掩膜（M）的情况下通过蚀刻处理将其它凹穴（G’）形成在背面（R）中。
10.按权利要求9所述的方法，其中，在形成其它凹穴（G’）之后在背面上沉积背面的第三绝缘层（IR）并且在各向异性的蚀刻处理中如此进行结构化，使得其在其它凹穴中形成基（1；1’’’）的绝缘。
11.按权利要求6到8中任一项所述的方法，其中在露出通道区域（K）的相应的第二端部时使第一绝缘层（I）重新变薄。
12.按权利要求6或7所述的方法，其中，作为半导体基（1；1’’’）使用硅基（1）或SOI-基（1’’’）。
CN201310427220.8A 2012-09-21 2013-09-18 垂直的微电子元件以及相应的制造方法 Expired - Fee Related CN103681836B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012217073.1 2012-09-21
DE102012217073.1A DE102012217073A1 (de) 2012-09-21 2012-09-21 Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren

Publications (2)

Publication Number Publication Date
CN103681836A CN103681836A (zh) 2014-03-26
CN103681836B true CN103681836B (zh) 2018-11-16

Family

ID=50235186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310427220.8A Expired - Fee Related CN103681836B (zh) 2012-09-21 2013-09-18 垂直的微电子元件以及相应的制造方法

Country Status (5)

Country Link
US (1) US9525056B2 (zh)
KR (1) KR20140038897A (zh)
CN (1) CN103681836B (zh)
DE (1) DE102012217073A1 (zh)
FR (1) FR2996056B1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263555B2 (en) * 2014-07-03 2016-02-16 Globalfoundries Inc. Methods of forming a channel region for a semiconductor device by performing a triple cladding process
US10468406B2 (en) 2014-10-08 2019-11-05 Northrop Grumman Systems Corporation Integrated enhancement mode and depletion mode device structure and method of making the same
US9515179B2 (en) * 2015-04-20 2016-12-06 Semiconductor Components Industries, Llc Electronic devices including a III-V transistor having a homostructure and a process of forming the same
CN106611781A (zh) * 2015-10-27 2017-05-03 上海新昇半导体科技有限公司 量子阱器件及其形成方法
CN105762078B (zh) * 2016-05-06 2018-11-16 西安电子科技大学 GaN基纳米沟道高电子迁移率晶体管及制作方法
US10170616B2 (en) * 2016-09-19 2019-01-01 Globalfoundries Inc. Methods of forming a vertical transistor device
US10936756B2 (en) 2017-01-20 2021-03-02 Northrop Grumman Systems Corporation Methodology for forming a resistive element in a superconducting structure
EP3404701A1 (en) * 2017-05-15 2018-11-21 IMEC vzw A method for defining a channel region in a vertical transistor device
JP7009954B2 (ja) * 2017-11-24 2022-01-26 日産自動車株式会社 半導体装置及びその製造方法
CN111863956A (zh) * 2019-04-12 2020-10-30 广东致能科技有限公司 一种半导体装置及其制造方法
CN110224019B (zh) * 2019-04-12 2023-12-01 广东致能科技有限公司 一种半导体器件及其制造方法
US20220223726A1 (en) * 2019-04-12 2022-07-14 Guangdong Zhineng Technologies, Co. Ltd. High electron mobility transistor (hemt) and method of manufacturing the same
CN113140628B (zh) * 2020-01-17 2023-09-29 广东致能科技有限公司 一种半导体器件及其制造方法
CN113611741B (zh) * 2021-08-02 2023-04-28 电子科技大学 一种具有鳍状结构的GaN HMET器件
CN113921609A (zh) * 2021-09-27 2022-01-11 深圳大学 一种垂直氮化镓场效应晶体管及其制备方法
CN116960175B (zh) * 2023-09-19 2023-12-12 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853882A (zh) * 2009-04-01 2010-10-06 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2842832B1 (fr) 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
US6818061B2 (en) 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
US7439555B2 (en) * 2003-12-05 2008-10-21 International Rectifier Corporation III-nitride semiconductor device with trench structure
US7098093B2 (en) * 2004-09-13 2006-08-29 Northrop Grumman Corporation HEMT device and method of making
JP2007335677A (ja) * 2006-06-15 2007-12-27 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法
JP5208463B2 (ja) * 2007-08-09 2013-06-12 ローム株式会社 窒化物半導体素子および窒化物半導体素子の製造方法
US8188513B2 (en) * 2007-10-04 2012-05-29 Stc.Unm Nanowire and larger GaN based HEMTS
EP2317542B1 (en) 2009-10-30 2018-05-23 IMEC vzw Semiconductor device and method of manufacturing thereof
US8492773B2 (en) * 2010-04-23 2013-07-23 Intersil Americas Inc. Power devices with integrated protection devices: structures and methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853882A (zh) * 2009-04-01 2010-10-06 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管

Also Published As

Publication number Publication date
CN103681836A (zh) 2014-03-26
US20140084299A1 (en) 2014-03-27
KR20140038897A (ko) 2014-03-31
US9525056B2 (en) 2016-12-20
FR2996056B1 (fr) 2017-06-23
DE102012217073A1 (de) 2014-03-27
FR2996056A1 (fr) 2014-03-28

Similar Documents

Publication Publication Date Title
CN103681836B (zh) 垂直的微电子元件以及相应的制造方法
US11901438B2 (en) Nanosheet transistor
US11393727B2 (en) Structure and formation method of fin-like field effect transistor
US10037921B2 (en) Structure and formation method of fin-like field effect transistor
US7442596B2 (en) Methods of manufacturing fin type field effect transistors
TWI298948B (en) Pmos transistor strain optimization with raised junction regions
CN104051535B (zh) 含有延伸环绕一或更多通道区之栅极电极的晶体管
US8084318B2 (en) Methods of fabricating integrated circuit devices including strained channel regions and related devices
CN110036485B (zh) 具有集成型钳位二极管的横向高电子迁移率的晶体管
TWI785126B (zh) 半導體裝置結構及其形成方法
US20140319581A1 (en) High Performance Strained Source-Drain Structure and Method of Fabricating the Same
CN110383420A (zh) 集成在工程化衬底上的rf器件
CN106328536B (zh) 半导体器件及其制造方法
US8088674B2 (en) Method of growing, on a dielectric material, nanowires made of semi-conductor materials connecting two electrodes
TW201740453A (zh) 在電晶體的源極/汲極區域上的磊晶膜上選擇性蝕刻的方法
CN111463287B (zh) 半导体器件及其制造方法及包括其的电子设备
US9570444B2 (en) CMOS transistors with identical active semiconductor region shapes
KR20120047537A (ko) 게이트 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US20090104751A1 (en) Narrow semiconductor trench structure
TWI313497B (en) Methods for making a nonvolatile memory device comprising a shunt silicon layer
JPH01184957A (ja) Ｍｏｓトランジスタの製造方法
JP2019212663A (ja) 半導体装置の製造方法
US20170345719A1 (en) Modulation of the morphology of epitaxial semiconductor material
JP2007527115A5 (zh)
JP2007527115A (ja) コンプリメンタリ横型窒化物トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181116

Termination date: 20210918