CN103681677A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103681677A
CN103681677A CN201310403824.9A CN201310403824A CN103681677A CN 103681677 A CN103681677 A CN 103681677A CN 201310403824 A CN201310403824 A CN 201310403824A CN 103681677 A CN103681677 A CN 103681677A
Authority
CN
China
Prior art keywords
contact plug
bit line
strutting piece
semiconductor device
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310403824.9A
Other languages
English (en)
Other versions
CN103681677B (zh
Inventor
黄有商
郑铉雨
金大益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103681677A publication Critical patent/CN103681677A/zh
Application granted granted Critical
Publication of CN103681677B publication Critical patent/CN103681677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法。半导体装置包括：在基底上沿第一方向延伸的导电线和绝缘覆盖线的堆叠结构；多个接触塞，沿第一方向按行布置，并且具有面对导电线的侧壁表面，在侧壁表面和导电线之间具有空气空间；支撑件，设置在绝缘覆盖线和接触塞之间，以限制空气空间的高度。支撑件的宽度沿第一方向改变或者支撑件仅沿第一方向不连续地存在。在制造半导体装置的方法中，在堆叠结构的侧部上形成牺牲间隔件，使间隔件凹陷，在凹陷中形成支撑层，蚀刻支撑层以形成支撑件，然后去除间隔件的剩余部分以提供空气空间。

Description

半导体装置及其制造方法
本申请要求于2012年9月6日提交到韩国知识产权局的第10-2012-0098852号韩国专利申请的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本发明构思涉及一种半导体装置及其制造方法。更具体地说，本发明构思涉及一种包括多条彼此相邻地设置的导电线以及与导电线相邻的埋置接触件的半导体装置及其制造方法。例如，本发明构思涉及一种包括多条位线以及与位线并置的接触塞的半导体装置及其制造方法。
背景技术
半导体装置的集成密度的增加已经引起半导体装置的元件的设计规则的缩小。在满足这些设计规则时，半导体装置的零件变得更小，并且互连线与设置在它们之间的接触塞之间的距离正在逐渐变得更短。结果，相邻的导电图案之间的负载电容日益增大。高的负载电容会不利地影响装置的操作速度或刷新特性。
发明内容
根据本发明构思的一方面，提供了一种半导体装置，所述半导体装置包括：基底；线性堆叠结构，设置在基底上，在基底上沿第一方向纵向地延伸，并且包括导电线和设置在导电线上的绝缘覆盖线；多个接触塞，沿第一方向按行布置，并且分别具有面对导电线的侧壁表面，在侧壁表面和导电线之间分别具有空气空间；以及支撑件，设置在绝缘覆盖线和所述多个接触塞之间。支撑件设置在空气空间顶部上方并且可对空气空间的顶部定界。另外，支撑件的在与第一方向垂直的第二方向上的宽度沿着第一方向变化，或者，支撑件沿第一方向是不连续的。
根据本发明构思的另一方面，提供了一种半导体装置，所述半导体装置包括：基底，具有多个有源区；线性堆叠结构，包括位线和设置在位线上的绝缘覆盖线，堆叠结构在基底上沿第一方向跨过多个有源区线性地延伸；接触塞，与有源区中的一个接触，并且具有分别面对位线的侧壁表面，在侧壁表面和位线之间具有空气空间；以及支撑件，具有被空气空间暴露的底表面以及分别面对绝缘覆盖线和接触塞的相对的侧壁表面。支撑件的在与第一方向垂直的第二方向上的宽度沿第一方向改变，或者，支撑件沿第一方向是不连续的。
根据本发明构思的又一方面，提供了一种半导体装置，所述半导体装置包括：基底，具有有源区；位线，设置在基底上，沿第一方向彼此平行地延伸，并且电连接到有源区；对应行的接触塞，设置在每对对应的位线的相邻的位线之间；电容器，设置在接触塞上并电连接到接触塞，从而接触塞将电容器电连接到基底的有源区；以及支撑件，支撑接触塞的上部。每个接触塞具有面对位线的相对的侧表面，所述接触塞设置在位线之间，在侧壁表面和位线之间分别具有空气空间。另外，每个接触塞电连接到基底的有源区之一。支撑件在空气空间的顶部，即，设置在空气空间上方或对空气空间的顶部定界。
根据本发明构思的另一方面，提供了一种制造半导体装置的方法，其中，在基底上形成一对线性堆叠结构，每个堆叠结构沿第一方向纵向地延伸，并且包括导电线和设置在导电线上的绝缘覆盖线；在每个堆叠结构的相对侧上形成牺牲间隔件，使得在所述一对线性堆叠结构之间留有第一空间；在第一空间中形成第二导电线，使得第二导电线沿第一方向延伸；通过去除牺牲间隔件的一部分在堆叠结构和第二导电线之间形成凹陷；在凹陷中形成支撑层；通过将第二导电线图案化来形成沿第一方向按行布置的多个接触塞；通过去除支撑层的暴露部分来形成支撑件，使得每个支撑件的在与第一方向垂直的第二方向上的宽度沿第一方向改变，或者使得每个支撑件沿第一方向是不连续的；以及通过去除牺牲间隔件的剩余部分在导电线和接触塞之间形成空气空间。
根据本发明构思的另一方面，提供了一种制造半导体装置的方法。该方法包括在基底上形成一对堆叠结构。每个堆叠结构包括导电线和沿第一方向延伸的绝缘覆盖线。在所述一对堆叠结构的每个堆叠结构的侧壁上形成牺牲间隔件，以在所述一对堆叠结构之间保留第一空间。在第一空间件中形成第二导电线。第二导电线沿第一方向延伸。去除牺牲间隔件的一部分，以在堆叠结构和第二导电线之间形成凹陷。在凹陷中形成支撑层。将第二导电线图案化以形成沿第一方向按行布置的多个接触塞。部分地去除支撑层的暴露的表面，以形成具有根据沿第一方向的位置而变化的宽度的支撑件。去除牺牲间隔件的剩余部分，以在第一导电线和多个接触塞之间形成空气空间。
根据本发明构思的另一方面，提供了一种制造半导体装置的方法，其中，在具有多个有源区的基底上形成一对位线堆叠结构，每个位线堆叠结构包括位线和设置在位线上的绝缘覆盖线，每个位线堆叠结构跨过所述多个有源区延伸；在位线堆叠结构的顶表面和相对的侧壁表面上形成绝缘衬；在位线堆叠结构的相对的侧壁表面上形成覆盖绝缘衬的牺牲间隔件，同时在位线堆叠结构之间保留使多个有源区暴露的第一空间；在第一空间中形成导电（接触塞形成）线，使得导电线的相对的侧壁表面分别面对位线；去除牺牲间隔件的一部分，以在位线堆叠结构和导电线之间形成凹陷；在凹陷中形成支撑层；去除导电（接触塞形成）线的一部分，以形成与多个有源区接触的接触塞，从而暴露牺牲间隔件；去除支撑层的位于接触塞之间的部分，以形成支撑件，使得每个支撑件的在与第一方向垂直的第二方向上的宽度沿第一方向改变，或者使得每个支撑件在第一方向上是不连续的；去除牺牲层的剩余部分，以在位线堆叠结构和接触塞之间形成空气空间。
附图说明
通过下面结合附图对本发明构思的优选实施例的详细描述，本发明构思将被更清楚地理解，在附图中：
图1是根据本发明构思的可以被半导体装置采用的导电结构的一种形式的透视图；
图2是根据本发明构思的可以被半导体装置采用的导电结构的另一种形式的透视图；
图3A是根据本发明构思的半导体装置的布局的图；
图3B是沿图3A的线B-B'截取的剖视图；
图3C是沿图3A的线C-C'截取的剖视图；
图3D是图3A至图3C的半导体装置的导电结构的平面图；
图4A和图4B均是根据本发明构思的半导体装置的导电结构的一部分的剖视图；
图5A和图5B是根据本发明构思的半导体装置的另一示例的剖视图；
图6A是根据本发明构思的半导体装置的另一示例的布局的图；
图6B是沿图6A的线B-B'截取的剖视图；
图6C是沿图6A的线C-C'截取的剖视图；
图6D是图6A至图6C的半导体装置的导电结构的平面图；
图7A是根据本发明构思的半导体装置的另一示例的布局的图；
图7B是沿图7A的线B-B'截取的剖视图；
图7C是沿图7A的线C-C'截取的剖视图；
图7D是图7A至图7C的半导体装置的导电结构的平面图；
图8是根据本发明构思的另一示例性实施例的半导体装置的剖视图；
图9A是根据本发明构思的半导体装置的另一示例的示意性布局；
图9B是沿图9A的线B-B'截取的剖视图；
图9C是沿图9A的线C-C'截取的剖视图；
图9D是图9A至图9C的半导体装置的导电结构的平面图；
图10A至图19B示出了根据本发明构思的半导体装置的制造方法，其中，图10A、图11A、图12A、图13A、14A、图15A、图16A、图17A、图18A、图19A均为沿与图3A的线B-B'的方向相同的方向截取的剖视图，图10B、图11B、图12B、图13B、14B、图15B、图16B、图17B、图18B、图19B均为沿与图3A的线C-C'的方向相同的方向截取的剖视图；
图20A至图28B示出了根据本发明构思的半导体装置的另一制造方法，其中，图20A、图21A、图22A、图23A、24A、图25A、图26A、图27A、图28A均为沿与图3A的线B-B'的方向相同的方向截取的剖视图，图20B、图21B、图22B、图23B、24B、图25B、图26B、图27B、图28B均为沿与图3A的线C-C'的方向相同的方向截取的剖视图；
图29A、图29B、图30A和图30B示出了根据本发明构思的半导体装置的制造方法的又一示例，其中，图29A、图30A均为沿与图6A的线B-B'的方向相同的方向截取的剖视图，图29B、图30B均为沿与图6A的线C-C'的方向相同的方向截取的剖视图；
图31A至图33B示出了根据本发明构思的半导体装置的制造方法的又一示例，其中，图31A、图32A、图33A均为沿与图6A的线B-B'的方向相同的方向截取的剖视图，图31B、图32B、图33B均为沿与图6A的线C-C'的方向相同的方向截取的剖视图；
图34是根据本发明构思的包括半导体装置的系统的示例的框图。
具体实施方式
在下文中，将参照附图更充分地描述本发明构思的各种实施例以及实施例的示例。在附图中，为了清楚起见，可以夸大在截面中示出的元件、层和区域（例如，注入区域）的尺寸和相对尺寸及形状。具体地说，在半导体装置以及在其制造过程中制造的中间结构的剖面视图是示意性的。另外，在所有的附图中使用同样的标号指示同样的元件。
除非另有定义，否则这里使用的所有术语（包括技术术语和科学术语）将被解释为是本发明所属的领域中所惯用的。还将理解的是，除非这里明确定义，否则通常用法的术语也应当被解释为是相关领域中所惯用的，而不将理想地或者过于正式地解释它们的意思。
另外，在此出于描述本发明构思的具体示例或实施例的目的而使用的术语将与上下文结合。例如，当在本说明书中使用术语“包括”或“包含”时，说明存在所述的特征或工艺，但是不排除存在或附加的特征或工艺。术语“延伸”将通常表示具有线性形状或伸长的形式的特征的长度方向。另外，在描述形状时，最通常地表示沿与基底平行的平面（即，附图中描绘的方位中的水平平面）截取的剖面形状。
现在将参照图1详细地描述根据本发明构思的半导体装置100。
半导体装置100包括沿第一方向（图1中的X方向）纵向延伸的多个堆叠结构120。每个堆叠结构120可包括导电线122和堆叠在导电线122上的绝缘覆盖线124。
多个接触塞150沿第一方向在两个相邻的堆叠结构120之间布置为一行。每个接触塞150可具有跨过空气空间170与对应的导电线122面对的侧壁表面（在下文中，仅称作侧壁）。因此，每个接触塞150的两个侧壁可通过空气空间170暴露。
支撑件180设置在绝缘覆盖线124与多个接触塞150之间。每个支撑件180可以在堆叠结构120的整个长度上（即，沿第一方向）连续地延伸。每个支撑件180可包括分别面对接触塞150的侧壁的多个第一支撑部分182以及不与接触塞150的任何侧壁面对的多个第二支撑部分184。支撑件180因此限制空气空间170的高度。
另外，第一支撑部分182的宽度W1（沿与第一方向垂直的第二方向或者沿图1中的Y方向的尺寸）大于第二支撑部分184的宽度W2。
在本实施例的示出示例中，接触塞150（与对应的第一支撑部分182一起）沿第一方向以规则的间隔彼此分隔开。然而，接触塞150（与对应的第一支撑部分182一起）可以沿第一方向以彼此不同的距离彼此分隔开。例如，接触塞150（以及对应的第一支撑部分182）可以沿第一方向交替地以相对短的第一距离和相对长的第二距离彼此分隔开。
优选地，支撑件180由从由氮化硅（SiN）、硅碳氮化物（SiCN）、碳氧化硅（SiOC）、氮氧化硅（SiON）、碳氮化氧化硅（SiOCN）、氧化钛（TiO）、氧化钽（TaO）、氧化钛钽（TaTiO）、氧化硅钽（TaSiO）和氧化铝（AlO）组成的组中选择的至少一种材料制成。
现在将参照图2详细地描述根据本发明构思的半导体装置200的另一实施例。
在半导体装置200中，支撑件280设置在堆叠结构120的绝缘覆盖线124与接触塞150之间。因此，与在第一实施例中一样，支撑件280限制空气空间170的高度。然而，在本实施例中，每个支撑件280在堆叠结构120的整个长度上（即，沿第一方向）是不连续的。因此，每个支撑件280包括分别面对接触塞150的侧壁的多个分隔开且不连续的支撑块282。此外，虽然图2将支撑块282示出为沿第一方向具有规则的间隔，但是每个支撑件280的相邻的支撑块282之间的间隔可以沿第一方向改变。
现在将参照图3A至图3D描述根据本发明构思的半导体装置300。本示例的半导体装置300是半导体存储装置。该装置的单元阵列的存储单元可以具有6F2的单位单元尺寸。这里，F表示最小印刷特征尺寸。
参照图3A至图3D，半导体装置300包括基底310，在基底310中，通过隔离区302限定多个有源区306。基底310可包含硅（Si），例如，单晶Si、多晶Si（poly-Si）或非晶硅（a-Si）。基底310可以包含锗（Ge）或半导体化合物，例如锗化硅（SiGe）、碳化硅（SiC）、砷化锗（GaAs）、砷化铟（InAs）或磷化铟（InP）。基底310还可以包括导电区，例如，掺杂的阱或掺杂结构。
多个位线堆叠结构320在基底310上沿第一方向（图3A中的X方向）彼此平行地延伸。位线堆叠结构320可包括多条位线322和覆盖多条位线322的多条绝缘覆盖线324。绝缘覆盖线324可以比位线322厚。
多条位线322可包括从由掺杂半导体、金属、金属氮化物和金属硅化物组成的组中选择的至少一种材料。例如，每条位线322可具有掺杂多晶硅、氮化钨和钨按照该顺序顺序地堆叠的堆叠结构。多条绝缘覆盖线324可以均包括氮化硅层。
多条字线330埋置在基底310中。字线330可包括从由Ti、TiN、Ta、TaN、W、WN、TiSiN和WSiN组成的组中选择的至少一种材料。
字线330均可以与位线322延伸的方向交叉地延伸。具体地说，字线330可以在基底310中沿与第一方向垂直的第二方向（或图3A中的Y方向）延伸。字线330也可以沿第一方向以规则的间隔分隔开。每条字线330的顶表面330T（参照图3C）可以设置在基底310的顶表面310T（参照图3B）下方的水平面处。多条字线330中的每条字线的底表面330B可以具有不平坦的形状，可形成作为多个有源区306的鞍型FINFET。
在所述多个有源区306中，若干个有源区306沿第一方向按行彼此分隔开，并且这些有源区306彼此平行地延伸并且与对应的位线322对准。另外，在所述多个有源区306中，沿第二方向彼此相邻地设置的两个有源区306沿它们的长度方向彼此偏置预定的距离，同时仍然保持平行，即，它们彼此不对准。
栅极介电体332可以设置在有源区306和字线330之间。栅极介电体332可包括从由氧化硅层、氮化硅层、氮氧化硅层、氧化物/氮化物/氧化物（ONO）层以及高k介电层（介电常数高于氧化硅的介电常数的材料）组成的组中选择的至少一种层。例如，栅极介电体332的介电常数可为大约10至大约25。例如，栅极介电体332可包括从由氧化铪（HfO）、氧化硅铪（HfSiO）、氮氧化铪（HfON）、氮氧化硅铪（HfSiON）、氧化镧（LaO）、氧化铝镧（LaAlO）、氧化锆（ZrO）、氧化硅锆（ZrSiO）、氮氧化锆（ZrON）、氮氧化硅锆（ZrSiON）、氧化钽（TaO）、氧化钛（TiO）、钡锶钛氧化物（BaSrTiO）、氧化钡钛（BaTiO）、氧化钛锶（SrTiO）、氧化钇（YO）、氧化铝（AlO）和铅钪钽氧化物（PbScTaO）组成的组中选择的至少一种材料。优选地，栅极介电体332包括氧化铪（HfO2）、氧化铝（Al2O3）、氧化铝铪（HfAlO3）、氧化钽（Ta2O3）或氧化钛（TiO2）的层。
多条字线330中的每条可被埋置绝缘层334覆盖。埋置绝缘层334的顶表面334T（参见图3C）可以与基底310的顶表面310T（参见图3B）设置在大致相同的水平面处。埋置绝缘层334可以是氧化硅层、氮化硅层或氮氧化硅层，或者也可以是这些材料的多层结构。
每个位线堆叠结构320的侧壁可以用绝缘衬328覆盖。绝缘衬328可以包括氮化硅层。
每条位线322可以通过延伸穿过第一层间绝缘层340的直接接触件（DC）342连接到有源区306。
在本实施例的一个示例中，位线322的间距为3F，字线330的间距为2F。
多个接触塞350沿第一方向（图3A中的X方向）在每对位线堆叠结构320的相邻的位线堆叠结构320之间布置为一行。
多个电容器360可以分别设置在多个接触塞350上。每个电容器360可包括下电极362、介电层364和上电极366。因此，多个接触塞350可构成使多个电容器360的下电极362与基底310的有源区306电连接的多个埋置接触件（BC）。为此，接触塞350可由金属、金属的硅化物、金属的氮化物或者这样的材料的组合来形成。
每个接触塞350具有跨过空气空间370与对应的位线322面对的侧壁SW1。侧壁SW1的一部分和绝缘衬328的一部分（参照图3B）可以通过空气空间370暴露。空气空间370以至少等于绝缘衬328的厚度的距离总体地位于基底310的上方。
另外，可以在沿第二方向（图3A中的Y方向）彼此相邻的接触塞350之间设置空气间隙372。接触塞350的一部分可以通过空气间隙372暴露。另外，空气空间370可以与空气间隙372连通。
多个支撑件380设置在位线堆叠结构320与接触塞350之间。在这方面，支撑件380可以设置在位线堆叠结构320的绝缘覆盖线324与接触塞350之间。因此，空气空间370的高度可以通过支撑件380限制为H1，如图3B所示，其中，H1小于堆叠结构320的高度（或厚度）。
支撑件380可由SiN、SiCN、SiOC、SiON、SiOCN、金属氧化物或这样的材料的组合形成。合适的金属氧化物的示例为TiO、TaO、TaTiO、TaSiO和AlO。另外，支撑件380可由材料的单层构成，或者，支撑件380可具有包括多个不同材料的支撑层的多层结构。
第二层间绝缘层390可以设置在位线堆叠结构320和支撑件380上。在这种情况下，第二层间绝缘层390将空气间隙372的高度限定为H2，如图3C所示。接触塞350的一部分、绝缘衬328的一部分和支撑件380的一部分可以通过空气间隙372暴露。
参照图3D，本实施例中的每个支撑件380沿第一方向（图3A和图3D中的X方向）在位线堆叠结构320的整个长度上连续地延伸，因此具有沿第一方向改变的宽度。另外，每个支撑件380可以接触多个接触塞350的侧壁SW1。更具体地说，每个支撑件380可以包括多个第一支撑部分382和多个第二支撑部分384，第一支撑部分382面对多个接触塞350的侧壁SW1并被设置为与多个接触塞350的侧壁SW1接触，第二支撑部分384不与侧壁SW1面对。第二支撑部分384可具有一致的形状。另外，第一支撑部分382的宽度W11（沿第二方向或者沿图3A和图3D中的Y方向的尺寸）大于第二支撑部分384的宽度W12。另外，支撑件380的最大宽度可以是第一支撑部分382的宽度W11。
接触塞350可以具有均匀的宽度W13（在这种情况下，它们沿第一方向或图3A和图3D中的X方向的尺寸）。多个接触塞350还可以沿第一方向以规则的间隔D1彼此分隔开。在这种情况下，支撑件380的多个第二支撑部分384以对应于宽度W13的规则的间隔彼此分隔开。
在图3A至图3D中示出的半导体装置300中，如已经在上面描述的，空气空间370设置在位线322和接触塞350之间，空气间隙372形成在相应的接触塞350之间。在本实施例中，支撑件380的第二支撑部分384相对窄，从而空气间隙372的上部相对宽。因此，位线322与接触塞350之间的介电常数可以相对小，从而相邻的导电线之间的电容相应地低。
图4A和图4B示出了可以在图3A至图3D中示出的半导体装置300中采用的支撑件380A和380B的不同变型。
参照图4A，支撑件380A由氮化硅、氮氧化硅或金属氧化物的单层构成。例如，支撑件380A可由从由氮化硅（SiN）、氮碳化硅（SiCN）、碳氧化硅（SiOC）、氮氧化硅（SiON）、碳掺杂的氮氧化硅（SiOCN）、氧化钛（TiO）、氧化钽（TaO）、氧化钛钽（TaTiO）、氧化硅钽（TaSiO）和氧化铝（AlO）组成的组中选择的材料的单层构成。
在图4B中示出的示例中，支撑件380B具有包括由不同材料形成的第一支撑层380B_1和第二支撑层380B_2的多层结构。虽然将支撑件380B示出为由这两个层构成，但是支撑件380B可以包括三个或更多个层。例如，虽然未示出，但是多层支撑件380B可以包括第一支撑层380B_1和第二支撑层380B_2或者除了第一支撑层380B_1和第二支撑层380B_2之外的至少一个支撑层的多重堆叠。
在示出的示例中，第一支撑层380B_1与接触塞350的侧壁SW1接触。第二支撑层380B_2设置在第一支撑层380B_1中，因此，第二支撑层380B_2与接触塞350分隔开。
另外，第一支撑层380B_1可以包括金属氧化物。例如，第一支撑层380B_1可以包括从由氧化钛（TiO）、氧化钽（TaO）、氧化钛钽（TaTiO）、氧化硅钽（TaSiO）和氧化铝（AlO）组成的组中选择的至少一种材料。第二支撑层380B_2可以包括从由SiN、SiCN、SiOC、SiON和SiOCN组成的组中选择的至少一种材料。
将参照图5A和图5B描述根据本发明构思的半导体装置400的另一实施例。
除了半导体装置400还包括被设置为与接触塞350的侧壁SW1接触从而覆盖侧壁SW1的绝缘间隔件428之外，图5A和图5B中示出的半导体装置400具有与参照图3A至图3C描述的半导体装置300的构造基本相同的构造。绝缘间隔件428可包括氮化物层。另外，在本示例中，绝缘间隔件428通过空气空间370暴露。
将参照图6A至图6D来描述根据本发明构思的半导体装置500的另一实施例。
除了支撑件580之外，图6A至图6D中示出的半导体装置500具有与参照图3A至图3C描述的半导体装置300的构造基本相同的构造。
参照图6A至图6C，在半导体装置500中，支撑件580均包括沿与位线堆叠结构320的纵向方向平行的行彼此分隔开的多个不连续的支撑块582。对此，支撑块582间断地设置在位线堆叠结构320的整个长度上。因此，如图6D中所示，每个支撑件580的宽度沿第一方向（图6A和图6D中的X方向）改变。支撑块582面对接触塞350的侧壁SW1并且设置在位线堆叠结构320的绝缘覆盖线324与接触塞350之间。因此，支撑块582将空气空间370的高度限制为如图6B中所示的高度H3，其中，H3小于堆叠结构320的高度（或厚度）。
空气间隙372设置在沿第二方向（图6A中的Y方向）彼此相邻的接触塞350之间。空气空间370与空气间隙372连通。接触塞350的一部分、绝缘衬328的一部分以及支撑块582的一部分通过空气间隙372暴露。另外，空气间隙372的高度可通过第二层间绝缘层390限制为如图6C中所示的高度H4，其中，H4小于堆叠结构320的高度（或厚度）。
在本实施例中，如上所述，每个支撑件580是不连续的。因此，每个空气间隙372的与空气空间370连通的上部在根据本发明的本实施例的半导体装置500中可以比图3A至图3C的实施例的半导体装置300中宽。因此，多条位线322与多个接触塞350之间的介电常数在本实施例中可以比在图3A至图3C的实施例中小。因此，相邻的导电线之间的电容在本实施例中可以比在图3A至图3C的实施例中小。
现在将参照图7A至图7D描述根据本发明构思的半导体装置600的另一实施例。与图3A至图3D的实施例一样，具有图7A中示出的布局的该装置可以是其存储单元的单位单元尺寸为6F2的半导体存储装置。
半导体装置600包括基底610，其中，通过隔离区602限定多个有源区606。
多个位线堆叠结构620设置在基底610上并且沿第一方向（图7A中的X方向）彼此平行地延伸。每个位线堆叠结构620可以包括位线622和堆叠在位线622上的绝缘覆盖线624。
多条字线630（参照图7A）埋置在基底610中。与参照图3A至图3C描述的字线相似，字线630可以设置在低于基底610的顶表面的水平面处，并且沿与第一方向垂直的第二方向（图7A中的Y方向）彼此平行地延伸。
在多个有源区606中，若干个有源区606沿第一方向按行彼此分隔开，并且这些有源区606彼此平行地延伸并且与对应的位线622对准。另外，在多个有源区606中，沿第二方向彼此相邻地设置的两个有源区606沿它们的长度方向彼此偏置预定的距离，同时仍然保持平行，即，它们彼此不对准。
在本实施例的示出示例中，字线630之间的距离不一致。而是，各对字线中的字线630之间的距离L1小于相邻的字线的对之间的距离L2。因此，如图7A至图7C中所示，字线630包括一对字线630A和一对字线630B，其中，字线对630A中的字线630之间的距离L1等于相邻的字线对630B中的字线630之间的距离L1，而字线对630A与字线对630B之间的距离L2大于L1。
另外，基底610、位线622、绝缘覆盖线624和字线630与图3A至图3C的实施例的基底310、位线322、绝缘覆盖线324和字线330相似。
另外相似的是，位线堆叠结构620的侧壁可由绝缘衬628覆盖。在这种情况下，绝缘衬628可以包括氮化硅层。
位线622可以通过穿过第一层间绝缘层640延伸的直接接触件642连接到有源区606。
多个接触塞650沿第一方向（图7A中的X方向）在每对相邻的堆叠结构620之间布置为一行。多个电容器660可以分别设置在接触塞650上。每个电容器660可以包括下电极662、介电层664和上电极666。因此，多个接触塞650可以构成使多个电容器660的下电极662与基底610的有源区606电连接的多个埋置接触件（BC）。
每个接触塞650具有跨过空气空间670与对应的位线622面对的侧壁SW2。侧壁SW2的一部分和绝缘衬628的一部分可以通过空气空间670暴露。空气空间670以至少等于绝缘衬628的厚度的距离总体地位于基底610的上方。
另外，空气间隙672可以设置在沿第二方向（图7A中的Y方向）彼此相邻的接触塞650之间。另外，空气空间670可以与空气间隙672连通。多个支撑件680设置在位线堆叠结构620与接触塞650之间。支撑件680的一部分、绝缘衬628的一部分和接触塞650的一部分可以通过空气间隙672暴露。
另外，参照图7D，在本实施例中的每个支撑件680沿第一方向（图7A和图7D中的X方向）在位线堆叠结构620的整个长度上连续地延伸，并具有沿第一方向变化的宽度。此外，每个支撑件680可以与多个接触塞650的侧壁SW2接触。更具体地说，每个支撑件680可以包括多个第一支撑部分682和多个第二支撑部分684，第一支撑部分682面对多个接触塞650的侧壁SW2并被设置为与多个接触塞650的侧壁SW2接触，第二支撑部分684不与侧壁SW2面对。第二支撑部分684可具有一致的形状。另外，第一支撑部分682的宽度W21（沿第二方向或者沿图7A和图7D中的Y方向的尺寸）大于第二支撑部分684的宽度W22。另外，支撑件680的最大宽度可以是第一支撑部分682的宽度W21。
另外，支撑件680可以被构造为与图4A中示出并参照图4A描述的支撑件380A或者图4B中示出并参照图4B描述的支撑件380B相似。
多个接触塞650可具有均匀的宽度W23。另一方面，接触塞650之间的距离（沿第一方向或X方向）不一致。在图7A至图7D的实施例中，这些距离在相对短的距离D3和相对长的距离D2之间交替。因此，第二支撑部分684具有不同的形状。
在本实施例的另一示例中，虽然字线630A之间的距离不一致，但是接触塞650之间的距离（相对于第一方向或X方向）是一致的。
图8示出了根据本发明构思的另一半导体装置700。除了半导体装置700还包括被设置为与接触塞650的侧壁SW2接触以覆盖侧壁SW2的绝缘间隔件728（与参照图5A和图5B描述的绝缘间隔件428相似）之外，半导体装置700具有与参照图7A至图7D描述的半导体装置600的构造基本相同的构造。因此，绝缘间隔件728可以被空气空间670暴露。
现在将参照图9A至图9D描述根据本发明构思的半导体装置800的另一实施例。除了支撑件880之外，半导体装置800具有与参照图7A至图7C描述的半导体装置600的构造基本相同的构造。
如图9D中所示，支撑件880与图6A至图6D的实施例的支撑件580的相似之处在于支撑件包括面对多个接触塞650的侧壁SW2的多个支撑块882。如在示出的实施例中，支撑块882分隔开的距离可以是一致的或者不一致的。在后一种情况下，距离D2和D3可以对应于如参照图7A至图7D的实施例所描述的接触塞650所分隔开的距离D2和D3。
将参照图10A至图19B作为示例来描述图3A至图3C中示出的半导体装置300的制造方法。
参照图10A和图10B，在基底310中形成隔离槽312并且用绝缘层填充隔离槽312，从而形成隔离区302。在基底310中通过隔离区302限定多个有源区306。
然后，可在基底310中形成多个字线槽318。多个字线槽318可以彼此平行地延伸。每个字线槽318可以与多个有源区306相交叉而具有伸长的或线性的形状。如图10B中所示，隔离区302和基底310可以利用额外的蚀刻工艺被蚀刻至不同的深度，以在字线槽318的底部形成阶梯。
在清洗具有多个字线槽318的所得结构之后，在多个字线槽318中按照栅极介电层332、字线330和埋置绝缘层334的顺序顺序地形成栅极介电层332、字线330和埋置绝缘层334。在一个示例中，栅极介电层332被形成为大约20至大约70
Figure BDA0000378301210000142
的厚度。
然后，可以在字线330的两侧将杂质注入到基底310中，从而在多个有源区306的顶表面上形成源区和漏区（未示出）。
然后，在基底301上形成第一层间绝缘层340，以覆盖基底310的顶表面310T和埋置绝缘层334。
接下来，可以蚀刻第一层间绝缘层340的一部分，以形成暴露有源区306的多个直接接触（DC）孔342H。在这种情况下，用导电材料填充直接接触孔342H，从而形成电连接到有源区306的多个DC342。
在第一层间绝缘层340上形成多个位线堆叠结构320。位线堆叠结构320可以包括多条位线322和覆盖多条位线322的多条绝缘覆盖线324。可以分别将位线322电连接到多个DC342。
在本方法中的形成位线堆叠结构320的示例中，最初在第一层间绝缘层340上形成导电层，并在导电层上方形成绝缘层。绝缘层可以比导电层厚。然后，将绝缘层图案化以形成多条绝缘覆盖线324。此后，利用绝缘覆盖线324作为蚀刻掩模来蚀刻导电层，从而形成位线322。
可以形成绝缘衬328以覆盖多条位线322和多个绝缘覆盖线324的暴露的顶表面和侧壁以及第一层间绝缘层340的暴露的表面。在本实施例的示例中，绝缘衬328被用作在后续工艺中的蚀刻停止层。绝缘衬328由此可以用来保护位线堆叠结构320。作为示例，绝缘衬328可以是氮化硅层，并且可以被形成为大约30
Figure BDA0000378301210000143
至大约80
Figure BDA0000378301210000144
的厚度。
参照图11A和图11B，在具有绝缘衬328的所得结构上沉积牺牲层，利用绝缘衬328作为蚀刻停止层来对牺牲层进行回蚀，从而形成多个牺牲间隔件329以覆盖位线堆叠结构320的两个侧壁上的绝缘衬328。作为示例，牺牲间隔件329可由包含氧化硅或SiGe的化合物形成。然而，牺牲间隔件329可由相对于绝缘衬328具有蚀刻选择性的任意材料形成。即，牺牲间隔件329可由绝缘材料或导电材料形成。
参照图12A和图12B，对绝缘衬328的暴露部分进行蚀刻，以暴露第一层间绝缘层340的一部分。然后，利用绝缘覆盖线324和牺牲间隔件329作为蚀刻掩模来蚀刻第一层间绝缘层340的暴露的部分，从而形成多条空间线344。多条空间线344可以与多条位线322平行地延伸。可以通过多条空间线344中的一条使多个有源区306暴露。
参照图13A和图13B，在基底310和多个位线堆叠结构320上沉积导电材料，以填充多条空间线344的空间来形成导电层。例如，导电层可由掺杂的多晶硅、金属、金属硅化物、金属氮化物或它们的组合形成。
接下来，通过回蚀工艺或化学机械抛光（CMP）工艺来去除导电层的一部分，例如，直至使多个位线堆叠结构320的顶表面暴露，从而形成分别填充空间线344的接触塞层350L。每个接触塞层350L可以具有沿位线堆叠结构320的纵向方向纵向延伸的线性形状。
参照图14A和图14B，可以通过湿蚀刻工艺或干蚀刻工艺将多个牺牲间隔件329蚀刻到距其顶表面预定的深度，从而形成高度为H1的多个牺牲间隔件图案329A。
多个牺牲间隔件图案329A的顶表面329T可以设置在比多条位线322的顶表面高的水平面处。然而，本发明构思不限于此，例如，多个牺牲间隔件图案329A的顶表面329T可以设置在与多条位线322的顶表面相同的水平面处或者在比多条位线322的顶表面低的水平面处。
因此，在位线堆叠结构320和接触塞层350L之间设置支撑空间380S。每个支撑空间380S可以沿位线堆叠结构320的纵向方向线性地延伸，即，可以沿位线堆叠结构320的纵向方向伸长。
参照图15A和图15B，在基底310上形成支撑材料，以填充多个支撑空间380S。支撑材料可以包括从由SiN、SiCN、SiOC、SiON、SiOCN、TiO、TaO、TaTiO、TaSiO和AlO组成的组中选择的至少一种材料。然后通过回蚀工艺或CMP工艺使支撑材料平坦化，直至使多个接触塞层350L的顶表面暴露，从而分别在多个支撑空间380S中形成多个支撑层380L。
结果，每个支撑层380L可以沿位线堆叠结构320的纵向方向线性地延伸，即，可以沿位线堆叠结构320的纵向方向伸长。另外，利用这些步骤，支撑层380L可以具有图4A和图4B中示出并参照图4A和图4B描述的支撑件380A和380B的形式。
参照图16A和图16B，去除多个接触塞层350L的一部分以形成多个接触塞350。例如，可以利用各向异性蚀刻来去除接触塞层350L的一部分。
例如，在基底310上形成多个直线形状的掩模图案348，以暴露接触塞层350L的一部分。直线形状的掩模图案348可以延伸跨过接触塞层350L。利用掩模图案348、多个位线堆叠结构320和绝缘衬328作为蚀刻掩模来蚀刻接触塞层350L，从而形成多个间隙372G。通过多个间隙372G暴露埋置绝缘层334的顶表面334T、基底310的顶表面310T（即，多个有源区306的顶表面）以及多个牺牲间隔件图案329A的侧壁。接触塞350可以利用在它们之间限定的多个间隙372G彼此分隔开。
参照图17A和图17B，去除掩模图案348，并且去除通过间隙372G暴露的多个牺牲间隔件图案329A，从而在多个位线堆叠结构320与多个接触塞350之间形成空气空间370。在这方面，可以利用湿蚀刻工艺去除牺牲间隔件图案329A。
本示例中的绝缘衬328和多个接触塞350通过空气空间370暴露。形成空气空间370增大了间隙372G的宽度WG，从而绝缘衬328和多个支撑层380L变得被间隙372G暴露。
参照图18A和图18B，支撑层380L的被多个间隙372G暴露的部分被去除，以形成多个支撑件380。在这种情况下，位线堆叠结构320和多个接触塞350之间的多个支撑层380L的宽度不受影响，并且仅支撑件380的未面对接触塞350的部分的宽度减小。结果，每个支撑件380包括设置在各个位线堆叠结构320与多个接触塞350之间并具有相对大的宽度的多个第一支撑部分382以及不与接触塞350面对并具有相对小的宽度WS的多个第二支撑部分384。
参照图19A和图19B，在基底310上沉积绝缘材料，以形成覆盖多个位线堆叠结构320、多个接触塞350和多个支撑件380的第二层间绝缘层390。第二层间绝缘层390可由氧化物层、氮化物层或它们的组合形成。例如，第二层间绝缘层390可由高密度等离子体（HDP）氧化物形成。
另外，第二层间绝缘层390被形成为不完全地填充间隙372G。为此，可以用于形成第二层间绝缘层390的沉积条件得以控制。例如，通过条件受控的沉积工艺来形成第二层间绝缘层390，从而限制由沉积工艺另外产生的阶梯覆盖。
然后可以形成多个电容器360，以完成图3A至图3C中示出的半导体装置300。
例如，在第二层间绝缘层390上形成模具层（未示出）。然后蚀刻模具层和第一层间绝缘层390，以形成暴露对应的接触塞350的顶表面的多个存储节点孔（未示出）。然后，沿着存储节点孔的侧部和底部共形地形成多个圆柱形的下电极362。然后，去除模具层，并且在下电极362上顺序地形成介电层364和上电极366。
现在将参照图20A至图28B描述根据本发明构思的在图5A和图5B中示出并参照图5A和图5B描述的半导体装置400的制造方法的实施例。
现在将参照图20A至图28A以及图20B至图28B作为示例来描述制造方法。
参照图20A和图20B，按照与参照图10A和图10B描述的方式相同的方式在基底310上形成多个位线堆叠结构320和绝缘衬328，并且按照与参照图11A和图11B描述的方式相似的方式在多个位线堆叠结构320的两侧表面上形成覆盖绝缘衬328的多个第一牺牲间隔件424和多个第二牺牲间隔件426。
第一牺牲间隔件424可由包含氧化硅或SiGe的化合物形成。第二牺牲间隔件426可由氮化硅形成。然而，如词语“可”所暗示的，本发明构思不限于形成这些材料的第一牺牲间隔件424和第二牺牲间隔件426。
参照图21A和图21B，蚀刻绝缘衬328的暴露部分，以暴露第一层间绝缘层340的一部分。然后，利用多条绝缘覆盖线324和多个第二牺牲间隔件426作为蚀刻掩模来蚀刻第一层间绝缘层340的暴露的部分，从而形成多条空间线344。
参照图22A和图22B，以与参照图13A和图13B描述的方式相同的方式在空间线344中形成接触塞层350L。
参照图23A和图23B，按照与参照图14A和图14B中描述的方式相似的方式，将多个第一牺牲间隔件424和多个第二牺牲间隔件426从其顶表面蚀刻至预定的深度，从而形成多个第一牺牲间隔件图案424A和多个第二牺牲间隔件图案426A。
结果，在位线堆叠结构320和接触塞层350L之间设置多个支撑空间380S。每个支撑空间380S可以沿位线堆叠结构320的纵向方向线性地延伸，即，可以沿位线堆叠结构320的纵向方向伸长。
参照图24A和图24B，按照与参照图15A和图15B描述的方式相同的方式，形成支撑层380L以分别填充支撑空间380S。
参照图25A和图25B，按照与参照图16A和图16B描述的方式相同的方式，利用掩模图案348作为蚀刻掩模来去除各个接触塞层350L的一部分，从而形成多个接触塞350。
参照图26A和图26B，按照与参照图17A和图17B描述的方式相似的方式，去除掩模图案348，并且去除第二牺牲间隔件图案426A的被间隙372G暴露的部分，以形成多个绝缘间隔件428，并且通过间隙372G暴露第一牺牲间隔件图案424A。然后，（通过湿蚀刻工艺）去除第一牺牲间隔件图案424A，从而在位线堆叠结构320和接触塞350之间形成空气空间370。
通过空气空间370暴露绝缘衬328和多个绝缘间隔件428。绝缘衬328和支撑层380L通过间隙372G暴露，空气空间370与间隙372G连通。
参照图27A和图27B，如参照图18A和图18B所描述的，去除支撑层380L的被间隙372G暴露的部分，以使支撑层380L的宽度减小（至宽度WS）。结果，形成了各自的宽度沿位线堆叠结构320所延伸的方向改变的支撑件380。
参照图28A和图28B，按照与参照图19A和图19B描述的方式相似的方式，在多个位线堆叠结构320、多个接触塞350和多个支撑件380上方形成第二层间绝缘层390。
然后，穿过第二层间绝缘层390形成多个电容器360，从而完成图5A和图5B中示出的半导体装置400。
现在将参照图29A至图30B描述图6A至图6D中示出并参照图6A至图6D描述的半导体装置500的制造方法的实施例。
参照图29A和图29B，执行参照图10A至图17B描述的工艺，以形成在多个位线堆叠结构320和多个接触塞350之间存在空气空间370的结构。然后，去除多个支撑层380L的被间隙372G暴露的部分（参照图17A和图17B），从而形成多个支撑件580。每个支撑件580由沿位线堆叠结构320的纵向方向按行彼此分隔开的多个不连续的支撑块582组成。另外，尽管是间歇性地延伸，但是支撑件580在位线堆叠结构320的整个长度上延伸。
参照图30A和图30B，按照与参照图19A和图19B描述的方式相同的方式，在基底310上沉积绝缘材料，将第二层间绝缘层390形成为在多个位线堆叠结构320、多个接触塞350和多个支撑件580上方。在这方面，第二层间绝缘层390以不完全填充间隙372G的这种方式形成。
然后，在第二层间绝缘层390中形成多个电容器360，从而完成半导体装置500的形成。
现在将参照图31A至图33B描述根据本发明构思的半导体装置900的制造方法的另一实施例。
参照图31A和图31B，执行参照图20A至图26A以及图20B至图26B描述的工艺，以形成在多个位线堆叠结构320和多个接触塞350之间存在空气空间370的结构。然后，去除支撑层380L（参照图26A和图26B）的被一对间隙372G暴露的部分，从而形成多个支撑件580。每个支撑件580由沿位线堆叠结构320的纵向方向彼此分隔开且按行布置的多个不连续的支撑块582组成。另外，尽管是间歇性地延伸，但是每个支撑件580在位线堆叠结构320的整个长度上延伸。
接触塞350的侧壁的面对空气空间370的部分利用绝缘间隔件428覆盖，绝缘间隔件428和绝缘衬328通过空气空间370暴露。
参照图32A和图32B，按照与参照图28A和图28B描述的方式相同的方式，在基底310上沉积绝缘材料，并且在多个位线堆叠结构320、多个接触塞350和多个支撑件580上方形成第二层间绝缘层390。在这方面，第二层间绝缘层390不完全填充间隙372G。
参照图33A和图33B，在第二层间绝缘层390上形成多个电容器360，从而完成半导体装置900。
图34示出了根据本发明构思的包括半导体装置的系统1000的示例。
本示例的系统1000包括控制器1010、输入/输出（I/O）装置1020、存储装置1030和接口1040。系统1000可以是移动系统或被构造为发送或接收信息的其他系统。移动系统的示例包括个人数字助理（PDA）、诸如上网平板的便携式计算机、无线电话或可移动电话、数字音乐播放器或者存储卡。系统1000可以具体地通过MP3播放器、导航系统、便携式多媒体播放器（PMP）、固态硬盘（SSD）或家用电器来应用。
对于上述的任意一种，控制器1010可以被构造为控制系统1000中的执行程序。控制器1010可以包括微处理器（MP）、数字信号处理器（DSP）或微控制器（MC）等。I/O装置1020用于向系统1000输出数据或从系统1000输入数据。系统1000可以利用I/O装置1020连接到外部装置（例如，个人计算机（PC）或网络），并且可以与外部装置交换数据。I/O装置1020可以是键区、键盘或者显示装置。
存储装置1030可以存储控制器1010的操作所需的代码和/或数据，或者可以存储由控制器1010处理的数据。存储装置1010可以包括具有鳍式场效应晶体管（FinFET）的半导体装置。存储装置1030可包括半导体装置，例如根据本发明构思的装置100、200、300、400、500、600、700、800和900中的任意一种。
接口1040提供系统1000与其他外部装置之间的数据传输通道。控制器1010、I/O装置1020、存储装置1030和接口1040可以通过总线1050相互通信。
虽然已经参照本发明构思的优选实施例具体地示出并描述了本发明构思，但是将理解的是，在不脱离权利要求的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (27)

1.一种半导体装置，所述半导体装置包括：
基底；
线性堆叠结构，设置在基底上，并且在基底上沿第一方向纵向地延伸，堆叠结构包括导电线和设置在导电线上的绝缘覆盖线；
多个接触塞，沿第一方向按行布置，并且分别具有面对导电线的侧壁表面，在侧壁表面和导电线之间分别具有空气空间；以及
支撑件，设置在绝缘覆盖线和所述多个接触塞之间并且在空气空间的顶部，支撑件的在与第一方向垂直的第二方向上的宽度沿着第一方向变化，或者支撑件在第一方向上是不连续的。
2.如权利要求1所述的半导体装置，其中，支撑件具有面对接触塞的侧壁表面的第一支撑部分以及沿第一方向从所述侧壁表面偏移从而不与侧壁表面面对的第二支撑部分，
第二支撑部分的沿第二方向的宽度小于第一支撑部分的沿第二方向的宽度。
3.如权利要求2所述的半导体装置，其中，支撑件包括多个第一支撑部分，所述多个第一支撑部分沿第一方向以规则的间隔彼此分隔开并且分别面对接触塞的侧壁表面。
4.如权利要求1所述的半导体装置，其中，支撑件沿第一方向在堆叠结构的整个长度上连续地延伸。
5.如权利要求1所述的半导体装置，其中，支撑件沿第一方向在堆叠结构的整个长度上是不连续的。
6.如权利要求1所述的半导体装置，所述半导体装置还包括置于绝缘覆盖线和支撑件之间的绝缘衬，绝缘衬覆盖导电线的侧部。
7.如权利要求1所述的半导体装置，所述半导体装置还包括覆盖接触塞的侧壁表面的绝缘间隔件，其中，绝缘间隔件被暴露。
8.如权利要求1所述的半导体装置，其中，接触塞的侧壁表面被暴露。
9.如权利要求1所述的半导体装置，其中，支撑件包括从由SiN、SiCN、SiOC、SiON、SiOCN、TiO、TaO、TaTiO、TaSiO和AlO组成的组中选择的至少一种材料。
10.如权利要求1所述的半导体装置，其中，支撑件具有包括多个不同材料的支撑层的多层结构。
11.一种半导体装置，所述半导体装置包括：
基底，具有多个有源区；
线性堆叠结构，包括位线和设置在位线上的绝缘覆盖线，其中，堆叠结构在基底上沿第一方向跨过所述多个有源区纵向地延伸；
接触塞，与有源区之一接触，并且具有分别面对位线的侧壁表面，在侧壁表面和位线之间具有空气空间；以及
支撑件，具有被空气空间暴露的底表面以及分别面对绝缘覆盖线和接触塞的相对的侧壁表面，其中，支撑件的在与第一方向垂直的第二方向上的宽度沿第一方向改变，或者支撑件在第一方向上是不连续的。
12.如权利要求11所述的半导体装置，所述半导体装置还包括埋置在基底中的字线，字线沿与第一方向不同的方向延伸。
13.如权利要求11所述的半导体装置，其中，空气空间被设置为完全在基底上方并且至少一个绝缘衬设置在空气空间和基底之间。
14.一种半导体装置，所述半导体装置包括：
基底，具有有源区；
位线，设置在基底上，并且沿第一方向彼此平行地延伸，位线电连接到有源区；
对应行的接触塞，设置在每对对应的位线的相邻的位线之间，每个接触塞具有面对位线的相对的侧壁表面，所述接触塞设置在位线之间并且在侧壁表面和位线之间分别具有空气空间，每个接触塞电连接到基底的有源区之一；
电容器，设置在接触塞上并电连接到接触塞，从而接触塞将电容器电连接到基底的有源区；以及
支撑件，支撑接触塞的上部并且在空气空间的顶部。
15.如权利要求11所述的半导体装置，其中，空气间隙存在于每行接触塞中的相邻的接触塞之间，空气间隙敞开至该行接触塞的侧壁表面与位线之间的空气空间，接触塞设置在位线之间。
16.一种制造半导体装置的方法，所述方法包括下述步骤：
在基底上形成一对线性堆叠结构，每个堆叠结构沿第一方向纵向地延伸，并且包括导电线和设置在导电线上的绝缘覆盖线；
在每个堆叠结构的相对侧上形成牺牲间隔件，并使得在所述一对线性堆叠结构之间留有第一空间；
在第一空间中形成第二导电线，第二导电线沿第一方向延伸；
通过去除牺牲间隔件的一部分在堆叠结构和第二导电线之间形成凹陷；
在凹陷中形成支撑层；
通过将第二导电线图案化来形成沿第一方向按行布置的多个接触塞；
通过去除支撑层的暴露的部分来形成支撑件，使得每个支撑件的在与第一方向垂直的第二方向上的宽度沿第一方向改变，或者，使得每个支撑件在第一方向上是不连续的；以及
通过去除牺牲间隔件的剩余部分在导电线和接触塞之间形成空气空间。
17.如权利要求16所述的方法，其中，形成凹陷的步骤包括对牺牲间隔件进行湿蚀刻。
18.如权利要求16所述的方法，其中，形成多个接触塞的步骤包括对第二导电线进行各向异性蚀刻。
19.如权利要求16所述的方法，其中，形成支撑层的步骤包括：
在凹陷中形成第一层，第一层仅占据凹陷的一部分并且使凹陷的入口侧上部保留为未被占据；以及
在第一层上形成第二层，以填充凹陷的入口侧上部，其中，第二层由与第一层不同的材料制成。
20.如权利要求19所述的方法，其中，第一层包括从由TiO、TaO、TaTiO、TaSiO和AlO组成的组中选择的至少一种材料，第二层包括从由SiN、SiCN、SiOC、SiON和SiOCN组成的组中选择的至少一种材料。
21.如权利要求16所述的方法，其中，形成支撑件的步骤包括去除支撑层的位于相邻的接触塞之间的暴露部分。
22.如权利要求16所述的方法，其中，形成支撑件的步骤包括仅去除支撑层的位于相邻的接触塞之间的部分中的一部分，使得每个支撑件从一个接触塞连续地延伸到下一个接触塞。
23.如权利要求16所述的方法，其中，形成支撑件的步骤包括完全去除支撑层的位于相邻的接触塞之间的部分，使得每个支撑件在绝缘覆盖线的整个长度上沿第一方向不连续地存在。
24.如权利要求16所述的方法，其中，形成空气空间的步骤包括利用湿蚀刻工艺通过相邻的接触塞之间的空间去除牺牲间隔件的剩余部分。
25.一种制造半导体装置的方法，所述方法包括下述步骤：
在具有多个有源区的基底上形成一对位线堆叠结构，每个位线堆叠结构包括位线和设置在位线上的绝缘覆盖线，每个位线堆叠结构跨过所述多个有源区延伸；
在位线堆叠结构的顶表面和相对的侧壁表面上形成绝缘衬；
在位线堆叠结构的相对的侧壁表面上形成覆盖绝缘衬的牺牲间隔件，同时在位线堆叠结构之间保留使所述多个有源区暴露的第一空间；
在第一空间中形成导电线，导电线具有分别面对位线的相对的侧壁表面；
去除牺牲间隔件的一部分，以在位线堆叠结构和导电线之间形成凹陷；
在凹陷中形成支撑层；
去除导电线的一部分，以形成与所述多个有源区接触的接触塞，从而暴露牺牲间隔件；
去除支撑层的位于接触塞之间的一部分，以形成支撑件，使得每个支撑件的在与第一方向垂直的第二方向上的宽度沿第一方向改变，或者每个支撑件在第一方向上是不连续的；
去除牺牲层的剩余部分，以在位线堆叠结构和接触塞之间形成空气空间。
26.如权利要求25所述的方法，所述方法还包括：在形成牺牲间隔件之后并且在形成导电线之前，在第一空间中形成绝缘间隔件，以覆盖牺牲间隔件。
27.如权利要求26所述的方法，其中，绝缘衬和绝缘间隔件在空气空间中暴露，空气空间的宽度由位线堆叠结构与接触塞之间的绝缘衬和绝缘间隔件来限制。
CN201310403824.9A 2012-09-06 2013-09-06 半导体装置及其制造方法 Active CN103681677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0098852 2012-09-06
KR1020120098852A KR101926610B1 (ko) 2012-09-06 2012-09-06 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN103681677A true CN103681677A (zh) 2014-03-26
CN103681677B CN103681677B (zh) 2018-07-06

Family

ID=50186234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310403824.9A Active CN103681677B (zh) 2012-09-06 2013-09-06 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US9601420B2 (zh)
KR (1) KR101926610B1 (zh)
CN (1) CN103681677B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920838A (zh) * 2015-12-28 2017-07-04 三星电子株式会社 半导体器件及其制造方法
CN107393918A (zh) * 2016-05-04 2017-11-24 三星电子株式会社 半导体器件和形成半导体器件的方法
CN107527913A (zh) * 2016-06-20 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107611126A (zh) * 2016-07-12 2018-01-19 三星电子株式会社 半导体装置
CN112420665A (zh) * 2019-08-21 2021-02-26 南亚科技股份有限公司 具有空气间隔物的半导体元件及其制造方法
CN112838070A (zh) * 2016-01-05 2021-05-25 联华电子股份有限公司 内连线结构、内连线布局结构及其制作方法
CN113113384A (zh) * 2021-03-18 2021-07-13 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法
US11929282B2 (en) 2021-03-31 2024-03-12 Changxin Memory Technologies, Inc. Method for preparing semiconductor structure and semiconductor structure
WO2024093031A1 (zh) * 2022-11-04 2024-05-10 长鑫存储技术有限公司 半导体结构及其制作方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102310122B1 (ko) * 2014-06-10 2021-10-08 삼성전자주식회사 논리 셀 및 이를 포함하는 집적회로 소자와 논리 셀의 제조 방법 및 집적회로 소자의 제조 방법
KR102232766B1 (ko) 2015-01-05 2021-03-26 삼성전자주식회사 반도체 소자 및 이의 제조방법
KR102455149B1 (ko) 2015-05-06 2022-10-18 삼성전자주식회사 반도체 소자의 제조 방법
CN108573926B (zh) * 2017-03-09 2020-01-21 联华电子股份有限公司 半导体存储装置以及其制作方法
KR102630510B1 (ko) * 2017-09-19 2024-01-30 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR102509322B1 (ko) * 2017-09-29 2023-03-14 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102410013B1 (ko) * 2017-10-20 2022-06-16 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102359267B1 (ko) 2017-10-20 2022-02-07 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102528111B1 (ko) * 2017-11-17 2023-05-03 삼성전자주식회사 반도체 소자
US10679996B2 (en) 2017-12-29 2020-06-09 Micron Technology, Inc. Construction of integrated circuitry and a DRAM construction
KR102407069B1 (ko) * 2018-01-02 2022-06-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102664275B1 (ko) * 2019-03-29 2024-05-09 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US11114334B2 (en) 2019-09-05 2021-09-07 Nanya Technology Corporation Semiconductor device with air gap and method for preparing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100285662A1 (en) * 2009-05-11 2010-11-11 Samsung Electronics Co., Ltd. Methods of fabricating integrated circuit devices including air spacers separating conductive structures and contact plugs
US20120126306A1 (en) * 2010-11-18 2012-05-24 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method of nonvolatile semiconductor memory device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927545A (ja) 1995-07-11 1997-01-28 Sony Corp 半導体装置の製造方法
KR20010011638A (ko) 1999-07-29 2001-02-15 김영환 반도체장치의 구조 및 그 제조방법
KR20040002234A (ko) 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성 방법
KR100552856B1 (ko) 2004-04-23 2006-02-22 동부아남반도체 주식회사 반도체 소자의 제조방법
JP2007188919A (ja) 2006-01-11 2007-07-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100843233B1 (ko) 2007-01-25 2008-07-03 삼성전자주식회사 배선층의 양측벽에 인접하여 에어갭을 갖는 반도체 소자 및그 제조방법
US8084352B2 (en) 2007-06-04 2011-12-27 Panasonic Corporation Method of manufacturing semiconductor device
JP5334434B2 (ja) 2007-06-04 2013-11-06 パナソニック株式会社 半導体装置の製造方法
US9099526B2 (en) * 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8946048B2 (en) 2010-06-19 2015-02-03 Sandisk Technologies Inc. Method of fabricating non-volatile memory with flat cell structures and air gap isolation
JP2012199277A (ja) * 2011-03-18 2012-10-18 Toshiba Corp 電子部品の製造方法
KR20120121795A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 에어 갭을 포함하는 스페이서를 구비한 반도체 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100285662A1 (en) * 2009-05-11 2010-11-11 Samsung Electronics Co., Ltd. Methods of fabricating integrated circuit devices including air spacers separating conductive structures and contact plugs
US20120126306A1 (en) * 2010-11-18 2012-05-24 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method of nonvolatile semiconductor memory device

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920838A (zh) * 2015-12-28 2017-07-04 三星电子株式会社 半导体器件及其制造方法
CN106920838B (zh) * 2015-12-28 2021-08-24 三星电子株式会社 半导体器件及其制造方法
CN112838070A (zh) * 2016-01-05 2021-05-25 联华电子股份有限公司 内连线结构、内连线布局结构及其制作方法
CN112838070B (zh) * 2016-01-05 2023-09-26 联华电子股份有限公司 内连线结构、内连线布局结构及其制作方法
CN107393918B (zh) * 2016-05-04 2023-04-14 三星电子株式会社 半导体存储器件和形成半导体存储器件的方法
US11610896B2 (en) 2016-05-04 2023-03-21 Samsung Electronics Co., Ltd. Semiconductor devices and methods of forming semiconductor devices
CN107393918A (zh) * 2016-05-04 2017-11-24 三星电子株式会社 半导体器件和形成半导体器件的方法
CN107527913B (zh) * 2016-06-20 2020-04-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107527913A (zh) * 2016-06-20 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107611126A (zh) * 2016-07-12 2018-01-19 三星电子株式会社 半导体装置
CN107611126B (zh) * 2016-07-12 2022-12-27 三星电子株式会社 半导体装置
CN112420665A (zh) * 2019-08-21 2021-02-26 南亚科技股份有限公司 具有空气间隔物的半导体元件及其制造方法
CN112420665B (zh) * 2019-08-21 2024-05-28 南亚科技股份有限公司 具有空气间隔物的半导体元件及其制造方法
CN113113384A (zh) * 2021-03-18 2021-07-13 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法
CN113113384B (zh) * 2021-03-18 2022-04-01 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法
US11929282B2 (en) 2021-03-31 2024-03-12 Changxin Memory Technologies, Inc. Method for preparing semiconductor structure and semiconductor structure
WO2024093031A1 (zh) * 2022-11-04 2024-05-10 长鑫存储技术有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
KR101926610B1 (ko) 2018-12-07
US20140061736A1 (en) 2014-03-06
KR20140032219A (ko) 2014-03-14
US9601420B2 (en) 2017-03-21
CN103681677B (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
CN103681677A (zh) 半导体装置及其制造方法
US9576902B2 (en) Semiconductor device including landing pad
CN103681602B (zh) 利用空气间隔分离导电结构的半导体器件及其制造方法
US9953981B2 (en) Methods of manufacturing semiconductor devices having buried contacts and related semiconductor devices
KR102036345B1 (ko) 반도체 소자
US9064731B2 (en) Semiconductor device having landing pads
US11183500B2 (en) Semiconductor memory device and method of manufacturing the same
US9012321B1 (en) Method of manufacturing semiconductor device
US20110298025A1 (en) Finfet-compatible metal-insulator-metal capacitor
US9269720B1 (en) Methods of fabricating semiconductor devices
US9812464B1 (en) Three-dimensional semiconductor device
US9362289B2 (en) Semiconductor device including landing pad
US10658289B2 (en) Semiconductor devices having nonlinear bitline structures
KR20210014910A (ko) 반도체 장치
US8946077B2 (en) Method of manufacturing a semiconductor device
KR102085526B1 (ko) 반도체 소자 및 그 제조 방법
US20230247822A1 (en) Semiconductor device
US20230232621A1 (en) Memory device and method for manufacturing the same using hard mask

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant