CN103681652A - 用于应力优化的鳍式场效应晶体管布局 - Google Patents

用于应力优化的鳍式场效应晶体管布局 Download PDF

Info

Publication number
CN103681652A
CN103681652A CN201210573123.5A CN201210573123A CN103681652A CN 103681652 A CN103681652 A CN 103681652A CN 201210573123 A CN201210573123 A CN 201210573123A CN 103681652 A CN103681652 A CN 103681652A
Authority
CN
China
Prior art keywords
finfet
fin
unit
isolation structure
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210573123.5A
Other languages
English (en)
Other versions
CN103681652B (zh
Inventor
戈本·多恩伯斯
马克·范·达尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103681652A publication Critical patent/CN103681652A/zh
Application granted granted Critical
Publication of CN103681652B publication Critical patent/CN103681652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Abstract

本发明描述了一种用于应力优化的布局。布局包括衬底、形成在衬底中的至少两个鳍式场效应晶体管(FinFET)单元、被设计成横跨两个FinFET单元的FinFET鳍、形成在衬底上的多个栅极以及形成在第一FinFET单元和第二FinFET单元之间的多个隔离单元。两个FinFET单元包括第一FinFET单元和第二FinFET单元。FinFET鳍包括正电荷FinFET(Fin PFET)鳍和负电荷FinFET(Fin NFET)鳍。隔离单元隔离第一FinFET单元和第二FinFET单元而没有断开FinFET鳍。本发明还提供了用于应力优化的鳍式场效应晶体管布局。

Description

用于应力优化的鳍式场效应晶体管布局
技术领域
本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体器件布局。
背景技术
半导体集成电路(IC)工业经历了呈指数式的成长。IC材料和设计的技术进步产生了多个IC时代，其中，每个时代都具有比先前时代更小且更复杂的电路。在IC演进过程中，功能密度(即，每芯片面积上的互连器件的数量)通常增加，同时几何尺寸(即，可以使用制造工艺制造的最小部件(或线))减小。这种规模缩小工艺通常通过增加产量效率和降低相关成本来提供优点。这样的规模缩小也增加了处理和制造IC的复杂性，对于将被实现的进步，需要IC处理和制造中的类似开发。
例如，由于FinFET的鳍是固定长度，鳍式场效应晶体管(FinFET)的这种规模缩小面临FinFET的源极和漏极之间的沟道应力松弛的挑战。沟道松弛减小沟道应力并进一步减小在沟道中移动的电荷的迁移率。在沟道中移动的电荷的低迁移率进一步减小了FinFET的性能。相应地，需要进一步规模缩小FinFET的器件。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种布局，包括：至少两个鳍式场效应晶体管(FinFET)单元，所述至少两个FinFET单元包括第一FinFET单元和第二FinFET单元；FinFET鳍，被设计成横跨这两个FinFET单元，所述FinFET鳍包括正电荷FinFET(FinPFET)鳍和负电荷FinFET(Fin NFET)鳍；多个栅极，形成在部分所述FinFET鳍的上方；以及隔离单元，形成在所述第一FinFET单元和所述第二FinFET单元之间，所述隔离单元隔离所述第一FinFET单元和所述第二FinFET单元而没有断开所述FinFET鳍。
在该布局中，所述第一FinFET单元包括位于所述FinFET鳍周围的至少一个栅极。
在该布局中，所述第二FinFET单元包括位于所述FinFET鳍周围的至少一个栅极。
在该布局中，所述隔离单元包括形成在所述Fin PFET鳍中的PFET隔离结构。
该布局进一步包括连接形成在所述衬底中的一个接触件的至少一个P栅极隔离结构。
该布局进一步包括延伸的P栅极隔离结构。
该布局进一步包括至少一个N阱隔离结构。
该布局进一步包括至少一个N+隔离结构。
在该布局中，所述隔离单元包括形成在所述Fin NFET鳍中的NFET隔离结构。
该布局进一步包括连接形成在所述衬底中的一个接触件的至少一个N栅极隔离结构。
该布局进一步包括延伸的N栅极隔离结构。
该布局进一步包括至少一个P阱隔离结构。
该布局进一步包括至少一个P+隔离结构。
根据本发明的另一方面，提供了一种布局，包括：至少两个鳍式场效应晶体管(FinFET)单元，所述至少两个FinFET单元包括第一FinFET单元和第二FinFET单元；FinFET鳍，被设计成横跨这两个FinFET单元，所述FinFET鳍包括包含第一金属栅极材料的正电荷FinFET(Fin PFET)鳍和包含第二金属栅极材料的负电荷FinFET(Fin NFET)鳍；多个栅极，形成在部分所述FinFET鳍的周围；以及隔离单元，形成在所述第一FinFET单元和所述第二FinFET单元之间，所述隔离单元隔离所述第一FinFET单元和所述第二FinFET单元而没有断开所述FinFET鳍。
在该布局中，所述隔离单元包括用于隔离所述Fin PFET鳍的P栅极隔离结构和用于隔离所述Fin NFET鳍的N栅极隔离结构。
在该布局中，所述P栅极隔离结构包括延伸的P栅极隔离结构。
在该布局中，所述N栅极隔离结构包括延伸的N栅极隔离结构。
在该布局中，所述第一金属栅极材料的功函不同于所述第二金属栅极材料的功函。
根据本发明的又一方面，提供了一种布局，包括：第一鳍式场效应晶体管(FinFET)单元和第二FinFET单元；FinFET鳍，横跨所述第一FinFET单元和所述第二FinFET单元，所述FinFET鳍包括正电荷FinFET(FinPFET)鳍和负电荷FinFET(Fin NFET)鳍；多个栅极，形成在部分所述FinFET鳍的上方；以及隔离单元，隔离所述第一FinFET单元和所述第二FinFET单元而没有断开所述FinFET鳍。
在该布局中，所述隔离单元包括隔离所述Fin PFET鳍的P栅极隔离结构、N阱隔离结构、N+隔离结构或它们的组合，和/或所述隔离单元包括N栅极隔离结构、P阱隔离结构、P+隔离结构或它们的组合。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是根据本发明的一个或多个实施例的场效应晶体管(FET)器件的截面侧视图；
图2是根据本发明的一个或多个实施例的FinFET器件的示意图；
图3是根据本发明的一个或多个实施例的FinFET器件的截面侧视图；
图4是根据本发明的一个或多个实施例的FinFET器件的应力仿真结果；以及
图5至图12是用于实施本发明的一个或多个实施例的FinFET器件的布局。
具体实施方式
以下发明提供了用于实施本发明的不同部件的许多不同的实施例或实例。以下描述元件和布置的特定实例以简化本发明。当然，这些仅仅是实例并不打算限定。例如，以下描述中第一部件形成在第二部件上可以包括其中第一部件和第二部件以直接接触形成的实施例，并且也可以包括其中额外的部件形成在第一部件和第二部件之间，使得第一部件和第二部件不直接接触的实施例。此外，本发明可以在各种实例中重复参考数字和/或字母。该重复是为了简明和清楚的目的，而且其本身没有规定所述各种实施例和/或结构之间的关系。
现在参考图1，根据本发明的一个或多个实施例示出了场效应晶体管(FET)器件100的截面侧视图。器件包括衬底102、源极104a-b、漏极106a-b、沟道108a-c、栅叠层110以及应力衬里118。栅叠层110包括栅极氧化层112、多晶硅栅极层114、金属栅极层116以及应力衬里118。然而，可能具有其他的结构和包含或省略的器件。在本发明中，FET器件100也被称为金属氧化物半导体(MOS)器件。在本实施例中，衬底102包括晶圆和/或多个导电和非导电薄膜。晶圆是包括硅的半导体衬底(换句话说，硅晶圆)。可选地或另外地，晶圆包括：其他元素半导体，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化镓和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。在又一个可选实施例中，晶圆是绝缘体上半导体(SOI)。多个导电和非导电薄膜可以包括绝缘体材料或导电材料。例如，导电材料包括金属，诸如铝(Al)、铜(Cu)、钨(W)、镍(Ni)、钛(Ti)、金(Au)和铂(Pt)以及它们的金属合金。绝缘体材料可以包括氧化硅和氮化硅。衬底102进一步包括各种掺杂部件，诸如通过离子注入和/或扩散形成的n型阱和/或p型阱。衬底102也包括通过诸如包括进行蚀刻以形成各种沟槽，然后进行沉积以用介电材料填充沟槽的多种工艺的工艺形成的各种隔离部件(诸如浅沟槽隔离件(STI))。
如图1所示，在衬底102中形成源极104a-b和漏极106a-b。通过离子注入或其他合适的工艺形成的源极104a-b和漏极106a-b包括n型掺杂剂或p型掺杂剂。例如，在公用离子注入过程中形成源极104a-b和漏极106a-b。在另一个实例中，通过外延(EPI)生长和原位离子注入工艺形成源极104a-b和漏极106a-b。在衬底102中形成沟道108a-c。沟道108a-c包括各种掺杂部件，诸如n型沟道或p型沟道。沟道108a-c是导电沟道，并且当电压施加在金属栅极层116上以及源极104a-b或漏极106a-b上时，电荷可以在源极104a-b和漏极106a-b之间流动。
在衬底102上形成栅叠层110。栅叠层110横跨在沟道108a上方，在沟道108a的一侧与源极104a的一部分部分重叠，并且在沟道108a的另一侧与漏极106a的一部分部分重叠。栅叠层110通过工艺形成，该工艺包括：沉积或生长以在衬底102上形成多层膜，图案化沉积在衬底102上的抗蚀剂膜并且蚀刻图案化抗蚀剂膜以形成栅叠层110。在衬底102上沉栅极氧化层112积。栅极氧化层112包括氧化硅。可能选择诸如高介电(高k)材料的其他材料。在栅极氧化层112上沉积金属栅极层116。金属栅极层116包括金属或金属合金。在金属栅极层116上沉积多晶硅栅极层114。多晶硅栅极层114可以包括多晶硅或其他材料。
如图1所示，在一个实施例中，为了提高FET器件100的速度性能，在栅叠层110上方沉积应力衬里层118以增加沟道应力(Sx)的期望纵向分量。高沟道应力(Sx)表示正电荷或负电荷在沟道108a-c中的高迁移率(high moving mobility)。然而，如果两个栅叠层之间的间隙充分填充有应力衬里层118，则沟道应力(Sx)的期望纵向分量减小到接近零。沟道应力的减小限制了FET器件100的可扩展性(scalability)。在另一个实施例中，通过SiGe EPI生长和原位P+离子注入形成源极104a-b和漏极106a-b。内嵌的SiGe源极/漏极可以增加源极和漏极之间的电流。然而，SiGe EPI生长和原位P+离子注入可以仅用于制造正电荷MOS(PMOS)。通过这种工艺不能获得互补负电荷MOS(NMOS)。
参考图2，根据本发明的一个或多个实施例示出了鳍式场效应晶体管(FinFET)器件200的示图。FinFET器件200包括衬底202、FinFET栅极204以及多个源极/漏极206a-c。然而，可能具有其他的结构和包含或省略的器件。在本发明中，FinFET栅极也被称为鳍式栅极、三栅极或FinFET。衬底202包括用于参考图1的器件100的衬底102中的所有材料。使用沉积工艺、光刻工艺、蚀刻工艺、化学机械抛光(CMP)工艺、清洗工艺或它们的组合在衬底202上形成FinFET栅极204。FinFET栅极204可以包括氧化层、高k层、多晶硅栅极层、金属栅极层或它们的组合。FinFET栅极204可以横跨多个源极/漏极206a-c中的至少一个。使用沉积工艺、光刻工艺、蚀刻工艺、化学机械抛光(CMP)工艺、离子注入工艺、清洗工艺或它们的组合将多个源极/漏极206a-c内嵌在衬底202中。
如图2所示，FinFET栅极204可以包括正电荷FinFET(Fin PFET)栅极、负电荷FinFET(Fin NFET)栅极或这二者。在一些实施例中，离子注入工艺可以包括EPI生长和原位离子注入工艺(诸如用于PMOS的Ge EPI生长和原位P+离子注入工艺)，以形成Fin PFET栅极。在其他实施例中，离子注入工艺可以包括EPI生长和原位离子注入工艺(诸如用于NMOS的InAs EPI生长和原位N+离子注入工艺)，以形成Fin NFET栅极。
参考图3，根据本发明的一个或多个实施例示出了FinFET器件200的截面侧视图。FinFET器件200包括衬底222、浅沟槽隔离件(STI)224、应变松弛缓冲件(strain relaxed buffer)226、沟道228、高k层230以及栅极层232。然而，可能具有其他结构和包含或省略的器件。衬底222包括用于参考图1的器件100的衬底102的所有材料。采用沉积工艺、光刻工艺、蚀刻工艺、化学机械抛光(CMP)工艺、清洗工艺或它们的组合将STI224内嵌在衬底202中。STI 224可以包括氧化硅、氮化硅或氮氧化硅(ONSi)。
如图3所示，采用沉积工艺、生长工艺、光刻工艺、蚀刻工艺、化学机械抛光(CMP)工艺、清洗工艺或它们的组合在衬底222中形成SRB 226。SRB 226可以包括Si、SiGe、InAlAs或InP。采用沉积工艺、生长工艺、光刻工艺、蚀刻工艺、化学机械抛光(CMP)工艺、清洗工艺或它们的组合在衬底222上形成沟道228。沟道228位于SRB 226的顶部。沟道228提供电荷从源极至漏极的通路。沟道228可以包括Si、SiGe、Ge、InGaAs、InGaSb、InAsSb。沉积高k层230以环绕沟道228。高k层230可以包括氧化硅、金属氧化物、金属氮化物或它们的组合。沉积栅极层232以环绕高k层230。栅极层232可以包括多晶硅、金属或金属合金。
如图3所示，可调节SRB 226或者沟道228的材料以增加沟道228的应力。根据一些实施例，沟道228的高应力表示沿着沟道228移动的电荷的高迁移率并进一步表示器件220的高性能。例如，SRB 226包括具有大约50％的Si和大约50％的Ge的SiGe混合物。对于Fin NFET栅极，FinFET栅极204的沟道228包括具有大约75％的Si和大约25％的Ge的混合物。对于Fin PFET栅极，FinFET栅极204的沟道228包括具有大约25％的Si和大约75％的Ge的混合物。在另一个实例中，SRB 226包括具有大约75％的Si和大约25％的Ge的SiGe混合物。对于FinFET器件220的Fin PFET栅极，沟道228包括Ge化合物。对于FinFET器件220的Fin NFET栅极，沟道228可以包括具有大约50％的Si和大约50％的Ge的混合物。在另一个实例中，对于FinFET器件220的Fin PFET栅极，SRB 226包括具有75％的Si和大约25％的Ge的SiGe混合物，而沟道228包括Ge化合物。对于FinFET器件220的Fin NFET栅极，SRB 226包括InAlAs/InP混合物，而沟道228包括InGaAs。
在一些实施例中，FinFET器件220的沟道228中的应力可以朝向鳍的末端松弛。随着FinFET沟道高度的增加，松弛可能变得更糟。图4是根据本发明的一个或多个实施例在FinFET器件250上实施的仿真270的实例。FinFET器件250包括衬底252、沟道254以及FinFET栅极256a-e。然而，可能具有其他结构和包含或省略的器件。衬底252包括用于参考图1的器件100的衬底102的所有材料。采用沉积工艺、生长工艺、光刻工艺、蚀刻工艺、化学机械抛光(CMP)工艺、离子注入工艺、清洗工艺或它们的组合在衬底252中形成沟道254。沟道254包括Fin PFET栅极的沟道或FinNFET栅极的沟道。如图4所示，由于FinFET栅极256c处于鳍的中间部分，所以FinFET栅极256c具有最高的沟道应力。由于FinFET栅极256a或256e靠近鳍的端部，所以FinFET栅极256a或256e具有最低的沟道应力。由于FinFET栅极256b或256d位于鳍的中间部分和鳍的端部之间，所以FinFET栅极256b或256d具有中等的沟道应力。
参考图5，示出了实施本发明的一个或多个实施例的FinFET器件300的布局。FinFET器件300包括衬底302、Fin PFET 304、Fin NFET 306、第一FinFET单元320、第二FinFET单元340以及FinFET隔离单元360。第一FinFET单元320包括多个栅极322a-322c。第二FinFET单元340包括多个栅极322d。FinFET隔离单元360包括第一P栅极隔离结构362a、第一N栅极隔离结构364a、金属接触件366a以及金属接触件368a。然而，可能具有其他结构和包含或省略的器件。在本发明中，FinFET器件也被称为鳍式布局或鳍式器件。在一些实施例中，第一FinFET单元320或第二FinFET单元340包括逻辑或功能单元，例如AND、OR、NAND、NOR、反相器、DRAM或SRAM单元。FinFET隔离单元360可以用于FinFET器件上的更多逻辑或功能单元的隔离。
如图5所示，衬底302包括用于参考图1的器件100的衬底102的所有材料。分别横跨第一FinFET单元320和第二FinFET单元340的Fin PFET304和Fin NFET 306形成在衬底302上并由第一FinFET单元320和第二FinFET单元340共用。多个栅极322a-d横跨Fin PFET 304和Fin NFET 306并且在衬底302中分别形成用于Fin PFET 304和Fin NFET 306的栅极。FinPFET 304、Fin NFET 306以及多个栅极322a-d在衬底302中形成FinFET器件300的第一FinFET单元320和第二FinFET单元340。在一个实施例中，如图5所示，第一FET单元320是3×1NAND逻辑单元而第二FET单元340是1×1反相器。
如图5所示，在Fin PFET 304中形成第一P栅极隔离结构362a。第一P栅极隔离结构362a连接至形成在衬底302上方的接触件366a上。第一P栅极隔离结构362a被设计成关断Fin PFET栅极304。在第一P栅极隔离结构362a处关断Fin PFET 304等效于在第一P栅极隔离结构362a的位置处切断Fin PFET栅极304。因此，Fin PFET栅极304的沟道是连续的，并且保持Fin PFET栅极304的沟道应力。此外，提高了Fin PFET栅极304的性能。当施加给第一P栅极隔离结构362a的电压(Vgp)大致等于施加给Fin PFET栅极304的电压(Vdd)时，Fin PFET栅极304在第一P栅极隔离结构362a处关断。第一N栅极隔离结构364a连接至形成在衬底302上的接触件368a。第一N栅极隔离结构364a被设计成用于关断Fin NFET栅极306。在第一N栅极隔离结构364a处关断Fin NFET 306等效于在第一N栅极隔离结构364a的位置处切断Fin NFET栅极306。因此，Fin NFET栅极306的沟道是连续的，并且保持Fin NFET栅极306的沟道应力。此外，提高了Fin NFET栅极306的性能。当施加给第一N栅极隔离结构364a的电压(Vgn)大致等于施加给Fin NFET栅极306的电压(Vss)时，Fin NFET栅极306在第一N栅极隔离结构364a处关断。
如图5所示，可以增加第一P栅极隔离结构362a或第一N栅极隔离结构364a的尺寸以进一步改进Fin PFET栅极304或Fin NFET栅极306的隔离性能。在一个实施例中，增加第一P栅极隔离结构362a或第一N栅极隔离结构364a的水平方向上的尺寸，以改进Fin PFET栅极304或Fin NFET栅极306的隔离性能。
在一些实施例中，如图6所示，FinFET隔离单元可以包括多于一个的P栅极或N栅极隔离结构。图6是用于实施本发明的一个或多个实施例的FinFET器件400的示例性布局。FinFET器件400包括衬底302、Fin PFET栅极304、Fin NFET栅极306、第一FinFET单元320、第二FinFET单元340以及FinFET隔离单元420。第一FinFET单元320包括多个栅极322a-322c。第二FinFET单元340包括多个栅极322d。FinFET隔离单元420包括第一P栅极隔离结构362a、第二P栅极隔离结构362b、连接第一P栅极隔离结构362a的接触件366a以及连接第二P栅极隔离结构362b的接触件366b。FinFET隔离单元420也包括第一N栅极隔离结构364a、第二N栅极隔离结构364b、连接第一N栅极隔离结构364a的接触件368a以及连接第二N栅极隔离结构364b的接触件368b。然而，可能具有其他结构和包含或省略的器件。在一些实施例中，第一FinFET单元320或第二FinFET单元340包括逻辑或功能单元，例如AND、OR、NAND、NOR、反相器、DRAM或SRAM单元。FinFET隔离单元420可以用于FinFET器件上的更多的逻辑或功能单元的隔离。
在其他实施例中，如图7所示，FinFET隔离单元可以包括延伸的P栅极或N栅极隔离结构。图7是用于实施本发明的一个或多个实施例的FinFET器件450的示例性布局。FinFET器件450包括衬底302、Fin PFET栅极304、Fin NFET栅极306、第一FinFET单元320、第二FinFET单元340以及FinFET隔离单元470。第一FinFET单元320包括多个栅极322a-322c。第二FinFET单元340包括多个栅极322d。FinFET隔离单元470包括延伸的P栅极隔离结构472和连接延伸的P栅极隔离结构472的接触件476，以提高第一FinFET单元320和第二FinFET单元340之间的隔离性能。延伸的P栅极隔离结构472到达并横跨Fin NFET 306。FinFET隔离单元470也包括延伸的N栅极隔离结构474和连接延伸的N栅极隔离结构474的接触件478，以提高第一FinFET单元320和第二FinFET单元340之间的隔离性能。延伸的N栅极隔离结构474到达并横跨Fin PFET 304。然而，可能具有其他结构和包含或省略的器件。在所述的实施例中，第一FinFET单元320或第二FinFET单元340包括逻辑或功能单元，例如AND、OR、NAND、NOR、反相器、DRAM或SRAM单元。FinFET隔离单元470可以用于FinFET器件上的更多的逻辑或功能单元的隔离。FinFET隔离单元470可以包括多于一个的延伸的P栅极或N栅极隔离结构。
在一些实施例中，用于两个FinFET单元之间隔离的FinFET隔离单元可以包括掺杂阱或FinFET栅极的反向掺杂件。图8是用于实施本发明的一个或多个实施例的FinFET器件500的示例性布局。FinFET器件500包括衬底302、Fin PFET 304、Fin NFET 306、第一FinFET单元320、第二FinFET单元340以及FinFET隔离单元520。第一FinFET单元320包括多个栅极322a-322c。第二FinFET单元340包括多个栅极322d。FinFET隔离单元520包括在第一FinFET单元320和第二FinFET单元340之间隔离Fin PFET 304的N阱隔离结构522。FinFET隔离单元520也包括在第一FinFET单元320和第二FinFET单元340之间隔离Fin NFET 306的P阱隔离结构524。然而，可能具有其他结构和包含或省略的器件。使用掩模在衬底302中形成N阱隔离结构522或P阱隔离结构524。在所述的实施例中，第一FinFET单元320或第二FinFET单元340包括逻辑或功能单元，例如AND、OR、NAND、NOR、反相器、DRAM或SRAM单元。FinFET隔离单元520可以用于FinFET器件上的更多的逻辑或功能单元的隔离。FinFET隔离单元520可以包括多于一个的N阱或P阱隔离结构。可以增加N阱隔离结构522或P阱隔离结构524的尺寸以进一步改进在第一FinFET单元320和第二FinFET单元340之间的Fin PFET 304或Fin NFET 306的隔离。
图9是用于实施本发明的一个或多个实施例的FinFET器件550的示例性布局。FinFET器件550包括衬底302、Fin PFET 304、Fin NFET 306、第一FinFET单元320、第二FinFET单元340以及FinFET隔离单元570。第一FinFET单元320包括多个栅极322a-322c。第二FinFET单元340包括多个栅极322d。FinFET隔离单元包括N+隔离结构572和P+隔离结构574。然而，可能具有其他结构和包含或省略的器件。N+隔离结构572在第一FinFET单元320和第二FinFET单元340之间隔离Fin PFET 304。P+隔离结构574在第一FinFET单元320和第二FinFET单元340之间隔离Fin NFET306。使用掩模和离子注入在衬底302中形成N+隔离结构572和P+隔离结构574。N+隔离结构572是Fin PFET 304的反向掺杂件。P+隔离结构574是Fin NFET 306的反向掺杂件。
在所述的实施例中，第一FinFET单元320或第二FinFET单元340包括逻辑或功能单元，例如AND、OR、NAND、NOR、反相器、DRAM或SRAM单元。FinFET隔离单元570可以用于FinFET器件上的更多的逻辑或功能单元的隔离。可以增加N+隔离结构572或P+隔离结构574的尺寸以进一步改进第一FinFET单元320和第二FinFET单元340之间的FinPFET 304或Fin NFET 306的隔离性能。FinFET隔离单元570可以包括多于一个的N+隔离结构572或多于一个的P+隔离结构574。
参考图10，示出了用于实施本发明的一个或多个实施例的FinFET器件600的布局。FinFET器件600包括衬底602、Fin PFET 604、Fin NFET 606、第一FinFET单元620、第二FinFET单元640以及FinFET隔离单元660。FinFET器件600也包括第一栅叠层624a-e和第二栅叠层626a-e。第一FinFET单元620包括多个栅极622a-622c。第二FinFET单元640包括多个栅极622d。FinFET隔离单元660包括P栅极隔离结构662、N栅极隔离结构664、接触件666以及接触件668。然而，可能具有其他结构和包含或省略的器件。在本发明中，FinFET器件也被称为布局或器件。在一些实施例中，第一FinFET单元620或第二FinFET单元640包括逻辑或功能单元，例如AND、OR、NAND、NOR、反相器、DRAM或SRAM单元。FinFET隔离单元660可以用于FinFET器件上的更多的逻辑或功能单元的隔离。
如图10所示，衬底602包括用于参考图1的器件100的衬底102的所有材料。分别地横跨第一FinFET单元620和第二FinFET单元640的FinPFET 604和Fin NFET 606形成在衬底602上并由第一FinFET单元620和第二FinFET单元640共用。多个栅极622a-d横跨Fin PFET 604和Fin NFET606并且在衬底602中分别地形成用于Fin PFET 604和Fin NFET 606的栅极。在一些实施例中，第一栅叠层624a-e包括第一金属栅极材料。第二栅叠层626a-e包括第二金属栅极材料。第一金属栅极材料的功函不同于第二金属栅极材料的功函。Fin PFET 604包括第一栅叠层624a-e。Fin NFET 606包括第二栅叠层626a-d。Fin PFET 604、Fin NFET 606以及多个栅极622a-d在衬底602中形成FinFET器件600的第一FinFET单元620和第二FinFET单元640。在一个实施例中，第一FET单元620是3×1 NAND逻辑单元，而第二FET单元640是1×1反相器。
如图10所示，在Fin PFET 604中形成P栅极隔离结构662。P栅极隔离结构662包括第二栅叠层626e。P栅极隔离结构662也连接到形成在衬底602上的接触件666。P栅极隔离结构662被设计成关断Fin PFET栅极604。在P栅极隔离结构662处关断Fin PFET 604等效于在P栅极隔离结构662的位置处切断Fin PFET 604。因此，Fin PFET 604的沟道是连续的，并且保持Fin PFET 604的沟道应力。此外，提高了Fin PFET 604的性能。当施加给第一P栅极隔离结构662的电压(Vgp)大致等于施加给Fin PFET604的电压(Vdd)时，Fin PFET 604在P栅极隔离结构662处关断。与Fin PFET栅极604的第一栅叠层624a-d相比，P栅极隔离结构662的第二栅叠层626e具有不同的功函。第一栅叠层624a-d和第二栅叠层626e之间的不同的功函可以生成高阈值电压(Vt)并且在P栅极隔离结构662处建立第一FinFET单元620和第二FinFET单元640之间的改进隔离件。
如图10所示，在Fin NFET 606中形成N栅极隔离结构664。N栅极隔离结构664包括第一栅叠层624e。N栅极隔离结构664也连接至形成在衬底602上的接触件668。N栅极隔离结构664被设计成关断Fin NFET 606。在N栅极隔离结构664处关断Fin NFET 606等效于在N栅极隔离结构664的位置处切断Fin NFET 606。因此，Fin NFET 606的沟道是连续的，并且保持Fin NFET 606的沟道应力。此外，提高了Fin NFET 606的性能。当施加给N栅极隔离结构664的电压(Vgn)约等于施加给Fin NFET 606的电压(Vss)时，在N栅极隔离结构664处关断Fin NFET 606。与Fin NFET栅极606的第二栅叠层626a-d相比，N栅极隔离结构664的第一栅叠层624e具有不同的功函。第二栅叠层626a-d和第一栅叠层624e之间的不同的功函可以生成高阈值电压(Vt)并且在N栅极隔离结构664处建立第一FinFET单元620和第二FinFET单元640之间的改进隔离件。
如图10所示，可以增加P栅极隔离结构662或N栅极隔离结构664的尺寸以进一步改进Fin PFET 604或Fin NFET 606的隔离性能。在一个实施例中，增加P栅极隔离结构662或N栅极隔离结构664的水平方向上的尺寸以改进Fin PFET 604或Fin NFET 606的隔离性能。在一些实施例中，隔离单元660可以包括多于一个的P栅极隔离结构662或多于一个的N栅极隔离结构664。在其他实施例中，可以交换第一栅叠层624a-e的金属栅极材料和第二栅叠层626a-e的金属栅极材料。
在一些实施例中，如图11所示，FinFET隔离单元可以包括延伸的P栅极或N栅极隔离结构。图11是用于实施本发明的一个或多个实施例的FinFET器件670的示例性布局。FinFET器件670包括衬底602、Fin PFET604、Fin NFET 606、第一FinFET单元620、第二FinFET单元640以及FinFET隔离单元680。FinFET器件670还包括第一栅叠层624a-f和第二栅叠层626a-f。第一栅叠层624a-f包括第一金属栅极材料。第二栅叠层626a-f包括第二金属栅极材料。第一金属栅极材料的功函不同于第二金属栅极材料的功函。第一FinFET单元620包括多个栅极622a-622c。第二FinFET单元640包括多个栅极622d。FinFET隔离单元680包括P栅极隔离结构682、N栅极隔离结构684、接触件686以及接触件688。然而，可能具有其他结构和包含或省略的器件。在一些实施例中，第一FinFET单元620或第二FinFET单元640包括逻辑或功能单元，例如AND、OR、NAND、NOR、反相器、DRAM或SRAM单元。FinFET隔离单元680可以用于FinFET器件上的更多的逻辑或功能单元的隔离。
如图11所示，P栅极隔离结构682是参考图10的延伸的P栅极隔离结构662。P栅极隔离结构682横跨Fin PFET 604和Fin NFET 606。P栅极隔离结构682包括位于Fin NFET 606处的第一栅叠层624f以及位于FinPFET 604处的第二栅叠层626e。P栅极隔离结构682连接至形成在衬底602中的接触件686上。N栅极隔离结构684是参考图10的延伸的N栅极隔离结构664。N栅极隔离结构684横跨Fin NFET 606和Fin PFET 604。N栅极隔离结构684包括位于Fin NFET 606处的第一栅叠层624e以及位于FinPFET 604处的第二栅叠层626f。N栅极隔离结构684连接至形成在衬底602中的接触件688。
参考图12，示出了根据本发明的一个或多个实施例的使用P+/N+隔离件的FinFET器件(SRAM)700的示例性布局。FinFET器件700包括衬底702、Fin PFET 704a、Fin PFET 704b、Fin NFET 706a、Fin NFET 706b、多个栅极708a-f和710a-f以及隔离结构712a-d。然而，可能具有其他结构和包含或省略的器件。衬底702包括用于参考图1的器件100的衬底102中的所有材料。在衬底702上形成Fin PFET 704a和704b。在衬底702上形成Fin NFET 706a和706b。在衬底702上的Fin PFET 704a和Fin NFET 706a上方形成多个栅极708a-c。在衬底702上的Fin PFET 704b和Fin NFET 706b上方形成多个栅极708d-f。在Fin NFET 706a上方形成栅极710a-c。在FinNFET 706b上方形成栅极710d-f。隔离结构712a和712b隔离Fin FET 704a。隔离结构712c和712d隔离Fin FET 704b。在一个实施例中，采用N+或P+反向掺杂形成隔离结构712a-d而没有切断或断开Fin PFET 704a或704b。在其他实施例中，可以采用N阱或P阱、P栅极隔离结构或N栅极隔离结构或它们的组合形成隔离结构712a-d。
因此，本发明描述了布局。布局包括衬底、形成在衬底中的至少两个鳍式场效应晶体管(FinFET)单元、被设计成由两个单元共用的多个鳍、形成在衬底上的多个栅极以及形成在第一FinFET单元和第二FinFET单元之间的隔离单元。两个FinFET单元包括第一FinFET单元和第二FinFET单元。FinFET栅极可以包括正电荷FinFET(Fin PFET)栅极和负电荷FinFET(Fin NFET)栅极。隔离单元隔离第一FinFET单元和第二FinFET单元，而没有断开FinFET鳍。第一FinFET单元包括在FinFET鳍周围的至少一个栅极。第二FinFET单元包括在FinFET鳍周围的至少一个栅极。隔离单元包括形成在Fin PFET中的PFET隔离结构。PFET隔离结构进一步包括连接形成在衬底中的接触件的至少一个P栅极隔离结构。P栅极隔离结构进一步包括延伸的P栅极隔离结构。PFET隔离结构进一步包括至少一个N阱隔离结构。PFET隔离结构进一步包括至少一个N+隔离结构。隔离单元包括形成在Fin NFET中的NFET隔离结构。NFET隔离结构进一步包括连接形成在衬底中的接触件的至少一个N栅极隔离结构。N栅极隔离结构进一步包括延伸的N栅极隔离结构。NFET隔离结构进一步包括至少一个P阱隔离结构。NFET隔离结构进一步包括至少一个P+隔离结构。
在一些实施例中，描述了布局。器件包括衬底、形成在衬底中的至少两个鳍式场效应晶体管(FinFET)单元、被设计成横跨两个FinFET单元的FinFET鳍、形成在衬底上的多个栅极以及形成在第一FinFET单元和第二FinFET单元之间的隔离单元，其中，隔离单元隔离第一FinFET单元和第二FinFET单元，而没有断开FinFET鳍。两个FinFET单元包括第一FinFET单元和第二FinFET单元。FinFET单元包括包含第一金属栅极材料的正电荷FinFET(Fin PFET)和包含第二金属材料的负电荷FinFET(Fin NFET)。栅极形成在FinFET鳍的周围。隔离单元包括隔离Fin PFET的P栅极隔离结构以及隔离Fin NFET的N栅极隔离结构。P栅极隔离结构包括延伸的P栅极隔离结构。N栅极隔离结构包括延伸的N栅极隔离结构。第一金属栅极材料的功函不同于第二金属栅极材料的功函。
在其他实施例中，描述了布局。布局包括衬底、形成在衬底中的至少两个鳍式场效应晶体管(FinFET)单元、横跨两个FinFET单元的FinFET鳍、形成在衬底上的多个栅极以及隔离第一FinFET单元和第二FinFET单元而没有断开FinFET鳍的隔离部件。两个FinFET单元包括第一FinFET单元和第二FinFET单元。FinFET包括正电荷FinFET(Fin PFET)和负电荷FinFET(Fin NFET)。隔离单元包括隔离Fin PFET的P栅极隔离结构、N阱隔离结构或N+隔离结构或它们的组合以及隔离Fin NFET的N栅极隔离结构、P阱隔离结构、P+隔离结构或它们的组合。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种布局，包括：
至少两个鳍式场效应晶体管(FinFET)单元，所述至少两个FinFET单元包括第一FinFET单元和第二FinFET单元；
FinFET鳍，被设计成横跨这两个FinFET单元，所述FinFET鳍包括正电荷FinFET(Fin PFET)鳍和负电荷FinFET(Fin NFET)鳍；
多个栅极，形成在部分所述FinFET鳍的上方；以及
隔离单元，形成在所述第一FinFET单元和所述第二FinFET单元之间，所述隔离单元隔离所述第一FinFET单元和所述第二FinFET单元而没有断开所述FinFET鳍。
2.根据权利要求1所述的布局，其中，所述第一FinFET单元包括位于所述FinFET鳍周围的至少一个栅极。
3.根据权利要求1所述的布局，其中，所述第二FinFET单元包括位于所述FinFET鳍周围的至少一个栅极。
4.根据权利要求1所述的布局，其中，所述隔离单元包括形成在所述Fin PFET鳍中的PFET隔离结构。
5.根据权利要求4所述的布局，进一步包括连接形成在所述衬底中的一个接触件的至少一个P栅极隔离结构；以及
延伸的P栅极隔离结构；或者
进一步包括至少一个N阱隔离结构；或者
至少一个N+隔离结构。
6.根据权利要求1所述的布局，其中，所述隔离单元包括形成在所述Fin NFET鳍中的NFET隔离结构。
7.根据权利要求6所述的布局，进一步包括连接形成在所述衬底中的一个接触件的至少一个N栅极隔离结构；以及
进一步包括延伸的N栅极隔离结构。
8.根据权利要求6所述的布局，进一步包括至少一个P阱隔离结构；或者
进一步包括至少一个P+隔离结构。
9.一种布局，包括：
至少两个鳍式场效应晶体管(FinFET)单元，所述至少两个FinFET单元包括第一FinFET单元和第二FinFET单元；
FinFET鳍，被设计成横跨这两个FinFET单元，所述FinFET鳍包括包含第一金属栅极材料的正电荷FinFET(Fin PFET)鳍和包含第二金属栅极材料的负电荷FinFET(Fin NFET)鳍；
多个栅极，形成在部分所述FinFET鳍的周围；以及
隔离单元，形成在所述第一FinFET单元和所述第二FinFET单元之间，所述隔离单元隔离所述第一FinFET单元和所述第二FinFET单元而没有断开所述FinFET鳍。
10.一种布局，包括：
第一鳍式场效应晶体管(FinFET)单元和第二FinFET单元；
FinFET鳍，横跨所述第一FinFET单元和所述第二FinFET单元，所述FinFET鳍包括正电荷FinFET(Fin PFET)鳍和负电荷FinFET(Fin NFET)鳍；
多个栅极，形成在部分所述FinFET鳍的上方；以及
隔离单元，隔离所述第一FinFET单元和所述第二FinFET单元而没有断开所述FinFET鳍。
CN201210573123.5A 2012-08-31 2012-12-25 用于应力优化的鳍式场效应晶体管布局 Active CN103681652B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/600,369 2012-08-31
US13/600,369 US8766364B2 (en) 2012-08-31 2012-08-31 Fin field effect transistor layout for stress optimization

Publications (2)

Publication Number Publication Date
CN103681652A true CN103681652A (zh) 2014-03-26
CN103681652B CN103681652B (zh) 2016-07-13

Family

ID=50186281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210573123.5A Active CN103681652B (zh) 2012-08-31 2012-12-25 用于应力优化的鳍式场效应晶体管布局

Country Status (3)

Country Link
US (1) US8766364B2 (zh)
CN (1) CN103681652B (zh)
TW (1) TWI552308B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390488A (zh) * 2014-08-25 2016-03-09 联发科技股份有限公司 集成电路以及用于设计集成电路的计算机实现方法
CN106486482A (zh) * 2015-08-24 2017-03-08 意法半导体公司 拉伸性硅和压缩性硅锗的共整合
CN106847876A (zh) * 2015-12-07 2017-06-13 三星电子株式会社 半导体器件
CN106935585A (zh) * 2015-12-16 2017-07-07 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN107068752A (zh) * 2015-09-14 2017-08-18 格罗方德半导体公司 不对称半导体装置及其形成方法
CN108231562A (zh) * 2016-12-15 2018-06-29 台湾积体电路制造股份有限公司 逻辑单元结构和方法
CN109273530A (zh) * 2017-07-17 2019-01-25 台湾积体电路制造股份有限公司 半导体元件结构及其制造方法
CN113903806A (zh) * 2020-07-06 2022-01-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240352B2 (en) * 2012-10-24 2016-01-19 Globalfoundries Inc. Bulk finFET well contacts with fin pattern uniformity
EP2741320B1 (en) * 2012-12-05 2020-06-17 IMEC vzw Manufacturing method of a finfet device with dual-strained channels
US9349730B2 (en) * 2013-07-18 2016-05-24 Globalfoundries Inc. Fin transformation process and isolation structures facilitating different Fin isolation schemes
WO2015025441A1 (ja) 2013-08-23 2015-02-26 パナソニック株式会社 半導体集積回路装置
WO2015029280A1 (ja) 2013-08-28 2015-03-05 パナソニック株式会社 半導体集積回路装置
US20160190319A1 (en) * 2013-09-27 2016-06-30 Intel Corporation Non-Planar Semiconductor Devices having Multi-Layered Compliant Substrates
US9082623B2 (en) * 2013-12-16 2015-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET and transistors with resistors and protection against electrostatic discharge (ESD)
US9425275B2 (en) 2014-06-13 2016-08-23 Samsung Electronics Co., Ltd. Integrated circuit chips having field effect transistors with different gate designs
EP2978016B1 (en) * 2014-07-25 2018-06-13 IMEC vzw A method for providing an nMOS device and a pMOS device on a silicon substrate and silicon substrate comprising an nMOS device and a pMOS device
KR102219096B1 (ko) 2014-08-06 2021-02-24 삼성전자주식회사 성능 개선을 위한 패턴 구조가 적용된 반도체 장치
CN105719688B (zh) * 2014-12-04 2019-03-29 中芯国际集成电路制造(上海)有限公司 Sram存储器和形成sram存储器的方法
US20160190120A1 (en) * 2014-12-29 2016-06-30 Globalfoundries Inc. Fin resistor with overlying gate structure
US20160284836A1 (en) 2015-03-25 2016-09-29 Qualcomm Incorporated System, apparatus, and method for n/p tuning in a fin-fet
KR102318393B1 (ko) 2015-03-27 2021-10-28 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US9524969B1 (en) * 2015-07-29 2016-12-20 International Business Machines Corporation Integrated circuit having strained fins on bulk substrate
US9805991B2 (en) 2015-08-20 2017-10-31 International Business Machines Corporation Strained finFET device fabrication
KR102323943B1 (ko) 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
US9947774B2 (en) 2015-10-28 2018-04-17 International Business Machines Corporation Fin field effect transistor complementary metal oxide semiconductor with dual strained channels with solid phase doping
US9728642B2 (en) * 2015-11-04 2017-08-08 International Business Machines Corporation Retaining strain in finFET devices
US9881872B2 (en) 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a local interconnect in a semiconductor device
US11302694B2 (en) * 2016-02-16 2022-04-12 Samsung Electronics Co., Ltd. Semiconductor device without a break region
US10062697B2 (en) 2016-02-16 2018-08-28 Samsung Electronics Co., Ltd. Semiconductor device without a break region
US9698266B1 (en) 2016-03-09 2017-07-04 International Business Machines Corporation Semiconductor device strain relaxation buffer layer
US10008500B2 (en) * 2016-06-06 2018-06-26 Globalfoundries Inc. Semiconductor devices
US9853056B1 (en) 2016-09-02 2017-12-26 International Business Machines Corporation Strained CMOS on strain relaxation buffer substrate
US9704860B1 (en) 2016-10-05 2017-07-11 International Business Machines Corporation Epitaxial oxide fin segments to prevent strained semiconductor fin end relaxation
KR102472135B1 (ko) * 2016-10-06 2022-11-29 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10128239B2 (en) 2016-10-17 2018-11-13 International Business Machines Corporation Preserving channel strain in fin cuts
US9721848B1 (en) 2016-10-28 2017-08-01 International Business Machines Corporation Cutting fins and gates in CMOS devices
US10756114B2 (en) 2017-12-28 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor circuit with metal structure and manufacturing method
US10665512B2 (en) 2018-10-17 2020-05-26 International Business Machines Corporation Stress modulation of nFET and pFET fin structures
US10923482B2 (en) 2019-04-29 2021-02-16 Globalfoundries U.S. Inc. IC product with a novel bit cell design and a memory array comprising such bit cells
KR20210009503A (ko) 2019-07-17 2021-01-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11568121B2 (en) 2020-06-19 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET semiconductor device grouping

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974983B1 (en) * 2004-02-02 2005-12-13 Advanced Micro Devices, Inc. Isolated FinFET P-channel/N-channel transistor pair
US20120091528A1 (en) * 2010-10-18 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (finfet) device and method of manufacturing same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235436B1 (en) * 2003-07-08 2007-06-26 Advanced Micro Devices, Inc. Method for doping structures in FinFET devices
US6787406B1 (en) * 2003-08-12 2004-09-07 Advanced Micro Devices, Inc. Systems and methods for forming dense n-channel and p-channel fins using shadow implanting
US6914277B1 (en) * 2003-10-01 2005-07-05 Advanced Micro Devices, Inc. Merged FinFET P-channel/N-channel pair
US7084461B2 (en) * 2004-06-11 2006-08-01 International Business Machines Corporation Back gate FinFET SRAM
WO2010032174A1 (en) 2008-09-16 2010-03-25 Nxp B.V. Fin field effect transistor (finfet)
US8597994B2 (en) * 2011-05-23 2013-12-03 GlobalFoundries, Inc. Semiconductor device and method of fabrication
US8595661B2 (en) * 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974983B1 (en) * 2004-02-02 2005-12-13 Advanced Micro Devices, Inc. Isolated FinFET P-channel/N-channel transistor pair
US20120091528A1 (en) * 2010-10-18 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (finfet) device and method of manufacturing same

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390488B (zh) * 2014-08-25 2018-03-30 联发科技股份有限公司 集成电路以及用于设计集成电路的计算机实现方法
CN105390488A (zh) * 2014-08-25 2016-03-09 联发科技股份有限公司 集成电路以及用于设计集成电路的计算机实现方法
US10242148B2 (en) 2014-08-25 2019-03-26 Mediatek Inc. Integrated circuit and routing design of the same
US10354927B2 (en) 2015-08-24 2019-07-16 Stmicroelectronics, Inc. Co-integration of tensile silicon and compressive silicon germanium
US11264286B2 (en) 2015-08-24 2022-03-01 Stmicroelectronics, Inc. Co-integration of tensile silicon and compressive silicon germanium
CN106486482B (zh) * 2015-08-24 2019-07-09 意法半导体公司 集成电路和制造集成电路的方法
CN106486482A (zh) * 2015-08-24 2017-03-08 意法半导体公司 拉伸性硅和压缩性硅锗的共整合
CN107068752B (zh) * 2015-09-14 2021-02-02 格罗方德半导体公司 不对称半导体装置及其形成方法
CN107068752A (zh) * 2015-09-14 2017-08-18 格罗方德半导体公司 不对称半导体装置及其形成方法
CN106847876B (zh) * 2015-12-07 2021-07-30 三星电子株式会社 半导体器件
CN106847876A (zh) * 2015-12-07 2017-06-13 三星电子株式会社 半导体器件
CN106935585A (zh) * 2015-12-16 2017-07-07 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN106935585B (zh) * 2015-12-16 2020-01-10 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US10854593B2 (en) 2015-12-16 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and layout thereof
CN108231562B (zh) * 2016-12-15 2020-06-19 台湾积体电路制造股份有限公司 逻辑单元结构和方法
CN108231562A (zh) * 2016-12-15 2018-06-29 台湾积体电路制造股份有限公司 逻辑单元结构和方法
CN109273530A (zh) * 2017-07-17 2019-01-25 台湾积体电路制造股份有限公司 半导体元件结构及其制造方法
CN109273530B (zh) * 2017-07-17 2022-06-14 台湾积体电路制造股份有限公司 半导体元件结构及其制造方法
CN113903806A (zh) * 2020-07-06 2022-01-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113903806B (zh) * 2020-07-06 2023-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20140061801A1 (en) 2014-03-06
TW201409665A (zh) 2014-03-01
CN103681652B (zh) 2016-07-13
US8766364B2 (en) 2014-07-01
TWI552308B (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
CN103681652B (zh) 用于应力优化的鳍式场效应晶体管布局
US20210111115A1 (en) Integrated circuit device with back-side inerconnection to deep source/drain semiconductor
US11380684B2 (en) Stacked transistor architecture including nanowire or nanoribbon thin film transistors
US11791339B2 (en) Multi-gate device integration with separated fin-like field effect transistor cells and gate-all-around transistor cells
US10283416B2 (en) Vertical FETS with variable bottom spacer recess
US11282751B2 (en) Dielectric fins with different dielectric constants and sizes in different regions of a semiconductor device
KR102218368B1 (ko) 고전압 트랜지스터들 및 저전압 비평면 트랜지스터들의 모놀리식 집적
CN110970418A (zh) 集成电路
US11948989B2 (en) Gate-all-around device with protective dielectric layer and method of forming the same
KR20220000795A (ko) 스택형 포크시트 트랜지스터들
US20230260848A1 (en) Semiconductor device and manufacturing method thereof
US11476196B2 (en) Semiconductor device with multi-layer dielectric
KR20220122987A (ko) 3ｄ 상보형 금속 산화물 반도체 (ｃｍｏｓ) 디바이스 및 그 형성 방법
CN114556546A (zh) 通过选择性外延再生长的环绕式栅极输入/输出的形成方法
US11929288B2 (en) Gate-all-around device with different channel semiconductor materials and method of forming the same
KR20180034987A (ko) 반도체 장치
CN113851537A (zh) 具有应变双纳米带沟道结构的全环绕栅集成电路结构
CN112309858B (zh) 半导体结构及其形成方法
US20230178435A1 (en) Complementary fet (cfet) devices and methods
US9515165B1 (en) III-V field effect transistor (FET) with reduced short channel leakage, integrated circuit (IC) chip and method of manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant