CN103633019A - 具有多层垂直栓塞结构的集成电路及其制造方法 - Google Patents

具有多层垂直栓塞结构的集成电路及其制造方法 Download PDF

Info

Publication number
CN103633019A
CN103633019A CN201310049535.3A CN201310049535A CN103633019A CN 103633019 A CN103633019 A CN 103633019A CN 201310049535 A CN201310049535 A CN 201310049535A CN 103633019 A CN103633019 A CN 103633019A
Authority
CN
China
Prior art keywords
etch stop
footprint
layer
stop layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310049535.3A
Other languages
English (en)
Other versions
CN103633019B (zh
Inventor
邱家荣
李冠儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN103633019A publication Critical patent/CN103633019A/zh
Application granted granted Critical
Publication of CN103633019B publication Critical patent/CN103633019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种具有厚度增长的终止层的多层垂直栓塞结构的集成电路及其制造方法。本发明的方法是利用集成电路包括具有多个导电层与多个介电层交错相叠的叠层件，以形成夹层连接件从一连接件表面延伸至对应的导电层。本发明的方法是形成着落区于叠层件中的多个导电层上。着落区并未完全覆盖叠层件中的导电层。本发明的方法是形成刻蚀终止层于对应的着落区上。刻蚀终止层的厚度与着落区的深度相互关联。本发明的方法是以一介电填充材料填充着落区及刻蚀终止层。本发明的方法是利用一图案化刻蚀工艺，形成多个通孔延伸穿过介电填充材料及刻蚀终止层至多个导电层中的着落区。

Description

具有多层垂直栓塞结构的集成电路及其制造方法
技术领域
本发明是有关于一种高密度集成电路装置，特别是有关于一种具有增长厚度的多个终止层的一多层垂直栓塞结构的集成电路及其制造方法。
背景技术
在三维(3D)层叠存储器装置中，多层的垂直栓塞被用于成对的多层存储器单元中以进行电路译码。3D层叠存储器装置中Z方向的译码(Z译码)为一挑战。而3D层叠存储器装置中例如以着落于多层中的垂直向栓塞等方法来进行Z译码是直接易懂的。然而，因为顶层与底层间的深度差可能会大于几百至几千纳米，使得此类方法当层数增加时会减少工艺窗口。
本发明欲提供一制造方法用于3D层叠存储器装置中的Z译码，使得相对于已知技术可更加放大工艺窗口。
发明内容
本发明提供一种集成电路装置的制造方法，该集成电路装置包括具有多个导电层与多个介电层交叠的一叠层件。本发明的方法是用于形成夹层连接件，并从一连接件表面延伸至对应的多个导电层。本发明的方法包括形成着落区于叠层件中的多个导电层上，其中着落区并未完全覆盖叠层件中的导电层。本发明的方法形成刻蚀终止层于对应的着落区上。刻蚀终止层的厚度将与对应的着落区的深度相互关联。本发明的方法是以一介电填充材料填充着落区及刻蚀终止层。利用一图案化刻蚀工艺，本发明的方法是形成多个通孔延伸穿过介电填充材料及刻蚀终止层至多个导电层中的着落区。
本发明是其他层面及长处可通过阅读本文后述的图式、详细说明、及随附的权利要求范围而揭示之。
附图说明
图1绘示一实施例的简化剖面图，其中一集成电路装置具有位于一硅衬底上的一叠层件。
图2至图12绘示一第一工艺中形成具有三层刻蚀终止层的内层连接件的方法。
图13至图20绘示一第二工艺中形成具有双层刻蚀终止层的内层连接件的方法。
图21至图32绘示一第三工艺中形成具有层层相叠的结构及多层刻蚀终止层的内层连接件的方法。
【主要元件符号说明】
100：集成电路装置
110：硅衬底
120：绝缘区
130：叠层件
140：介电层
150：导电层
160：边缘多晶硅栅极
210、2110：第一组掩模区
220、2120：第一间隔开放刻蚀区
310-320、630-640、950-980、1430-1440、1750-1780、2210-2220、2530、2840、3150：着落区
315、2215：第一对
410、710、1010、1510、1810、2310、2610、2910、3210：刻蚀终止材料
510、1310、2410：第二组掩模区
520、1320、2420：第二间隔开放刻蚀区
625、1425、2525：第二对
635、1435、2835：第三对
810、1610、2710：第三组掩模区
820、1620、2720：第三组间隔开放刻蚀区
945、1745、3145：第四对
955、1755：第五对
965、1765：第六对
975、1775：第七对
1100、1900：介电填充材料
1110、1910：掩模区
1120、1920：间隔开放刻蚀区
1210a-h、2010a-h：介电结构
1220a-h、2020a-h：通孔
1230a-h、2030a-h：刻蚀终止层
1250、2050：连接件表面
3010：第四组掩模区
3020：第四组间隔开放刻蚀区
具体实施方式
以下将详细描述本发明提供的实施例并配合图式图1至图32作说明。
图1绘示一实施例的简化剖面图，其中一集成电路装置100具有位于一硅衬底110上的一叠层件130。叠层件130包括多个导电层150与多个介电层140相互交叠设置。一绝缘区120将叠层件130与一阵列边缘区分离，且阵列边缘区包括一边缘多晶硅栅极160。
于本实施例中，于叠层件130中有8对的介电层140及导电层150。介电层140可为氧化物、氮化物、氮氧化物、硅酸盐、或其他。其中低介电常数(low-k)的材料的介电常数小于二氧化硅为佳，例如是SiCHOx。高介电常数(high-k)的材料其介电常数大于二氧化硅，如HfOx、HfON、氧化铝(AlOx)、氧化钌(RuOx)、氧化钛(TiOx)等均包括在内。
导电层150可为导电的半导体，包括：重掺杂多晶硅，如掺杂物为砷(As)、磷(P)、硼(B)；硅化物，包括硅化钛(TiSi)、硅化钴(CoSi)；氧化半导体，包括InZnO、InGaZnO；以及半导体及硅化物的组合。导电层150亦可为金属、导电的化合物、或者铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钴(Co)、(Ni)、氮化钛(TiN)、氮化钽(TaN)、氮化铝钽(TaAlN)及其他材料的组合。
以下将描述形成夹层连接件(垂直栓塞)并且从一连接件表面延伸至对应的多个导电层的三种工艺。增加厚度的刻蚀终止层被用于此工艺之中，并且通常包括刻蚀终止材料例如是氮化硅(SiN)可抵抗垂直栓塞的刻蚀。本发明的方法提供较厚的刻蚀终止层于较短的夹层连接件，以及一较薄的刻蚀终止层于较长的夹层连接件中。各个工艺均以绘示于图1中的集成电路装置100为基础。集成电路装置100是以本发明的一种类似的集成电路装置作为实施例所绘示而成，然亦可能使用其他集成电路装置。
图2至图12绘示于第一工艺中，以层状结构形成夹层连接件的方法。三层刻蚀终止层包括具有三种厚度的刻蚀终止层。三种厚度的第一厚度通过刻蚀终止材料的一层递增沉积形成。第二厚度通过刻蚀终止材料的两层递增沉积形成，因此厚度约等于第一厚度的两倍。第三厚度通过刻蚀终止材料的三层递增沉积形成，因此厚度约等于第一厚度的三倍。因此，一刻蚀层可由刻蚀终止材料的一、二或三层递增沉积组合而成。图2绘示一第一刻蚀掩模形成于如图1绘示的集成电路装置100之上。第一刻蚀掩模包括一第一组掩模区210以及一第一组间隔开放刻蚀区220分别对应至位于交叠的介电层140及导电层150上选定的着落区(landing areas)的位置。其中选定的着落区将于下文中更加清楚描述之。
图3绘示利用第一刻蚀掩模刻蚀交叠的介电层140及导电层150后的结果。参考图3，本发明的方法是移除部份交叠的介电层140及导电层150以形成着落区310、320于多个导电层150上(图2)。着落区310、320并未完全覆盖叠层件130中的导电层。位于叠层件130的顶部的介电层140及导电层150的一第一对315(图1)被刻蚀以形成着落区310、320，并位于第一间隔开放刻蚀区220(图2)的下方。第一刻蚀掩模在形成着落区310、320之后从集成电路装置100上被移除。
请参考图4，本发明的方法是形成刻蚀终止层410的一第一递增沉积于着落区310、320之上。本发明形成刻蚀终止层的更多的递增沉积的方法将描述于后文。刻蚀终止层的厚度将与着落区的深度相互关联。
刻蚀终止层的使用材料具有在选定的刻蚀工艺中的刻蚀速度小于介电填充材料的刻蚀速度的特征，并且当到达用于形成最深处的着落区刻蚀终止层时，至少残留部分的刻蚀终止层于较浅的着落区的开口。举例来说，氮化硅通常被用作一刻蚀终止材料，并利用一刻蚀工艺例如是干法刻蚀，以形成穿过氧化硅材料的通孔。一贯穿刻蚀可用于移除于通孔底部的刻蚀终止层，完成着落区的通孔。
图5绘示一第二刻蚀掩模形成于刻蚀终止材料410的第一递增沉积之上。第二刻蚀掩模包括一第二组掩模区510以及一第二组间隔开放刻蚀区520，位于交错的介电层140以及导电层150之上。
图6绘示应用第二刻蚀掩模于交错的介电层140及导电层150上的结果。请参考图6，本发明的方法可移除刻蚀终止材料410的部份第一递增沉积，以及部份的交错的介电层140及导电层150以形成着落区630、640于多个导电层150之上。着落区630、640并未完全覆盖叠层件130中的导电层。位于叠层件130中的介电层140及导电层150的一第二对625及一第三对635个别地被刻蚀以形成着落区630、640，并形成于第二间隔开放刻蚀区520的下方。第二刻蚀掩模在形成着落区630、640之后被移除。
参考图7，本发明的方法是形成刻蚀终止材料710的一第二递增沉积于着落区310、320、630及640之上。由于刻蚀终止材料410的第一递增沉积已形成于着落区310、320之上，因此是形成两层的刻蚀终止材料的递增沉积于着落区310、320之上，并且是形成一层的刻蚀终止材料的递增沉积于着落区630、640之上。
图8绘示一第三刻蚀掩模被形成于刻蚀终止材料710的第二递增沉积之上。第三刻蚀掩模包括一第三组掩模区810以及用以形成着落区的一第三组间隔开放刻蚀区820位于交错的介电层140以及导电层150之上。
图9绘示应用第三刻蚀掩模于交错的介电层140及导电层150上的结果。请参考图9，此方法可移除刻蚀终止材料410的部份第一递增沉积、刻蚀终止材料710的部份第二递增沉积、以及部份的交错的介电层140及导电层150以形成着落区950、960、970、及980于多个导电层150之上。着落区950、960、970、及980并未完全覆盖叠层件130中的导电层。位于叠层件130中的介电层140及导电层150的一第四对945、一第五对955、一第六对965及一第七对975，个别地被刻蚀以形成着落区950、960、970、及980位于第三组间隔开放刻蚀区820的下方。第三刻蚀掩模在形成着落区950、960、970、及980之后被移除。
请参考图10，形成方法刻蚀终止材料1010的一第三递增沉积于着落区310、320、630、64、及950-980之上。由于刻蚀终止材料410的第一递增沉积已形成于着落区310、320之上，并且刻蚀终止材料710的第二递增沉积已形成于着落区310、320及630、640之上，因此是形成三层的刻蚀终止材料其中的递增沉积于着落区310、320之上；形成两层的刻蚀终止材料其中的递增沉积于着落区630、640之上；形成一层的刻蚀终止材料其中的递增沉积于着落区950-980之上。
请参考图11，本发明的方法是以一介电填充材料1100填充着落区310、320、630、64、及950-980，并取形成一接触开口(contact opening，CO)刻蚀掩模于介电填充材料1100之上。CO刻蚀掩模包括一组掩模区1110以及一组间隔开放刻蚀区1120用以形成着落区于交错的介电层140以及导电层150之上。
请参考图12，本发明的方法是利用一图案化刻蚀工艺通过CO刻蚀掩模以形成多个通孔1220a-1220h延伸穿过介电填充材料1100以及刻蚀终止层到达多个导电层150中的着落区310、320、630、64、及950-980(图3、图6、图9)。图案化刻蚀工艺包括形成开口向下至刻蚀终止层，接着将开口向下挖以贯穿刻蚀终止层以暴露着落区。
接着，本发明的方法可通过以导电材料填充通孔1220a-1220h至连接件表面1250的高度以形成夹层连接件。一平面化的工艺可施用于多个填充通孔以平面化连接件表面1250。因此夹层连接件会从连接件表面1250延伸形成至对应的导电层。本发明的方法可接着形成图案化导电线(未图示)于连接件表面的顶端上，并且连接至对应的夹层连接件。图案化导电线可为位线连接至三维层叠存储器装置中的一平面译码器。
如本文中所描述，为移除部份的交错的介电层及导电层以形成着落区于层叠130的多个导电层上，本发明的方法利用一组N个刻蚀掩模，其2N-2小于W且2N大于或等于W，其中W为导电层的数目。举例来说，参考图1-图12，其中N＝3且W＝8。因此，本发明的方法是利用一组三层刻蚀掩模，其2N＝8相等于W。刻蚀掩模具有掩模区及间隔开放刻蚀区对应至选定的着落区，如图2、图5、图8所示。
如本文中所描述，对应各个第n个刻蚀掩模(其中n的范围介于1至N)，本发明的方法是刻蚀最多2n-1层或着落区的一半层数的导电层，因此位于多个导电层上的着落区会通过不同组合的刻蚀掩模而暴露。举例来说，当第n个刻蚀掩模的n＝1，本发明的方法会刻蚀一层导电层(21-1＝20＝1)，如图3所示。当第n个刻蚀掩模的n＝2，本发明的方法会刻蚀两层导电层(22-1＝21＝2)，如图6所示。当第n个刻蚀掩模的n＝3，本发明的方法会刻蚀四层导电层(23-1＝22＝4)，如图9所示。在各个例子中，本发明的方法会刻蚀最多四层或八个着落区的一半的层数。
如文中所描述，在利用N个刻蚀掩模的各个刻蚀掩模进行刻蚀之后，本发明的方法会形成一层的刻蚀终止材料，且该层在每个刻蚀掩模进行刻蚀之后(和利用下一个刻蚀掩模进行刻蚀之前)是于着落区上形成刻蚀终止层，接着进行下一个刻蚀掩模的刻蚀步骤。举例来说，在通过包含如图2所示的掩模区210及开放刻蚀区220的第一刻蚀掩模进行刻蚀后；且在利用其他掩模，例如是包含如图5所示的掩模区510及开放刻蚀区520的第二刻蚀掩模，进行刻蚀之前，本发明的方法会形成一层的刻蚀终止材料410于着落区上。另外举例来说，在通过包含如图5所示的掩模区510及开放刻蚀区520的第二刻蚀掩模进行刻蚀后；且在利用其他掩模，例如是包含如图8所示的掩模区810及开放刻蚀区820的第三刻蚀掩模，进行刻蚀之前，本发明的方法会形成终止材料710的一第二递增沉积刻蚀于着落区上。
图13至图20绘示于第二工艺中，一种形成具有双刻蚀终止层的夹层连接件的方法。双层刻蚀终止层包括两种厚度的刻蚀终止层，两种厚度的一第一厚度是由一层刻蚀终止材料的递增沉积所形成。两种厚度的一第二厚度是由两层刻蚀终止材料的递增沉积所形成，也因此约为第一厚度的两倍。因此一刻蚀层可由一或二层刻蚀终止材料的递增沉积的组合形成。于第二工艺中的夹层连接件由一连接件表面延伸至各个多个导电层。第二工艺是部分地以图1-图3绘示的集成电路装置100为基础，图13至图20绘示的第二工艺则为接续图3的图例。
图13绘示一第二刻蚀掩模形成于着落区310、320之上。第二刻蚀掩模包括用于形成着落区的一第二组掩模区1310及一第二组间隔开放刻蚀区1320于交错的介电层140及导电层150上。位于叠层件130的顶端的介电层140及导电层150(图1)的一第一对315被刻蚀贯穿以形成着落区310、320(图3)。
图14绘示应用第二刻蚀掩模于交错的介电层140及导电层150上的结果。参考图14，本发明的方法可移除部份的交错的介电层140及导电层150以形成着落区1430、1440于多个导电层150之上。着落区1430、1440并未完全覆盖叠层件130中的导电层。位于叠层件130的介电层140及导电层150的一第二对1425及一第三对1435被刻蚀贯穿以个别形成着落区1430、1440位于第二间隔开放刻蚀区1320的下方。第二刻蚀掩模在形成着落区1430、1440之后被移除。
参考图15，本发明的方法是形成刻蚀终止材料1510的一第一递增沉积于着落区310、320、1430、及1440之上。于第一工艺中，为二层刻蚀终止材料的递增沉积形成于着落区310、320之上，且一层刻蚀终止材料的递增沉积是形成于着落区630、640之上(图7)。比较之下，于第二工艺中为一层刻蚀终止材料的递增沉积形成于着落区310、320、1430、及1440之上。
图16绘示一第三刻蚀掩模被形成于刻蚀终止材料1510的第一递增沉积上。第三刻蚀掩模包括一第三组掩模区1610以及用以形成着落区的一第三组间隔开放刻蚀区1620，位于交错的介电层140以及导电层150之上。
图17绘示应用第三刻蚀掩模于交错的介电层140及导电层150上的结果。参考图17，本发明的方法可移除刻蚀终止材料1510的部份第一递增沉积以及部份的交错的介电层140及导电层150，以形成着落区1750、1760、1770、及1780于多个导电层150之上。着落区1750、1760、1770、及1780并未完全覆盖叠层件130中的导电层。位于叠层件130中的介电层140及导电层150的一第四对1745、一第五对1755、一第六对1765及一第七对1775，个别地被刻蚀贯穿以形成着落区1750、1760、1770、及1780位于第三组间隔开放刻蚀区1620的下方。第三刻蚀掩模在形成着落区1750、1760、1770、及1780之后被移除。
请参考图18，本发明的方法形成刻蚀终止材料1810的一第二递增沉积于着落区310、320、1430、1440、及1750-1780之上，由于刻蚀终止材料1510的第一递增沉积已形成于着落区310、320、1430、1440、及1750-1780之上，所以二层刻蚀终止材料的递增沉积形成于着落区310、320之上；二层刻蚀终止材料其中的递增沉积形成于着落区1430、1440之上；以及一层刻蚀终止材料的递增沉积形成于着落区1750-1780之上。
请参考图19，本发明的方法是以一介电填充材料1900填充着落区310、320、1430、1440、及1750-1780，并且形成一接触开口(contact opening，CO)刻蚀掩模于介电填充材料1900上。CO刻蚀掩模包括一组掩模区1910以及一组间隔开放刻蚀区1920用以形成着落区位于交错的介电层140以及导电层150之上。
请参考图20，本发明的方法是利用一图案化刻蚀工艺通过CO刻蚀掩模以形成多个通孔2020a-2020h延伸穿过介电填充材料1900及刻蚀终止层到达多个导电层150中的着落区310、320、1430、1440、及1750-1780(图3、图14、图17)。图案化刻蚀工艺包括先形成一开口向下至刻蚀终止层，接着将开口向下挖以贯穿刻蚀终止层以暴露着落区。
接着，本发明的方法是通过导电材料填充通孔2020a-2020h至连接件表面2050的高度以形成夹层连接件。一平面化的工艺可施用于多个填充通孔以平面化连接件表面2050。因此夹层连接件会从连接件表面2050延伸至对应的导电层。本发明的方法可接着形成图案化导电线(未图示)于连接件表面的顶端上，并且连接至对应的夹层连接件。图案化导电线可为位线连接至三维层叠存储器装置中的一平面译码器。
如本文中所描述，为移除部份的交错的介电层及导电层以形成着落区于叠层件130的多个导电层中本发明的方法利用一组第N刻蚀掩模，其2N-2小于W且2N大于或等于W，其中W为导电层的数目。举例来说，参考图1至图3及图13至图20，在第二工艺中，N＝3且W＝8。因此，本发明的方法是利用一组三刻蚀掩模，其2N＝8相等于W。刻蚀掩模具有掩模区及间隔开放刻蚀区对应至选定的着落区，如图2、图13、图16所示。
如本文中所描述，对应各个第n刻蚀掩模(其中n的范围介于1至N)，本发明的方法是刻蚀最多2n-1层或着落区的一半层数的导电层，因此位于多个导电层上的着落区会通过不同组合的刻蚀掩模而暴露。举例来说，当第n刻蚀掩模的n＝1，本发明的方法会刻蚀一层导电层(21-1＝20＝1)，如图3所示。当第n刻蚀掩模的n＝2，本发明的方法会刻蚀二层导电层(22-1＝21＝2)，如图14所示。当第n刻蚀掩模的n＝3，本发明的方法会刻蚀四层导电层(23-1＝22＝4)，如图17所示。在各个例子中，本发明的方法会刻蚀最多四层或八个着落区的一半的层数。
如本文中所描述，在利用至少二刻蚀掩模进行刻蚀之后，本发明的方法会形成一层的刻蚀终止材料，且该层在利用其他刻蚀掩模进行刻蚀之前位于着落区上。举例来说，在通过包含如图2所示的掩模区210及开放刻蚀区220的第一刻蚀掩模，及包含如图13所示的掩模区1310及开放刻蚀区1320的第二刻蚀掩模进行刻蚀后；且在利用其他掩模，例如是包含如图16所示的掩模区1610及开放刻蚀区1620的第三刻蚀掩模，进行刻蚀之前，本发明的方法会形成刻蚀终止材料1510的一第一递增沉积于着落区上。
于第三工艺中，图21至图32绘示一种形成具有层层相叠的结构及多层刻蚀终止层的夹层连接件的方法。多层刻蚀终止层包括多种厚度的刻蚀终止层。多种厚度的一第一厚度是由一层刻蚀终止材料的递增沉积所形成。多种厚度的一第二厚度是由两层刻蚀终止材料的递增沉积所形成，也因此约为第一厚度的两倍。通常来说，各个增加的刻蚀终止层，其厚度会因为第一厚度而增加。因此一刻蚀层可由各个多层刻蚀终止材料的递增沉积的组合形成导致多种厚度。于第三工艺中的夹层连接件由一连接件表面延伸至各个导电层。第三工艺是以图1绘示的集成电路装置100为基础，图21至图32绘示的第二工艺则为接续图1的图例。
图21绘示一第一刻蚀掩模形成于集成电路装置100之上。如图1所示，第一刻蚀掩模包括对应至选定的着落区的一第一组掩模区2110及一第一组间隔开放刻蚀区2120于交错的介电层140及导电层150上。选定的着落区将于后文中更加清楚描述。
图22绘示应用第一刻蚀掩模于交错的介电层140及导电层150上的结果。参考图22，本发明的方法可移除部份的交错的介电层140及导电层150以形成着落区2210、2220于多个导电层150上。着落区2210、2220并未完全覆盖叠层件130中的导电层。位于叠层件的顶部的介电层140及导电层150(图1)的一第一对2215被刻蚀贯穿，以形成着落区2210、2220位于第一间隔开放刻蚀区2120(图21)的下方。第一刻蚀掩模在形成着落区2210、2220之后从集成电路装置100上被移除。
参考图23，本发明的方法是形成刻蚀终止材料2310的一第一递增沉积于着落区2210、2220之上。本发明的形成更多层的刻蚀终止层的递增沉积的方法将描述于后文。刻蚀终止层的厚度将与着落区的深度相互关联。
图24绘示一第二刻蚀掩模被形成于刻蚀终止材料2310的第二递增沉积上。第二刻蚀掩模包括一第二组掩模区2410以及用以形成着落区的一第二组间隔开放刻蚀区2420，位于交错的介电层140以及导电层150之上。
图25绘示应用第二刻蚀掩模于交错的介电层140及导电层150上的结果。参考图25，本发明的方法可移除刻蚀终止材料2310的部份第一递增沉积以及部分的交错的介电层140及导电层150，以形成着落区2530于多个导电层150上。着落区2530并未完全覆盖叠层件130中的导电层。位于叠层件130中的介电层140及导电层150的一第二对2525被刻蚀贯穿以形成着落区2530位于第二间隔开放刻蚀区2420的下方。第二刻蚀掩模在形成着落区2530之后被移除。
参考图26，本发明的方法是形成一层刻蚀终止材料2610的第二递增沉积于着落区2210、2220、及2530之上。由于一层刻蚀终止材料2310的递增沉积已形成于着落区2210、2220之上，因此二层刻蚀终止材料其中的递增沉积形成于着落区2210、2220之上，且一层刻蚀终止材料其中的递增沉积形成于着落区2530之上。
图27绘示一第三刻蚀掩模形成于刻蚀终止材料2610的第二递增沉积上。第三刻蚀掩模包括一组掩模区2710以及一组间隔开放刻蚀区2720用以形成着落区位于交错的介电层140以及导电层150之上。
图28绘示应用第三刻蚀掩模于交错的介电层140及导电层150上的结果。参考图28，本发明的方法可移除部份刻蚀终止材料2310的第一递增沉积、部份刻蚀终止材料2610的第二递增沉积、以及部份的交错的介电层140及导电层150以形成着落区2840于多个导电层150之上。着落区2840并未完全覆盖叠层件130中的导电层。位于叠层件130中的介电层140及导电层150的一第三对2835被刻蚀贯穿以形成着落区2840位于第三组间隔开放刻蚀区2720的下方。第三刻蚀掩模在形成着落区2840之后被移除。
参考图29，本发明的方法形成刻蚀终止材料2910的一第三递增沉积于着落区2210、2220、253、及2840之上。由于刻蚀终止材料2310的第一递增沉积已形成于着落区2210、2220之上；并且刻蚀终止材料2610的第二递增沉积已形成于着落区2210、2220、及2530之上，因此，三层刻蚀终止材料的递增沉积已形成于着落区2210、2220之上；二层刻蚀终止材料的递增沉积形成于着落区2530之上；以及一层刻蚀终止材料其中的递增沉积形成于着落区2840之上。
图30绘示一第四刻蚀掩模被形成于刻蚀终止材料2910的第三递增沉积上。第三刻蚀掩模包括用以形成着落区的一第四组掩模区3010及一第四组间隔开放刻蚀区3020位于交错的介电层140以及导电层150之上。
图31绘示应用第四刻蚀掩模于交错的介电层140及导电层150上的结果。参考图31，本发明的方法可移除刻蚀终止材料2310的部份第一递增沉积、刻蚀终止材料2610的部份第二递增沉积、刻蚀终止材料2910的部份第三递增沉积、以及部份的交错的介电层140及导电层150以形成着落区3150于多个导电层150之上。着落区3150并未完全覆盖叠层件130中的导电层。位于叠层件130中的介电层140及导电层150的一第四对3145，被刻蚀贯穿以形成着落区3150位于第三组间隔开放刻蚀区3020的下方。第三刻蚀掩模在形成着落区3150之后被移除。
参考图32，本发明的方法是形成刻蚀终止材料3210的一第四递增沉积于着落区2210、2220、2530、2840、及3150之上。由于刻蚀终止材料2310的第一递增沉积已形成于着落区2210、2220之上；刻蚀终止材料2610的第二递增沉积已形成于着落区2210、2220、及2530之上；以及刻蚀终止材料2910的第三递增沉积是形成于着落区2210、2220、2530、及2840之上，因此，四层刻蚀终止材料其中的递增沉积是形成于着落区2210、2220之上；三层刻蚀终止材料其中的递增沉积是形成于着落区2530之上；二层刻蚀终止材料其中的递增沉积是形成于着落区2840之上；一层刻蚀终止材料其中的递增沉积是形成于着落区3150之上。
依照本发明的图例的图21-图23、图24-图26、图27-图29、以及图30-图32绘示通过对应的各个刻蚀掩模移除部份的交错的介电层及导电层以形成着落区的方法，以及具有渐增厚度的第一、第二、第三、以及第四刻蚀终止层的方法。更多的刻蚀终止层可通过本文所述的层层相叠的结构方法形成。举例来说，为形成夹层连接件于如图1中叠层件130的8对交错的介电层140及导电层150内，用以形成各个着落区的七层刻蚀终止层可形成渐增的厚度1、2、3、4、5、6、7、以及7，其中厚度的数字代表位于特定的着落区上的各个刻蚀终止材料的递增沉积的数字。
于刻蚀终止层形成之后，本发明的方法是填充一介电填充材料于着落区之上，并且形成包含一组掩模区及一组间隔开放刻蚀区的一接触开口(contact opening，CO)刻蚀掩模，以形成着落区且位于交错的介电层及导电层上。
本发明的方法是利用一图案化刻蚀工艺并通过CO刻蚀掩模以形成多个通孔(例如图20绘示的通孔2020a-2020h)，并延伸穿过介电填充材料及刻蚀终止层到达多个导电层(例如是导电层150)中的着落区(例如是图32绘示的着落区2210、2220、2530、2840、及3150)。图案化刻蚀工艺包括先形成一开口向下至刻蚀终止层以及将该开口向下挖以贯穿刻蚀终止层以暴露着落区。
接着，本发明的方法可通过以导电材料填充通孔至连接件表面的高度，例如是图20绘示的连接件表面2050，以形成夹层连接件。平面化工艺可施用于多个填充通孔以平面化连接件表面。因此夹层连接件会从连接件表面延伸形成至对应的导电层。本发明的方法可接着形成图案化导电线(未图示)于连接件表面的顶端上，并且连接至对应的夹层连接件。图案化导电线可为位线连接至三维层叠存储器装置中的一平面译码器。
如本文中所描述，本发明的方法是利用一组第N刻蚀掩模移除部份的交错的介电层及导电层。在利用各个第N刻蚀掩模进行刻蚀之后，本发明的方法会形成一层的刻蚀终止材料，且该层在利用其他刻蚀掩模进行刻蚀之前位于着落区上。举例来说，在通过包含如图21所示的掩模区2110及开放刻蚀区2120的第一刻蚀掩模进行刻蚀后；且在利用其他掩模，例如是包含如图24所示的掩模区2410及开放刻蚀区2420的第二刻蚀掩模，进行刻蚀之前，本发明的方法会形成刻蚀终止材料2310的一第一递增沉积于着落区上。另外举例来说，在通过包含如图24所示的掩模区2410及开放刻蚀区2420的第二刻蚀掩模进行刻蚀后；且在利用其他掩模，例如是包含如图27所示的掩模区2710及开放刻蚀区2720的第三刻蚀掩模，进行刻蚀之前，本发明的方法会形成刻蚀终止材料2610的一第二递增沉积刻蚀于着落区上。
一集成电路包括由本文上述的方法制成的多个夹层连接件。集成电路中的多个导电层连接至对应的3D存储器阵列的平面。
本发明提供一种具有厚度增加的终止层的多层垂直栓塞结构，该结构包括多个导电层与多个介电层交错相叠的叠层件，并且着落区位于叠层件中多个导电层上。着落区并未完全覆盖叠层件130中的导电层。该结构包括刻蚀终止层位于对应的着落区上。刻蚀终止层的厚度将与对应的着落区的深度相互关联。该结构包括多个通孔延伸贯穿介电填充材料及刻蚀终止层到达多个导电层中的着落区。
该结构包括：夹层连接件，穿过多个通孔连接至叠层件中的各个导电层；介电结构，位于多个介电结构中且与夹层连接件交错相叠；以及图案化导电线，位于连接件表面上刚且连接至对应的各个连接件。图案化导电线可为位线并连接至三维层叠存储器装置中的平面译码器。夹层连接件具有增加的深度，范围从第一夹层连接件的最大的深度至最后的夹层连接件的最浅的深度。介电结构具有增加的深度，范围从第一介电结构的最大的深度至最后的介电结构的最浅的深度。通过具有厚度对应夹层连接件的深度的多个刻蚀终止层，使得介电结构与多个介电层中的介电层相互分离。
于第一工艺中，多个刻蚀终止层包括N个刻蚀终止层对应N个夹层连接件。图12绘示的一实施例中的N等于8，由此可知，有8个夹层连接件形成于通孔1220a-1220h中并与8个介电结构1210a-1210h相互交错。介电结构1210a-1210h通过8个刻蚀终止层1230a-1230h与各个介电层相互分离。当n介于1至m1之间时，各个刻蚀终止层n具有一第一厚度约等于刻蚀终止层1的厚度。当n介于(m1+1)至m2之间时，各个刻蚀终止层n具有一第二厚度约等于两倍的刻蚀终止层1的厚度。当(m2+1)介于(m1+1)至N之间时，各个刻蚀终止层n具有一第三厚度约等于三倍的刻蚀终止层1的厚度。于此工艺中，m1大于1且小于m2，并且m2大于m1且小于N。
于图12中，m1等于4、m2等于6、以及N等于8。由此可知，各个刻蚀终止层1230a-1230d具有一第一厚度约等于刻蚀终止层1的厚度。各个刻蚀终止层1230e-1230f具有一第二厚度约等于两倍的刻蚀终止层1的厚度。各个刻蚀终止层1230g-1230h具有一第三厚度约等于三倍的刻蚀终止层1的厚度。
于第二工艺中，多个刻蚀终止层包括N个刻蚀终止层对应N个夹层连接件。图20绘示的一实施例中的N等于8，由此可知，有8个夹层连接件形成于通孔2020a-2020中并与8个介电结构2010a-2010h相互交错。介电结构2010a-2010h通过8个刻蚀终止层2030a-2030h与各个介电层相互分离。当n介于1至m之间时，各个刻蚀终止层n具有一第一厚度约等于刻蚀终止层1的厚度。当n介于(m+1)至N之间时，各个刻蚀终止层n具有一第二厚度约等于两倍的刻蚀终止层1的厚度。于此工艺中，m大于1且小于N。
于图20中，m等于4且N等于8。由此可知，各个刻蚀终止层1-4具有一第一厚度约等于刻蚀终止层1的厚度。各个刻蚀终止层5-8具有一第二厚度约等于两倍的刻蚀终止层1的厚度。
于第三工艺中，多个刻蚀终止层包括N个刻蚀终止层对应N个夹层连接件。举例而言，若N等于8，则有8个夹层连接件与8个介电结构相互交错。介电结构通过8个刻蚀终止层与各个介电层相互分离。当n介于1至(N-1)之间时，各个刻蚀终止层n具有一厚度约等于n倍刻蚀终止层1的厚度。而刻蚀终止层N具有一厚度约等于(N-1)倍的刻蚀终止层1的厚度。
若N等于8，则刻蚀终止层1-8的厚度约各别等于1、2、3、4、5、6、7、及7倍刻蚀终止层1的厚度。
本发明已通过详细描述较佳实施例揭露如上，然其为用以说明而非限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和随附的权利要求范围内，当可作各种的更动与组合。

Claims (20)

1.一种集成电路的制造方法，用以形成多个夹层连接件，该集成电路包括具有多个导电层及多个介电层交错相叠的一叠层件，且该多个夹层连接件是从一连接件表面延伸至该多个导电层的一对应导电层，该制造方法包括：
形成多个着落区于该叠层件中的该多个导电层上，该多个着落区并未完全覆盖该叠层件中的该多个导电层；
形成多个刻蚀终止层于对应的该多个着落区上，该多个刻蚀终止层的多个厚度将与对应的该多个着落区的多个深度相互关联；
利用一介电填充材料填充该多个着落区及该多个刻蚀终止层；
以及利用一图案化刻蚀工艺形成多个通孔延伸穿过该介电填充材料及该多个刻蚀终止层至该多个导电层中的该多个着落区。
2.根据权利要求1所述的制造方法，该图案化刻蚀工艺包括先形成一开口向下至该多个刻蚀终止层，接着将该开口向下挖以贯穿该多个刻蚀终止层。
3.根据权利要求1所述的制造方法，其中形成该多个着落区的步骤包括移除该叠层件中部分的该多个导电层及该多个介电层。
4.根据权利要求3所述的制造方法，其中移除部分的该多个导电层及该多个介电层的步骤包括：
利用一N个刻蚀掩模其中2N-1小于W且2N大于或等于W，其中W是该多个导电层的数目，且该刻蚀掩模具有一掩模区及一间隔开放刻蚀区对应至选定的该多个着落区；
对应各个该第n刻蚀掩模，其中n的范围介于1至N，刻蚀最多2n-1层或该多个着落区层数的一半的该多个导电层，使得位于该多个导电层上的该多个着落区会通过不同组合的该刻蚀掩模而暴露；以及
在使用其中至少两个刻蚀掩模刻蚀后形成该多个刻蚀终止层，以在该多个着落区上形成一刻蚀终止层，接着进行下一个刻蚀掩模的刻蚀步骤。
5.根据权利要求4所述的制造方法，形成该多个刻蚀终止层的步骤包括：在利用N个刻蚀掩模的每个刻蚀掩模进行刻蚀之后，于该多个着落区上形成该刻蚀终止层，接着进行下一个刻蚀掩模的刻蚀步骤。
6.根据权利要求1所述的制造方法，包括以一导电材料填充该多个通孔至该连接件表面的高度以形成该多个夹层连接件。
7.根据权利要求1所述的制造方法，包括形成多个图案化导电线于该连接件表面的顶端上并且连接至对应的该多个夹层连接件。
8.一种集成电路，包括如权利要求6所述的多个导电层及多个夹层连接件。
9.根据权利要求8所述的集成电路，其中该多个导电层连接至对应的一3D存储器阵列的多个平面。
10.一种包含具有增长厚度的多个终止层的一多层垂直栓塞结构的集成电路，包括：
一叠层件，包括多个导电层与多个介电层交错相叠；
多个着落区，于该叠层件中的该多个导电层上，该多个着落区并未完全覆盖该叠层件中的该多个导电层；
多个刻蚀终止层，位于对应的该多个着落区上，该多个刻蚀终止层的多个厚度与对应的该多个着落区的多个深度相互关联；
多个通孔，延伸穿过该多个刻蚀终止层至该多个导电层上的该多个着落区；以及
多个夹层连接件，通过穿过该多个通孔以连接至该叠层件中对应的该多个导电层。
11.根据权利要求10所述的集成电路，其中该多个夹层连接件具有增加的多个深度，范围从一第一夹层连接件的一最大深度至一最后夹层连接件的一最浅深度。
12.根据权利要求10所述的集成电路，更包括多个图案化导电线，位于该连接件表面上方且连接至对应的该多个夹层连接件。
13.根据权利要求10所述的集成电路，更包括多个介电结构，与该多个夹层连接件交错相叠。
14.根据权利要求13所述的集成电路，其中该多个夹层连接件具有增加的多个深度，范围从一第一夹层连接件的一最大深度至一最后夹层连接件的一最浅深度。
15.根据权利要求13所述的集成电路，该多个介电结构通过该多个刻蚀终止层与该多个介电层相互分离。
16.根据权利要求10所述的集成电路，其中：
该多个刻蚀终止层包括N层刻蚀终止层对应至N个夹层连接件；
当n介于1至m1之间时，一刻蚀终止层n具有一第一厚度等于一刻蚀终止层1的一厚度；
当n介于(m1+1)至m2之间时，该刻蚀终止层n具有一第二厚度等于两倍的该刻蚀终止层1的厚度；
当(m2+1)介于(m1+1)至N之间时，该刻蚀终止层n具有一第三厚度等于三倍的该刻蚀终止层1的厚度，
其中m1大于1且小于m2，并且m2大于m1且小于N。
17.根据权利要求10所述的集成电路，其中：
该多个刻蚀终止层包括N层刻蚀终止层对应至N个夹层连接件；
当n介于1至m之间时，一刻蚀终止层n具有一第一厚度等于一刻蚀终止层1的一厚度；
当n介于(m+1)至N之间时，该刻蚀终止层n具有一第二厚度等于两倍的该刻蚀终止层1的厚度，
其中m大于1且小于N。
18.根据权利要求10所述的集成电路，其中：
该多个刻蚀终止层包括N层刻蚀终止层对应至N个夹层连接件；
当n介于1至(N-1)之间时，一刻蚀终止层n具有一第一厚度等于n倍一刻蚀终止层1的一厚度；
而一刻蚀终止层N具有一厚度等于(N-1)倍的该刻蚀终止层1的厚度。
19.一种集成电路的制造方法，用以形成多个夹层连接件，该集成电路包括具有多个导电层及多个介电层交错相叠的一叠层件，且该多个夹层连接件是从一连接件表面延伸至该多个导电层的一对应导电层，该制造方法包括：
形成多个着落区于该叠层件中的该多个导电层上，该多个着落区并未完全覆盖该叠层件中的该多个导电层；
形成多个刻蚀终止层于对应的该多个着落区上，该多个刻蚀终止层的多个厚度将与对应的该多个着落区的多个深度相互关联；
利用一介电填充材料填充该多个着落区及该多个刻蚀终止层；
利用一图案化刻蚀工艺形成多个通孔延伸穿过该介电填充材料及该多个刻蚀终止层至该多个导电层中的该多个着落区；
以一导电材料填充该多个通孔至该连接件表面的高度以形成该多个夹层连接件；
形成多个图案化导电线于该连接件表面的顶端上并且连接至对应的该多个夹层连接件；
其中形成该多个着落区的步骤包括移除该叠层件中部分的该多个导电层及该多个介电层；以及
其中移除部分的该多个导电层及该多个介电层的步骤包括：利用一组N个刻蚀掩模其中2N-1小于W且2N大于或等于W，该多个刻蚀掩模具有一掩模区及一间隔开放刻蚀区对应至选定的该多个着落区，其中W是该多个导电层的数目；
对应各个该第n刻蚀掩模，其中n的范围介于1至N，刻蚀最多2n-1层或该着落区层数的一半的该多个导电层，使得位于该多个导电层上的该多个着落区会通过不同组合的该多个刻蚀掩模而暴露；以及
形成该多个刻蚀终止层，是在利用至少二刻蚀掩模进行刻蚀之后，形成一层的刻蚀终止材料，且该层在利用其他刻蚀掩模进行刻蚀之前位于该多个着落区上。
20.根据权利要求19所述的制造方法，其中以该导电材料填充该多个通孔后，平面化该介电填充材料以形成该连接件表面。
CN201310049535.3A 2012-08-23 2013-02-07 具有多层垂直栓塞结构的集成电路及其制造方法 Active CN103633019B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/593,328 US8736069B2 (en) 2012-08-23 2012-08-23 Multi-level vertical plug formation with stop layers of increasing thicknesses
US13/593,328 2012-08-23

Publications (2)

Publication Number Publication Date
CN103633019A true CN103633019A (zh) 2014-03-12
CN103633019B CN103633019B (zh) 2016-03-02

Family

ID=50147301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310049535.3A Active CN103633019B (zh) 2012-08-23 2013-02-07 具有多层垂直栓塞结构的集成电路及其制造方法

Country Status (2)

Country Link
US (1) US8736069B2 (zh)
CN (1) CN103633019B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374795A (zh) * 2014-08-28 2016-03-02 爱思开海力士有限公司 具有稳定结构的半导体器件及其制造方法
CN109712958A (zh) * 2017-10-25 2019-05-03 旺宏电子股份有限公司 阶梯接触结构、阶梯接触结构的制造方法以及存储器结构

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329051B2 (en) * 2010-12-14 2012-12-11 Lam Research Corporation Method for forming stair-step structures
US9214435B2 (en) * 2012-05-21 2015-12-15 Globalfoundries Inc. Via structure for three-dimensional circuit integration
US8987914B2 (en) 2013-02-07 2015-03-24 Macronix International Co., Ltd. Conductor structure and method
US8993429B2 (en) 2013-03-12 2015-03-31 Macronix International Co., Ltd. Interlayer conductor structure and method
US9117526B2 (en) 2013-07-08 2015-08-25 Macronix International Co., Ltd. Substrate connection of three dimensional NAND for improving erase performance
US9070447B2 (en) 2013-09-26 2015-06-30 Macronix International Co., Ltd. Contact structure and forming method
US8970040B1 (en) 2013-09-26 2015-03-03 Macronix International Co., Ltd. Contact structure and forming method
US9343322B2 (en) 2014-01-17 2016-05-17 Macronix International Co., Ltd. Three dimensional stacking memory film structure
CN103871965B (zh) * 2014-03-19 2017-02-08 武汉新芯集成电路制造有限公司 一种阶梯式接触孔的成型方法
US9196628B1 (en) 2014-05-08 2015-11-24 Macronix International Co., Ltd. 3D stacked IC device with stepped substack interlayer connectors
US9721964B2 (en) 2014-06-05 2017-08-01 Macronix International Co., Ltd. Low dielectric constant insulating material in 3D memory
US9437578B2 (en) * 2014-06-26 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked IC control through the use of homogenous region
US9356040B2 (en) 2014-06-27 2016-05-31 Macronix International Co., Ltd. Junction formation for vertical gate 3D NAND memory
JP6266479B2 (ja) 2014-09-12 2018-01-24 東芝メモリ株式会社 メモリシステム
TWI572016B (zh) * 2015-01-15 2017-02-21 力晶科技股份有限公司 半導體結構及其製造方法
US9673057B2 (en) 2015-03-23 2017-06-06 Lam Research Corporation Method for forming stair-step structures
US9379129B1 (en) 2015-04-13 2016-06-28 Macronix International Co., Ltd. Assist gate structures for three-dimensional (3D) vertical gate array memory structure
US9478259B1 (en) 2015-05-05 2016-10-25 Macronix International Co., Ltd. 3D voltage switching transistors for 3D vertical gate memory array
US9520402B1 (en) 2015-08-25 2016-12-13 Intel Corporation Provision of etch stop for wordlines in a memory device
US9425209B1 (en) 2015-09-04 2016-08-23 Macronix International Co., Ltd. Multilayer 3-D structure with mirror image landing regions
KR102424720B1 (ko) 2015-10-22 2022-07-25 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
US9741563B2 (en) 2016-01-27 2017-08-22 Lam Research Corporation Hybrid stair-step etch
US10446437B2 (en) 2016-10-10 2019-10-15 Macronix International Co., Ltd. Interlevel connectors in multilevel circuitry, and method for forming the same
KR102421766B1 (ko) * 2017-07-07 2022-07-18 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
US11282845B2 (en) 2017-08-24 2022-03-22 Micron Technology, Inc. Semiconductor devices comprising carbon-doped silicon nitride and related methods
US11004726B2 (en) 2017-10-30 2021-05-11 Macronix International Co., Ltd. Stairstep structures in multilevel circuitry, and method for forming the same
CN107946193B (zh) * 2017-11-23 2021-02-26 长江存储科技有限责任公司 三维存储结构制作方法、存储结构、存储器及电子设备
JP2019153693A (ja) * 2018-03-02 2019-09-12 東芝メモリ株式会社 半導体装置およびその製造方法
WO2019167687A1 (ja) * 2018-03-02 2019-09-06 東京エレクトロン株式会社 ３次元半導体記憶装置の製造方法
WO2020000296A1 (en) * 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Method of forming staircase structures for three-dimensional memory device double-sided routing
JP2020043103A (ja) * 2018-09-06 2020-03-19 キオクシア株式会社 半導体記憶装置およびその製造方法
US11211390B2 (en) * 2018-10-11 2021-12-28 International Business Machines Corporation Staircase patterning for 3D NAND devices
KR102629478B1 (ko) 2018-11-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
TWI812579B (zh) * 2022-05-12 2023-08-11 旺宏電子股份有限公司 三維記憶體結構
TWI812216B (zh) * 2022-05-12 2023-08-11 旺宏電子股份有限公司 三維記憶體結構的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055875A (zh) * 2006-03-27 2007-10-17 株式会社东芝 非易失性半导体存储器件及其制造方法
CN102468283A (zh) * 2010-11-17 2012-05-23 三星电子株式会社 存储器件及其制造方法、存储系统和多层器件

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809200B2 (ja) 1996-06-03 1998-10-08 日本電気株式会社 半導体装置の製造方法
US6475704B1 (en) 1997-09-12 2002-11-05 Canon Kabushiki Kaisha Method for forming fine structure
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP5792918B2 (ja) 2000-08-14 2015-10-14 サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニーＳａｎｄｉｓｋ ３Ｄ Ｌｌｃ 高集積メモリデバイス
US6906361B2 (en) 2002-04-08 2005-06-14 Guobiao Zhang Peripheral circuits of electrically programmable three-dimensional memory
US7081377B2 (en) 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
US6862223B1 (en) 2002-07-05 2005-03-01 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
US6828240B2 (en) 2002-08-02 2004-12-07 Advanced Micro Devices, Inc. Method of manufacturing multi-level contacts by sizing of contact sizes in integrated circuits
US6879505B2 (en) 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
DE10349750A1 (de) 2003-10-23 2005-05-25 Commissariat à l'Energie Atomique Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein
US6906940B1 (en) 2004-02-12 2005-06-14 Macronix International Co., Ltd. Plane decoding method and device for three dimensional memories
US7378702B2 (en) 2004-06-21 2008-05-27 Sang-Yun Lee Vertical memory device structures
US7315474B2 (en) 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8824205B2 (en) 2005-04-11 2014-09-02 Micron Technology, Inc. Non-volatile electronic memory device with NAND structure being monolithically integrated on semiconductor
US7420242B2 (en) 2005-08-31 2008-09-02 Macronix International Co., Ltd. Stacked bit line dual word line nonvolatile memory
JP4476919B2 (ja) 2005-12-01 2010-06-09 株式会社東芝 不揮発性記憶装置
US7781154B2 (en) * 2006-03-28 2010-08-24 Applied Materials, Inc. Method of forming damascene structure
JP2008078404A (ja) 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
KR101169396B1 (ko) 2006-12-22 2012-07-30 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
JP4945248B2 (ja) 2007-01-05 2012-06-06 株式会社東芝 メモリシステム、半導体記憶装置及びその駆動方法
JP5091491B2 (ja) 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
US20080285350A1 (en) 2007-05-18 2008-11-20 Chih Chieh Yeh Circuit and method for a three dimensional non-volatile memory
KR20090037690A (ko) 2007-10-12 2009-04-16 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
KR20090079694A (ko) 2008-01-18 2009-07-22 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2009295694A (ja) 2008-06-03 2009-12-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8829646B2 (en) 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
JP2011035237A (ja) 2009-08-04 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
TWI409852B (zh) 2009-12-31 2013-09-21 Inotera Memories Inc 利用自對準雙重圖案製作半導體元件微細結構的方法
JP2013077711A (ja) * 2011-09-30 2013-04-25 Sony Corp 半導体装置および半導体装置の製造方法
KR101981996B1 (ko) * 2012-06-22 2019-05-27 에스케이하이닉스 주식회사 반도체 소자와 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055875A (zh) * 2006-03-27 2007-10-17 株式会社东芝 非易失性半导体存储器件及其制造方法
US20110287597A1 (en) * 2006-03-27 2011-11-24 Kabushiki Kaisha Toshiba Nonvolatile semicondutor memory device and manufacturing method thereof
CN102468283A (zh) * 2010-11-17 2012-05-23 三星电子株式会社 存储器件及其制造方法、存储系统和多层器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374795A (zh) * 2014-08-28 2016-03-02 爱思开海力士有限公司 具有稳定结构的半导体器件及其制造方法
CN105374795B (zh) * 2014-08-28 2019-07-23 爱思开海力士有限公司 具有稳定结构的半导体器件及其制造方法
CN109712958A (zh) * 2017-10-25 2019-05-03 旺宏电子股份有限公司 阶梯接触结构、阶梯接触结构的制造方法以及存储器结构
CN109712958B (zh) * 2017-10-25 2021-01-05 旺宏电子股份有限公司 阶梯接触结构、阶梯接触结构的制造方法以及存储器结构

Also Published As

Publication number Publication date
US20140054789A1 (en) 2014-02-27
CN103633019B (zh) 2016-03-02
US8736069B2 (en) 2014-05-27

Similar Documents

Publication Publication Date Title
CN103633019B (zh) 具有多层垂直栓塞结构的集成电路及其制造方法
CN105321874B (zh) 形成半导体器件的方法
CN105097816B (zh) 集成电路、多层装置的结构及其制造方法
TWI579998B (zh) 半導體裝置與其形成方法
US9558994B2 (en) Semiconductor devices and methods of fabricating the same
US8633099B1 (en) Method for forming interlayer connectors in a three-dimensional stacked IC device
US10636698B2 (en) Skip via structures
US10002786B1 (en) Interconnection cells having variable width metal lines and fully-self aligned variable length continuity cuts
KR20060108601A (ko) 배선 구조의 제조방법
US9818689B1 (en) Metal-insulator-metal capacitor and methods of fabrication
CN105084291B (zh) 一种垂直型平面螺旋电感及其制备方法、电子装置
TW202016933A (zh) 記憶體元件及其製造方法
CN108630698B (zh) 半导体存储装置及其形成方法
JP2020505770A5 (zh)
CN109427669A (zh) 减少半导体制造中接触件深度变化的方法
CN108389863A (zh) 半导体存储装置以及其制作方法
KR20100001700A (ko) 반도체 소자 및 그 제조 방법
US20200020711A1 (en) Memory device and method of fabricating the same
CN106298980A (zh) 电容器结构及其制造方法
US20150325585A1 (en) Method for forming three-dimensional memory and product thereof
TWI707401B (zh) 基本原則區域中完全對準介層窗
CN105051884A (zh) 在通过间隔物蚀刻技术形成的沟槽中形成栅栏导体
TWI463934B (zh) 積體電路及其製造方法
US9123722B2 (en) Semiconductor constructions and methods of forming interconnects
US20160064269A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant