CN103531460A - 倒梯形替代栅极的制作方法 - Google Patents

倒梯形替代栅极的制作方法 Download PDF

Info

Publication number
CN103531460A
CN103531460A CN201210230815.XA CN201210230815A CN103531460A CN 103531460 A CN103531460 A CN 103531460A CN 201210230815 A CN201210230815 A CN 201210230815A CN 103531460 A CN103531460 A CN 103531460A
Authority
CN
China
Prior art keywords
inverted trapezoidal
bias power
source power
replacement gate
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210230815.XA
Other languages
English (en)
Other versions
CN103531460B (zh
Inventor
王新鹏
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210230815.XA priority Critical patent/CN103531460B/zh
Publication of CN103531460A publication Critical patent/CN103531460A/zh
Application granted granted Critical
Publication of CN103531460B publication Critical patent/CN103531460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种倒梯形替代栅极的制作方法，该方法包括：在半导体衬底上依次沉积栅氧化层和多晶硅层，在多晶硅层的表面形成图案化的光阻胶层，图案化光阻胶层所覆盖的区域定义倒梯形替代栅极上表面的宽度；以所述图案化的光阻胶层为掩膜，脉冲式刻蚀所述多晶硅层形成倒梯形替代栅极；所述脉冲式刻蚀源功率的高电平和偏置功率的低电平处于同一脉冲宽度内；或者源功率的低电平和偏置功率的高电平处于同一脉冲宽度内。采用本发明能够形成理想形状的倒梯形替代栅极。

Description

倒梯形替代栅极的制作方法
技术领域
本发明涉及半导体器件的制作技术，特别涉及一种倒梯形替代栅极的制作方法。
背景技术
目前，高介电常数绝缘材料和金属栅电极将被用于制造逻辑电路器件。
为了控制短沟道效应，更小尺寸器件要求进一步提高栅电极电容。这能够通过不断减薄栅氧化层的厚度而实现，但随之而来的是栅电极漏电流的提升。当二氧化硅作为栅氧化层，厚度低于5.0纳米时，漏电流就变得无法忍受了。解决上述问题的方法就是使用高介电常数绝缘材料取代二氧化硅，高介电常数绝缘材料可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15，采用这种材料能够进一步提高栅电容，同时栅漏电流又能够得到明显的改善。对于相同的栅氧化层厚度，将高介电常数绝缘材料与金属栅电极搭配，其栅电极漏电流将减少几个指数量级，而且用金属栅电极取代多晶硅栅电极解决了高介电常数绝缘材料与多晶硅之间不兼容的问题。
现有技术中金属栅电极的形状有多种，包括垂直（vertical）栅电极、锥形（tapered）栅电极、倒梯形（reversed trapeziform）栅电极。上述形状的栅电极如图1所示。图1中高介电常数绝缘材料作为栅氧化层101，金属栅电极102位于栅氧化层101的上方。
垂直栅电极和锥形栅电极与接触孔（CT）的对准窗口都比较小，接触孔位于金属栅电极102的上方，如果栅电极的顶部较窄，则后续制作CT时，CT较难与栅电极对准，也就是说对准窗口较小。而且在后栅极制造工艺中，所述金属栅电极需要在层间介质层中填充，所述形状的金属栅电极上口较小，所以在层间介质层中难以填充，容易在填充的位置出现孔洞（void）。
因此，倒梯形栅电极显示出极大的优势，其顶部CD较大，与CT容易对准，而且顶部较大的CD开口也便于在层间介质层中填充，不会像垂直栅电极或者锥形栅电极那样在填充的位置出现孔洞。但是，现有技术很难精确的控制梯形角度，均匀性差，从而会影响栅电极的开启电压的均匀性与连贯性，使得形成的电路器件具有较差的电性。
现有技术利用后栅极工艺制作倒梯形金属栅电极的方法包括以下步骤，下面结合图2a至图2f进行说明。
步骤21、请参阅图2a，在半导体衬底200上依次沉积具有高介电常数的栅氧化层201和多晶硅层202。高介电常数的栅氧化层201可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15。
步骤22、请参阅图2b，对多晶硅层202进行刻蚀，形成倒梯形替代栅极202’。
该步骤中采用恒定的源功率和偏置功率对多晶硅层进行刻蚀。
步骤23、请参阅图2c，在倒梯形替代栅极202’的两侧形成侧壁层203，以所述侧壁层203和倒梯形替代栅极202’为掩膜，在半导体衬底200中形成源漏区204。
步骤24、请参阅图2d，在半导体衬底200上，未形成有栅氧化层201和倒梯形替代栅极202’的位置沉积层间介质层205，所述层间介质层205经过化学机械研磨（CMP）之后的高度与倒梯形替代栅极202’齐平。
步骤25、请参阅图2e，去除倒梯形替代栅极202’。
步骤26、请参阅图2f，在去除倒梯形替代栅极202’的位置沉积形成倒梯形金属栅电极206。沉积时该金属栅电极材料还会覆盖层间介质层205的表面，然后通过CMP，对层间介质层205表面上的金属栅电极材料进行抛光，最终形成倒梯形金属栅电极206。其中，作为金属栅电极的材料可以为钛（Ti）、氮化钛（TiN）、钽（Ta）、氮化钽（TaN）中的任意两种或者三种的组合。
需要说明的是，形成倒梯形替代栅极是形成倒梯形金属栅电极的关键，上述步骤22中，形成倒梯形替代栅极，采用恒定的源功率和偏置功率进行刻蚀的方法，很难控制形成理想的形状，侧壁比较陡，底部内角一般在90～91度，而且所形成的倒梯形替代栅极的侧壁粗糙度很高，因此使得最终的倒梯形金属栅电极也具有如此的缺陷，从而影响到其工作时的性能。
发明内容
有鉴于此，本发明提供一种倒梯形替代栅极的制作方法，能够形成理想形状的倒梯形替代栅极。
本发明的技术方案是这样实现的：
一种倒梯形替代栅极的制作方法，该方法包括：
在半导体衬底上依次沉积栅氧化层和多晶硅层，在多晶硅层的表面形成图案化的光阻胶层，图案化光阻胶层所覆盖的区域定义倒梯形替代栅极上表面的宽度；
以所述图案化的光阻胶层为掩膜，脉冲式刻蚀所述多晶硅层形成倒梯形替代栅极；所述脉冲式刻蚀源功率的高电平和偏置功率的低电平处于同一脉冲宽度内；或者源功率的低电平和偏置功率的高电平处于同一脉冲宽度内。
所述脉冲式刻蚀源功率的脉冲波和偏置功率的脉冲波为矩形波，且矩形波的高电平和低电平之间渐变。
源功率的范围为300～1500瓦；偏置功率的范围为2000～200瓦。
当源功率的高电平和偏置功率的低电平处于同一脉冲宽度，形成各向同性刻蚀，源功率的范围为1000～1500瓦，偏置功率的范围为200～300瓦；当源功率的低电平和偏置功率的高电平处于同一脉冲宽度，形成各向异性刻蚀，源功率的范围为300～800瓦，偏置功率的范围为1500～2000瓦。
所述各向同性刻蚀的气体包括含氟类气体；所述各向异性刻蚀的气体包括含氟类气体和氧气，其中氧气的流量为5～10标准立方厘米每分钟。
所述脉冲波的周期为0.1～5秒，形成倒梯形替代栅极的脉冲式刻蚀时间为2～100秒。
所述脉冲波的周期为3秒，形成倒梯形替代栅极的脉冲式刻蚀时间为60秒。
所述倒梯形替代栅极的底部内角范围为90～93度。
从上述方案可以看出，本发明对多晶硅层进行刻蚀形成倒梯形替代栅极时，采用脉冲式刻蚀，源功率和偏置功率都是脉冲波，而且源功率高时，偏置功率低，反之，偏置功率高时，源功率低。这样，恰好形成交替变换的各向同性刻蚀和各向异性刻蚀，逐渐打磨替代栅极侧壁，从而使替代栅极达到理想形状。
附图说明
图1为垂直栅电极、锥形栅电极和倒梯形栅电极的结构示意图。
图2a至2f为现有技术中利用后栅工艺制作倒梯形金属栅电极的具体过程的结构示意图。
图3为本发明制作倒梯形替代栅极的方法流程图。
图4为本发明实施例一源功率和偏置功率的矩形波示意图。
图5为本发明实施例二源功率和偏置功率的矩形波示意图。
图6为现有技术形成的倒梯形替代栅极和本发明形成的倒梯形替代栅极比较示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
本发明制作倒梯形替代栅极的方法流程图如图3所示，其包括以下步骤：
步骤31、在半导体衬底上依次沉积栅氧化层和多晶硅层，在多晶硅层的表面形成图案化的光阻胶层，图案化光阻胶层所覆盖的区域定义倒梯形替代栅极上表面的宽度；
其中，栅氧化层可以为具有高介电常数的栅氧化层，高介电常数的栅氧化层可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15。所述倒梯形替代栅极的高度根据具体制程而定，不同的应用可以有不同的数值，沉积多晶硅层的高度定义倒梯形替代栅极的高度。
步骤32、以所述图案化的光阻胶层为掩膜，脉冲式刻蚀所述多晶硅层形成倒梯形替代栅极；所述脉冲式刻蚀源功率的高电平和偏置功率的低电平处于同一脉冲宽度内；或者源功率的低电平和偏置功率的高电平处于同一脉冲宽度内。
图4为本发明实施例一源功率和偏置功率的矩形波示意图。从图4可以看出，源功率和偏置功率的矩形波具有相同的周期T，重要的是，当源功率具有高电平时，偏置功率具有低电平，此时刻蚀为各向同性刻蚀。源功率控制横向刻蚀，偏置功率控制纵向刻蚀，所以当源功率高，偏置功率低时，横向刻蚀速率较快；同理，当源功率具有低电平时，偏置功率具有高电平，此时刻蚀为各向异性刻蚀。源功率控制横向刻蚀，偏置功率控制纵向刻蚀，所以当源功率低，偏置功率高时，纵向刻蚀速率较快。这样，横向刻蚀和纵向刻蚀交替进行，逐渐打磨替代栅极的侧壁，形成上宽下窄的倒梯形。
具体的，源功率的范围为300～1500瓦，即功率A的最小值为300瓦，功率B的最大值为1500瓦；偏置功率的范围为2000～200瓦，即功率C的最小值为200瓦，功率D的最大值为2000瓦。当源功率的高电平和偏置功率的低电平处于同一脉冲宽度，形成各向同性刻蚀，源功率的范围为1000～1500瓦，偏置功率的范围为200～300瓦；当源功率的低电平和偏置功率的高电平处于同一脉冲宽度，形成各向异性刻蚀，源功率的范围为300～800瓦，偏置功率的范围为1500～2000瓦。各向同性刻蚀的气体包括含氟类气体；各向异性刻蚀的气体包括含氟类气体和氧气，其中氧气的流量为5～10标准立方厘米每分钟。也就是说，在t1～t2时间内，源功率低，偏置功率高，所以为各向异性刻蚀，这时，在通入含氟类气体的基础上，通入氧气，氧气能够保护刻蚀侧壁，使这个时间段内的刻蚀不会横向刻蚀。在下一个时间段t2～t3，源功率高，偏置功率低，所以为各向同性刻蚀，这时，只通入含氟类气体。含氟类气体可以为四氟化碳（CF4）、六氟化硫（SF6）或三氟化氮（NF3），除含氟类气体外，刻蚀多晶硅层还可以是氯气（Cl2）等。经过一定时间的脉冲式刻蚀后，所形成的倒梯形替代栅极的底部内角范围为90～93度，且具有较低的侧壁粗糙度。一般脉冲波的周期为0.1～5秒，形成倒梯形替代栅极的脉冲式刻蚀时间为2～100秒。优选的，脉冲波的周期为3秒，形成倒梯形替代栅极的脉冲式刻蚀时间为60秒。
至此，本发明的倒梯形的替代栅极已经形成完毕。
另外，在矩形波的同一周期内，高电平的脉冲宽度与低电平的脉冲宽度可以相同，也可以不同。对于源功率（偏置功率），不同周期的高电平（低电平）可以相同，也可以不同。只要确保在同一脉冲宽度内，源功率高，偏置功率低，或者源功率低，偏置功率高即可。图5为本发明实施例二源功率和偏置功率的矩形波示意图。如图5所示，源功率高电平的脉冲宽度为TimeX，低电平的脉冲宽度为Time Y，X≠Y；偏置功率的高电平大小随周期的增加逐渐变小。从图5可以看出，本发明脉冲式刻蚀偏置功率和源功率的设置比较灵活，主要用于实现交替进行的横向刻蚀和纵向刻蚀，使替代栅极逐渐达到理想的倒梯形。
进一步地，从图4和图5可以看出，矩形波的高电平和低电平之间渐变，其目的是均匀过度,包括在大功率下和小功率下刻蚀多晶硅层的等离子体的均匀过度，进而才可以得到均匀过度的倒梯形侧壁形貌。因此，设置矩形波的高电平和低电平之间渐变，进一步优化了倒梯形替代栅极的形貌。
图6为现有技术形成的倒梯形替代栅极和本发明形成的倒梯形替代栅极比较示意图。现有技术中，倒梯形的侧壁粗糙不平，且侧壁角度比较陡，几乎是垂直状态，而本发明的倒梯形侧壁均匀性比较高，而且侧壁角度比较平缓。从上述比较可以看出，采用本发明的脉冲式刻蚀达到了很好的效果，后续形成的金属栅电极也因此具有理想的倒梯形，从而优化了电路器件性能。
接下来，步骤33至步骤36为按照现有技术的方法，在倒梯形替代栅极的基础上，形成倒梯形金属栅电极。
步骤33、在倒梯形替代栅极的两侧形成侧壁层，以所述侧壁层和倒梯形替代栅极为掩膜，在半导体衬底中形成源漏区。其中，侧壁层可以为氮化层、或者氧化层、或者两者的叠层等。
步骤34、在半导体衬底上未形成有倒梯形替代栅极的位置沉积层间介质层，所述层间介质层经过化学机械研磨之后的高度与倒梯形替代栅极齐平。
层间介质层的材料也可以有多种，例如氧化层或者氮化层，本发明实施例中为氧化层。
步骤35、将所述倒梯形替代栅极去除。
本发明实施例中去除倒梯形替代栅极可以采用干法刻蚀，也可以采用湿法刻蚀。其中，干法刻蚀的气体可以包含六氟化硫（SF6）或氯气（Cl2）；湿法刻蚀，具体可以采用硝酸和氢氟酸的混合溶液去除。无论干法刻蚀还是湿法刻蚀，都可以确保去除倒梯形替代栅极的同时，不对其两侧的层间介质层进行刻蚀。
步骤36、在去除倒梯形替代栅极的位置沉积形成倒梯形金属栅电极。
沉积时该金属栅电极材料还会覆盖层间介质层的表面，然后通过CMP，对层间介质层表面上的金属栅电极材料进行抛光，最终形成倒梯形金属栅电极。其中，作为金属栅电极的材料可以为钛（Ti）、氮化钛（TiN）、钽（Ta）、氮化钽（TaN）中的任意两种或者三种的组合。
需要说明的是，高介电常数的栅氧化层可以在本发明的步骤31中就沉积形成，也可以在步骤31中仍然形成常规的由氧化物构成的栅氧化层，后续在沉积金属栅电极的材料之前，将常规栅氧化层去除，然后在该位置上沉积高介电常数的栅氧化层即可。由于本发明的关键不在于此，所以只以一种方式为例进行流程上的说明。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (8)

1.一种倒梯形替代栅极的制作方法，该方法包括：
在半导体衬底上依次沉积栅氧化层和多晶硅层，在多晶硅层的表面形成图案化的光阻胶层，图案化光阻胶层所覆盖的区域定义倒梯形替代栅极上表面的宽度；
以所述图案化的光阻胶层为掩膜，脉冲式刻蚀所述多晶硅层形成倒梯形替代栅极；所述脉冲式刻蚀源功率的高电平和偏置功率的低电平处于同一脉冲宽度内；或者源功率的低电平和偏置功率的高电平处于同一脉冲宽度内。
2.如权利要求1所述的方法，其特征在于，所述脉冲式刻蚀源功率的脉冲波和偏置功率的脉冲波为矩形波，且矩形波的高电平和低电平之间渐变。
3.如权利要求1或2所述的方法，其特征在于，源功率的范围为300～1500瓦；偏置功率的范围为2000～200瓦。
4.如权利要求3所述的方法，其特征在于，当源功率的高电平和偏置功率的低电平处于同一脉冲宽度，形成各向同性刻蚀，源功率的范围为1000～1500瓦，偏置功率的范围为200～300瓦；当源功率的低电平和偏置功率的高电平处于同一脉冲宽度，形成各向异性刻蚀，源功率的范围为300～800瓦，偏置功率的范围为1500～2000瓦。
5.如权利要求4所述的方法，其特征在于，所述各向同性刻蚀的气体包括含氟类气体；所述各向异性刻蚀的气体包括含氟类气体和氧气，其中氧气的流量为5～10标准立方厘米每分钟。
6.如权利要求2所述的方法，其特征在于，所述脉冲波的周期为0.1～5秒，形成倒梯形替代栅极的脉冲式刻蚀时间为2～100秒。
7.如权利要求6所述的方法，其特征在于，所述脉冲波的周期为3秒，形成倒梯形替代栅极的脉冲式刻蚀时间为60秒。
8.如权利要求1所述的方法，其特征在于，所述倒梯形替代栅极的底部内角范围为90～93度。
CN201210230815.XA 2012-07-05 2012-07-05 倒梯形替代栅极的制作方法 Active CN103531460B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210230815.XA CN103531460B (zh) 2012-07-05 2012-07-05 倒梯形替代栅极的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210230815.XA CN103531460B (zh) 2012-07-05 2012-07-05 倒梯形替代栅极的制作方法

Publications (2)

Publication Number Publication Date
CN103531460A true CN103531460A (zh) 2014-01-22
CN103531460B CN103531460B (zh) 2016-03-30

Family

ID=49933379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210230815.XA Active CN103531460B (zh) 2012-07-05 2012-07-05 倒梯形替代栅极的制作方法

Country Status (1)

Country Link
CN (1) CN103531460B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097687A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN105513969A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740332A (zh) * 2008-11-13 2010-06-16 中芯国际集成电路制造(北京)有限公司 一种半导体元件的蚀刻方法
CN101930179A (zh) * 2009-06-19 2010-12-29 中芯国际集成电路制造(上海)有限公司 钝化光刻胶表面的方法以及光刻方法
CN102041508A (zh) * 2009-10-23 2011-05-04 中芯国际集成电路制造(上海)有限公司 刻蚀沟槽的方法
CN102412128A (zh) * 2010-09-17 2012-04-11 中芯国际集成电路制造(上海)有限公司 倒梯形替代栅极及倒梯形金属栅电极的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740332A (zh) * 2008-11-13 2010-06-16 中芯国际集成电路制造(北京)有限公司 一种半导体元件的蚀刻方法
CN101930179A (zh) * 2009-06-19 2010-12-29 中芯国际集成电路制造(上海)有限公司 钝化光刻胶表面的方法以及光刻方法
CN102041508A (zh) * 2009-10-23 2011-05-04 中芯国际集成电路制造(上海)有限公司 刻蚀沟槽的方法
CN102412128A (zh) * 2010-09-17 2012-04-11 中芯国际集成电路制造(上海)有限公司 倒梯形替代栅极及倒梯形金属栅电极的制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097687A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN105097687B (zh) * 2014-05-04 2017-11-03 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN105513969A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105513969B (zh) * 2014-09-26 2018-12-21 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Also Published As

Publication number Publication date
CN103531460B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
CN102412128B (zh) 倒梯形替代栅极及倒梯形金属栅电极的制作方法
US8679909B2 (en) Recessing and capping of gate structures with varying metal compositions
CN102569050B (zh) 一种金属栅极的形成方法
US10515860B2 (en) Replacement gate process for semiconductor devices
TWI416609B (zh) 電漿處理系統之用於將遮罩底切及凹口減至最少的方法
JP2006511932A (ja) ミラー容量及びスイッチング損失を低減するために改良されたｍｏｓゲートを有する装置およびその製造方法
CN102347227B (zh) 一种金属栅极的形成方法
CN102024848A (zh) 用于功率器件的沟槽结构及其制造方法
CN103681604A (zh) 带有自对准接触孔的半导体器件及其制备方法
KR20140003865A (ko) 반도체 장치의 캐패시터 제조방법
KR101205161B1 (ko) 반도체 소자 및 그 형성방법
CN102412127B (zh) “t”形金属栅电极的制作方法
CN104733313A (zh) 鳍式场效应晶体管的形成方法
CN103531460B (zh) 倒梯形替代栅极的制作方法
CN111627820B (zh) 屏蔽栅场效应晶体管及其制备方法
CN102054674B (zh) 金属栅电极和金属栅电极的制作方法
US8673759B2 (en) Dry etch polysilicon removal for replacement gates
CN109087907A (zh) 一种半导体器件及其制造方法
KR20130074246A (ko) 반도체 장치의 캐패시터 제조방법
CN106229296A (zh) 阵列基板中金属层的形成方法以及tft阵列基板
CN102479746B (zh) 减少金属栅电极和接触孔之间寄生电容的方法
CN112908840A (zh) 半导体结构及其形成方法、存储器
CN210837653U (zh) 半导体结构和存储器
CN105336676A (zh) 接触插塞的形成方法
CN105633011A (zh) 互连结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant