CN103530198B - 数据储存装置与闪存操作方法 - Google Patents

数据储存装置与闪存操作方法 Download PDF

Info

Publication number
CN103530198B
CN103530198B CN201210298530.XA CN201210298530A CN103530198B CN 103530198 B CN103530198 B CN 103530198B CN 201210298530 A CN201210298530 A CN 201210298530A CN 103530198 B CN103530198 B CN 103530198B
Authority
CN
China
Prior art keywords
storage
system information
type system
read
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210298530.XA
Other languages
English (en)
Other versions
CN103530198A (zh
Inventor
萧力硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN103530198A publication Critical patent/CN103530198A/zh
Application granted granted Critical
Publication of CN103530198B publication Critical patent/CN103530198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

数据储存装置以及闪存操作方法。所揭露的数据储存装置包括一闪存以及一控制器。该闪存包括一储存空间，其中存有第一储存式系统信息以及第二储存式系统信息。第二储存式系统信息的数据态样判别较第一储存式系统信息宽松。该控制器用于读取该闪存的该储存空间、并对读取到的数据执行一错误检查与校正程序。该控制器系根据上述第一与第二储存式系统信息中先行通过该错误检查与校正程序者操作该闪存。

Description

数据储存装置与闪存操作方法
技术领域
本发明有关于数据储存装置以及闪存的操作方法。
背景技术
闪存为常见的非挥发性储存技术，牵涉电性抹除与编程。一种常见实施方式系以与非门(NAND gates)实现储存单元。
在闪存的读写电路操作下，一储存单元可存有单一位元的数据(称为单阶储存单元，Single-Level Cell，简称SLC)，或者，一储存单元可存有多位元的数据(称为多阶储存单元，Multi-Level Cell，简称MLC)。图1A以及图1B以储存单元不同状态的电位分布机率说明单阶储存操作与多阶储存操作的不同。
参考图1A，单阶储存单元(SLC)的数值’0’与数值’1’判别系基于一参考电位Vref_SLC。
参考图1B，多阶储存单元(MLC)储存的二位元数值’00’、’01’、’10’与’11’各有对应的电位区间。然而，与图1B所讨论的多阶储存操作通常需以一强写入(strong page)以及一弱写入(weak page)两阶段程序化一储存单元─一储存单元系先经该强写入呈单位元数值后，再经该弱写入呈双位元数值。图1C显示一多阶储存操作的强写入使一储存单元在不同状态下有何种机率分布，其中，数值’0’与数值’1’的判别系基于一参考电位Vref_MLC_SP，不同于图1A单阶储存技术的参考电位Vref_SLC。
整理之，储存单元的数值判断所需的参考电位系与当初作用在该储存单元上的储存操作相关。为了准确读取储存单元，单阶储存操作所写入的内容需以参考电位Vref_SLC作数据态样判别标准，而多阶储存操作的强写入所程序化的内容需以参考电位Vref_MLC_SP作数据态样判别标准。然而，这样的读-写对应设计很容易被断电事件、或重置程序给打乱，造成闪存的操作出错。
发明内容
本发明系揭露一种数据储存装置以及闪存操作方法。
根据本发明一种实施方式所实现的一数据储存装置包括一闪存以及一控制器。该闪存包括一储存空间，其中存有第一储存式系统信息以及第二储存式系统信息。第二储存式系统信息的数据态样判别较第一储存式系统信息宽松。该控制器用于读取该闪存的该储存空间、并对读取到的数据执行一错误检查与校正程序。该控制器系根据上述第一与第二储存式系统信息中先行通过该错误检查与校正程序者操作该闪存。所揭露技术无须对应储存操作限定读取操作。
根据本发明另一种实施方式所实现的一闪存操作方法包括以下步骤：于一闪存的一储存空间储存一第一储存式系统信息以及一第二储存式系统信息；读取该闪存的该储存空间、并对读取到的数据执行一错误检查与校正程序；以及根据上述第一与第二储存式系统信息中先行通过该错误检查与校正程序者操作该闪存。上述第二储存式系统信息的数据态样判别较上述第一储存式系统信息宽松。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合所附图示，详细说明如下。
附图说明
图1A以及图1B以储存单元不同状态的电位分布机率说明单阶储存操作与多阶储存操作的不同；
图1C显示一多阶储存操作的强写入使一储存单元在不同状态下有何种机率分布；
图2以方块图图解根据本发明一种实施方式所实现一数据储存装置200；
图3根据本发明一种实施方式图解第一储存式系统信息Sys_Info1或第二储存式系统信息Sys_Info2的内容结构；
图4以流程图说明控制器204如何回应主机208所执行的一开卡程序；以及
图5以流程图图解数据储存装置200的复电/重置程序。
主要元件符号说明
200~数据储存装置；
202~闪存；
204~控制器；
206~储存空间；
208~读写电路；
210~主机；
BLK~区块；
Data_Blocks~数据区块；
ISP~系统内程序；
Page0…PageN~页；
S402…S408~步骤；
S502…S508~步骤；
Sys_Info1、Sys_Info2~第一、第二储存式系统信息；
Tag~标签，标示区块BLK所储存的乃系统信息；
VCC、VCCQ~电源；
Vref_MLC_SP~参考电位，用作多阶储存操作的强写入的数值判别；
Vref_SLC~单阶储存单元的数值判别的参考电位；以及
Vt~储存单元的电位。
具体实施方式
图2以方块图图解根据本发明一种实施方式所实现一数据储存装置200，其中包括一闪存202以及一控制器204。该闪存202包括一储存空间206以及一读写电路208。数据储存装置200可连结一主机210，随着该主机210上执行的应用程序动作。
储存空间206内的储存单元可以与非门(NAND gates)等逻辑闸实现。储存空间206可划分为多个区块(blocks)，除了包括数据区块Data_Blocks外，更存有第一储存式系统信息Sys_Info1以及第二储存式系统信息Sys_Info2。第一储存式系统信息Sys_Info1以及第二储存式系统信息Sys_Info2储存的皆是闪存202操作所需的基本信息，然而，系以不同储存操作存入该储存空间206。藉由不同的储存操作，第二储存式系统信息Sys_Info2的数据态样判别较第一储存式系统信息Sys_Info1宽松。
控制器204可包括一微控制器以及储存一韧体的一唯读记忆体；微控制器可执行韧体操作该闪存202。在所揭露技术中，该控制器204会读取该闪存202的该储存空间206(可透过该读取电路208实现)、并对读取到的数据执行一错误检查与校正(Error Checkingand Correction，ECC)程序。该控制器204系根据上述第一与第二储存式系统信息Sys_Info1与Sys_Info2中先行通过该错误检查与校正程序者操作该闪存202。
以上设计使得闪存202系统信息的读取操作无须限定对应其储存操作。数据储存装置200可正确应付断电事件、重置程序…等。
此段落讨论该读写电路208。读写电路208可对储存空间206内的储存单元提供一单阶储存操作(对应图1A所示技术)或一多阶储存操作(对应图1B所示技术)。读写电路208所提供的单阶储存操作系用于程序化一储存单元储存单位元数据，使的为单阶储存单元(Single Level Cell，SLC)。读写电路208所提供的多阶储存操作系以一强写入(strongpage)以及一弱写入(weak page)两阶段程序化一储存单元储存多位元数据，使的为多阶储存单元(Multi-Level Cell，MLC)。关于该多阶储存操作，该储存单元系先经该强写入呈单位元数值后，再经该弱写入呈双位元数值。
参考图1A与图1C，相较于多阶储存操作的强写入的数据态样判别标准Vref_MLC_SP，单阶储存操作的数据态样判别标准Vref_SLC数值较高、系以较宽松方式辨识数值’0’与数值’1’。在一种实施方式中，第一储存式系统信息Sys_Info1系经该读写电路208的上述多阶储存操作的该强写入储存至该储存空间206，且上述第二储存式系统信息Sys_Info2系经该读写电路208的该单阶储存操作储存至该储存空间206。
在一种实施方式中，该控制器204系根据该主机210执行的一开卡程序(例如，执行一Mass Production Tool)操作该读写电路208以该多阶储存操作的该强写入程序化该储存空间206形成上述第一储存式系统信息Sys_Info1。此外，该控制器204更根据该开卡程序操作该读写电路208以该单阶储存操作程序化该储存空间206形成上述第二储存式系统信息Sys_Info2。
此段落讨论系统信息可能的结构。在一种实施方式中，第一储存式系统信息Sys_Info1以及第二储存式系统信息Sys_Info2可各自占据一区块(block)的空间。图3图解其可能结构。如图所示，一区块BLK的第一页Page0起始处可储存一标签Tag，标示此区块BLK所储存的乃系统信息(即闪存202操作所需的基本信息)。后续页Page1…PageN可储存闪存202的物理特征；例如，物理页尺寸、ECC程序所需的位元数量、有无DDR设计、区块范围…等。区块BLK剩余空间则可储存一系统内程序(In-System Program)ISP。
此段落讨论一种断电事件。如图2所示，控制器204与闪存202系由电源VCCQ与VCC分开供电。关于电源VCCQ断电但电源VCC电力正常的状况，复电后，控制器204需自储存空间206重新读取系统信息，而一直供应有正常电力的读取电路208可能处于任何读取设定(视控制器204断电前对该读取电路208的操作而定，可能为对应单阶储存操作的读取设定、或者对应多阶储存操作的强写入的读取设定)。藉由本案所揭露技术，无论读取电路208的读取设定为何，第一储存式系统信息Sys_Info1(由多阶储存操作的强写入程序化)以及第二储存式系统信息Sys_Info2(由单阶储存操作程序化)中至少有一者可通过错误检查与校正(ECC)程序。如此一来，控制器204必然可以正确自储存空间206取得系统信息，不受限于读取电路208的读取设定。
此段落讨论一重置事件。读取电路208的读取设定可具有自动调整机制，自动随着储存单元的制程偏移有所调整；例如，判别一储存单元的数值’0’与数值’1’的参考电位可能随着制程偏移微调。倘若主机210下达重置指令，控制器204需重新读取系统信息。藉由本案所揭露技术，无论读取电路208的读取设定如何微调，第一储存式系统信息Sys_Info1以及第二储存式系统信息Sys_Info2中至少有一者可通过错误检查与校正(ECC)程序。如此一来，控制器204必然可以正确自储存空间206取得系统信息，不受限于读取电路208的读取设定的微调状况。
关于主机210所执行的一开卡程序，图4以流程图说明控制器204的操作。于步骤S402，控制器204切换该读取电路208提供多阶储存操作的强写入操作。于步骤S404，控制器204以该读取电路208将系统信息(可为图3所示结构)写入储存空间206，形成第一储存式系统信息Sys_Info1。于步骤S406，控制器204切换该读取电路208提供单阶储存操作。于步骤S408，控制器204以该读取电路208将系统信息(可为图3所示结构)写入储存空间206，形成第二储存式系统信息Sys_Info2。所示流程图并不意图限定第一与第二储存式系统信息Sys_Info1与Sys_Info2的写入顺序或位置。在另外一种实施方式中，步骤S406与S408可设计在步骤S402与S404的前。
图5以流程图图解数据储存装置200的复电/重置程序。于步骤S502，控制器204读取储存空间206，取得一初始区块。于步骤S504，控制器204对读取到的数据作错误检查与校正(ECC)。于步骤S506，控制器204判断读取到的数据是否通过错误检查与校正，为系统信息。若确认取得系统信息，流程进入步骤S508，控制器204系根据系统信息操作闪存202。若步骤S506判定系统信息取得失败，流程进入步骤S510，控制器204再次读取储存空间206，取得下一区块，再次进行步骤S504与步骤S506。
控制器204除了以微处理器执行韧体实现外，其对该闪存202的操作更可以软体方式由一电脑系统执行实现、或者采用软硬体共同设计方式实现。该闪存202的操作方法亦属于本案所欲保护的范围。
根据本发明一种实施方式所实现的一闪存操作方法包括以下步骤：于一闪存202的一储存空间206储存一第一储存式系统信息Sys_Info1以及一第二储存式系统信息Sys_Info2；读取该闪存202的该储存空间206、并对读取到的数据执行一错误检查与校正(ECC)程序；以及根据上述第一与第二储存式系统信息Sys_Info1与Sys_Info2中先行通过该错误检查与校正(ECC)程序者操作该闪存202。上述第二储存式系统信息Sys_Info2的数据态样判别较上述第一储存式系统信息Sys_Info1宽松。
在一种实施方式中，第一储存式系统信息Sys_Info1可以闪存202内一读写电路208提供的一多阶储存操作的一强写入程序化形成，且该第二储存式系统信息Sys_Info2可以该读写电路208提供的上述单阶储存操作程序化形成。第一与第二储存式系统信息Sys_Info1与Sys_Info2的程序化可由一主机210所执行的一开卡程序(MP too;)指示。第一与第二储存式系统信息Sys_Info1与Sys_Info2的内容结构可如图3所示。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (6)

1.一种数据储存装置，包括：
一闪存，包括一储存空间存有一第一储存式系统信息以及一第二储存式系统信息，上述第二储存式系统信息的数据态样判别较上述第一储存式系统信息宽松；以及
耦接该闪存的一控制器，用以读取该闪存的该储存空间、并对读取到的数据执行一错误检查与校正程序，以根据上述第一与第二储存式系统信息中先行通过该错误检查与校正程序者操作该闪存；
其中：
该闪存更包括一读写电路；
该读写电路提供一多阶储存操作，系以一强写入以及一弱写入两阶段程序化一储存单元储存多位元数据；且
该读写电路更提供一单阶储存操作程序化一储存单元储存单位元数据；
其中：
上述第一储存式系统信息系经该读写电路的上述多阶储存操作的该强写入储存至该储存空间；且
上述第二储存式系统信息系经该读写电路的该单阶储存操作储存至该储存空间。
2.如权利要求1所述的数据储存装置，其中：
该控制器系根据一主机执行的一开卡程序操作该读写电路以该多阶储存操作的该强写入程序化该储存空间形成上述第一储存式系统信息；且
该控制器更根据该开卡程序操作该读写电路以该单阶储存操作程序化该储存空间形成上述第二储存式系统信息。
3.如权利要求1所述的数据储存装置，其中上述第一与第二储存式系统信息各自包括：
一标签，作为系统信息的标示；
闪存物理特征；以及
系统内程序。
4.一种闪存操作方法，包括：
于一闪存的一储存空间储存一第一储存式系统信息以及一第二储存式系统信息，上述第二储存式系统信息的数据态样判别较上述第一储存式系统信息宽松；
读取该闪存的该储存空间、并对读取到的数据执行一错误检查与校正程序；以及
根据上述第一与第二储存式系统信息中先行通过该错误检查与校正程序者操作该闪存；
以该闪存的一读写电路提供的一多阶储存操作的一强写入程序化该储存空间形成上述第一储存式系统信息；以及
以该读写电路提供的一单阶储存操作程序化该储存空间形成上述第二储存式系统信息；
其中：
该读写电路所提供的该多阶储存操作系以该强写入以及一弱写入两阶段程序化一储存单元储存多位元数据；且
该读写电路所提供该单阶储存操作用于程序化一储存单元储存单位元数据。
5.如权利要求4所述的闪存操作方法，包括：
根据一主机执行的一开卡程序操作该闪存的一读写电路以一多阶储存操作的一强写入程序化该储存空间形成上述第一储存式系统信息；且
根据该开卡程序操作该读写电路以一单阶储存操作程序化该储存空间形成上述第二储存式系统信息。
6.如权利要求4所述的闪存操作方法，其中上述第一与第二储存式系统信息各自包括：
一标签，作为系统信息的标示；
闪存物理特征；以及
系统内程序。
CN201210298530.XA 2012-07-05 2012-08-21 数据储存装置与闪存操作方法 Active CN103530198B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101124173 2012-07-05
TW101124173A TWI460586B (zh) 2012-07-05 2012-07-05 資料儲存裝置與快閃記憶體操作方法

Publications (2)

Publication Number Publication Date
CN103530198A CN103530198A (zh) 2014-01-22
CN103530198B true CN103530198B (zh) 2017-04-12

Family

ID=49879406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210298530.XA Active CN103530198B (zh) 2012-07-05 2012-08-21 数据储存装置与闪存操作方法

Country Status (3)

Country Link
US (1) US9170937B2 (zh)
CN (1) CN103530198B (zh)
TW (1) TWI460586B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104050107B (zh) * 2013-03-12 2017-01-25 光宝电子(广州)有限公司 固态储存装置及遭遇低电压时的数据处理方法
TWI544490B (zh) * 2015-02-05 2016-08-01 慧榮科技股份有限公司 資料儲存裝置及其資料維護方法
TWI564716B (zh) * 2015-10-08 2017-01-01 光寶電子（廣州）有限公司 固態儲存裝置及其相關資料寫入方法
KR102407437B1 (ko) 2015-12-30 2022-06-10 삼성전자주식회사 불휘발성 메모리 모듈을 포함하는 메모리 시스템 및 전자 장치
TWI631456B (zh) * 2016-10-07 2018-08-01 慧榮科技股份有限公司 資料儲存裝置及資料維護方法
TWI658405B (zh) * 2017-03-17 2019-05-01 合肥兆芯電子有限公司 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元
TWI643191B (zh) * 2017-11-13 2018-12-01 慧榮科技股份有限公司 用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置
CN113918081B (zh) * 2020-07-08 2024-03-26 慧荣科技股份有限公司 计算机可读取存储介质、配置可靠命令的方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1905070A (zh) * 2005-07-28 2007-01-31 三星电子株式会社 能够存储多比特数据和单比特数据的闪存设备
US20090024899A1 (en) * 2007-07-16 2009-01-22 Robert Alan Reid System and Method for Providing Data Integrity in a Non-Volatile Memory System
TW200935423A (en) * 2008-02-05 2009-08-16 Phison Electronics Corp System, controller and method for data storage
US20100122016A1 (en) * 2008-11-12 2010-05-13 Micron Technology Dynamic slc/mlc blocks allocations for non-volatile memory
TW201214454A (en) * 2010-09-17 2012-04-01 Phison Electronics Corp Memory storage device, memory controller thereof, and method for generating log likelihood ratio thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173859B2 (en) * 2004-11-16 2007-02-06 Sandisk Corporation Faster programming of higher level states in multi-level cell flash memory
US8285919B2 (en) * 2008-05-27 2012-10-09 Initio Corporation SSD with improved bad block management
US8510637B2 (en) 2010-04-14 2013-08-13 Phison Electronics Corp. Data reading method, memory storage apparatus and memory controller thereof
US20130042051A1 (en) * 2011-08-10 2013-02-14 Skymedi Corporation Program method for a non-volatile memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1905070A (zh) * 2005-07-28 2007-01-31 三星电子株式会社 能够存储多比特数据和单比特数据的闪存设备
US20090024899A1 (en) * 2007-07-16 2009-01-22 Robert Alan Reid System and Method for Providing Data Integrity in a Non-Volatile Memory System
TW200935423A (en) * 2008-02-05 2009-08-16 Phison Electronics Corp System, controller and method for data storage
US20100122016A1 (en) * 2008-11-12 2010-05-13 Micron Technology Dynamic slc/mlc blocks allocations for non-volatile memory
TW201214454A (en) * 2010-09-17 2012-04-01 Phison Electronics Corp Memory storage device, memory controller thereof, and method for generating log likelihood ratio thereof

Also Published As

Publication number Publication date
US9170937B2 (en) 2015-10-27
US20140013038A1 (en) 2014-01-09
CN103530198A (zh) 2014-01-22
TWI460586B (zh) 2014-11-11
TW201403309A (zh) 2014-01-16

Similar Documents

Publication Publication Date Title
CN103530198B (zh) 数据储存装置与闪存操作方法
TWI719434B (zh) 用以基於機率資料結構之前瞻修正動作之記憶體設備及操作該設備之方法
US9442662B2 (en) Device and method for managing die groups
US10613943B2 (en) Method and system for improving open block data reliability
US9996297B2 (en) Hot-cold data separation method in flash translation layer
CN106155585B (zh) 自适应读取干扰收回策略
CN103680637B (zh) 具有异常字线检测器的闪存系统及其异常字线检测方法
US9703494B1 (en) Method and apparatus for protecting lower page data during programming in NAND flash
US9025374B2 (en) System and method to update read voltages in a non-volatile memory in response to tracking data
US20130238955A1 (en) System and method to decode data subject to a disturb condition
US10186325B2 (en) Method and apparatus for shielded read to reduce parasitic capacitive coupling
CN101427323A (zh) 读取非易失性计算机存储器的系统和方法
US20130111279A1 (en) Systems and methods of generating a replacement default read threshold
US9176865B2 (en) Data writing method, memory controller, and memory storage device
CN108694017A (zh) 存储器系统及其操作方法
CN107924702A (zh) 读取干扰检测的代理字线应激
CN110444246A (zh) 用于存储器系统的相邻辅助校正错误恢复及其方法
CN102543196B (zh) 数据读取方法、存储器储存装置及其控制器
CN106484316A (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
CN108647111A (zh) 用于存储器的读取控制装置、读取控制方法和存储器控制器
TWI651721B (zh) 解碼方法以及儲存控制器
US20160283319A1 (en) Data storage device and encoding method thereof
US9852065B1 (en) Method and apparatus for reducing data program completion overhead in NAND flash
TWI616807B (zh) 資料寫入方法以及儲存控制器
CN103985410B (zh) 一种存储装置及用于存储装置的数据访问方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant