TW201403309A - 資料儲存裝置與快閃記憶體操作方法 - Google Patents

資料儲存裝置與快閃記憶體操作方法 Download PDF

Info

Publication number
TW201403309A
TW201403309A TW101124173A TW101124173A TW201403309A TW 201403309 A TW201403309 A TW 201403309A TW 101124173 A TW101124173 A TW 101124173A TW 101124173 A TW101124173 A TW 101124173A TW 201403309 A TW201403309 A TW 201403309A
Authority
TW
Taiwan
Prior art keywords
storage
system information
flash memory
read
program
Prior art date
Application number
TW101124173A
Other languages
English (en)
Other versions
TWI460586B (zh
Inventor
Li-Shuo Hsiao
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to TW101124173A priority Critical patent/TWI460586B/zh
Priority to CN201210298530.XA priority patent/CN103530198B/zh
Priority to US13/933,306 priority patent/US9170937B2/en
Publication of TW201403309A publication Critical patent/TW201403309A/zh
Application granted granted Critical
Publication of TWI460586B publication Critical patent/TWI460586B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

資料儲存裝置以及快閃記憶體操作方法。所揭露之資料儲存裝置包括一快閃記憶體以及一控制器。該快閃記憶體包括一儲存空間，其中存有第一儲存式系統資訊以及第二儲存式系統資訊。第二儲存式系統資訊的資料態樣判別較第一儲存式系統資訊寬鬆。該控制器用於讀取該快閃記憶體的該儲存空間、並對讀取到的資料執行一錯誤檢查與校正程序。該控制器係根據上述第一與第二儲存式系統資訊中先行通過該錯誤檢查與校正程序者操作該快閃記憶體。

Description

資料儲存裝置與快閃記憶體操作方法
本發明係有關於資料儲存裝置以及快閃記憶體之操作方法。
快閃記憶體為常見的非揮發性儲存技術，牽涉電性抹除與編程。一種常見實施方式係以非及閘(NAND gates)實現儲存單元。
在快閃記憶體的讀寫電路操作下，一儲存單元可存有單一位元的資料(稱為單階儲存單元，Single-Level Cell，簡稱SLC)，或者，一儲存單元可存有多位元的資料(稱為多階儲存單元，Multi-Level Cell，簡稱MLC)。第1A圖以及第1B圖以儲存單元不同狀態的電位分布機率說明單階儲存操作與多階儲存操作之不同。
參考第1A圖，單階儲存單元(SLC)之數值’0’與數值’1’判別係基於一參考電位Vref_SLC。
參考第1B圖，多階儲存單元(MLC)儲存的二位元數值’00’、’01’、’10’與’11’各有對應的電位區間。然而，與第1B圖所討論之多階儲存操作通常需以一強寫入(strong page)以及一弱寫入(weak page)兩階段程式化一儲存單元-一儲存單元係先經該強寫入呈單位元數值後，再經該弱寫入呈雙位元數值。第1C圖顯示一多階儲存操作的強寫入使一儲存單元在不同狀態下有何種機率分佈，其中，數值’0’與數值’1’的判別係基於一參考電位Vref_MLC_SP， 不同於第1A圖單階儲存技術的參考電位Vref_SLC。
整理之，儲存單元之數值判斷所需的參考電位係與當初作用在該儲存單元上的儲存操作相關。為了準確讀取儲存單元，單階儲存操作所寫入的內容需以參考電位Vref_SLC作資料態樣判別標準，而多階儲存操作之強寫入所程式化的內容需以參考電位Vref_MLC_SP作資料態樣判別標準。然而，這樣的讀-寫對應設計很容易被斷電事件、或重置程序給打亂，造成快閃記憶體的操作出錯。
本發明係揭露一種資料儲存裝置以及快閃記憶體操作方法。
根據本發明一種實施方式所實現的一資料儲存裝置包括一快閃記憶體以及一控制器。該快閃記憶體包括一儲存空間，其中存有第一儲存式系統資訊以及第二儲存式系統資訊。第二儲存式系統資訊的資料態樣判別較第一儲存式系統資訊寬鬆。該控制器用於讀取該快閃記憶體的該儲存空間、並對讀取到的資料執行一錯誤檢查與校正程序。該控制器係根據上述第一與第二儲存式系統資訊中先行通過該錯誤檢查與校正程序者操作該快閃記憶體。所揭露技術無須對應儲存操作限定讀取操作。
根據本發明另一種實施方式所實現的一快閃記憶體操作方法包括以下步驟：於一快閃記憶體的一儲存空間儲存一第一儲存式系統資訊以及一第二儲存式系統資訊；讀取該快閃記憶體的該儲存空間、並對讀取到的資料執行一錯 誤檢查與校正程序；以及根據上述第一與第二儲存式系統資訊中先行通過該錯誤檢查與校正程序者操作該快閃記憶體。上述第二儲存式系統資訊的資料態樣判別較上述第一儲存式系統資訊寬鬆。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖示，詳細說明如下。
第2圖以方塊圖圖解根據本發明一種實施方式所實現一資料儲存裝置200，其中包括一快閃記憶體202以及一控制器204。該快閃記憶體202包括一儲存空間206以及一讀寫電路208。資料儲存裝置200可連結一主機210，隨著該主機210上執行的應用程式動作。
儲存空間206內的儲存單元可以非及閘(NAND gates)等邏輯閘實現。儲存空間206可劃分為多個區塊(blocks)，除了包括資料區塊Data_Blocks外，更存有第一儲存式系統資訊Sys_Info1以及第二儲存式系統資訊Sys_Info2。第一儲存式系統資訊Sys_Info1以及第二儲存式系統資訊Sys_Info2儲存的皆是快閃記憶體202操作所需的基本資訊，然而，係以不同儲存操作存入該儲存空間206。藉由不同的儲存操作，第二儲存式系統資訊Sys_Info2的資料態樣判別較第一儲存式系統資訊Sys_Info1寬鬆。
控制器204可包括一微控制器以及儲存一韌體的一唯讀記憶體；微控制器可執行韌體操作該快閃記憶體202。在所揭露技術中，該控制器204會讀取該快閃記憶體202 的該儲存空間206(可透過該讀取電路208實現)、並對讀取到的資料執行一錯誤檢查與校正(Error Checking and Correction，ECC)程序。該控制器204係根據上述第一與第二儲存式系統資訊Sys_Info1與Sys_Info2中先行通過該錯誤檢查與校正程序者操作該快閃記憶體202。
以上設計使得快閃記憶體202系統資訊之讀取操作無須限定對應其儲存操作。資料儲存裝置200可正確應付斷電事件、重置程序…等。
此段落討論該讀寫電路208。讀寫電路208可對儲存空間206內的儲存單元提供一單階儲存操作(對應第1A圖所示技術)或一多階儲存操作(對應第1B圖所示技術)。讀寫電路208所提供的單階儲存操作係用於程式化一儲存單元儲存單位元資料，使之為單階儲存單元(Single Level Cell，SLC)。讀寫電路208所提供的多階儲存操作係以一強寫入(strong page)以及一弱寫入(weak page)兩階段程式化一儲存單元儲存多位元資料，使之為多階儲存單元(Multi-Level Cell，MLC)。關於該多階儲存操作，該儲存單元係先經該強寫入呈單位元數值後，再經該弱寫入呈雙位元數值。
參考第1A圖與第1C圖，相較於多階儲存操作之強寫入的資料態樣判別標準Vref_MLC_SP，單階儲存操作的資料態樣判別標準Vref_SLC數值較高、係以較寬鬆方式辨識數值’0’與數值’1’。在一種實施方式中，第一儲存式系統資訊Sys_Info1係經該讀寫電路208的上述多階儲存操作的該強寫入儲存至該儲存空間206，且上述第二儲存式系統資 訊Sys_Info2係經該讀寫電路208的該單階儲存操作儲存至該儲存空間206。
在一種實施方式中，該控制器204係根據該主機210執行的一開卡程序(例如，執行一Mass Production Tool)操作該讀寫電路208以該多階儲存操作的該強寫入程式化該儲存空間206形成上述第一儲存式系統資訊Sys_Info1。此外，該控制器204更根據該開卡程序操作該讀寫電路208以該單階儲存操作程式化該儲存空間206形成上述第二儲存式系統資訊Sys_Info2。
此段落討論系統資訊可能的結構。在一種實施方式中，第一儲存式系統資訊Sys_Info1以及第二儲存式系統資訊Sys_Info2可各自佔據一區塊(block)的空間。第3圖圖解其可能結構。如圖所示，一區塊BLK的第一頁Page0起始處可儲存一標籤Tag，標示此區塊BLK所儲存的乃系統資訊(即快閃記憶體202操作所需的基本資訊)。後續頁Page1…PageN可儲存快閃記憶體202之物理特徵；例如，物理頁尺寸、ECC程序所需之位元數量、有無DDR設計、區塊範圍…等。區塊BLK剩餘空間則可儲存一系統內程式(In-System Program)ISP。
此段落討論一種斷電事件。如第2圖所示，控制器204與快閃記憶體202係由電源VCCQ與VCC分開供電。關於電源VCCQ斷電但電源VCC電力正常的狀況，復電後，控制器204需自儲存空間206重新讀取系統資訊，而一直供應有正常電力的讀取電路208可能處於任何讀取設定(視控制器204斷電前對該讀取電路208的操作而定，可能為對 應單階儲存操作的讀取設定、或者對應多階儲存操作之強寫入的讀取設定)。藉由本案所揭露技術，無論讀取電路208之讀取設定為何，第一儲存式系統資訊Sys_Info1(由多階儲存操作之強寫入程式化)以及第二儲存式系統資訊Sys_Info2(由單階儲存操作程式化)中至少有一者可通過錯誤檢查與校正(ECC)程序。如此一來，控制器204必然可以正確自儲存空間206取得系統資訊，不受限於讀取電路208之讀取設定。
此段落討論一重置事件。讀取電路208的讀取設定可具有自動調整機制，自動隨著儲存單元的製程偏移有所調整；例如，判別一儲存單元之數值’0’與數值’1’的參考電位可能隨著製程偏移微調。倘若主機210下達重置指令，控制器204需重新讀取系統資訊。藉由本案所揭露技術，無論讀取電路208之讀取設定如何微調，第一儲存式系統資訊Sys_Info1以及第二儲存式系統資訊Sys_Info2中至少有一者可通過錯誤檢查與校正(ECC)程序。如此一來，控制器204必然可以正確自儲存空間206取得系統資訊，不受限於讀取電路208之讀取設定的微調狀況。
關於主機210所執行的一開卡程序，第4圖以流程圖說明控制器204的操作。於步驟S402，控制器204切換該讀取電路208提供多階儲存操作的強寫入操作。於步驟S404，控制器204以該讀取電路208將系統資訊(可為第3圖所示結構)寫入儲存空間206，形成第一儲存式系統資訊Sys_Info1。於步驟S406，控制器204切換該讀取電路208提供單階儲存操作。於步驟S408，控制器204以該讀取電 路208將系統資訊(可為第3圖所示結構)寫入儲存空間206，形成第二儲存式系統資訊Sys_Info2。所示流程圖並不意圖限定第一與第二儲存式系統資訊Sys_Info1與Sys_Info2的寫入順序或位置。在另外一種實施方式中，步驟S406與S408可設計在步驟S402與S404之前。
第5圖以流程圖圖解資料儲存裝置200的復電/重置程序。於步驟S502，控制器204讀取儲存空間206，取得一初始區塊。於步驟S504，控制器204對讀取到的資料作錯誤檢查與校正(ECC)。於步驟S506，控制器204判斷讀取到的資料是否通過錯誤檢查與校正，為系統資訊。若確認取得系統資訊，流程進入步驟S508，控制器204係根據系統資訊操作快閃記憶體202。若步驟S506判定系統資訊取得失敗，流程進入步驟S510，控制器204再次讀取儲存空間206，取得下一區塊，再次進行步驟S504與步驟S506。
控制器204除了以微處理器執行韌體實現外，其對該快閃記憶體202之操作更可以軟體方式由一電腦系統執行實現、或者採用軟硬體共同設計方式實現。該快閃記憶體202的操作方法亦屬於本案所欲保護的範圍。
根據本發明一種實施方式所實現的一快閃記憶體操作方法包括以下步驟：於一快閃記憶體202的一儲存空間206儲存一第一儲存式系統資訊Sys_Info1以及一第二儲存式系統資訊Sys_Info2；讀取該快閃記憶體202的該儲存空間206、並對讀取到的資料執行一錯誤檢查與校正(ECC)程序；以及根據上述第一與第二儲存式系統資訊Sys_Info1與Sys_Info2中先行通過該錯誤檢查與校正(ECC)程序者操 作該快閃記憶體202。上述第二儲存式系統資訊Sys_Info2的資料態樣判別較上述第一儲存式系統資訊Sys_Info1寬鬆。
在一種實施方式中，第一儲存式系統資訊Sys_Info1可以快閃記憶體202內一讀寫電路208提供的一多階儲存操作的一強寫入程式化形成，且該第二儲存式系統資訊Sys_Info2可以該讀寫電路208提供的上述單階儲存操作程式化形成。第一與第二儲存式系統資訊Sys_Info1與Sys_Info2之程式化可由一主機210所執行的一開卡程序(MP too；)指示。第一與第二儲存式系統資訊Sys_Info1與Sys_Info2的內容結構可如第3圖所示。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧資料儲存裝置
202‧‧‧快閃記憶體
204‧‧‧控制器
206‧‧‧儲存空間
208‧‧‧讀寫電路
210‧‧‧主機
BLK‧‧‧區塊
Data_Blocks‧‧‧資料區塊
ISP‧‧‧系統內程式
Page0…PageN‧‧‧頁
S402…S408‧‧‧步驟
S502…S508‧‧‧步驟
Sys_Info1、Sys_Info2‧‧‧第一、第二儲存式系統資訊
Tag‧‧‧標籤，標示區塊BLK所儲存的乃系統資訊
VCC、VCCQ‧‧‧電源
Vref_MLC_SP‧‧‧參考電位，用作多階儲存操作之強寫入的數值判別
Vref_SLC‧‧‧單階儲存單元之數值判別的參考電位
Vt‧‧‧儲存單元之電位
第1A圖以及第1B圖以儲存單元不同狀態的電位分布機率說明單階儲存操作與多階儲存操作之不同；第1C圖顯示一多階儲存操作的強寫入使一儲存單元在不同狀態下有何種機率分佈；第2圖以方塊圖圖解根據本發明一種實施方式所實現一資料儲存裝置200；第3圖根據本發明一種實施方式圖解第一儲存式系統資訊Sys_Info1或第二儲存式系統資訊Sys_Info2的內容結構；第4圖以流程圖說明控制器204如何回應主機208所執行的一開卡程序；以及第5圖以流程圖圖解資料儲存裝置200的復電/重置程序。
200‧‧‧資料儲存裝置
202‧‧‧快閃記憶體
204‧‧‧控制器
206‧‧‧儲存空間
208‧‧‧讀寫電路
210‧‧‧主機
Data_Blocks‧‧‧資料區塊
Sys_Info1、Sys_Info2‧‧‧第一、第二儲存式系統資訊
VCC、VCCQ‧‧‧電源

Claims (9)

  1. 一種資料儲存裝置，包括：一快閃記憶體，包括一儲存空間存有一第一儲存式系統資訊以及一第二儲存式系統資訊，上述第二儲存式系統資訊的資料態樣判別較上述第一儲存式系統資訊寬鬆；以及耦接該快閃記憶體的一控制器，用以讀取該快閃記憶體的該儲存空間、並對讀取到的資料執行一錯誤檢查與校正程序，以根據上述第一與第二儲存式系統資訊中先行通過該錯誤檢查與校正程序者操作該快閃記憶體。
  2. 如申請專利範圍第1項所述之資料儲存裝置，其中：該快閃記憶體更包括一讀寫電路；該讀寫電路提供一多階儲存操作，係以一強寫入以及一弱寫入兩階段程式化一儲存單元儲存多位元資料；且該讀寫電路更提供一單階儲存操作程式化一儲存單元儲存單位元資料。
  3. 如申請專利範圍第2項所述之資料儲存裝置，其中：上述第一儲存式系統資訊係經該讀寫電路的上述多階儲存操作的該強寫入儲存至該儲存空間；且上述第二儲存式系統資訊係經該讀寫電路的該單階儲存操作儲存至該儲存空間。
  4. 如申請專利範圍第2項所述之資料儲存裝置，其中：該控制器係根據一主機執行的一開卡程序操作該讀寫電路以該多階儲存操作的該強寫入程式化該儲存空間形成上述第一儲存式系統資訊；且 該控制器更根據該開卡程序操作該讀寫電路以該單階儲存操作程式化該儲存空間形成上述第二儲存式系統資訊。
  5. 如申請專利範圍第1項所述之資料儲存裝置，其中上述第一與第二儲存式系統資訊各自包括：一標籤，作為系統資訊之標示；快閃記憶體物理特徵；以及系統內程式。
  6. 一種快閃記憶體操作方法，包括：於一快閃記憶體的一儲存空間儲存一第一儲存式系統資訊以及一第二儲存式系統資訊，上述第二儲存式系統資訊的資料態樣判別較上述第一儲存式系統資訊寬鬆；讀取該快閃記憶體的該儲存空間、並對讀取到的資料執行一錯誤檢查與校正程序；以及根據上述第一與第二儲存式系統資訊中先行通過該錯誤檢查與校正程序者操作該快閃記憶體。
  7. 如申請專利範圍第2項所述之快閃記憶體操作方法，包括：以該快閃記憶體的一讀寫電路提供的一多階儲存操作的一強寫入程式化該儲存空間形成上述第一儲存式系統資訊；以及以該讀寫電路提供的一單階儲存操作程式化該儲存空間形成上述第二儲存式系統資訊；其中：該讀寫電路所提供的該多階儲存操作係以該強寫入以 及一弱寫入兩階段程式化一儲存單元儲存多位元資料；且該讀寫電路所提供該單階儲存操作用於程式化一儲存單元儲存單位元資料。
  8. 如申請專利範圍第6項所述之快閃記憶體操作方法，包括：根據一主機執行的一開卡程序操作該快閃記憶體的一讀寫電路以一多階儲存操作的一強寫入程式化該儲存空間形成上述第一儲存式系統資訊；且根據該開卡程序操作該讀寫電路以一單階儲存操作程式化該儲存空間形成上述第二儲存式系統資訊；其中：該讀寫電路所提供的該多階儲存操作係以該強寫入以及一弱寫入兩階段程式化一儲存單元儲存多位元資料；且該讀寫電路所提供該單階儲存操作用於程式化一儲存單元儲存單位元資料。
  9. 如申請專利範圍第6項所述之快閃記憶體操作方法，其中上述第一與第二儲存式系統資訊各自包括：一標籤，作為系統資訊之標示；快閃記憶體物理特徵；以及系統內程式。
TW101124173A 2012-07-05 2012-07-05 資料儲存裝置與快閃記憶體操作方法 TWI460586B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101124173A TWI460586B (zh) 2012-07-05 2012-07-05 資料儲存裝置與快閃記憶體操作方法
CN201210298530.XA CN103530198B (zh) 2012-07-05 2012-08-21 数据储存装置与闪存操作方法
US13/933,306 US9170937B2 (en) 2012-07-05 2013-07-02 Data storage device and operating method for flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101124173A TWI460586B (zh) 2012-07-05 2012-07-05 資料儲存裝置與快閃記憶體操作方法

Publications (2)

Publication Number Publication Date
TW201403309A true TW201403309A (zh) 2014-01-16
TWI460586B TWI460586B (zh) 2014-11-11

Family

ID=49879406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101124173A TWI460586B (zh) 2012-07-05 2012-07-05 資料儲存裝置與快閃記憶體操作方法

Country Status (3)

Country Link
US (1) US9170937B2 (zh)
CN (1) CN103530198B (zh)
TW (1) TWI460586B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104050107B (zh) * 2013-03-12 2017-01-25 光宝电子(广州)有限公司 固态储存装置及遭遇低电压时的数据处理方法
TWI544490B (zh) * 2015-02-05 2016-08-01 慧榮科技股份有限公司 資料儲存裝置及其資料維護方法
TWI564716B (zh) * 2015-10-08 2017-01-01 光寶電子（廣州）有限公司 固態儲存裝置及其相關資料寫入方法
KR102407437B1 (ko) 2015-12-30 2022-06-10 삼성전자주식회사 불휘발성 메모리 모듈을 포함하는 메모리 시스템 및 전자 장치
TWI631456B (zh) * 2016-10-07 2018-08-01 慧榮科技股份有限公司 資料儲存裝置及資料維護方法
TWI658405B (zh) * 2017-03-17 2019-05-01 合肥兆芯電子有限公司 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元
TWI643191B (zh) * 2017-11-13 2018-12-01 慧榮科技股份有限公司 用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置
CN113918081B (zh) * 2020-07-08 2024-03-26 慧荣科技股份有限公司 计算机可读取存储介质、配置可靠命令的方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173859B2 (en) * 2004-11-16 2007-02-06 Sandisk Corporation Faster programming of higher level states in multi-level cell flash memory
KR100732628B1 (ko) * 2005-07-28 2007-06-27 삼성전자주식회사 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치
US8341491B2 (en) * 2007-07-16 2012-12-25 Cadence Design Systems, Inc. System and method for providing data integrity in a non-volatile memory system
TWI373768B (en) * 2008-02-05 2012-10-01 Phison Electronics Corp System, controller and method for data storage
US8285919B2 (en) * 2008-05-27 2012-10-09 Initio Corporation SSD with improved bad block management
US8407400B2 (en) * 2008-11-12 2013-03-26 Micron Technology, Inc. Dynamic SLC/MLC blocks allocations for non-volatile memory
US8510637B2 (en) 2010-04-14 2013-08-13 Phison Electronics Corp. Data reading method, memory storage apparatus and memory controller thereof
TWI436370B (zh) * 2010-09-17 2014-05-01 Phison Electronics Corp 記憶體儲存裝置、其記憶體控制器與產生對數似然比之方法
US20130042051A1 (en) * 2011-08-10 2013-02-14 Skymedi Corporation Program method for a non-volatile memory

Also Published As

Publication number Publication date
CN103530198B (zh) 2017-04-12
CN103530198A (zh) 2014-01-22
US9170937B2 (en) 2015-10-27
TWI460586B (zh) 2014-11-11
US20140013038A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
TWI460586B (zh) 資料儲存裝置與快閃記憶體操作方法
US9229806B2 (en) Block closure techniques for a data storage device
US9165670B2 (en) Data retention detection techniques for a data storage device
US9864545B2 (en) Open erase block read automation
US10698762B2 (en) Data reading method and storage controller
TWI555023B (zh) 快閃記憶體更新方法以及快閃記憶體控制器
US10613943B2 (en) Method and system for improving open block data reliability
US9176865B2 (en) Data writing method, memory controller, and memory storage device
US9665481B2 (en) Wear leveling method based on timestamps and erase counts, memory storage device and memory control circuit unit
US9058256B2 (en) Data writing method, memory controller and memory storage apparatus
US8982617B1 (en) Block closure techniques for a data storage device
US9639463B1 (en) Heuristic aware garbage collection scheme in storage systems
TWI545572B (zh) 記憶胞程式化方法、記憶體控制電路單元與記憶體儲存裝置
US20170162267A1 (en) Data Storage Device and Data Maintenance Method
US9947417B2 (en) Memory management method, memory storage device and memory controlling circuit unit
US20150058531A1 (en) Data writing method, memory control circuit unit and memory storage apparatus
TWI447579B (zh) 程式碼載入與存取方法、記憶體控制器與記憶體儲存裝置
US11573734B2 (en) Method for improving read-retry of flash memory and related controller and storage device
US20130179627A1 (en) Method for managing buffer memory, memory controllor, and memory storage device
US11068201B2 (en) Flash memory controller, method for managing flash memory module and associated electronic device
TWI509615B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
US9367390B2 (en) Memory controlling method, memory storage device and memory controlling circuit unit
US11347433B2 (en) Method for performing sudden power off recovery management, associated memory device and controller thereof, and associated electronic device
US11216381B2 (en) Data storage devices and data processing methods
US8832358B2 (en) Data writing method, memory controller and memory storage apparatus