CN108647111A - 用于存储器的读取控制装置、读取控制方法和存储器控制器 - Google Patents

用于存储器的读取控制装置、读取控制方法和存储器控制器 Download PDF

Info

Publication number
CN108647111A
CN108647111A CN201810456195.9A CN201810456195A CN108647111A CN 108647111 A CN108647111 A CN 108647111A CN 201810456195 A CN201810456195 A CN 201810456195A CN 108647111 A CN108647111 A CN 108647111A
Authority
CN
China
Prior art keywords
read
memory
quiescent voltage
parameter
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810456195.9A
Other languages
English (en)
Other versions
CN108647111B (zh
Inventor
吴昭逸
乔斌
张志�
贲伟建
张明
王琛銮
喻小帆
王敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lianyun Technology Hangzhou Co ltd
Original Assignee
Lian Yun Technology (hangzhou) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lian Yun Technology (hangzhou) Co Ltd filed Critical Lian Yun Technology (hangzhou) Co Ltd
Priority to CN201810456195.9A priority Critical patent/CN108647111B/zh
Publication of CN108647111A publication Critical patent/CN108647111A/zh
Application granted granted Critical
Publication of CN108647111B publication Critical patent/CN108647111B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供用于存储器的读取控制装置、读取控制方法和存储器控制器。所述用于存储器的读取控制装置包括：DSP固件，用于预存储多个静态电压表；表选取模块，用于根据第一参数从预存储的静态电压表中选择部分静态电压表；表排序模块，用于根据第二参数将选中的静态电压表进行优先级排序；检测电压配置模块，用于按照选中的静态电压表的优先级设置检测电压；读取模块，用于从存储器中读取存储数据；ECC译码电路，用于对存储数据进行译码纠错。本发明通过对静态电压表进行优先级排序以降低读取控制装置重试读取操作的频率，通过缩减静态电压表的数量，使得ECC译码电路只在有限数量的正确的静态电压表中进行轮询，从而提高ECC译码电路的纠错效率。

Description

用于存储器的读取控制装置、读取控制方法和存储器控制器
技术领域
本申请涉及存储器领域，并且更具体地涉及用于存储器的读取控制装置、读取控制方法和存储器控制器。
背景技术
快闪存储器(flash)是一种非易失性的存储器，广泛应用于记忆卡、固态硬盘以及可携式多媒体播放器(portable multimedia players)等电子设备。快闪存储器可分为N0R型快闪存储器和NAND型快闪存储器。
为了保证数据安全，通常在快闪存储器的控制器设置有ECC(Error Checking andCorrection)译码电路，用于数据恢复和纠错处理。ECC译码电路设置在快闪存储器的控制端，在数据写入阶段，将基于原始数据编码产生编码数据存储到快闪存储器中，在数据读取阶段，使用纠错码(ECC)纠正一定数量的错误数据比特得到原始数据。通过ECC译码电路能够降低快闪存储器的误码率以及提高产品良率。
然而，随着快闪存储器的制程不断缩短，RBER(Raw Bit Error Rate)一直上升。而且当快闪存储器的使用年限增加时，快闪存储器的各种工作状态也在不断地发生变化，导致读取操作错误概率也大大增加。这是ECC译码电路的纠错效率就变得极为重要。
发明内容
有鉴于此，本发明提供一种应用于存储器的读取控制装置和读取控制方法，通过对静态电压表进行缩减和优先级排序，使得ECC译码电路能够提高纠错效率。
根据本发明的第一方面，提供一种用于存储器的读取控制装置，包括：
DSP固件，用于预存储多个静态电压表；
表选取模块，用于根据第一参数从所述预存储的静态电压表中选择部分静态电压表，所述第一参数表示存储器当前的工作状态；
表排序模块，用于根据第二参数将选中的静态电压表进行优先级排序，所述第二参数表示ECC译码电路的反馈结果；
检测电压配置模块，用于按照选中的静态电压表的优先级设置检测电压；
读取模块，用于从所述存储器中读取存储数据；
ECC译码电路，用于对存储数据进行译码纠错。
优选地，所述ECC译码模块按照按照选中的静态电压表的优先级顺序进行多次的数据读取和译码纠错。
优选地，所述检测电压配置模块按照优先级从高到低的顺序从选中的静态电压表中读取默认检测电压和偏移量，生成所述检测电压。
优选地，所述第一参数包括以下参数中的至少一种：
抹除次数、读取次数、剩余时间、读取未写满的存储页或存储块、擦除未写满的存储页或存储块和跨电压或温度进行读写。
优选地，所述第二参数包括症状权重/错误比特数。
优选地，所述存储器为闪存。
根据本发明的第二方面，提供一种用于存储器的读取控制方法，包括：
根据第一参数从预存储的静态电压表中选择部分静态电压表，所述第一参数表示存储器的工作状态；
根据第二参数将选中的静态电压表进行优先级排序，所述第二参数为ECC译码电路的反馈结果；
按照选中的静态电压表的优先级设置检测电压；
从所述存储器中读取存储数据；以及
对存储数据进行译码纠错。
优选地，所述对存储数据进行译码纠错包括：按照选中的静态电压表的优先级顺序进行多次的数据读取和译码纠错。
优选地，所述按照选中的静态电压表的优先级设置检测电压包括：
按照优先级从高到低的顺序从选中的静态电压表中读取默认检测电压和偏移量，生成所述检测电压。
优选地，所述第一参数包括以下参数中的至少一种：
抹除次数、读取次数、剩余时间、读取未写满的存储页或存储块、擦除未写满的存储页或存储块和跨电压或温度进行读写，
所述第二参数包括症状权重/错误比特数的至少一种。
根据本发明的第三方面，提供一种存储器控制器，包括上述的读取控制装置和一写入控制装置。
在本发明实施例中，通过对静态电压表进行优先级排序以降低读取控制装置重试读取操作的频率。并且，通过缩减静态电压表的数量，使得ECC译码电路只在有限数量的正确的静态电压表中进行轮询，从而提高ECC译码电路的纠错效率。由此可见，根据本发明实施例的读取控制装置能够缩小ECC译码电路的重试次数，从而提高读取控制装置的纠错效率。
附图说明
通过参照以下附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1示出闪存系统的示意性框图；
图2示出闪存系统中读取控制装置的示意性框图；
图3示出闪存系统中读取操作中基准电压的偏移量(Offset)和错误增加率(ErrRate)之间的关系；
图4示出本发明实施例的读取控制方法的流程图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程没有详细叙述。另外附图不一定是按比例绘制的。
附图中的流程图、框图图示了本发明实施例的系统、方法、装置的可能的体系框架、功能和操作，流程图和框图上的方框可以代表一个模块、程序段或仅仅是一段代码，所述模块、程序段和代码都是用来实现规定逻辑功能的可执行指令。也应当注意，所述实现规定逻辑功能的可执行指令可以重新组合，从而生成新的模块和程序段。因此附图的方框以及方框顺序只是用来更好的图示实施例的过程和步骤，而不应以此作为对发明本身的限制。
图1示出闪存系统的示意性框图。该闪存系统例如是使用固态硬盘(SSD)的计算机系统。该计算机系统包括主机110。固态硬盘包括存储器控制器120和存储器130。主机110经由存储器控制器120访问存储器130。该存储器130包括至少一个闪存芯片131。在该闪存系统中，存储数据为原始数据经过编码产生的编码数据，在读取过程中对存储数据译码才能获得原始数据。
主机110例如包括处理器。在使用状态中，该处理器从存储器130中加载程序或读取数据，以及向存储器130中写入数据。
存储器控制器120例如是单独的集成电路芯片，包括写入控制装置和读取控制装置。在写入操作期间，写入控制装置对原始数据进行LDPC编码，从而生成存储数据，从而将存储数据写入存储器130中。在读取操作期间，读取控制装置从存储器130中获取存储数据，然后基于LLR进行LDPC译码以获得原始数据。
闪存芯片131的存储单元可以是单层单元(SLC)，其存储单个比特的数据。在另一示例中，闪存芯片131的存储单元可以是多层单元(MLC)，其存储多个比特的数据。
在该实施例中，以使用固态硬盘的计算机系统作为闪存系统的实例。然而，本发明不限于此。闪存产品可以是包括固态硬盘、内存条、优盘、闪存卡中的任一种。以下仅以固态硬盘为例说明闪存系统的工作原理。
图2示出闪存系统中读取控制装置的示意性框图。如上所述，闪存系统中的存储器控制模块包括写入控制装置和读取控制装置。本发明的实施例主要涉及读取控制装置的变化。
读取控制装置121包括读取模块121、ECC译码模块122。
在工作期间，读取模块1211以存储页面为单位从存储器130读取存储数据Din。即，在单个读取周期期间，读取存储器130的存储页面的存储单元的数据比特。在读取周期期间，读取模块121向存储页面的各存储单元施加检测电压(sensing voltage)。对于给定的存储单元，读取模块121确定存储单元的电压电平与所施加的检测电压相比是更高还是更低。基于该确定，例如，如果存储单元是SLC，则ECC译码电路122确定存储单元中存储的比特是零还是一。如果存储单元是MLC，则施加多个检测电压以确定存储在存储单元中的比特。因此，读取周期与一个或多个检测电压相关联，该一个或多个检测电压在读取周期期间被施加于存储器130的存储页面的存储单元。
当读取模块1211从存储单元读取数据时，ECC译码电路122使用译码技术执行译码纠错，从而产生输出数据Dout，该输出数据Dout是存储数据Din表示的原始数据。例如，ECC译码器模块1213使用低密度奇偶校验(LDPC)码对数据进行译码纠错。
为了降低读取控制装置读取出的数据的错误率，需要调校向存储页面的各存储单元施加检测电压(sensing voltage)。现有技术中，在存储器控制器中存储静态电压表，静态电压表记录了特定状况下读取操作的基准电压和偏移量。图3示出闪存系统中读取操作中基准电压的偏移量(Offset)和错误增加率(ErrRate)之间的关系。如图3所示，在特定状况下，针对基准电压，随着偏移量的增加，错误增加率也在增加。由于错误分布情况会受到多种参数的复合影响，为了能够覆盖所有可能影响的参数，一般制作多个静态电压表对应于多个不同的状况，读取控制装置通过轮询这些静态电压表进行重试操作，以获得当前状况下的最佳检测电压(best sensing voltage)。然而由于相关参数数量庞大，导致静态电压表的数量众多。静态电压表一般以固件形式存储在存储器控制器中。
例如，影响闪存系统操作的几个操作如下：
1.PE cycle(抹除次数，抹除单位为500/1K/1.5K/2K/2.5K/3K/3.5K/4K/4.5K/5K/5.5K/6K)->12condition
2.Read Count(读取次数，读取单位为10K/20K/30K/40K/50K/60K)->6condition
3.Retention(剩余时间，half year/1year/3year/10year)->4condition
4.Open page/block working condition(工作在未写满的存储页或存储块)->2condition
a)Open page/block Erase(擦除未写满的存储页或存储块)
b)Open page/block read(读取未写满的存储页或存储块)
5.Cross voltage/temperature read/write(跨电压或温度进行读写)->8condition
a)High voltage High temperature write and then High voltage Hightemperature read(高压高温写入，然后高压高温读取)
b)High voltage High temperature write and then High voltage Lowtemperature read(高压高温写入，然后高压低温读取)
c)High voltage Low temperature write and then High voltage Hightemperature read(高压低温写入，然后高压高温读取)
d)High voltage Low temperature write and then High voltage Lowtemperature read(高压低温写入，然后高压低温读取)
e)Low voltage High temperature write and then High voltage Hightemperature read(低压高温写入，然后高压高温读取)
f)Low voltage High temperature write and then High voltage Lowtemperature read(低压高温写入，然后高压低温读取)
g)Low voltage Low temperature write and then High voltage Hightemperature read(低压低温写入，然后高压高温读取)
h)Low voltage Low temperature write and then High voltage Lowtemperature read(低压低温写入，然后高压低温读取)
基于上述列表能够产生12x6x4x2x8＝4608种工作状态，基于这些工作状态，经过实验产生的静态电压表通常有上百个或上千个，从而造成读取控制装置的纠错效率不高。例如，ECC译码电路需要读取重试多次才能得到正确的原始数据。在向闪存系统写入数据时，一般存储页或存储块的方式写入。但是如果数据量不足以写全一个存储页或存储块，则仍旧会写在一个存储页或存储块上。这时该存储页或存储块被称为open page或openblock，对于该存储页或存储块的读取被称为open page或open block read，对于该存储页或存储块的擦除被称为open page或open block Erase。如果闪存系统上这样的存储块或存储页数量过多，则表示闪存系统不够稳定，从而可能导致读取出来的错误数据量变多，或者当前正在进行的读取为open page或open block read，也可能导致读取出来的错误数据量变多。
由此，本发明实施例的读取控制装置进一步包括表选取模块124，表排序模块125和检测电压配置模块126。
表选取模块124用于选取读取操作中需要读取的静态电压表。具体地，表选取模块根据当前的闪存系统的工作状态，过滤掉不满足条件的静态电压表，将保留的静态电压表用于之后的读取操作。应该注意的是，过滤掉的表并没有被删除，只是不用于本次的读取操作和ECC纠错操作。表排序模块125对保留的静态电压表进行优先级排序。具体地，根据ECC译码电路回馈的结果对保留的静态电压表进行优先级排序。ECC译码电路回馈的结果可用例如，症状权重/位阶权重/错误比特数(syndrome weighting/degree weighting/errorbit counts)等参数表示。优先级高的静态电压表在读取操作时被优先使用。检测电压配置模块126根据排序后的静态电压表配置检测电压，使得ECC译码电路按照只在‘正确’的检测电压下进行读取操作。这里正确是一个相对术语，表示在该检测电压下纠错效果更好。
在该实施例中，读取控制装置120首先根据第一参数将静态电压表的数量缩减，然后根据第二参数将缩减后的静态电压表进行优先级排序，根据排序后的静态电压表设置检测电压，以进行后续的读取操作。
第一参数为闪存系统的工作状态，第二参数为ECC反馈的读结果数据，例如症状权重/位阶权重/错误比特数(syndrome weighting/degree weighting/error bit counts)。对静态电压表进行优先级排序以降低读取控制装置重试读取操作的频率。进一步地，缩减静态电压表的数量，使得ECC译码电路只在有限数量的高优先级的静态电压表中进行轮询，从而提高ECC译码电路的纠错效率。由此可见，根据本发明实施例的读取控制装置能够缩小ECC译码电路的重试次数，从而提高读取控制装置的纠错效率。
图4示出本发明实施例的读取控制方法的流程图。例如在存储器控制器120的芯片中，采用图2所示的读取控制装置121执行该方法的各个步骤。
在步骤S01中，根据第一参数缩减读取操作的静态电压表的数量。第一参数表示闪存系统的工作状态。例如，PE cycle(编程/擦除周期)、Read Count(读数量)、Retention(保留时间)、Open page/block working condition(没有写满的存储页或存储块的工作状态)、Open page/block Erase(没有写满的存储页或存储块的删除)。
在本步骤中，从预存储大量的静态电压表中缩小应用于之后读取操作的静态电压表的数量。
在步骤S02中，根据第二参数将保留的静态电压表排序。第二参数表示多次读取操作中，ECC译码电路的反馈结果。该反馈结果例如症状权重/位阶权重/错误比特数(syndrome weighting/degree weighting/error bit counts)。例如，按照ECC译码电路反馈的错误比特数，将保留的静态电压表进行排序。或者，将错误比特数和症状权重进行组合排序。该排序顺序代表了在之后读取操作中，读取控制装置访问的优先级。
在步骤S03中，根据排序后的静态电压表设置检测电压。根据静态电压表中的默认检测电压和偏移量设置之后每次读取操作的检测电压。
在步骤S04中，从存储器中读取数据。读取控制装置120中的读取模块121以存储页面为单位从存储器130读取存储数据Din。在单个读取周期期间，读取模块1211的存储页面的存储单元的数据比特。在读取周期期间，读取模块1211向存储页面的各存储单元施加检测电压(sensing voltage)。对于给定的存储单元，读取模块1211确定存储单元的电压电平与参考电压相比是更高还是更低，从而获得存储数据Din的数值。
在步骤S05中，进行ECC译码纠错。当读取模块1211从存储单元读取数据时，ECC译码电路122使用译码技术执行译码纠错，从而产生输出数据Dout，该输出数据Dout是存储数据Din表示的原始数据。例如，ECC译码器模块1213使用低密度奇偶校验(LDPC)码对数据进行译码纠错。
在本发明实施例中，通过对静态电压表进行优先级排序以降低读取控制装置重试读取操作的频率。进一步地，缩减静态电压表的数量，使得ECC译码电路只在有限数量的正确的静态电压表中进行轮询，从而提高ECC译码电路的纠错效率。由此可见，根据本发明实施例的读取控制装置能够缩小ECC译码电路的重试次数，从而提高读取控制装置的纠错效率。
在此所用的术语“模块”可以指代以下各项、作为以下各项的一部分或者包括以下各项：专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享、专用或群组)和/或存储器(共享、专用或群组)、组合逻辑电路和/或提供所描述的功能性的其他合适的组件。
本领域技术人员可以理解，根据本发明的各个模块或部件可以通过硬件、固件或软件实现。软件例如包括采用JAVA、C/C++/C#、SQL等各种编程语言形成的编码程序。虽然在方法以及方法图例中给出本发明实施例的步骤以及步骤的顺序，但是所述步骤实现规定的逻辑功能的可执行指令可以重新组合，从而生成新的步骤。所述步骤的顺序也不应该仅仅局限于所述方法以及方法图例中的步骤顺序，可以根据功能的需要随时进行调整。例如将其中的某些步骤并行或按照相反顺序执行。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种用于存储器的读取控制装置，包括：
DSP固件，用于预存储多个静态电压表；
表选取模块，用于根据第一参数从所述预存储的静态电压表中选择部分静态电压表，所述第一参数表示所述存储器当前的工作状态；
表排序模块，用于根据第二参数将选中的静态电压表进行优先级排序，所述第二参数表示ECC译码电路的反馈结果；
检测电压配置模块，用于按照选中的静态电压表的优先级设置检测电压；
读取模块，用于从所述存储器中读取存储数据；
ECC译码电路，用于对存储数据进行译码纠错。
2.根据权利要求1所述的读取控制装置，其中，所述ECC译码模块按照选中的静态电压表的优先级顺序进行多次的数据读取和译码纠错。
3.根据权利要求1所述的读取控制装置，其中，所述检测电压配置模块按照优先级从高到低的顺序从选中的静态电压表中读取默认检测电压和偏移量，生成所述检测电压。
4.根据权利要求1所述的读取控制装置，其中，所述第一参数包括以下参数中的至少一种：
抹除次数、读取次数、剩余时间、读取未写满的存储页或存储块、擦除未写满的存储页或存储块和跨电压或温度进行读写。
5.根据权利要求1所述的读取控制装置，其中，所述第二参数包括症状权重和/或错误比特数。
6.根据权利要求1所述的读取控制装置，其中，所述存储器为闪存。
7.一种用于存储器的读取控制方法，包括：
根据第一参数从预存储的静态电压表中选择部分静态电压表，所述第一参数表示存储器当前的工作状态；
根据第二参数将选中的静态电压表进行优先级排序，所述第二参数表示ECC译码电路的反馈结果；
按照选中的静态电压表的优先级设置检测电压；
从所述存储器中读取存储数据；以及
对存储数据进行译码纠错。
8.根据权利要求7所述的读取控制方法，其中，所述对存储数据进行译码纠错包括：按照选中的静态电压表的优先级顺序进行多次的数据读取和译码纠错。
9.根据权利要求7所述的读取控制方法，其中，所述按照选中的静态电压表的优先级设置检测电压包括：
按照优先级从高到低的顺序从选中的静态电压表中读取默认检测电压和偏移量，生成所述检测电压。
10.根据权利要求7所述的读取控制方法，其中，所述第一参数包括以下参数中的至少一种：
抹除次数、读取次数、剩余时间、读取未写满的存储页或存储块、擦除未写满的存储页或存储块和跨电压或温度进行读写，
所述第二参数包括症状权重/错误比特数的至少一种。
11.一种存储器控制器，包括如权利要求1至6任一项所述的读取控制装置和一写入控制装置。
CN201810456195.9A 2018-05-14 2018-05-14 用于存储器的读取控制装置、读取控制方法和存储器控制器 Active CN108647111B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810456195.9A CN108647111B (zh) 2018-05-14 2018-05-14 用于存储器的读取控制装置、读取控制方法和存储器控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810456195.9A CN108647111B (zh) 2018-05-14 2018-05-14 用于存储器的读取控制装置、读取控制方法和存储器控制器

Publications (2)

Publication Number Publication Date
CN108647111A true CN108647111A (zh) 2018-10-12
CN108647111B CN108647111B (zh) 2021-06-11

Family

ID=63755127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810456195.9A Active CN108647111B (zh) 2018-05-14 2018-05-14 用于存储器的读取控制装置、读取控制方法和存储器控制器

Country Status (1)

Country Link
CN (1) CN108647111B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461469A (zh) * 2018-10-30 2019-03-12 新华三技术有限公司 一种测试方法及装置
CN109741783A (zh) * 2018-12-19 2019-05-10 山东华芯半导体有限公司 一种选择最佳NAND Flash读操作电平的方法
CN110046059A (zh) * 2019-04-15 2019-07-23 联芸科技（杭州）有限公司 用于存储器的读取控制装置、读取控制方法和控制器
CN111752742A (zh) * 2019-03-26 2020-10-09 英韧科技(上海)有限公司 具有优先级任务队列的纠错码架构的系统和方法
CN111860802A (zh) * 2019-04-25 2020-10-30 国际商业机器公司 用于提高能量效率的错误感知运行时可配置存储器层级的系统和方法
CN111863097A (zh) * 2020-06-29 2020-10-30 联芸科技（杭州）有限公司 快闪存储器的读取控制方法及装置
CN111880736A (zh) * 2020-07-28 2020-11-03 苏州浪潮智能科技有限公司 一种固态硬盘访问方法、装置、设备及介质
CN112599181A (zh) * 2020-12-11 2021-04-02 深圳市时创意电子有限公司 一种闪存芯片分析方法、装置、电子设备及存储介质
CN113140253A (zh) * 2021-04-29 2021-07-20 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100211852A1 (en) * 2009-02-17 2010-08-19 Samsung Electronics Co., Ltd. Method of reading data in non-volatile memory device
CN103337257A (zh) * 2013-06-20 2013-10-02 深圳市瑞耐斯技术有限公司 一种nand闪存设备及其操作方法
CN105913880A (zh) * 2015-02-23 2016-08-31 爱思开海力士有限公司 存储器控制器及其操作方法
CN106448737A (zh) * 2016-09-30 2017-02-22 北京忆芯科技有限公司 读取闪存数据的方法、装置以及固态驱动器
CN106981314A (zh) * 2017-03-10 2017-07-25 记忆科技(深圳)有限公司 一种固态硬盘快速纠错的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100211852A1 (en) * 2009-02-17 2010-08-19 Samsung Electronics Co., Ltd. Method of reading data in non-volatile memory device
CN103337257A (zh) * 2013-06-20 2013-10-02 深圳市瑞耐斯技术有限公司 一种nand闪存设备及其操作方法
CN105913880A (zh) * 2015-02-23 2016-08-31 爱思开海力士有限公司 存储器控制器及其操作方法
CN106448737A (zh) * 2016-09-30 2017-02-22 北京忆芯科技有限公司 读取闪存数据的方法、装置以及固态驱动器
CN106981314A (zh) * 2017-03-10 2017-07-25 记忆科技(深圳)有限公司 一种固态硬盘快速纠错的方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461469A (zh) * 2018-10-30 2019-03-12 新华三技术有限公司 一种测试方法及装置
CN109741783A (zh) * 2018-12-19 2019-05-10 山东华芯半导体有限公司 一种选择最佳NAND Flash读操作电平的方法
CN111752742A (zh) * 2019-03-26 2020-10-09 英韧科技(上海)有限公司 具有优先级任务队列的纠错码架构的系统和方法
CN110046059A (zh) * 2019-04-15 2019-07-23 联芸科技（杭州）有限公司 用于存储器的读取控制装置、读取控制方法和控制器
CN111860802A (zh) * 2019-04-25 2020-10-30 国际商业机器公司 用于提高能量效率的错误感知运行时可配置存储器层级的系统和方法
CN111863097A (zh) * 2020-06-29 2020-10-30 联芸科技（杭州）有限公司 快闪存储器的读取控制方法及装置
CN111880736A (zh) * 2020-07-28 2020-11-03 苏州浪潮智能科技有限公司 一种固态硬盘访问方法、装置、设备及介质
WO2022021857A1 (zh) * 2020-07-28 2022-02-03 苏州浪潮智能科技有限公司 一种固态硬盘访问方法、装置、设备及介质
CN111880736B (zh) * 2020-07-28 2022-08-16 苏州浪潮智能科技有限公司 一种固态硬盘访问方法、装置、设备及介质
US11734113B2 (en) 2020-07-28 2023-08-22 Inspur Suzhou Intelligent Technology Co., Ltd. Solid state disk access method and apparatus, device, and medium
CN112599181A (zh) * 2020-12-11 2021-04-02 深圳市时创意电子有限公司 一种闪存芯片分析方法、装置、电子设备及存储介质
CN113140253A (zh) * 2021-04-29 2021-07-20 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
CN113140253B (zh) * 2021-04-29 2024-03-26 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元

Also Published As

Publication number Publication date
CN108647111B (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
CN108647111A (zh) 用于存储器的读取控制装置、读取控制方法和存储器控制器
US9928126B1 (en) Recovery from cross-temperature read failures by programming neighbor word lines
CN107391026B (zh) 闪存装置及闪存存储管理方法
CN106663046B (zh) 用于刷新存储器设备中的数据的系统和方法
EP2530596B1 (en) System and method of tracking error data within a storage device
US8589766B2 (en) Codeword remapping schemes for non-volatile memories
US9043678B2 (en) Detecting effect of corrupting event on preloaded data in non-volatile memory
CN108073466B (zh) 用于减少数据访问延迟的介质质量感知ecc解码方法选择
US9465552B2 (en) Selection of redundant storage configuration based on available memory space
US20130227202A1 (en) Implementing raid in solid state memory
US9653176B2 (en) Read disturb reclaim policy
US20110239064A1 (en) Management of a non-volatile memory based on test quality
CN111710358B (zh) 闪存装置、闪存控制器及闪存存储管理方法
CN103530198B (zh) 数据储存装置与闪存操作方法
US20160283319A1 (en) Data storage device and encoding method thereof
US20080072119A1 (en) Allowable bit errors per sector in memory devices
US10353769B2 (en) Recovering from addressing fault in a non-volatile memory
US10990304B2 (en) Two-dimensional scalable versatile storage format for data storage devices
US20240154624A1 (en) Flash memory apparatus and storage management method for flash memory
CN110046059A (zh) 用于存储器的读取控制装置、读取控制方法和控制器
US11650914B2 (en) System and method for identification of memory device based on physical unclonable function
CN114203252A (zh) 非易失存储器的坏块检测方法、装置、设备及存储介质
US9436547B2 (en) Data storing method, memory control circuit unit and memory storage device
CN108154903A (zh) 快闪存储器的写入控制方法及装置、读取控制方法及装置以及存储器系统
CN112151104B (zh) 存储器存放装置及其动态数据修复的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Read control device for memory, read control method and memory controller

Effective date of registration: 20220225

Granted publication date: 20210611

Pledgee: China Merchants Bank Co.,Ltd. Hangzhou Branch

Pledgor: MAXIO TECHNOLOGY (HANGZHOU) Ltd.

Registration number: Y2022330000265

PE01 Entry into force of the registration of the contract for pledge of patent right
CP03 Change of name, title or address

Address after: 310053 room c1-604, building C, No. 459, Qianmo Road, Xixing street, Binjiang District, Hangzhou, Zhejiang Province

Patentee after: Lianyun Technology (Hangzhou) Co.,Ltd.

Address before: 310053 8th floor, building 2, No. 307, Liuhe Road, Puyan street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee before: MAXIO TECHNOLOGY (HANGZHOU) Ltd.

CP03 Change of name, title or address
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20230308

Granted publication date: 20210611

Pledgee: China Merchants Bank Co.,Ltd. Hangzhou Branch

Pledgor: MAXIO TECHNOLOGY (HANGZHOU) Ltd.

Registration number: Y2022330000265

PC01 Cancellation of the registration of the contract for pledge of patent right