CN103456352B - 半导体器件和电子设备 - Google Patents

半导体器件和电子设备 Download PDF

Info

Publication number
CN103456352B
CN103456352B CN201310217381.4A CN201310217381A CN103456352B CN 103456352 B CN103456352 B CN 103456352B CN 201310217381 A CN201310217381 A CN 201310217381A CN 103456352 B CN103456352 B CN 103456352B
Authority
CN
China
Prior art keywords
data corruption
request
controller
semiconductor devices
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310217381.4A
Other languages
English (en)
Other versions
CN103456352A (zh
Inventor
文英硕
李炯东
权容技
金弘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103456352A publication Critical patent/CN103456352A/zh
Application granted granted Critical
Publication of CN103456352B publication Critical patent/CN103456352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一种半导体器件包括：控制器，所述控制器被配置成控制第一存储器件以处理用于第一存储器件的请求。所述控制器接收用于第一存储器件的请求；通过参考表述数据破坏危险的信息来判断与一个或更多个第二信号线连接的单元的数据破坏危险，所述一个或更多个第二信号线与第一存储器件中的对应于请求的地址的第一信号线相邻；以及当判断出存在数据破坏危险时，恢复与第二信号线连接的单元之中的一个或更多个单元中的数据。

Description

半导体器件和电子设备
相关申请的交叉引用
本申请要求2012年6月4日提交的申请号为10-2012-0060067的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各种实施例总体而言涉及一种半导体器件及其操作方法，更具体而言，涉及一种能够防止单元的数据被半导体存储器件的字线干扰破坏的半导体器件及其操作方法。
背景技术
字线之间的耦合效应随着半导体存储器件所实现的集成度的增加而增加。因此，当用于使字线在激活状态和去激活状态之间触发的操作次数增加时，由于字线之间的耦合效应而可能破坏与相邻的字线连接的单元的数据。
例如，在DRAM的情况下，字线触发时所产生的电磁波将电子引入与相邻的字线连接的单元的电容器，或者将电子从所述电容器中放电，由此破坏数据。
这种字线干扰问题不能经由现有的技术来解决。例如，在DRAM的情况下，即使在刷新周期之前单元的数据也可能受到字线干扰的破坏。因此，字线干扰问题不能经由刷新操作来解决。
发明内容
本发明的各种实施例针对一种防止单元的数据被半导体存储器件的字线干扰破坏的半导体器件及其操作方法。
在一个实施例中，一种半导体器件的操作方法包括以下步骤：接收用于第一存储器件的请求；通过参考表示数据破坏危险的信息来判断与一个或更多个第二信号线连接的单元的数据破坏危险，所述一个或更多个第二信号线与第一存储器件中的对应于请求的地址的第一信号线相邻；以及当判断出存在数据破坏危险时，恢复与第二信号线连接的单元之中的一个或更多个单元中的数据。
所述操作方法还可以包括以下步骤：当判断出不存在数据破坏危险时，更新表示数据破坏危险的信息。
所述操作方法还可以包括以下步骤：当判断出存在数据破坏危险时，中止处理用于第一存储器件的请求。
所述操作方法还可以包括以下步骤：在恢复数据之后，继续处理用于第一存储器件的请求。
表示数据破坏危险的信息可以储存在第二存储器件中。
第一存储器件可以包括易失性存储器件。
恢复数据的步骤可以包括将第二信号线激活。
当对第一存储器件执行刷新操作时，可以使表示数据破坏危险的信息无效。
表示数据破坏危险的信息可以包括第一信号线的选择次数。
在判断数据破坏危险的步骤中，当第一信号线的选择次数超过临界点时，可以判断出存在数据破坏危险。
所述操作方法还可以包括以下步骤：当判断出不存在数据破坏危险时，增加第一信号线的选择次数。
第一信号线和第二信号线可以包括字线。
在一个实施例中，一种半导体器件包括：控制器，所述控制器被配置成控制第一存储器件以处理用于第一存储器件的请求。控制器接收用于第一存储器件的请求；通过参考表示数据破坏危险的信息来判断与一个或更多个第二信号线连接的单元的数据破坏危险，所述一个或更多个第二信号线与第一存储器件中的对应于请求的地址的第一信号线相邻；以及当判断出存在数据破坏危险时，恢复与第二信号线连接的单元之中的一个或更多个单元中的数据。
当判断出不存在数据破坏危险时，控制器可以更新表示数据破坏危险的信息。
当判断出存在数据破坏危险时，控制器可以中止处理用于第一存储器件的请求。
在恢复数据之后，控制器可以继续处理用于第一存储器件的请求。
半导体器件还可以包括第二存储器件，所述第二存储器件用于储存表示数据破坏危险的信息。
第一存储器件可以包括易失性存储器件。
控制器可以将第二信号线激活以恢复数据。
当对第一存储器件执行刷新操作时，控制器可以使表示数据破坏危险的信息无效。
表示数据破坏危险的信息可以包括第一信号线的选择次数。
当第一信号线的选择次数超过临界点时，控制器可以判断出存在数据破坏危险。
当判断出不存在数据破坏危险时，控制器可以增加第一信号线的选择次数。
第一信号线和第二信号线可以包括字线。
在一个实施例中，一种系统包括：包括信号线的半导体存储器件，以及控制半导体存储器件的控制器。控制器接收用于半导体存储器件的请求；通过参考表示数据破坏危险的信息来判断与一个或更多个第二信号线连接的单元的数据破坏危险，所述一个或更多个第二信号线与半导体存储器件中的对应于请求的地址的第一信号线相邻；以及当判断出存在数据破坏危险时，恢复与第二信号线连接的单元之中的一个或更多个单元中的数据。
当判断出不存在数据破坏危险时，控制器可以更新表示数据破坏危险的信息。
当判断出存在数据破坏危险时，控制器可以中止处理用于半导体存储器件的请求。
在恢复数据之后，控制器可以继续处理用于半导体存储器件的请求。
半导体器件还可以包括第一存储器件，所述第一存储器件用于储存表示数据破坏危险的信息。
半导体存储器件可以包括易失性存储器件。
控制器可以将第二信号线激活以恢复数据。
当对第一存储器件执行刷新操作时，控制器可以使表示数据破坏危险的信息无效。
表示数据破坏危险的信息可以包括第一信号线的选择次数。
当第一信号线的选择次数超过临界点时，控制器可以判断出存在数据破坏危险。
当判断出不存在数据破坏危险时，控制器可以增加第一信号线的选择次数。
第一信号线和第二信号线可以包括字线。
在一个实施例中，一种电子设备包括：包括行访问控制器和寄存器的半导体器件，以及包括存储器单元阵列的半导体存储器件，其中，行访问控制器被配置成接收来自半导体存储器件的请求，以及通过参考表示数据破坏危险的信息来判断与第二信号线耦接的单元的数据破坏危险，所述第二信号线与存储器单元阵列中的对应于请求的地址的第一信号线相邻。
在一个实施例中，一种电子设备包括：中央处理单元，所述中央处理单元包括与行访问控制器耦接的控制选择器，行访问控制器与寄存器耦接；以及半导体存储器件，所述半导体存储器件包括存储器单元阵列，所述半导体存储器件与控制选择器耦接，其中，行访问控制器被配置成：接收来自半导体存储器件的请求，以及通过参考表示数据破坏危险的信息来判断与第二信号线连接的单元的数据破坏危险，所述第二信号线与存储器单元阵列中的对应于请求的地址的第一信号线相邻，以及其中，行访问控制器被配置成：当判断出存在数据破坏危险时，恢复与第二信号线连接的单元之中的单元中的数据。
附图说明
图1是说明根据本发明的一个实施例的包括半导体器件和半导体存储器件的电子设备的框图。
图2是说明根据本发明的一个实施例的包括半导体器件的电子设备的框图。
图3是说明根据本发明的一个实施例的半导体器件的框图。
图4是说明根据本发明的实施例的寄存器的框图。
图5是说明根据本发明的一个实施例的半导体器件的操作方法的流程图。
具体实施方式
下面将参照附图更详细地描述各种实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分和完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相似的附图标记在本发明的不同附图和实施例中表示相似的部分。
在本发明的实施例中，半导体存储器件是具有包括字线的存储器单元阵列的存储器件，半导体存储器件的类型并未指定。因此，可以利用诸如DRAM的易失性存储器件或者诸如MRAM、STT-RAM、快闪存储器、PCRAM或ReRAM的非易失性存储器件来配置半导体存储器件。
图1是说明根据本发明的一个实施例的包括半导体器件100和半导体存储器件1的电子设备1000的框图。
根据本发明的本实施例的半导体器件100可以被包括在诸如存储器控制器的控制器中以控制半导体存储器件1，或者可以与控制器分开地实现。
根据本发明的本实施例的半导体器件100可以包括行访问控制器110和寄存器120。
行访问控制器110可以被配置成：接收用于半导体存储器件1的请求，并且通过参考表示数据破坏危险的信息来判断与存储器单元阵列2中的对应于请求的地址的字线相邻的字线相连接的单元的数据是否存在将被破坏的危险(在下文中，称作数据破坏危险)。
当判断出存在数据破坏危险时，行访问控制器110可以控制半导体存储器件1以恢复与相邻的字线连接的一个或更多个单元的数据。
在本发明的这些实施例中，检查对应于请求的地址的字线已经被选择了多少次，并且判断选择次数是否超过临界点，从而判断数据破坏危险。在其他的实施例中，可以根据不同的标准来判断与相邻的字线连接的单元的数据破坏危险。
在本发明的这些实施例中，相邻的字线可以包括与对应于请求的地址的字线紧邻的一个或两个字线。在其他的实施例中，相邻的字线不但可以包括与对应于请求的地址的字线紧邻的字线，而且可以包括位于离选中的字线预定范围内的多个字线。
例如，相邻的字线可以包括在选中的字线附近的八个字线、十六个字线、或者不同数目的字线。在此情况下，相邻的字线的数目和对相邻的字线的选择可以根据用于存储器单元阵列2的地址加扰方法(address scrambling method)而不同。
恢复数据的操作不局限于特定的操作。例如，当半导体存储器件1是诸如DRAM的易失性存储器件时，恢复数据的操作可以通过将相邻的字线激活的操作来执行。此操作与限于相邻的字线的刷新操作相似。在其他的实施例中，可以根据半导体存储器件1的类型来使用合适的方法，从而恢复数据。
在本发明的这些实施例中，实验设定值可以被用作作为比较参考值的临界点。临界点可以与字线的位置无关地具有相同的值，以及可以根据字线的位置而具有不同的值。可以将与临界点有关的信息储存在行访问控制器110、寄存器120以及另外的存储器件(未示出)中。
在本发明的这些实施例中，可以将字线的选择次数储存在寄存器120中。行访问控制器110可以控制寄存器120以检查对应于请求的地址的字线的选择次数。此外，行访问控制器110可以控制寄存器120以将字线的选择次数更新或复位，或者使字线的选择次数无效。
行访问控制器110的具体操作将参照图5来详细地描述。
根据本发明的本实施例的寄存器120的结构在图4中示出。寄存器120可以包括有效字段、地址字段、以及计数字段(即，计数器)。
在本发明的这些实施例中，地址字段和计数字段分别储存存储器单元阵列2中的相应字线地址(行地址)以及与相应字线的选择次数(访问次数)有关的信息。
有效字段储存与寄存器的相应线是否包含有效信息有关的信息。当意图将新的信息储存在寄存器120中时，可以检查有效字段以选择有效字段被去激活的线。此外，当意图从寄存器120检查字线的选择次数时，可以在有效字段被激活的字段之中搜索字线的地址和计数值。
图2是说明根据本发明的一个实施例的半导体器件100的框图。
在本发明的这些实施例中，电子设备2000可以包括半导体器件100和半导体存储器件1。半导体器件100可以被实现为控制器的一部分以控制半导体存储器件1。此时，控制器可以例如被实现为存储器控制器或CPU，但是不局限于此。
根据本发明的本实施例的半导体器件100可以包括行访问控制器110、寄存器120以及控制选择器130。
此外，根据本发明的本实施例的半导体器件100还可以包括：请求缓冲器10、地址映射块20、判决块30、命令发生器40、刷新控制器50、数据缓冲器60、以及ECC块70(即，错误校正码块)。请求缓冲器10可以被配置成暂时储存外部请求。地址映射块20可以被配置成将请求的地址转换成存储器单元阵列2的地址。判决块30可以被配置成当存在多个外部请求时设定所述多个外部请求的处理顺序。命令发生器40可以被配置成根据请求来产生用于控制半导体存储器件1的控制命令。刷新控制器50可以被配置成控制半导体存储器件1的刷新操作。数据缓冲器60可以被配置成暂时储存数据。ECC块70可以被配置成额外地将数据奇偶校验储存在存储器单元阵列2中，以及经由储存的奇偶校验来判断从存储器单元阵列2中输出的数据是否存在错误。
请求缓冲器10、地址映射块20、判决块30、命令发生器40、刷新控制器50、数据缓冲器60以及ECC块70的具体操作以与现有的存储器控制器中所包括的那些大体相同的方式来执行。因此，在本文中省略其详细描述。
根据本发明的本实施例的半导体器件中所包括的行访问控制器110和寄存器120的基本操作以与上述参照图1和图4相关的实施例所讨论的相同方式来执行。
当判断出相应字线的选择次数超过临界点时，行访问控制器110暂时中止当前请求，并且恢复与相邻于相应字线的字线连接的单元的数据。
针对此操作，行访问控制器110可以对控制选择器130进行控制，以将行访问控制器110产生的命令和地址提供给半导体存储器件1，而不将命令发生器40产生的控制命令和地址提供给半导体存储器件1。
当不需要激活相邻的字线时，行访问控制器110可以对控制选择器130进行控制，以将从命令发生器40中输出的控制命令和地址提供给半导体存储器件1。
此外，当在与相邻的字线连接的单元中恢复数据时，行访问控制器110可能需要暂时中止当前请求的命令。针对此操作，行访问控制器110可以将信号提供给判决块30以中止当前请求。当用于相邻的字线的激活操作完成时，行访问控制器110可以将信号提供给判决块30以继续被暂时中止的操作。
本领域的技术人员可以容易地实现判决块30在保持当前状态的同时根据控制信号来暂时中止操作或者继续中止的操作，本文将省略其详细描述。
图3是说明根据本发明的一个实施例的半导体器件100的框图。
根据本发明的本实施例的半导体器件100可以包括嵌入在半导体器件100中的存储器单元阵列。因此根据本发明的本实施例的半导体器件100可以被称作半导体存储器件。
尽管未示出，但是根据本发明的本实施例的半导体器件可以包括用于控制半导体存储器件的一般操作所需的部件，所述一般操作诸如输入数据到存储器单元阵列2以及从存储器单元阵列2中输出数据的操作，或者刷新存储器单元阵列2的操作。这些部件是公知的。
在图3中，存储器控制器3可以根据外部请求来产生控制命令/地址，以及可以控制将数据输入到位于根据本发明的本实施例的半导体器件100内部的存储器单元阵列2和从存储器单元阵列2中输出数据的操作。
由于图3中所示的存储器控制器3的配置和操作是公知的，所以省略其详细描述。存储器控制器3可以单独地实现，以及可以被包括在诸如CPU的另外的部件中。
根据本发明的本实施例的行访问控制器110和寄存器120的配置和操作与以上描述的相同。
在本发明的这些实施例中，行访问控制器110接收从存储器控制器3传送的命令/地址、控制寄存器120以检查存储器单元阵列2的与请求的地址相对应的字线的选择次数、然后将选择次数与临界点进行比较。
当选择次数超过临界点时，行访问控制器110可以在处理用于请求的地址的字线的请求之前产生用于激活相邻的字线的命令/地址，以及可以根据所述命令/地址来激活存储器单元阵列2内的相应字线。当用于相邻的字线的激活操作完成时，行访问控制器110可以处理用于请求的地址的字线的请求。
在上述实施例中，判断选择次数是否超过临界点的操作对应于判断与请求的地址相对应的字线相连接的单元是否存在将被破坏的危险的操作。在其他的实施例中，可以使用不同的方法。
此外，用于相邻的字线的激活操作是用于恢复与相邻的字线连接的单元的数据的方法中的一种。在其他的实施例中，可以使用不同的方法。
为了暂时中止当前请求，行访问控制器110可以在保持队列中的当前请求的同时请求存储器控制器3暂时中止操作。此操作可以通过如参照图2所描述的暂时中止位于存储器控制器内部的判决块30的操作来实现。针对此操作，行访问控制器110可以将用于请求暂时中止的响应信号提供给存储器控制器3。
然后，行访问控制器110可以执行激活相邻的字线的操作。
接着，行访问控制器110可以请求存储器控制器3以继续操作。此操作可以通过如参照图2所描述的继续位于存储器控制器内部的判决块30的操作来实现。针对此操作，行访问控制器110可以将用于请求继续的响应信号提供给存储器控制器3。
暂时中止当前请求和继续当前请求的操作可以以不同的方式来实施。
在这些情况下，半导体器件100可以不将用于请求暂时中止或继续的响应信号提供给存储器控制器3。
在这些情况下，半导体器件100还可以包括缓冲器(未示出)，以在控制用于相邻的字线的激活操作的同时暂时储存从存储器控制器3中接收的命令/地址。
此外，半导体器件100还可以包括选择器(未示出)，以将从存储器控制器3中接收的命令和从行访问控制器110中产生的命令中的一个选择性地施加到存储器单元阵列2。
此时，半导体器件100可以将响应信号提供给存储器控制器3，响应信号可以表示已经完全处理了用于从存储器控制器3请求的地址的请求。接收响应信号的存储器控制器3可以将用于下一请求的命令/地址提供给半导体器件100。
用于暂时中止当前请求、激活相邻的字线、然后处理当前请求所需的时间可以与用于简单地处理当前请求所需的时间不同。在这些情况下，响应信号可以用于与存储器控制器3的正常交互。然而，当不存在关于定时的问题时，可以不将单独的响应信号提供给存储器控制器3。
图5是说明根据本发明的一个实施例的半导体器件100的操作方法的流程图。
控制操作通过行访问控制器110来执行，并且行访问控制器110可以控制寄存器120以执行操作。
当没有请求时，存储器控制器3在步骤S100中等待请求。在图3所示的实施例中，行访问控制器110等待来自首先接收到外部请求的存储器控制器3的命令。
在步骤S110中(即，“激活？”)，行访问控制器110判断与接收到的请求相对应的命令是否是用于激活字线的命令。在本发明的实施例中，可以感测将字线激活和去激活的触发操作。
因此，当命令不是用于将字线从去激活状态改变成激活状态的激活命令(即，“否”)时，在步骤S111(即，“访问DRAM”)中执行对存储器单元阵列2的访问。
在其他的实施例中，可以感测用于将字线从激活状态改变成去激活状态的命令，而不是感测用于将字线从去激活状态改变成激活状态的命令。
在其他的实施例中，可以感测用于将字线从去激活状态改变成激活状态的命令，或者用于将字线从激活状态改变成去激活状态的命令。
在每种情况下，在后续的步骤S120中用作比较参考的临界点N的值可以不同。
在步骤S120中，行访问控制器110可以判断存储器单元阵列2中的与请求的地址(字线地址、行地址)相对应的字线的选择次数是否超过临界点N，或者是否超过存储器单元阵列2中的与请求的地址相对应的字线的预定选择量或请求量(即，“计数>N”)。如上所述，此操作是用于判断与相应字线相邻的字线相连接的单元的数据破坏危险的一个实例。
尽管未示出，但是当寄存器120中不存在请求的地址信息时，行访问控制器110可以控制寄存器120以增加请求的地址。此时，更新的线的有效字段被激活，并且计数值可以被复位成1。
当选择次数未超过临界点时，行访问控制器110在步骤S121中控制寄存器120以增加选择次数(即，“增加计数”)，并且在步骤S111中执行对存储器单元阵列2的访问。
当选择次数超过临界点(即，“是”)时，行访问控制器110在步骤S130中暂时中止用于存储器单元阵列2中的与请求的地址相对应的字线的当前请求，并且在步骤S140中(即，“激活相邻的行”)激活与相应字线相邻的字线。
在本发明的这些实施例中，相邻的字线可以包括紧邻于与请求的地址相对应的字线的一个或两个字线。在其他的实施例中，相邻的字线不但可以包括紧邻的字线，而且可以包括位于离选中的字线预定范围内的多个字线。例如，相邻的字线可以包括在选中的字线附近的八个、十六个、或者不同数目的字线。在这些情况下，要激活的相邻的字线的数目可以根据用于存储器单元阵列2的寻址方法而不同。
在图2所示的实施例中，由于行访问控制器110暂时中止判决块30的操作，所以可以执行暂时中止当前请求的步骤S130。
在步骤S140中，激活相邻的字线的操作(即，“激活相邻的行”)可以包括恢复与相邻的字线连接的单元的数据的操作。例如，在DRAM的情况下，步骤S140可以被理解为刷新相邻的字线的操作。
在激活相邻的字线的步骤S140之后，可以在步骤S150(即，“继续中止的请求(访问DRAM)”)中处理被暂时中止的当前请求。
然而，在其他的实施例中，可以不在步骤S140之后处理被暂时中止的请求，而是可以将其保持在储存请求的队列中以在下一循环的步骤S111中处理。
尽管未示出，但是在激活相邻的字线的步骤S140之后，行访问控制器110可以控制寄存器120以将请求的地址的计数值复位成0。
在其他的实施例中，行访问控制器110可以去激活有效字段的值，以使相应字线的选择次数无效。在这些情况下，当再次输入用于相应地址的请求时，可以将与相应地址有关的信息寄存在寄存器120中。
此外，当半导体存储器件1是诸如DRAM的易失性存储器件时，可以以恒定的间隔对存储器单元阵列2的一部分或整个存储器单元阵列2执行刷新操作。
当执行刷新操作时，可以恢复相应部分的整个数据以将字线干扰效应复位。因此，寄存器120的与被刷新的区域中所包括的字线相对应的计数值可以被复位或无效。可以再次使用被无效的寄存器线以接收另一个值。
根据本发明的实施例，半导体器件及其操作方法可以防止在半导体存储器件中产生字线干扰。
尽管已经出于说明性的目的描述了各种实施例，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。

Claims (20)

1.一种半导体器件，包括：控制器，所述控制器被配置成控制第一存储器件以处理用于所述第一存储器件的请求，
其中，所述控制器接收用于所述第一存储器件的请求；通过参考表示数据破坏危险的信息来判断与一个或更多个第二信号线连接的单元的数据破坏危险，所述一个或更多个第二信号线与所述第一存储器件中的对应于请求的地址的第一信号线相邻；以及当判断出存在数据破坏危险时恢复与所述第二信号线连接的单元之中的一个或更多个单元中的数据。
2.如权利要求1所述的半导体器件，其中，当判断出不存在数据破坏危险时，所述控制器更新表示数据破坏危险的信息。
3.如权利要求1所述的半导体器件，其中，当判断出存在数据破坏危险时，所述控制器中止处理用于所述第一存储器件的请求。
4.如权利要求3所述的半导体器件，其中，在恢复所述数据之后，所述控制器继续处理用于所述第一存储器件的请求。
5.如权利要求1所述的半导体器件，还包括第二存储器件，所述第二存储器件用于储存表示数据破坏危险的信息。
6.如权利要求1所述的半导体器件，其中，所述第一存储器件包括易失性存储器件。
7.如权利要求6所述的半导体器件，其中，所述控制器激活所述第二信号线以恢复所述数据。
8.如权利要求6所述的半导体器件，其中，当对所述第一存储器件执行刷新操作时，所述控制器使表示数据破坏危险的信息无效。
9.如权利要求1所述的半导体器件，其中，表示数据破坏危险的信息包括所述第一信号线的选择次数。
10.如权利要求9所述的半导体器件，其中，当所述第一信号线的选择次数超过临界点时，所述控制器判断出存在数据破坏危险。
11.如权利要求9所述的半导体器件，其中，当判断出不存在数据破坏危险时，所述控制器增加所述第一信号线的选择次数。
12.如权利要求1所述的半导体器件，其中，所述第一信号线和所述第二信号线包括字线。
13.一种电子设备，包括：
半导体器件，所述半导体器件包括行访问控制器和寄存器；以及
半导体存储器件，所述半导体存储器件包括存储器单元阵列，
其中，所述行访问控制器被配置成：接收来自所述半导体存储器件的请求，以及通过参考表示数据破坏危险的信息来判断与第二信号线耦接的单元的数据破坏危险，所述第二信号线与所述存储器单元阵列中的对应于请求的地址的第一信号线相邻。
14.如权利要求13所述的电子设备，其中，所述行访问控制器被配置成：当判断出存在数据破坏危险时，恢复与所述第二信号线连接的单元之中的单元中的数据。
15.如权利要求13所述的电子设备，其中，所述第一信号线与请求的地址相对应，所述第二信号线位于离所述第一信号线预定的范围。
16.如权利要求15所述的电子设备，其中，所述第一信号线和所述第二信号线包括字线。
17.如权利要求13所述的电子设备，其中，所述表示数据破坏危险的信息包括与所述第一信号线已经被请求了多少次以及请求的次数是否超过预定的请求量有关的信息。
18.一种电子设备，包括：
中央处理单元，所述中央处理单元包括与行访问控制器耦接的控制选择器，所述行访问控制器与寄存器耦接；以及
半导体存储器件，所述半导体存储器件包括存储器单元阵列，所述半导体存储器件与所述控制选择器耦接，
其中，所述行访问控制器被配置成：接收来自所述半导体存储器件的请求，以及通过参考表示数据破坏危险的信息来判断与第二信号线耦接的单元的数据破坏危险，所述第二信号线与所述存储器单元阵列中的对应于请求的地址的第一信号线相邻，以及
其中，所述行访问控制器被配置成：当判断出存在数据破坏危险时，恢复与所述第二信号线连接的单元之中的单元中的数据。
19.如权利要求18所述的电子设备，其中，所述第一信号线与请求的地址相对应，所述第二信号线位于离所述第一信号线预定的范围。
20.如权利要求18所述的电子设备，其中，所述表示数据破坏危险的信息包括与所述第一信号线已经被请求了多少次以及请求的次数是否超过预定的请求量有关的信息。
CN201310217381.4A 2012-06-04 2013-06-03 半导体器件和电子设备 Active CN103456352B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0060067 2012-06-04
KR1020120060067A KR20130136343A (ko) 2012-06-04 2012-06-04 반도체 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN103456352A CN103456352A (zh) 2013-12-18
CN103456352B true CN103456352B (zh) 2017-08-22

Family

ID=49671758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310217381.4A Active CN103456352B (zh) 2012-06-04 2013-06-03 半导体器件和电子设备

Country Status (3)

Country Link
US (1) US9135134B2 (zh)
KR (1) KR20130136343A (zh)
CN (1) CN103456352B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236110B2 (en) * 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9396786B2 (en) 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
KR102168115B1 (ko) * 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9880770B2 (en) * 2015-09-02 2018-01-30 SK Hynix Inc. Supporting invalidation commands for non-volatile memory
JP6590662B2 (ja) * 2015-11-28 2019-10-16 キヤノン株式会社 メモリを制御する制御装置及びメモリの省電力制御方法
US20190056874A1 (en) * 2017-08-16 2019-02-21 Nanya Technology Corporation System and method for preserving data in volatile memory
US10338831B2 (en) * 2017-08-23 2019-07-02 Nanya Technology Corporation System and method for preserving data in volatile memory
KR102499255B1 (ko) * 2018-02-19 2023-02-13 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
US11544168B2 (en) 2017-10-30 2023-01-03 SK Hynix Inc. Memory system
CN113454722B (zh) 2020-05-19 2022-08-19 长江存储科技有限责任公司 存储器器件及其编程操作
CN114758707A (zh) * 2020-05-19 2022-07-15 长江存储科技有限责任公司 用于存储器的程序暂停和恢复的控制方法与控制器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104733A (en) * 1976-08-23 1978-08-01 Hitachi, Ltd. Address selecting circuitry for semiconductor memory device
US4929945A (en) * 1987-03-31 1990-05-29 Kabushiki Kaisha Toshiba Semiconductor memory device having a small number of signal lines
CN1551202A (zh) * 2003-05-06 2004-12-01 �Ҵ���˾ 自修复方法和存储系统
CN1666291A (zh) * 2002-07-02 2005-09-07 先进微装置公司 半导体存储装置中字线的锁存方法
CN1679111A (zh) * 2002-09-02 2005-10-05 皇家飞利浦电子股份有限公司 同时向存储矩阵中的多个行进行写入的装置
CN1933005A (zh) * 2005-09-14 2007-03-21 富士通株式会社 具有用于存储校正伺服信息错误用数据的区域的存储介质
TW200733112A (en) * 2005-10-18 2007-09-01 Sandisk Corp Corrected data storage and handling methods
CN101373636A (zh) * 2007-08-20 2009-02-25 中芯国际集成电路制造(上海)有限公司 防止存储器阵列产生位线干扰的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777924A (en) * 1997-06-05 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory array and decoding architecture
US5953250A (en) * 1997-06-05 1999-09-14 Aplus Integrated Circuits, Inc. Flash memory array and decoding architecture
JP2001076500A (ja) * 1999-06-28 2001-03-23 Mitsubishi Electric Corp 半導体記憶装置
DE10053425C2 (de) * 2000-10-27 2003-02-13 Infineon Technologies Ag Integrierter Speicher mit Zeilenzugriffsteuerung zur Aktivierung und Deaktivierung von Zeilenleitungen
CN1527321B (zh) * 2003-03-07 2011-05-11 帕特尼拉资本有限责任公司 存储器
US7212435B2 (en) 2004-06-30 2007-05-01 Micron Technology, Inc. Minimizing adjacent wordline disturb in a memory device
JP5019410B2 (ja) * 2005-03-04 2012-09-05 ルネサスエレクトロニクス株式会社 半導体記憶装置及びその動作方法
US20070255889A1 (en) * 2006-03-22 2007-11-01 Yoav Yogev Non-volatile memory device and method of operating the device
US7619944B2 (en) * 2007-01-05 2009-11-17 Innovative Silicon Isi Sa Method and apparatus for variable memory cell refresh
KR20090014036A (ko) * 2007-08-03 2009-02-06 삼성전자주식회사 읽기 디스터번스로 인한 에러를 방지하는 메모리 시스템 및그 방법
US8174881B2 (en) * 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
KR20130033018A (ko) * 2011-09-26 2013-04-03 에스케이하이닉스 주식회사 디스터번스를 줄일 수 있는 반도체 집적 회로 시스템 및 그 구동방법
US9063879B2 (en) * 2012-12-13 2015-06-23 Sandisk Technologies Inc. Inspection of non-volatile memory for disturb effects
US9575829B2 (en) * 2013-03-13 2017-02-21 Sandisk Technologies Llc Probability-based remedial action for read disturb effects
KR20140139849A (ko) * 2013-05-28 2014-12-08 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
KR102103873B1 (ko) * 2013-06-28 2020-04-24 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102194791B1 (ko) * 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104733A (en) * 1976-08-23 1978-08-01 Hitachi, Ltd. Address selecting circuitry for semiconductor memory device
US4929945A (en) * 1987-03-31 1990-05-29 Kabushiki Kaisha Toshiba Semiconductor memory device having a small number of signal lines
CN1666291A (zh) * 2002-07-02 2005-09-07 先进微装置公司 半导体存储装置中字线的锁存方法
CN1679111A (zh) * 2002-09-02 2005-10-05 皇家飞利浦电子股份有限公司 同时向存储矩阵中的多个行进行写入的装置
CN1551202A (zh) * 2003-05-06 2004-12-01 �Ҵ���˾ 自修复方法和存储系统
CN1933005A (zh) * 2005-09-14 2007-03-21 富士通株式会社 具有用于存储校正伺服信息错误用数据的区域的存储介质
TW200733112A (en) * 2005-10-18 2007-09-01 Sandisk Corp Corrected data storage and handling methods
CN101373636A (zh) * 2007-08-20 2009-02-25 中芯国际集成电路制造(上海)有限公司 防止存储器阵列产生位线干扰的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Microdose induced data loss on floating gate memories;Guertin S M, Nguyen D N, Patterson J D.;《IEEE transactions on nuclear science》;20061219;全文 *
一种新型高速嵌入式动态随机存储器;臧松干;《微电子学》;20120201;全文 *

Also Published As

Publication number Publication date
CN103456352A (zh) 2013-12-18
US9135134B2 (en) 2015-09-15
US20130326163A1 (en) 2013-12-05
KR20130136343A (ko) 2013-12-12

Similar Documents

Publication Publication Date Title
CN103456352B (zh) 半导体器件和电子设备
US9129672B2 (en) Semiconductor device and operating method thereof
US10825534B2 (en) Per row activation count values embedded in storage cell array storage cells
US10489082B2 (en) System and method for using host command data buffers as extended memory device volatile memory
KR101976452B1 (ko) 반도체 장치
KR101881366B1 (ko) 반도체 장치 및 그 동작 방법
US7814396B2 (en) Apparatus and method for checking an error recognition functionality of a memory circuit
US20210390017A1 (en) Methods and Systems for Implementing Redundancy in Memory Controllers
CN104969293B (zh) 保护存储设备的内容的方法和对应的存储设备
US11899571B2 (en) Memory system with activate-leveling method
US10909051B2 (en) NAND flash reset control
US20230101705A1 (en) Data storage device and method for rewriting parameters thereof
TW201604886A (zh) 晶粒故障測試方法及系統
US20170344295A1 (en) System and method for fast secure destruction or erase of data in a non-volatile memory
CN114627926A (zh) 存储系统
CN107945833A (zh) 包括状态电路的存储器装置及其操作方法
US10474582B2 (en) NAND flash storage device and methods using non-NAND storage cache
EP4109271A2 (en) Memory chip with per row activation count having error correction code protection
US11567691B2 (en) Continuous monotonic counter for memory devices
CN115083468A (zh) 用于控制器引导的目标刷新操作的设备、系统和方法
CN106469573A (zh) 半导体器件和用于半导体器件的器件
KR20220164768A (ko) 에지 디바이스에서 추론 처리를 위한 장치 및 방법
KR20170066226A (ko) 에러 정정 전에 비휘발성 고체 상태 디바이스로부터 데이터를 송신하는 시스템 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant